KR20040056846A - 반도체 소자의 제조방법 - Google Patents

반도체 소자의 제조방법 Download PDF

Info

Publication number
KR20040056846A
KR20040056846A KR1020020083428A KR20020083428A KR20040056846A KR 20040056846 A KR20040056846 A KR 20040056846A KR 1020020083428 A KR1020020083428 A KR 1020020083428A KR 20020083428 A KR20020083428 A KR 20020083428A KR 20040056846 A KR20040056846 A KR 20040056846A
Authority
KR
South Korea
Prior art keywords
pattern
film
pad
etching
polymer
Prior art date
Application number
KR1020020083428A
Other languages
English (en)
Inventor
김형석
Original Assignee
아남반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 아남반도체 주식회사 filed Critical 아남반도체 주식회사
Priority to KR1020020083428A priority Critical patent/KR20040056846A/ko
Publication of KR20040056846A publication Critical patent/KR20040056846A/ko

Links

Classifications

    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/311Etching the insulating layers by chemical or physical means
    • H01L21/31144Etching the insulating layers by chemical or physical means using masks
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041Cleaning
    • H01L21/02057Cleaning during device manufacture
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321After treatment
    • H01L21/3213Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer

Abstract

본 발명은 식각 후에 메탈릭 폴리머를 제거할 수 있도록 하는 반도체 소자의 제조방법을 제공하는 것으로, 이에 따른 제조방법은 반도체기판의 구조물 위에 제1질화티타늄막, 금속박막 및 제2질화티타늄막이 순차적으로 적층하고, 제2질화티타튬막의 위에 포토레지스트를 도포한 후 패터닝하여 제1패턴을 형성하며, 이 제1패턴을 마스크로 하여 상기 구조물의 층간절연막까지 식각한 후, 상기 제1패턴을 제거하는 톱 메탈을 식각하는 단계; 식각이 이루어진 상기 반도체기판의 구조물 위에 패드산화막을 형성하는 단계; 상기 패드산화막 위에 패시베이션 질화물을 두껍게 증착하여 패드질화막을 형성하는 단계; 상기 패드질화막이 형성되면 패드질화막의 상부에 포토레지스트를 도포한 후 제2패턴을 형성하고, 이 제2패턴을 마스크로 하여 식각을 진행하여 상기 패드질화막, 패드산화막 및 금속배선의 제2질화티타늄막을 단번에 식각하고, 형성된 제2패턴를 제거하는 식각하는 단계; 상기 반도체 기판을 챔버의 내부로 투입하고 CxFy 계열 가스를 공급함과 동시에 플라즈마를 이용하여 식각된 측벽에 형성된 메탈릭 폴리머를 제거하는 단계; 및 폴리머가 제거된 상기 반도체 기판을 세정하는 단계를 포함한다.

Description

반도체 소자의 제조방법{MANUFACTURING METHOD OF SEMICONDUCTOR DEVICE}
본 발명은 반도체 소자 제조 방법에 관한 것으로, 더욱 상세하게는 반도체 소자의 후처리 공정을 개선하여 소자의 특성을 향상시키는 반도체 소자의 제조방법에 관한 것이다.
최근들어 반도체 소자는 더욱더 집적도를 높이기 위한 방식으로 다층으로 된 구조의 각 층에 금속 배선을 형성하거나, 동일 층상에서 금속 배선과 금속 배선 사이의 간격을 좁게 하는 방식의 구조를 채택하고 있다.
본딩패드는 반도체 소자와 패키지를 연결해주는 단자로서의 역할을 하는 것으로, 소자의 최상층 금속배선이 일정 부분 노출된 패드를 패키지 후 핀(pin)으로 사용되는 부분과 상호 연결시켜주는 본딩 작업을 통해 반도체 소자의 배선을 전원 공급장치와 같은 외부와 전기적으로 접속하는 것이다.
도 1a 내지 도 1f에서는 종래 후처리 공정을 나타내고 있다.
먼저 도 1a에 도시한 바와 같이, 반도체기판의 구조물(1) 위에 제1질화티타늄막(2), 금속박막(3) 및 제2질화티타늄막(4)이 순차적으로 적층하고, 제2질화티타늄막(4) 위에 포토레지스트 패턴을 형성한 후, 이 포토레지스트 패턴을 마스크로 하여 금속배선(5)을 형성하고 포토레지스트를 제거한다.
식각이 이루어진 반도체기판의 구조물(1) 위에 도 1b에 도시한 바와 같이, 패드산화막(6)을 형성한다. 패드산화막(6)의 제1산화층(6a)은 고밀도플라즈마방식(High Density Plasma)으로 갭필(Gap Fill)을 실시한 것이고, 제1산화층(6a)위의 제2산화층(6b)은 TEOS를 증착한 것이다.
그리고 도 1c에 도시한 바와 같이, 패드산화막(6) 위에 패드질화막(7)을 두껍게 증착시키고, 도 1d에 도시한 바와 같이, 패드질화막(6)의 상부에 포토레지스트를 도포한 후 패턴(8)을 형성한다.
이어서 도 1e에 도시한 바와 같이, 형성된 패턴(8)을 마스크로 하여 식각을 진행하여 상기한 패드질화막(7), 패드산화막(6) 및 제2질화티타늄막(4)을 단번에 식각한다.
그리고 나서, 도 1f에 도시한 바와 같이, 형성된 패턴(8)를 제거하고, 솔벤트 세정을 실시한다.
그러나 솔벤트 세정후에도 식각된 측벽에는 결합력이 강한 메탈릭 폴리머(Metallic Polymer)(P)가 잔존하게 된다. 이러한 메탈릭 폴리머(P)는 위와 같은 식각외에도 퓨즈 식각(Fuse Etch) 시에도 동일하게 나타는 현상이다.
상술한 메탈릭 폴리머가 잔존한 상태에서 웨이퍼의 수율을 측정하기 위해 프로브 카드를 이용한 테스트를 실시하게 되면, 메탈릭 폴리머가 프로브에 반복해서 묻게 되어 시간이 경과함에 따라 정확하지 않은 테이터가 나오게 된다.
따라서 정확한 데이터 측정을 위해서 프로브 카드를 자주 교체해야 하기 때문에 부품 비용이 상승하는 원인이 된다.
그리고 반도체 소자에 메탈릭 폴리머가 잔존할 경우에는 소자에 대한 신뢰성이 떨어지는 문제점도 있다.
본 발명은 상기한 바와 같은 문제점들을 해결하기 위한 것으로, 식각 후에 메탈릭 폴리머를 제거할 수 있도록 하는 반도체 소자의 제조방법을 제공하는 데 있다.
도 1a 내지 도 1c에서는 종래 후처리 공정을 도시한 단면도이고,
도 2a 내지 2f는 본 발명에 따른 반도체 소자의 제조방법을 도시한 단면도이다.
상기한 바와 같은 기술적 과제를 달성하기 위하여, 본 발명의 제조방법은 반도체기판의 구조물 위에 제1질화티타늄막, 금속박막 및 제2질화티타늄막이 순차적으로 적층하고, 제2질화티타튬막의 위에 포토레지스트를 도포한 후 패터닝하여 제1패턴을 형성하며, 이 제1패턴을 마스크로 하여 상기 구조물의 층간절연막까지 식각한 후, 상기 제1패턴을 제거하는 톱 메탈을 식각하는 단계; 식각이 이루어진 상기 반도체기판의 구조물 위에 패드산화막을 형성하는 단계; 상기 패드산화막 위에 패시베이션 질화물을 두껍게 증착하여 패드질화막을 형성하는 단계; 상기 패드질화막이 형성되면 패드질화막의 상부에 포토레지스트를 도포한 후 제2패턴을 형성하고, 이 제2패턴을 마스크로 하여 식각을 진행하여 상기 패드질화막, 패드산화막 및 금속배선의 제2질화티타늄막을 단번에 식각하고, 형성된 제2패턴를 제거하는 식각하는 단계; 상기 반도체 기판을 챔버의 내부로 투입하고 CxFy 계열 가스를 공급함과 동시에 플라즈마를 이용하여 식각된 측벽에 형성된 메탈릭 폴리머를 제거하는 단계; 및 폴리머가 제거된 상기 반도체 기판을 세정하는 단계를 포함한다.
이하 첨부된 도면에 의거하여 본 발명에 따른 바람직한 실시예를 상세히 설명한다.
도 2a 내지 2f는 본 발명에 따른 반도체 소자의 제조방법을 도시한 단면도이다.
먼저 도 2a에 도시한 바와 같이, 톱 메탈을 식각하는 단계는 반도체기판의 구조물(11) 위에 제1질화티타늄막(12), 금속박막(13) 및 제2질화티타늄막(14)이 순차적으로 적층하고, 제2질화티타튬막(14)의 위에 포토레지스트를 도포한 후 패터닝하여 제1패턴을 형성하며, 이 제1패턴을 마스크로 하여 층간절연막(15)까지 식각한다. 그리고 나서 제1패턴을 제거한다.
패드산화막을 형성하는 단계는, 도 2b에 도시한 바와 같이, 식각이 이루어진 반도체기판의 구조물(11) 위에 산화물을 고밀도플라즈마방식(High Density Plasma)으로 갭필(Gap Fill)을 실시하여 제1산화층(16a)을 형성하고, 이 제1산화층(16a) 위에 TEOS 산화물을 증착시켜 제2산화층(16b)을 순차적으로 형성시켜 패드산화막(16)을 형성한다.
그리고 패드질화막을 형성하는 단계는 도 2c에 도시한 바와 같이, 패드산화막(16) 위에 패시베이션 질화물을 두껍게 증착하여 패드질화막(17)을 형성한다.
패드질화막(17)이 형성되면 식각하는 단계에서는 도 2d에 도시한 바와 같이, 패드질화막(17)의 상부에 포토레지스트를 도포한 후 제2패턴(18)을 형성한다.
이어서 도 2e에 도시한 바와 같이, 식각하는 단계에서 형성된 제2패턴(18)을 마스크로 하여 식각을 진행하여 상기한 패드질화막(17), 패드산화막(16) 및 금속배선의 제2질화티타늄막(14)을 단번에 식각하고, 형성된 제2패턴(18)를 제거한다.
그리고 도 2e에 도시한 바와 같이, 폴리머를 제거하는 단계를 진행한다. 폴리머(P)를 제거하기 위해서 기판을 챔버의 내부로 투입하고 CxFy 계열 가스를 공급함과 동시에 플라즈마를 이용하여 식각된 측벽에 형성된 메탈릭 폴리머(P)를 제거하거나 메탈릭 폴리머(P)와 측면 계면을 분리한다.
이때 CxFy 계열의 가스 중에서 C2F6가스를 사용하며, 또한 산소가스를 3000sccm 내지 4000sccm 다량으로 공급하여 카본과의 반응을 촉진시키고, 압력은 1Torr 내지 1.5Torr 고압을 유지한다.
이와 같은 폴리머를 제거하는 챔버는 고주파를 사용함으로써 패드질화막(17)의 손상이나 손실이 발생되지 않는다.
마지막으로 도 2f에 도시한 바와 같이, 세정하는 단계에서는 솔벤트를 이용하여 세정을 실시한다.
이상에서 살펴본 바와 같이 본 발명에 의하면, 폴리머를 제거함으로써 웨이퍼의 신뢰성을 확보할 수 있게 된다.
그리고 테스트 프로브 카드를 이용한 수율 테스트 검사시 폴리머가 제거된 상태이기 때문에 프로브 카드가 더럽혀지지 않아 정확한 데이터 수집이 가능하다.
또한 프로브 카드에 폴리머가 묻지 않으므로 교체 주기를 연장할 수 있게 되어 비용 절감 효과를 얻게 된다.
아울러 측벽 폴리머 뿐만 아니라 금속박막 표면에 형성된 폴리머도 함께 제거할 수 있게 된다.

Claims (6)

  1. 반도체기판의 구조물 위에 제1질화티타늄막, 금속박막 및 제2질화티타늄막이 순차적으로 적층하고, 제2질화티타튬막의 위에 포토레지스트를 도포한 후 패터닝하여 제1패턴을 형성하며, 이 제1패턴을 마스크로 하여 상기 구조물의 층간절연막까지 식각한 후, 상기 제1패턴을 제거하는 톱 메탈을 식각하는 단계;
    식각이 이루어진 상기 반도체기판의 구조물 위에 패드산화막을 형성하는 단계;
    상기 패드산화막 위에 패시베이션 질화물을 두껍게 증착하여 패드질화막을 형성하는 단계;
    상기 패드질화막이 형성되면 패드질화막의 상부에 포토레지스트를 도포한 후 제2패턴을 형성하고, 이 제2패턴을 마스크로 하여 식각을 진행하여 상기 패드질화막, 패드산화막 및 금속배선의 제2질화티타늄막을 단번에 식각하고, 형성된 제2패턴를 제거하는 식각하는 단계;
    상기 반도체 기판을 챔버의 내부로 투입하고 CxFy 계열 가스를 공급함과 동시에 플라즈마를 이용하여 식각된 측벽에 형성된 메탈릭 폴리머를 제거하는 단계; 및
    폴리머가 제거된 상기 반도체 기판을 세정하는 단계
    를 포함하는 반도체 소자의 제조방법.
  2. 제 1 항에 있어서, 상기 CxFy 계열는 C2F6가스를 사용하는 반도체 소자의 제조방법.
  3. 제 1 항 또는 제 2 항에 있어서, 상기 CxFy 계열의 가스와 함께 산소가스를 투입하는 반도체 소자의 제조방법.
  4. 제 3 항에 있어서, 상기 산소가스는 3000sccm 내지 4000sccm으로 공급하는 반도체 소자의 제조방법.
  5. 제 1 항에 있어서, 상기 챔버의 압력은 1Torr 내지 1.5Torr인 반도체 소자의 제조방법.
  6. 제 1 항에 있어서, 상기 폴리머는 제거를 위하여 고주파를 사용하는 반도체 소자의 제조방법.
KR1020020083428A 2002-12-24 2002-12-24 반도체 소자의 제조방법 KR20040056846A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020020083428A KR20040056846A (ko) 2002-12-24 2002-12-24 반도체 소자의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020083428A KR20040056846A (ko) 2002-12-24 2002-12-24 반도체 소자의 제조방법

Publications (1)

Publication Number Publication Date
KR20040056846A true KR20040056846A (ko) 2004-07-01

Family

ID=37349475

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020083428A KR20040056846A (ko) 2002-12-24 2002-12-24 반도체 소자의 제조방법

Country Status (1)

Country Link
KR (1) KR20040056846A (ko)

Similar Documents

Publication Publication Date Title
US6788521B2 (en) Capacitor and method for fabricating the same
KR100768363B1 (ko) 반도체 집적회로장치의 제조방법 및 반도체 집적회로장치
US7022582B2 (en) Microelectronic process and structure
KR20040028566A (ko) 반도체 장치 및 그 제조 방법
JPH05206064A (ja) 半導体装置の製造方法
US6187666B1 (en) CVD plasma process to fill contact hole in damascene process
US20100330811A1 (en) Method for forming via holes
KR100414506B1 (ko) 드라이 에칭 방법 및 반도체 장치의 제조 방법
KR20100003353A (ko) 반도체 장치의 제조 방법 및 반도체 장치
US6893954B2 (en) Method for patterning a semiconductor wafer
JP4295730B2 (ja) 半導体装置の製造方法
US20080160768A1 (en) Method of manufacturing gate dielectric layer
KR20040056846A (ko) 반도체 소자의 제조방법
US7632689B2 (en) Methods for controlling the profile of a trench of a semiconductor structure
US20080174029A1 (en) semiconductor device and method of forming metal pad of semiconductor device
KR100490843B1 (ko) 반도체 소자의 제조방법
US20080057727A1 (en) Method of manufacturing a semiconductor device
KR100613381B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR100403351B1 (ko) 듀얼 다마신 공정에서의 식각 모니터링 박스 형성방법
JP3958071B2 (ja) 半導体装置製造方法
KR100850107B1 (ko) 반도체 소자 제조 방법
KR100641483B1 (ko) 반도체 소자의 다마신 패턴 형성 방법
JP3833603B2 (ja) 半導体素子の製造方法
KR100201721B1 (ko) 반도체장치의 제조방법
KR100395907B1 (ko) 반도체소자의 배선 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application