CN104900580B - 半导体器件的形成方法 - Google Patents
半导体器件的形成方法 Download PDFInfo
- Publication number
- CN104900580B CN104900580B CN201410077201.1A CN201410077201A CN104900580B CN 104900580 B CN104900580 B CN 104900580B CN 201410077201 A CN201410077201 A CN 201410077201A CN 104900580 B CN104900580 B CN 104900580B
- Authority
- CN
- China
- Prior art keywords
- low
- dielectric layer
- layer
- forming method
- semiconductor devices
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
- H01L21/76825—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by exposing the layer to particle radiation, e.g. ion implantation, irradiation with UV light or electrons etc.
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76835—Combinations of two or more different dielectric layers having a low dielectric constant
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Plasma & Fusion (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
一种半导体器件的形成方法,包括:提供半导体衬底;在所述半导体衬底上形成第一低K介质层;在所述第一低K介质层上形成第二低K介质层;对所述第二低K介质层进行紫外光照处理。所述形成方法能够提高半导体器件的质量和可靠性。
Description
技术领域
本发明涉及半导体制造领域,尤其涉及一种半导体器件的形成方法。
背景技术
随着半导体技术的发展,集成电路向着高集成度的方向发展。高集成度的要求使半导体结构的线宽越来越小,线宽的减小对集成电路的形成工艺提出了更高的要求。
半导体结构中,半导体器件通常由多层金属层和多层层间介质层等形成,所述多层金属层由设置于层间介质层中的插塞实现电连接。随着线宽的减小,已大量使用低K介质层作为层间介质层。
现有技术在形成低K介质层之后,通常还会在低K介质层上形成硬掩模层,以防止等离子体破坏低K介质层。具体地,参考图1至图2,示出了现有半导体器件形成方法对应的剖面结构示意图。
如图1所示,提供衬底(未示出),在衬底上依次形成刻蚀停止层110、第一低K介质层121、第二低K介质层122、硬掩模层130、扩散阻挡层140和氧化物层150。其中,第一低K介质层121的材料为多孔低K介质材料,其K值通常在2.5左右,第二低K介质层122的材料为无孔低K介质材料,其K值通常在2.7左右。
第二低K介质层122提高了低K介质层与后续形成的硬掩模层130之间的粘附性。
硬掩模层130的材质通常为氧化硅,其作用是防止后续工艺中(氧)等离子体等对低K介质层的表面进行轰击。
如图2所示,从上到下对图1所示的氧化物层150、扩散阻挡层140、硬掩模层130、第二低K介质层122和第一低K介质层121进行蚀刻,以形成通孔(未示出),其中图2省略显示刻蚀停止层110、扩散阻挡层140和氧化物层150。然后填充所述通孔形成插塞160。
然而,插塞160位于硬掩模层130中的部分宽度较大,插塞160位于第二低K介质层122中的部分宽度次之,插塞160位于第一低K介质层121中的部分宽度最小。这样,插塞160位于硬掩模层130和第二低K介质层122交界面会形成外伸(overhang)现象,如图2中结构P1所示。同样的,插塞160位于第二低K介质层122和第一低K介质层121交界面处也会形成外伸现象,如图2中结构P2所示。这种外伸现象导致插塞形成过程中,插塞附近的层间介质层极易出现孔洞(void),造成半导体器件的质量和可靠性下降。
为此需要一种新的半导体器件的形成方法,以防止半导体器件形成过程中插塞出现外伸现象,从而防止插塞附近的层间介质层出现孔洞,进而防止半导体器件的质量和可靠性下降。
发明内容
本发明解决的问题是提供一种半导体器件的形成方法,以避免半导体器件形成过程中插塞出现外伸现象,从而避免插塞附近的层间介质层出现孔洞,提高半导体器件的质量和可靠性。
为解决上述问题,本发明提供一种半导体器件的形成方法,包括:
提供半导体衬底;
在所述半导体衬底上形成第一低K介质层;
在所述第一低K介质层上形成第二低K介质层;
对所述第二低K介质层进行紫外光照处理。
可选的,所述紫外光照处理采用的紫外光波长范围为200nm~400nm。
可选的,所述第二低K介质层的初始厚度范围为所述紫外光照处理使所述第二低K介质层的厚度缩小8%~12%。
可选的,所述第二低K介质层的材料为无孔低K介质材料。
可选的,采用八甲基环四硅氧烷的等离子体形成所述第二低K介质层。
可选的,所述形成方法还包括:依次蚀刻所述第二低K介质层和所述第一低K介质层,直至形成贯穿所述第二低K介质层和所述第一低K介质层的通孔。
可选的,在形成所述通孔之后,所述形成方法还包括:采用氢氟酸溶液清洗所述通孔。
可选的,在清洗所述通孔之后,所述形成方法还包括:在所述通孔中填充满金属材料形成插塞,所述插塞上表面与第二低K介质层上表面齐平。
可选的,形成所述插塞之后,所述形成方法还包括:在所述插塞上表面和所述第二低K介质层上表面形成扩散阻挡层。
可选的,所述第一低K介质层的材料为多孔低K介质材料。
与现有技术相比,本发明的技术方案具有以下优点:
本发明的技术方案提供一种新的半导体器件的形成方法,所述形成方法在形成低K介质层的过程中,只形成第一低K介质层和位于所述第一低K介质层上的第二低K介质层,而省略形成硬掩膜层。然后通过对所述第二低K介质层进行紫外光照处理,使所述第二低K介质层的碳含量降低,从而提高后续酸洗工艺对所述第二低K介质层的刻蚀速率,直至使后续酸洗工艺对所述第二低K介质层刻蚀速率与对所述第一低K介质层的刻蚀速率基本相等。因此,当蚀刻所述第二低K介质层和所述第一低K介质层形成通孔时,所述第二低K介质层和所述第一低K介质层的交界处不会出现底切现象,防止后续形成的插塞等结构出现外伸现象,从而防止插塞等结构附近的层间介质层中出现孔洞,提高最终形成的半导体器件的质量和可靠性。通过对所述第二低K介质层进行紫外光照处理,所述第二低K介质层的碳含量降低,不仅使所述第二低K介质层厚度减小,而且变得更加致密,达到防止等离子体破坏的水平,因此省略硬掩膜层也不影响后续工艺,节省工艺步骤,节约成本。
进一步,所述紫外光照处理采用的紫外光波长范围为200nm~400nm。紫外光的波长选择较小,具体小于400nm,此时紫外光能量较高,使第二低K介质层中的碳能够有足够的能量从第二低K介质层中逸出。但是,如果紫外光的波长太短,能量太高,会对第二低K介质层造成破坏,因此选择紫外光的波长在200nm以上。
进一步,所述第二低K介质层的厚度范围为如果所述第二低K介质层的厚度太小,其无法将位于其下方的具有多孔结构的所述第一低K介质层隔离,如果其厚度太大,则会造成材料浪费、工艺难度增加和工艺成本升高等问题。
附图说明
图1和图2是现有半导体器件形成方法对应的剖面结构示意图;
图3至图9是本发明实施例提供的半导体器件形成方法各步骤对应的剖面结构示意图。
具体实施方式
正如背景技术所述,现有半导体器件的形成过程中,存在插塞在各叠层结构中易出现外伸现象的问题。
经研究发现,出现外伸现象的原因是:在叠层结构(包括刻蚀停止层、第一低K介质层、第二低K介质层和硬掩模层)中形成通孔后,需要对通孔进行清洗,清洗时使用酸溶液,即对通孔进行酸洗工艺。酸洗工艺过程中,酸溶液对第一低K介质层、第二低K介质层和硬掩模层都具有一定蚀刻作用,并且酸溶液对第一低K介质层、第二低K介质层和硬掩模层的刻蚀速率依次增大,导致清洗之后,通孔在第一低K介质层、第二低K介质层和硬掩模层部分的宽度依次增大,即在第二低K介质层和第一低K介质层的交界处出现底切现象,在硬掩模层和第二低K介质层的交界处也出现底切现象。这种底切现象导致当采用金属材料填充所述通孔时,形成的插塞出现图2所示外伸现象。
为此,本发明提供一种新的半导体器件的形成方法。所述形成方法先提供半导体衬底,在所述半导体衬底上形成第一低K介质层,在所述第一低K介质层上形成第二低K介质层,再对所述第二低K介质层进行紫外光照处理。对所述第二低K介质层进行紫外光照处理之后,所述第二低K介质层结构致密,因此可以省略在第二低K介质层上形成硬掩膜层,从而防止因后续酸洗工艺对硬掩膜层和第二低K介质层的刻蚀速率不同而造成的底切现象;同时,对所述第二低K介质层进行紫外光照处理,使所述第二低K介质层的碳含量降低,从而使后续酸洗工艺对所述第二低K介质层的刻蚀速率与对所述第一低K介质层的刻蚀速率基本相等,防止所述第二低K介质层和所述第一低K介质层的交界处出现底切现象,最终保证后续形成的插塞等结构不存在外伸现象,从而防止插塞等结构附近的层间介质层中出现孔洞,提高半导体器件的质量和可靠性。
为使本发明的上述目的、特征和优点能够更为明显易懂,下面结合附图对本发明的具体实施例做详细的说明。
本发明实施例提供一种半导体器件的形成方法,请结合参考图3至图9。
首先,请参考图3,提供半导体衬底(未示出),并在所述半导体衬底上形成刻蚀停止层210。
本实施例中,所述半导体衬底可以是单晶硅或硅锗,也可以是绝缘体上硅(Silicon on insulator,SOI)等,或者还可以包括其它的材料,例如锑化铟、碲化铅、砷化铟、磷化铟、砷化镓或锑化镓等。
具体的,所述半导体衬底可以是硅、硅锗或者绝缘体上硅等材料形成的晶圆,所述晶圆内可以形成有各种功能器件,例如存储器和逻辑电路等。
请继续参考图3,在刻蚀停止层210上形成第一低K介质层221。
本实施例中第一低K介质层221的材料可以为二氧化硅(介电常数K=3.9)、无定形碳或类金刚石碳(Diamond-like carbon,DLC)等,也可以为介电常数小于二氧化硅的低介电常数材料,例如可以是含氢硅酸盐类(HSQ,K=2.8~3.0)、含有Si-CH3官能基的含甲基硅酸盐类(MSQ,K=2.5~2.7)、有机硅氧烷聚合物(HOSP,K=2.5)或SiOCH薄膜(K=2.3~2.7),甚至可以采用超低介电常数(K<2.0)的性硅酸盐(Porous Silicate)等有机类高分子化合物。
本实施例中,进一步的,第一低K介质层221的材料为多孔低K介质材料。为了达到较低的介电常数,通常可以使用具有较低介电常数的材料,并在材料引入多孔性。由于空气的介电常数指定为1,因此其能够降低介电常数。可以通过多种方法在低K材料中引入了多孔性。具体的,当采用旋涂方法形成第一低K介质层时,可以通过使用高沸点的溶剂、模板或致孔剂的方法,实现K值的降低。
本实施例中,第一低K介质层221可以采用化学气相沉积法或者物理气相沉积法生成。
请参考图4,在第一低K介质层221上形成第二低K介质层222。
本实施例中,由于第一低K介质层221是多孔低K材料,因此第一低K介质层221具有比构成现有的结构的绝缘层的材料(非多孔材料)更脆弱的结构。这是因为,在由多孔的低K材料组成的绝缘层中具有很多间隙(空腔)。并且,位于第一低K介质层221表面的孔具有开放性,在后续工艺中使用的工艺气体和化学物质会扩散到孔中,并会被截留在孔中,对第一低K介质层221会造成损害(例如改变第一低K介质层221的介电常数)。而且,位于第一低K介质层221表面的孔会造成后续形成在其上的层(例如阻挡层)中形成针孔。
因此,需要在第一低K介质层221上继续形成表面致密(无孔)的第二低K介质层222,从而保护第一低K介质层221。
本实施例中,采用八甲基环四硅氧烷的等离子体形成第二低K介质层222,并采用氦气的等离子体作为载气。八甲基环四硅氧烷的化学式为C8H24O4Si4,采用八甲基环四硅氧烷用于形成组分为SiCOH的第二低K介质层222,具体的,可以在PECVD反应室形成第二低K介质层222。
本实施例中,第二低K介质层222的厚度范围为如果第二低K介质层222的厚度太小,其无法将位于其下方的具有多孔结构的第一低K介质层221隔离,而如果其厚度太大,则会造成材料浪费、工艺难度增加和工艺成本升高的问题。
请参考图5,对图4所示第二低K介质层222上进行紫外光照处理,形成新的第二低K介质层223。图5中的有向箭头代表紫外光UV。
本实施例中,紫外光照处理采用的紫外光UV波长范围为200nm~400nm。紫外光UV的波长可以进一步选择较小,以保证紫外光能量较高,从而使第二低K介质层222中的碳能够有足够的能量从第二低K介质层222中逸出。例如具体为200nm、210nm、215nm、220nm、225nm、230nm或240nm等,并且可以选用脉冲紫外光对第二低K介质层223进行辐射处理。但是,如果紫外光的波长太短,能量太高,会对第二低K介质层造成破坏,因此选择紫外光的波长在200nm以上。
本实施例中,紫外光照处理可以在室温条件下进行,反应系统中的压力可以小于或者约等于大气压力。紫外光UV的功率可以控制在100w~2000w,在所述功率范围内,紫外光UV照射能够迅速降低第二低K介质层223中的碳含量,因此,第二低K介质层223会发生收缩,表面变得致密,最终使第二低K介质层223表面致密化渗透的程度最小化到小于20nm的厚度。
通常第二低K介质层222中碳含量很高,以减小它的介电常数。但是,第二低K介质层222包含较多的碳,因此在进行酸洗过程中,酸溶液对第一低K介质层221和第二低K介质层222的蚀刻速率不相同。
为此,本实施例采用紫外光照处理第二低K介质层222,所述紫外光照处理能够使第二低K介质层222内产生光化学反应,反应过程中一些碳原子生成易挥发产物,从第二低K介质层222逸出,去除了第二低K介质层222中弱键合的碳,从而使第二低K介质层222碳含量降低,形成第二低K介质层223。
在经过紫外光照处理之后,后续的酸洗步骤对第二低K介质层223和第一低K介质层221的蚀刻速率基本相同,防止在第二低K介质层223与第一低K介质层221交界处出现底切现象,从而防止后续形成的插塞出现外伸现象。
并且,经过紫外光照处理后,由于去掉的是弱键合的碳,因此(相对于第二低K介质层222而言)第二低K介质层223的介电常数基本不发生变化。
本实施例中,第二低K介质层222的初始厚度范围为而在经过紫外光照处理后,得到的第二低K介质层223的厚度缩小了8%~12%,即本实施例中,在紫外光照处理后,第二低K介质层223的厚度减小为第二低K介质层222的88%~92%。具体的过程中,可控制第二低K介质层223的厚度为第二低K介质层222的90%。
在经过紫外光照处理之后,第二低K介质层223的结构更加紧致,并且其表面变得更加致密,达到能够抵抗(氧)等离子体等的轰击作用。
本实施例中,在对第二低K介质层222进行紫外光照处理之后,还可以采用氧等离子体对第二低K介质层222的表面进行轰击,去除第二低K介质层222表面的杂质,以获得平整洁净的低K介质层表面,进而提高第二低K介质层222与后续形成的位于其上表面的材料的粘附性。
请参考图7,采用各向异性刻蚀工艺依次蚀刻第二低K介质层223、第一低K介质层221和刻蚀停止层210,形成贯穿所述第二低K介质层223、第一低K介质层221和刻蚀停止层210的通孔201。
本实施例中,形成通孔201的工艺为本领域技术人员所熟知,在此不再赘述。
请继续参考图7,对通孔201进行酸洗。
本实施例中,可以采用氢氟酸溶液对通孔201进行清洗,所述氢氟酸溶液中水和氢氟酸的体积比可以在300:1~1000:1的范围内。在所述体积比范围内,氢氟酸溶液对SiCOH介质层(第二低K介质层223)和第一低K介质层221的刻蚀速率比较接近,特别是在第二低K介质层223经过紫外光照处理之后,氢氟酸溶液对两者刻蚀速率比基本达到1:1,因此,在第二低K介质层223和第一低K介质层221的交界处不会形成底切现象。
由于第二低K介质层223的表面致密,达到能够抵抗(氧)等离子体等的轰击作用,因此不需要在第二低K介质层223上形成硬掩膜层,因此,在采用氢氟酸溶液对通孔201进行清洗时,不存在硬掩膜层与第二低K介质层223的交界,因此,也自然不会在第二低K介质层223和硬掩膜层的交界处形成底切现象。
需要说明的是,上述实施例以氢氟酸溶液作为酸洗溶液,但是本发明并不限制于此,还可以是诸如磷酸溶液等的其他酸洗溶液。
请参考图8,在通孔201中填充满金属材料直至形成插塞240。
由上述分析可知,在第二低K介质层223和第一低K介质层221的交界处不会形成底切现象,并且不存在硬掩膜层与第二低K介质层223的交界,因此,当填充满金属材料直至形成插塞240后,插塞240各个部分的宽度均相等,因此不会出现外伸现象,进而插塞240附近的层间介质层(即第二低K介质层223和第一低K介质层221)不会出现孔洞。
请参考图9,在进行紫外光照处理后的第二低K介质层223上形成扩散阻挡层240。扩散阻挡层240可以防止插塞240中的金属发生扩散。
本实施例中,扩散阻挡层240的材料为氮化钛、氮化钽或者它们的组合。
从图9中可以直观看到,本实施例可以省略了在第二低K介质层223和扩散阻挡层240之间形成硬掩膜层,节省了工艺步骤,节约成本,并同时防止在硬掩膜层和第二低K介质层223之间形成通孔时出现底切现象。
本实施例中,由于第二低K介质层223经过了紫外光照处理,不仅碳含量减少,而且第二低K介质层223的结构更加致密,厚度更小,使半导体器件的结构更加紧凑。
需要说明的是,在本发明的其它实施例中,所述半导体器件的形成方法也可以运用于形成其它结构,例如金属互连线结构等,本发明对此不作限定。
本实施例所提供的半导体器件的形成方法中,由于省略了在第二低K介质层223上形成硬掩膜层的步骤,因而可以防止后续蚀刻硬掩膜层和第二低K介质层223时,因刻蚀速率不一样而造成底切现象;由于第二低K介质层223经过了紫外光照处理,第二低K介质层223的碳含量降低,因此后续(对通孔201)的酸洗工艺中,酸溶液对第二低K介质层223的刻蚀速率与对第一低K介质层221的刻蚀速率基本相等,防止第二低K介质层223和第一低K介质层221的交界处出现底切现象,最终保证形成的插塞230不存在外伸现象,防止插塞230附近的第二低K介质层223和第一低K介质层221出现孔洞,提高半导体器件的质量和可靠性,并提高半导体器件的良率。
虽然本发明披露如上,但本发明并非限定于此。任何本领域技术人员,在不脱离本发明的精神和范围内,均可作各种更动与修改,因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (6)
1.一种半导体器件的形成方法,其特征在于,包括:
提供半导体衬底;
在所述半导体衬底上形成第一低K介质层;
在所述第一低K介质层上形成第二低K介质层;
对所述第二低K介质层进行紫外光照处理;
所述第一低K介质层的材料为多孔低K介质材料;
所述第二低K介质层的材料为无孔低K介质材料;
所述形成方法还包括:依次蚀刻所述第二低K介质层和所述第一低K介质层,直至形成贯穿所述第二低K介质层和所述第一低K介质层的通孔;在所述通孔中填充满金属材料形成插塞,所述插塞上表面与第二低K介质层上表面齐平。
2.如权利要求1所述的半导体器件的形成方法,其特征在于,所述紫外光照处理采用的紫外光波长范围为200nm~400nm。
3.如权利要求1所述的半导体器件的形成方法,其特征在于,所述第二低K介质层的初始厚度范围为所述紫外光照处理使所述第二低K介质层的厚度缩小8%~12%。
4.如权利要求1所述的半导体器件的形成方法,其特征在于,采用八甲基环四硅氧烷的等离子体形成所述第二低K介质层。
5.如权利要求1所述的半导体器件的形成方法,其特征在于,在形成所述通孔之后,所述形成方法还包括:采用氢氟酸溶液清洗所述通孔。
6.如权利要求1所述的半导体器件的形成方法,其特征在于,形成所述插塞之后,所述形成方法还包括:在所述插塞上表面和所述第二低K介质层上表面形成扩散阻挡层。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410077201.1A CN104900580B (zh) | 2014-03-04 | 2014-03-04 | 半导体器件的形成方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410077201.1A CN104900580B (zh) | 2014-03-04 | 2014-03-04 | 半导体器件的形成方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN104900580A CN104900580A (zh) | 2015-09-09 |
CN104900580B true CN104900580B (zh) | 2018-05-01 |
Family
ID=54033165
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201410077201.1A Active CN104900580B (zh) | 2014-03-04 | 2014-03-04 | 半导体器件的形成方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN104900580B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110085512B (zh) * | 2019-05-08 | 2021-08-03 | 上海华力集成电路制造有限公司 | 一种超低k介质层及其制备方法 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101548362A (zh) * | 2005-01-13 | 2009-09-30 | 国际商业机器公司 | 具有受控的双轴应力的超低介电常数层 |
CN102881630A (zh) * | 2011-07-12 | 2013-01-16 | 中芯国际集成电路制造(上海)有限公司 | 超低介电常数层的制作方法 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005229075A (ja) * | 2004-02-16 | 2005-08-25 | Tokyo Electron Ltd | 積層膜の改質方法及び積層膜 |
-
2014
- 2014-03-04 CN CN201410077201.1A patent/CN104900580B/zh active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101548362A (zh) * | 2005-01-13 | 2009-09-30 | 国际商业机器公司 | 具有受控的双轴应力的超低介电常数层 |
CN102881630A (zh) * | 2011-07-12 | 2013-01-16 | 中芯国际集成电路制造(上海)有限公司 | 超低介电常数层的制作方法 |
Also Published As
Publication number | Publication date |
---|---|
CN104900580A (zh) | 2015-09-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6444136B1 (en) | Fabrication of improved low-k dielectric structures | |
US9607883B2 (en) | Trench formation using rounded hard mask | |
KR102284308B1 (ko) | 초전도체 상호연결 제조를 위한 예비세정 방법 | |
US20070232048A1 (en) | Damascene interconnection having a SiCOH low k layer | |
KR20190040061A (ko) | 초전도체 디바이스 상호연결 | |
JP2003179135A (ja) | 非常に低い誘電率の層間絶縁体を有する銅インターコネクトを製造する方法 | |
CN102412196A (zh) | 金属铜大马士革互联结构的制造方法 | |
CN108231739B (zh) | 隔离金属化特征的气隙 | |
CN104900580B (zh) | 半导体器件的形成方法 | |
CN104134630B (zh) | 一种减少超低介质常数薄膜侧壁损伤的方法 | |
US20100301494A1 (en) | Re-establishing a hydrophobic surface of sensitive low-k dielectrics in microstructure devices | |
TW202013508A (zh) | 利用熱分解材料使低介電常數材料圖案化的方法 | |
WO2009090520A1 (en) | High aspect ratio holes or trenches | |
CN103165514B (zh) | 半导体结构及其形成方法 | |
CN102820258A (zh) | 一种具有超低介电常数层的铜双大马士革结构的方法 | |
CN104658967A (zh) | 一种半导体器件及其制造方法 | |
CN104979272B (zh) | 互连结构及其形成方法 | |
CN104124197B (zh) | 一种半导体器件的制备方法 | |
CN103531531B (zh) | 一种用于制造半导体器件的方法 | |
CN104134612B (zh) | 一种修复超低介质常数薄膜侧壁损伤的方法 | |
CN110073467B (zh) | 用于提供低k间隔物的方法 | |
US9837311B2 (en) | Conductive plug structure and fabrication method thereof | |
US20140273463A1 (en) | Methods for fabricating integrated circuits that include a sealed sidewall in a porous low-k dielectric layer | |
CN104716085B (zh) | 一种半导体器件及其制造方法 | |
CN104752317B (zh) | 一种半导体器件的制造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |