JP4986625B2 - 膜の製造方法および当該方法で製造された膜を用いた半導体装置 - Google Patents

膜の製造方法および当該方法で製造された膜を用いた半導体装置 Download PDF

Info

Publication number
JP4986625B2
JP4986625B2 JP2006542325A JP2006542325A JP4986625B2 JP 4986625 B2 JP4986625 B2 JP 4986625B2 JP 2006542325 A JP2006542325 A JP 2006542325A JP 2006542325 A JP2006542325 A JP 2006542325A JP 4986625 B2 JP4986625 B2 JP 4986625B2
Authority
JP
Japan
Prior art keywords
film
substrate
semiconductor device
present
plasma
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006542325A
Other languages
English (en)
Other versions
JPWO2006043432A1 (ja
Inventor
輝彦 熊田
直紀 保田
英治 信時
紀久 松本
繁 松野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2006542325A priority Critical patent/JP4986625B2/ja
Publication of JPWO2006043432A1 publication Critical patent/JPWO2006043432A1/ja
Application granted granted Critical
Publication of JP4986625B2 publication Critical patent/JP4986625B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/38—Borides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • C23C16/505—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using radio frequency discharges
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/318—Inorganic layers composed of nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Formation Of Insulating Films (AREA)
  • Chemical Vapour Deposition (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

本発明は、半導体素子の層間などに用いられる絶縁膜や電気回路部品の基板などに用いられる膜（「低誘電率膜」とも呼称する。）を化学的気相成長（以下ＣＶＤと略す）法により成膜する膜の製造方法に関するものである。また本発明は、本発明の方法により製造された膜を用いた半導体装置にも関する。
半導体素子の高速化、高集積化につれて、信号遅延の問題が深刻になりつつある。信号遅延は配線の抵抗と、配線間および層間の容量との積で表されるものであり、信号遅延を最小に抑えるためには、配線抵抗を低下させることと並んで、層間絶縁膜の誘電率を下げることが有効な手段である。
最近では、層間絶縁膜の誘電率を下げるものとして、被処理体の表面に、ハイドロカーボン系ガスとボラジンとプラズマ系ガスとを含む雰囲気でプラズマＣＶＤにより、Ｂ−Ｃ−Ｎ結合を含む層間絶縁膜を形成する方法が開示されている。さらに、当該層間絶縁膜は誘電率が低いことも開示されている（例えば、特開２０００−０５８５３８号公報（特許文献１）参照）。
しかしながら、上記従来の方法では、ボラジンをＣＶＤ原料として用いるため、低誘電率で高機械強度の膜を成膜できるものの、耐水性に乏しいために、これらの特性が持続しないという問題があった。さらに成膜した基板を用いてデバイスを製造する際にともなう加熱処理において、膜から気体成分が発生し、デバイスの製造プロセスに悪影響を及ぼす問題があった。
特開２０００−０５８５３８号公報
本発明は、上記従来の技術の問題を解決するためになされたものであり、その目的は、低誘電率と高機械強度を長期にわたり安定して得られるとともに、膜を加熱した際に放出される気体成分（アウトガス）量を低減し、デバイス製造プロセス上の不具合を起こさない膜の製造方法を提供することを目的とする。
また、本発明は、上記製造方法により製造された膜を用いた半導体装置を提供することも目的とする。
本発明の膜の製造方法は、ボラジン骨格を有する化合物を原料として用い、化学的気相成長法を用いて基板上に膜を形成する方法において、前記基板を設置する部位に負電荷が印加されていることを特徴とする。
ここにおいて、前記ボラジン骨格を有する化合物は、下記化学式（１）で示されるものであることが好ましい。
Figure 0004986625
（式中、Ｒ１〜Ｒ６は、それぞれ同一であっても異なっていてもよく、水素原子、炭素数１〜４のアルキル基、アルケニル基またはアルキニル基からそれぞれ独立して選択され、かつＲ１〜Ｒ６の少なくとも１つは水素原子でない）
本発明の膜の製造方法においては、化学的気相成長の際に、プラズマを合わせて用いることが好ましい。ここにおいて、前記プラズマによって原料ガスのイオンおよび／またはラジカルが生成することがより好ましい。
本発明はさらに、上述した本発明の製造方法より得られた膜を用いた半導体装置であって、（１）前記膜を配線間の絶縁材料として用いたものである半導体装置、（２）前記膜を素子上の保護膜として用いたものである半導体装置、も提供する。
本発明の膜の製造方法によれば、低誘電率膜および高い機械的強度を長期にわたり安定して提供でき、得られた膜のデバイス製造時におけるアウトガスの発生量も低減することができる。
また本発明によれば、従来と比較して誘電率が低く、また架橋密度が向上され機械的強度が向上された膜を用いた半導体装置を提供することができる。
本発明の膜の製造方法は、ボラジン骨格を有する化合物を原料として用い、化学的気相成長法（ＣＶＤ）を用いて基板上に膜を形成する方法において、前記基板を設置する部位に負電荷が印加されていることを特徴とする。
本発明の膜の製造方法によれば、ＣＶＤの際に上記基板の部位に負電荷を印加することにより、当該方法によって製造された膜を加熱した際に放出されるアウトガスが低減され、これを用いたデバイス製造の際に不具合が生じない。
＜原料＞
本発明において、ボラジン骨格を有する化合物としては、ボラジン骨格を有するものであれば、従来公知の適宜の化合物を特に制限なく用いることができるが、特に、誘電率、熱膨張係数、耐熱性、熱伝導性、機械的強度等が向上された膜を製造することができる点から、下記化学式（１）で示される化合物を原料として用いることが好ましい。
Figure 0004986625
上記化学式（１）で示される化合物において、Ｒ１〜Ｒ６で示される置換基としては、それぞれ同一であっても異なってもよく、水素原子あるいは炭素数１〜４のアルキル基、アルケニル基またはアルキニル基のいずれかをそれぞれ独立して用いることができる。ただし、Ｒ１〜Ｒ６のすべてが水素原子である場合はない。すべて水素の場合は膜中にホウ素−水素結合または窒素−水素結合が残存しやすくなる。これらの結合は親水性が高いため、膜の吸湿性が増加してしまうという不具合を生じ、所望とする膜が得られないおそれがある。また、上記化合物（１）のＲ１〜Ｒ６において、炭素数が４より大きくなると成膜された膜中の炭素原子含有量が多くなり、膜の耐熱性、機械強度が劣化するおそれがある。より好ましくは、炭素数は１または２である。
＜ＣＶＤ＞
本発明の膜の製造方法において、基板上に成膜するために、化学的気相成長法（ＣＶＤ）を用いる。膜形成にＣＶＤ法を用いると、上記原料のガスが順次架橋しながら膜を形成するため架橋密度を高くすることができるので膜の機械強度が増すことが期待できる。
ＣＶＤ法において、キャリアガスとしてヘリウム、アルゴンまたは窒素等を用いて、上記化学式（１）で示されるボラジン骨格を有する化合物（１）の原料ガスを成膜させる基板近傍へ移動させる。
この時、上記キャリアガスにメタン、エタン、エチレン、アセチレン、アンモニアまたはアルキルアミン類の化合物を混合して成膜される膜の特性を所望のものにコントロールすることもできる。
上記キャリアガスの流量は１００〜１０００ｓｃｃｍ、ボラジン骨格を有する化合物のガスの流量は１〜３００ｓｃｃｍ、メタン、エタン、エチレン、アセチレン、アンモニアまたはアルキルアミン類の流量は０〜１００ｓｃｃｍの範囲で任意に設定することができる。
ここで、上記キャリアガスの流量が１００ｓｃｃｍ未満では所望の膜厚を得るための時間が極端に遅くなり、膜の形成が進まない場合もある。また、１０００ｓｃｃｍを越えると基板面内の膜厚均一性が悪化する傾向がある。より好ましくは、２００ｓｃｃｍ以上８００ｓｃｃｍ以下である。
ボラジン骨格を有する化合物のガスの流量が１ｓｃｃｍ未満では、所望の膜厚を得るための時間が極端に遅くなり、膜の形成が進まない場合もある。また、３００ｓｃｃｍを越えると架橋密度の低い膜となるため、機械強度が低下する。より好ましくは、５ｓｃｃｍ以上２００ｓｃｃｍ以下である。
メタン、エタン、エチレン、アセチレン、アンモニアまたはアルキルアミン類ガスが１００ｓｃｃｍを越えると得られた膜の誘電率が大きくなる。より好ましくは、５ｓｃｃｍ以上１００ｓｃｃｍ以下である。
上記のようにして基板近傍に運ばれた上記原料ガスが、化学反応を伴って基板上に堆積することにより膜が形成されるが、化学反応を効率よく起こすためには、ＣＶＤの際に、プラズマを合わせて用いることが好ましい。また、これらに紫外線や電子線等を組み合わせて反応を促進することもできる。
本発明の膜の製造方法において、ＣＶＤの際に膜を形成しようとする基板を加熱すると、アウトガスの低減がより容易になるため、好ましい。基板を加熱するために熱を用いる場合は、ガス温度および基板温度を室温から４５０℃までの間でコントロールする。ここで、原料ガスおよび基板温度が４５０℃を越えると所望の膜厚を得るための時間が極端に遅くなり、膜の形成が進まない場合もある。より好ましくは、５０℃以上４００℃以下である。
また、基板を加熱するためにプラズマを用いる場合は、たとえば平行平板型のプラズマ発生器内に基板を設置してその中へ上記原料ガスを導入する。このとき用いるＲＦの周波数は１３．５６ＭＨｚまたは４００ｋＨｚで、パワーは５〜１０００Ｗの範囲で任意に設定することができる。また、これら異なる周波数のＲＦを混合して用いることもできる。
ここで、プラズマＣＶＤを行うために用いるＲＦのパワーが１０００Ｗを越えると、上記化学式（１）で示されるボラジン骨格を有する化合物のプラズマによる分解の頻度が増し、所望のボラジン構造を有する膜を得ることができ難くなる。より好ましくは、１０Ｗ以上８００Ｗ以下である。
また、本発明において、反応容器内の圧力は、０．０１Ｐａ以上１０Ｐａ以下にすることが好ましい。０．０１Ｐａ未満であるとボラジン骨格を有する化合物のプラズマによる分解の頻度が増加し、所望のボラジン構造を有する膜を得ることが難しい。また、１０Ｐａを超えると架橋密度の低い膜となるため、機械強度が低下する。より好ましくは、５Ｐａ以上６．７Ｐａ以下である。なお、当該圧力は、真空ポンプ等の圧力調整器やガス流量により調整することができる。
＜装置＞
本発明の膜の製造方法は、従来公知の適宜の装置を用いて行なうことができる。上述のように、本発明の膜の製造方法においてＣＶＤの際にプラズマを合わせて用いる場合、特に好適に用いられる装置として、ボラジン骨格を有する化合物を供給する手段と、プラズマを発生させるためのプラズマ発生器と、基板を設置する電極に負電荷を印加する手段とを備えるプラズマＣＶＤ装置（ＰＣＶＤ装置）を挙げることができる。当該装置において、たとえば室温のボラジン化合物を加熱するための気化機構を有する装置内に導入して気化させる方法、あるいはボラジン化合物を貯蔵した容器自体を加熱してボラジン化合物を気化させた後、このときボラジン化合物が気化することにより上昇した圧力を利用して、気化したボラジン化合物を装置に導入する方法、あるいはＡｒ、Ｈｅ、窒素その他のガスを気化したボラジン化合物と混合して装置に導入する方法などにより、ボラジン骨格を有する化合物を供給するように実現される。中でも、原料の熱による変性が起こりにくいという観点から、室温のボラジン化合物を加熱する気化機構を装置内に導入して気化させる方法により、ボラジン骨格を有する化合物を供給するように実現されるのが好ましい。
また、当該装置におけるプラズマ発生器としては、たとえば容量結合方式（平行平板型）や誘導結合方式（コイル方式）などの適宜のプラズマ発生器を用いることができ、中でも実用的な成膜速度（１０ｎｍ／分〜５０００ｎｍ／分）が得られやすいという観点から、容量結合方式（平行平板型）のプラズマ発生器が好ましい。
さらに、当該装置においては、たとえば、容量結合型のプラズマ発生器を用いて電極間にプラズマを生成させる場合では基板を設置する電極に高周波を印加する方法や、プラズマを発生させるための高周波以外の直流電流、あるいは高周波、交流電流を、基板を設置する電極に印加する方法によって、基板を設置する電極に負電荷を印加するように実現される。中でも、生成させるプラズマにより生じる電位と独立した負電荷を基板上に印加できるという観点から、直流電流により基板を設置する電極に負電荷を印加するように実現されることが好ましい。
上記ＰＣＶＤ装置において用いられる上記ボラジン骨格を有する化合物は、上述した理由から、上記化学式（１）で示されるものであることが、好ましい。
本発明に用いられるＰＣＶＤ装置は、好ましくは、基板上にＰＣＶＤにより膜を形成するための反応容器をさらに備える。このように反応容器をさらに備える構成において、プラズマ発生器は、反応容器の外、内のいずれに設けられた構成を採ってもよい。たとえば反応容器の外にプラズマ発生器を設けた構成では、基板に対して直接プラズマが作用することがないため、基板上に生成した膜が過剰にプラズマ中の電子、イオン、ラジカルなどに曝されて意図しない反応が進むことを防止できるという利点がある。また、反応容器の内にプラズマ発生器を設けた構成では、実用的な成膜速度（１０ｎｍ／分〜５０００ｎｍ／分）が得られやすいという利点がある。
図１は、本発明に好適に用いられるＰＣＶＤ装置の一例を模式的に示す図である。本発明に用いられるＰＣＶＤ装置は、上記反応容器内にプラズマ発生器を設けた構成であり、さらにプラズマ発生器が、容量結合方式を利用して基板を設置する電極に設けられた、平行平板型のＰＣＶＤ装置で実現されるのが、特に好ましい。このようなＰＣＶＤ装置を用いて上述した本発明の膜の製造方法を行なうことによって、印加電極側（負バイアス）で成膜を行なうため、基板上に堆積したボラジン分子に対し、プラズマ中で発生した正イオン化したボラジン分子またはキャリアガスとして使用しているＨｅ、Ａｒなどが衝突することで新たな活性点を生じ、架橋反応をより進行させることができると考えられる。これに対し、対向電極側（正バイアス）で成膜を行なうと、印加電極側で成膜した場合と比較して、プラズマ中で生じた電子がより多く飛散し、これが基板上に堆積したボラジン分子に衝突することで、ラジカルが多く発生してしまう。この発生したラジカルは、イオンの衝突により生じたものと比較して活性が小さいため、十分な架橋密度が得られにくくなってしまうものと考えられる。
図１に示すＰＣＶＤ装置において、反応容器１には、加熱／冷却装置６を介して給電電極７が設けられ、当該給電電極７上に成膜の対象とする基板８を載置する。加熱／冷却装置６は基板８を所定のプロセス温度に加熱または冷却することができる。また、給電電極７は整合器３を介して高周波電源２と接続され、所定の電位に調整することができるようになっている。
また、図１中の反応容器１において、基板８と対向する側に対向電極９が設けられ、さらに、ガス導入口５および反応容器１内のガスを排出するための真空ポンプ４が設けられている。
プラズマを発生するための反応容器１内において膜を成長させようとする基板８は、プラズマを誘起させるための給電電極７に基板８を設置して成膜を行なうことにより所望の膜を形成することができる。この時、給電電極７に対向する対向電極９上に別の高周波電源から電位を付与して、成膜しようとする基板８上の電位を任意に調整することもできる。この場合において、本発明では、基板８側の給電電極７が、負電位になるようにすることに特徴を有する。
また、高密度プラズマ源を用いた成膜装置内で膜を成長させようとする場合は、プラズマ源の高周波電源２とは独立した電源を用いて基板に負電荷を印加することにより所望の膜を形成してもよい。
なお、図１に示したＰＣＶＤ装置において、装置の上側に対向電極９を配置するとともに、装置の下側に給電電極７を配置するように構成されているが、これらは互いに対向するように配置されていればよく、たとえば上下逆の構成であっても勿論よい（この場合、基板８は、板バネ、ネジ、ピンなどの基板固定部品に支えられるようにできる構造とすることで給電電極７に固定される。ここで、サセプタ基板を給電電極７に直接設置することも可能であるが、基板搬送用の冶具などを介して基板８を給電電極７に固定することも可能である。）。
次に図１の装置を用いて本発明を行う方法について説明する。まず、図１において、基板８を給電電極７上に載置し、反応容器１内を真空引きする。次いで、原料ガス、キャリアガスおよび必要に応じて上述したその他のガスをガス導入口５から反応容器１内に供給する。供給の際の流量については上述したとおりである。これとともに、反応容器１内の圧力を真空ポンプ４で真空引きして所定のプロセス圧力に維持する。また、加熱／冷却装置６により基板８を所定のプロセス温度に設定する。
また、高周波電源２により給電電源７に負電荷を印加して、反応容器１内のガスにプラズマを発生させる。プラズマ中では原料およびキャリアガスがイオンおよび／またはラジカルとなり、これが次々と基板８に堆積することで膜が形成される。
このうちイオンは自身の持つ電荷と逆の電位の電極に引き付けられ基板上へ衝突を繰り返し起こして反応する。つまり電荷の関係から、陽イオンは給電電極７側に、逆に陰イオンは対向電極９側にひきつけられる。
一方、ラジカルはプラズマ場中に一様に分布している。このことから給電電極７側で成膜を行なった場合には陽イオンを主とする反応が多く起こっており、ラジカル種の成膜への寄与は少なくなる。
したがって、本発明では、上述のように電極の電位を調整することにより、成膜された膜中には残存するラジカル量が少なくすることができるため、ＰＣＶＤ装置から取り出された後に空気中の酸素や水等のラジカルに対して活性な物質と膜中に残存するラジカルとの間の反応が抑制されることになる。
膜中にラジカルが残存していた場合、膜を加熱した際に、ボラジンラジカルと酸素や水との反応によるＢ−ヒドロキシボラジンが生成し、また、空気中の水とのさらなる反応をしてボロキシンとアンモニアが生成し、膜中のラジカルが膜の一部を壊しやすくする。これによって、アウトガスが生じやすくなっている。しかし、本発明の製造方法によれば、膜中のラジカル種が低減されているので、本発明の方法で形成された膜は残存ラジカル量が少ないためにアウトガス量を少なくすることができる。
なお、図１に示した平行平板型のＰＣＶＤ装置において、印加する電力の周波数にはたとえば１３．５６ＭＨｚを例示できるが、ＨＦ（数十〜数百ｋＨＺ）やマイクロ波（２．４５ＧＨｚ）、３０ＭＨｚ〜３００ＭＨｚの超短波を用いてもよい。マイクロ波を用いる場合には、反応ガスを励起し、アフターグロー中で成膜する方法や、ＥＣＲ条件を満たす磁場中にマイクロ波導入するＥＣＲプラズマＣＶＤを用いることができる。
＜膜＞
本発明の膜の製造方法によれば、従来のボラジン骨格を有する化合物を原料として用いた膜と比較して、より低誘電率な膜を製造することができる。ここで、「低誘電率」とは、一定の誘電率を長時間にわたり安定して維持できるという意味であり、具体的には、従来の製法による膜では３．０〜１．８程度の誘電率を数日間維持していたのに対し、本発明では前記誘電率を少なくとも数年間維持することができる。なお、この低誘電率は、たとえば、一定期間、保存した膜を成膜直後と同様の方法で誘電率を測定することで確認することができる。
また本発明で得られた膜は、従来の製法で得られた膜と比較して、より高い架橋密度を実現することができ、より緻密で、機械強度（弾性率、強度など）が向上された膜である。この架橋密度の向上は、たとえば、ＦＴ−ＩＲのスペクトル形状から、１４００ｃｍ-1付近のピークが低波数側にシフトしていることから確認することができる。図４には、このＦＴ−ＩＲのスペクトルの一例を示しているが、対向電極側の膜のＦＴ−ＩＲのスペクトル形状（図中、点線で示す）に対して、給電電極側の膜のＦＴ−ＩＲのスペクトル形状（図中、実線で示す）は、上記ピークが低波数側にシフトしているのが分かる。
＜半導体装置＞
本発明は、上述した本発明の製造方法で得られた膜を用いた半導体装置も提供するものである。図５は、本発明の好ましい一例の半導体装置２１を模式的に示す断面図である。図５の半導体装置２１は、上述した本発明の膜を、配線間の絶縁材料（層間絶縁膜）として用いた例を示している。
図５に示す例の半導体装置２１は、シリコン製の半導体基板２２上に、第１の絶縁層２３が形成され、この第１の絶縁層２３に第１の配線形状に相当する凹部が形成され、この凹部を充填するように導電性材料にて第１の導電層２４が形成されてなる。さらに、図５に示す例では、第１の絶縁層２３および第１の導電層２４上に、第２の絶縁層２５が形成されてなり、この第２の絶縁層２５には、上記第１の導電層２４にまで達するように貫通して孔が形成され、この孔を充填して導電性材料にて第２の導電層２６が形成されてなる。図５に示す例では、さらに、第２の絶縁層２５および第２の導電層２６上に第３の絶縁層２７が形成され、この第３の絶縁層２７には第２の配線形状に相当する凹部が形成され、この凹部を充填するようにして導電性材料にて第３の導電層２８が形成されてなる。さらに、この第３の絶縁層２７および第３の導電層上に第４の絶縁層が形成される。
本発明の半導体装置２１は、上述したような図５に示す構造において、少なくともいずれかの絶縁膜（好ましくは、第１〜第４の絶縁層全て）を、本発明の製造方法で得られた膜を用いて実現したものである。本発明による膜を複数用いる場合には、全て同じ原料を用いて形成された膜を用いてもよいし、ボラジン骨格を有する化合物のうち互いに異なる原料を用いて形成された膜を用いてもよい。本発明による膜は、上述したように従来と比較して低誘電率を有するものであるため、図５に示すような配線構造を実現することにより、従来よりも配線容量を低減することが可能であり、より高速動作が可能な半導体装置を実現することができる。
本発明の半導体装置２１における導電層の形成に用いられる導電性材料は、銅、アルミニウム、銀、金、白金など、従来公知の適宜の導電性材料を特に制限されることなく用いることができる。本発明の半導体装置２１は、たとえば導電性材料として銅を用いた場合であっても、本発明の膜が導電層と接する構造を採ることにより、絶縁層にて導電層からの銅の拡散を防止できるという利点がある。
なお、本発明の半導体装置２１は、全ての絶縁層に本発明による膜を用いる必要はなく、いずれか一部の絶縁層にたとえば酸化シリコン（ＳｉＯ）や炭化酸化シリコン（ＳｉＯＣ）などの適宜の絶縁性を有する膜を適用するようにしてもよい。
また図６は、本発明の好ましい他の例の半導体装置４１を模式的に示す断面図である。図６の半導体装置４１は、上述した本発明の製造方法で得られた膜を、素子上の保護膜（パッシベーション膜）として用いた例を示している。
図６に示す例の半導体装置４１は、シリコン製の半導体基板４２上にゲート電極４３、ソース電極４４およびドレイン電極４５がそれぞれ形成された電界効果型トランジスタであって、これらゲート電極４３、ソース電極４４およびドレイン電極４５を覆うようにして保護膜（パッシベーション膜）４６が形成された例を示している。
本発明の半導体装置４１は、上述したような図６に示す構造において、保護膜４６として本発明による膜を用いたものである。このような本発明の半導体装置４１によれば、従来典型的に用いられてきた窒化シリコン（ＳｉＮ）で形成された保護膜と比較して、ゲート電極と半導体基板上に生じる寄生容量が低減されるため、トランジスタのＳ／Ｎ特性が向上される。
なお、本発明の半導体装置４１では、必要に応じ、保護膜４６上に、ＳｉＮやＳｉＯからなる絶縁層をさらに積層させても勿論よい。
以下、実施例を挙げて本発明を詳細に説明するが、本発明はこれに限定されることを意図しない。
（実施例１、比較例１）
図１に示した例の平行平板型のプラズマＣＶＤ装置を用いて以下の成膜を行った。キャリアガスとしてヘリウムを用い、流量を２００ｓｃｃｍに設定して反応容器へ投入した。また、原料ガスとしてＢ，Ｂ，Ｂ，Ｎ，Ｎ，Ｎ−ヘキサメチルボラジンガスを、流量を１０ｓｃｃｍに設定して、加熱されたガス導入口を通じて基板が置かれた反応容器中に導入した。Ｂ，Ｂ，Ｂ，Ｎ，Ｎ，Ｎ−ヘキサメチルボラジンガスの蒸気温度は１５０℃とした。また、基板温度を１００℃に加熱しこの基板を設置している給電電極側から１３．５６ＭＨｚの高周波電流を１５０Ｗになるように印加した。なお、反応容器内の圧力を２Ｐａに維持した。これにより、基板上に成膜を行った。
得られた基板上の膜を昇温脱離ガス分析装置（ＴＤＳ）により、６０℃／分の割合で昇温しながら、アウトガス量の測定を行った。また、比較のために、対向電極側に基板を設置した場合（比較例１）についても、上記と同時に得られた膜をＴＤＳによりアウトガス量の測定を行った。
測定の条件としては、基板を１ｃｍ角にしてそれぞれの膜から放出されるアウトガスを比較した。図２に本発明の方法を用いて供給電極側で成膜した膜の昇温時の真空度を示した。図２において縦軸は真空度（Ｐａ）を示し、横軸は温度（℃）を示す。
図２において、真空度が上昇するほど膜からのアウトガスが放出されることを示している。４００℃付近までは真空度に明瞭な変化が見られず、加熱によるアウトガスが発生していないことがわかる。
図３には比較のために対向電極側で成膜した膜のＴＤＳデータを示した。図３において、縦軸は真空度（Ｐａ）を示し、横軸は温度（℃）を示す。図３において、１００℃以上の温度になると真空度が上昇することから対向電極側で成膜を行なうとアウトガスが発生していることがわかる。これらのことから成膜しようとする基板を給電電極上に設置して、負電位にすることにより、アウトガスの少ない膜が形成できることが分かった。
（実施例２〜１３、比較例２〜１３）
実施例１と同様な方法で原料ガスの種類を替えて作成した膜のＴＤＳ測定を行なった。実施例２〜９（給電電極側で成膜を行なった場合）についての結果を表１、比較例２〜９（対向電極側で成膜を行なった場合）についての結果を表２に示す。また、実施例１０〜１３（給電電極側で成膜を行なった場合）についての結果を表３、比較例１０〜１３（対向電極側で成膜を行なった場合）についての結果を表４に示す。
Figure 0004986625
Figure 0004986625
Figure 0004986625
Figure 0004986625
表１〜表４より、いずれの場合でも給電側電極で作成された膜のアウトガスが、対向電極側で成膜されたものよりも少なくすることができることがわかった。なお、ボラジン（化学式（１）中Ｒ１からＲ６すべてが水素）を原料として用いて対向電極側で成膜を行なった比較例９では、成膜装置から取り出し直後から膜が白濁し始めたため、ＴＤＳ測定をするに至らなかった。これは膜の吸湿性が非常に高いためであると思われる。
（実施例１４）
図５に示した例の半導体装置２１を作製した。まず、シリコン製の半導体基板２２上に、図１に示したＰＣＶＤ装置を用い、実施例２に示したＮ，Ｎ，Ｎ−トリメチルボラジンを原料に用い、給電電極側に負の電荷を印加して厚み０．２μｍの第１の絶縁層２３を形成した。この第１の絶縁層２３にレジスト膜をパターン露光した後、現像してレジストパターンを得て、これをエッチングすることで上記第１の導電層２４にまで幅０．１μｍ、深さ０．１μｍの凹部（第１の配線形状に相当）を形成した後、この凹部を充填するように銅製の第１の導電層２４を形成した。次に、第１の絶縁層２３および第１の導電層２４上に、図１に示したＰＣＶＤ装置を用い、実施例２に示したＮ，Ｎ，Ｎ−トリメチルボラジンを原料に用い、給電電極側に負の電荷を印加して厚み０．２μｍの第２の絶縁層２５を形成した。この第２の絶縁層２５に、レジスト膜をパターン露光した後、現像してレジストパターンを得て、これをエッチングすることで上記第１の導電層２４にまで達するように貫通して直径０．1μｍの孔を形成した後、この孔を充填するように銅製の第２の導電層２６を形成した。さらに、第２の絶縁層２５および第２の導電層２６上に、図１に示したＰＣＶＤ装置を用い、実施例２に示したＮ，Ｎ，Ｎ−トリメチルボラジンを原料に用い、給電電極側に負の電荷を印加して厚み０．２μｍの第３の絶縁層２７を形成し、この第３の絶縁層２７にレジスト膜をパターン露光した後、現像してレジストパターンを得て、これをエッチングすることで幅０．１μｍ、深さ０．２μｍの凹部（第２の配線形状に相当）を形成し、この凹部を充填するようにして銅製の第３の導電層２８を形成した。さらに、この第３の絶縁層２７および第３の導電層上に図１に示したＰＣＶＤ装置を用い、実施例２に示したＮ，Ｎ，Ｎ−トリメチルボラジンを原料に用い、給電電極側に負の電荷を印加して厚み０．０５μｍの第４の絶縁層を形成し、図５に示した例の半導体装置２１を作製した。
（実施例１５）
図６に示した例の半導体装置４１を作製した。シリコン製の半導体基板４２にそれぞれゲート電極４３、ソース電極４４およびドレイン電極４５が形成されてなる電界効果型トランジスタに、図１に示したＰＣＶＤ装置を用い、実施例２に示したＮ，Ｎ，Ｎ−トリメチルボラジンを原料に用い、給電電極側に負の電荷を印加して厚み０．０５μｍの保護膜４６を形成し、図６に示した例の半導体装置４１を作製した。
実施例１４と同様にして測定された保護膜の誘電率は２．５であり、従来典型的に用いられてきた誘電率が７前後である窒化シリコン（ＳｉＮ）で保護膜を形成した場合と比較して、よりＳ／Ｎ特性が向上されたトランジスタを実現することができた。
今回開示された実施の形態および実施例はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて請求の範囲によって示され、請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
本発明に好適に用いられるＰＣＶＤ装置の一例を模式的に示す図である。 実施例１で形成された膜のＴＤＳデータを示すグラフである。 比較例１で形成された膜のＴＤＳデータを示すグラフである。 給電電極側（実線）、対向電極側（点線）でそれぞれ形成された膜のＦＴ−ＩＲスペクトル形状の一例を示すグラフである。 本発明の好ましい一例の半導体装置２１を模式的に示す断面図である。 本発明の好ましい他の例の半導体装置４１を模式的に示す断面図である。
符号の説明
１ 反応容器、２ 高周波電源、３ 整合器、４ 真空ポンプ、５ ガス導入口、６ 加熱／冷却装置、７ 給電電極、８ 基板、９ 対向電極、２１ 半導体装置、２２ 半導体基板、２３，２５，２７，２９ 絶縁層、２４，２６，２８ 導電層、４１ 半導体装置、４２ 半導体基板、４３ ゲート電極、４４ ソース電極、４５ ドレイン電極、４６ 保護膜。

Claims (3)

  1. 下記式（１）で示されるボラジン骨格を有する化合物を原料として用い、化学的気相成長法を用いて基板上に膜を形成する方法において、プラズマにより前記化合物を励起させて原料ガスの陽イオンおよびラジカルを生成し、前記基板が設置される部位に印加された負電荷により前記陽イオンを選択的に前記基板にひきつけ、前記陽イオンを架橋させて、前記基板にボラジン骨格を有する膜を堆積させることを特徴とする、膜の製造方法。
    Figure 0004986625
    （式中、Ｒ１〜Ｒ６は、それぞれ同一であっても異なっていてもよく、水素原子、炭素数１〜４のアルキル基、アルケニル基またはアルキニル基からそれぞれ独立して選択され、かつＲ１〜Ｒ６の少なくとも１つは水素原子でない）
  2. 請求項１に記載の方法によって製造された膜を用いた半導体装置であって、前記膜を配線間の絶縁材料として用いたものである半導体装置。
  3. 請求項１に記載の方法によって製造された膜を用いた半導体装置であって、前記膜を素子上の保護膜として用いたものである半導体装置。
JP2006542325A 2004-10-19 2005-10-07 膜の製造方法および当該方法で製造された膜を用いた半導体装置 Expired - Fee Related JP4986625B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006542325A JP4986625B2 (ja) 2004-10-19 2005-10-07 膜の製造方法および当該方法で製造された膜を用いた半導体装置

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2004304015 2004-10-19
JP2004304015 2004-10-19
PCT/JP2005/018614 WO2006043432A1 (ja) 2004-10-19 2005-10-07 膜の製造方法および当該方法で製造された膜を用いた半導体装置
JP2006542325A JP4986625B2 (ja) 2004-10-19 2005-10-07 膜の製造方法および当該方法で製造された膜を用いた半導体装置

Publications (2)

Publication Number Publication Date
JPWO2006043432A1 JPWO2006043432A1 (ja) 2008-05-22
JP4986625B2 true JP4986625B2 (ja) 2012-07-25

Family

ID=36202850

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2006542326A Withdrawn JPWO2006043433A1 (ja) 2004-10-19 2005-10-07 プラズマｃｖｄ装置
JP2006542325A Expired - Fee Related JP4986625B2 (ja) 2004-10-19 2005-10-07 膜の製造方法および当該方法で製造された膜を用いた半導体装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2006542326A Withdrawn JPWO2006043433A1 (ja) 2004-10-19 2005-10-07 プラズマｃｖｄ装置

Country Status (6)

Country Link
US (2) US20080029027A1 (ja)
JP (2) JPWO2006043433A1 (ja)
KR (2) KR20070057284A (ja)
CN (2) CN101044603A (ja)
TW (2) TWI295072B (ja)
WO (2) WO2006043432A1 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006043432A1 (ja) * 2004-10-19 2006-04-27 Mitsubishi Denki Kabushiki Kaisha 膜の製造方法および当該方法で製造された膜を用いた半導体装置
JP4497323B2 (ja) * 2006-03-29 2010-07-07 三菱電機株式会社 プラズマｃｖｄ装置
JP5022116B2 (ja) * 2007-06-18 2012-09-12 三菱重工業株式会社 半導体装置の製造方法及び製造装置
JP2009102234A (ja) * 2007-10-20 2009-05-14 Nippon Shokubai Co Ltd 放熱材料形成用化合物
FR2923221B1 (fr) * 2007-11-07 2012-06-01 Air Liquide Procede de depot par cvd ou pvd de composes de bore
WO2011127258A1 (en) 2010-04-07 2011-10-13 Massachusetts Institute Of Technology Fabrication of large-area hexagonal boron nitride thin films
RU2482121C1 (ru) * 2012-03-23 2013-05-20 ФЕДЕРАЛЬНОЕ ГОСУДАРСТВЕННОЕ БЮДЖЕТНОЕ УЧРЕЖДЕНИЕ НАУКИ ИНСТИТУТ ОРГАНИЧЕСКОЙ ХИМИИ им. Н.Д. ЗЕЛИНСКОГО РОССИЙСКОЙ АКАДЕМИИ НАУК (ИОХ РАН) Способ получения в-триаллилборазола (варианты)
US10512988B2 (en) * 2014-03-25 2019-12-24 Sumitomo Metal Mining Co., Ltd. Coated solder material and method for producing same
JP6347705B2 (ja) * 2014-09-17 2018-06-27 株式会社日立国際電気 半導体装置の製造方法、基板処理装置およびプログラム
KR102084296B1 (ko) * 2016-12-15 2020-03-03 도쿄엘렉트론가부시키가이샤 성막 방법, 붕소 막 및 성막 장치

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0590253A (ja) * 1991-09-25 1993-04-09 Kobe Steel Ltd 絶縁性被膜の形成方法および形成装置
JPH0841633A (ja) * 1994-06-16 1996-02-13 Ford Motor Co 透明な非晶性の水素添加された硬質チッ化ホウ素膜及びその製造方法
JP2001302218A (ja) * 1999-12-27 2001-10-31 National Institute For Materials Science 立方晶窒化ホウ素及びその気相合成法
JP2002016064A (ja) * 2000-06-28 2002-01-18 Mitsubishi Heavy Ind Ltd 低誘電率六方晶窒化ホウ素膜、層間絶縁膜及びその製造方法
JP2004186649A (ja) * 2002-12-06 2004-07-02 Mitsubishi Electric Corp 低誘電率膜の形成方法

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6221778A (ja) * 1985-07-17 1987-01-30 東芝タンガロイ株式会社 立方晶窒化ホウ素被覆体及びその製造方法
DE59007568D1 (de) * 1990-04-06 1994-12-01 Siemens Ag Verfahren zur Herstellung von mikrokristallin kubischen Bornitridschichten.
DE4113791A1 (de) * 1991-04-26 1992-10-29 Solvay Deutschland Verfahren zur abscheidung einer bor und stickstoff enthaltenden schicht
KR100290748B1 (ko) * 1993-01-29 2001-06-01 히가시 데쓰로 플라즈마 처리장치
JPH07201818A (ja) * 1993-12-28 1995-08-04 Matsushita Electric Ind Co Ltd ドライエッチング装置
JP3119172B2 (ja) * 1995-09-13 2000-12-18 日新電機株式会社 プラズマｃｖｄ法及び装置
US6177023B1 (en) * 1997-07-11 2001-01-23 Applied Komatsu Technology, Inc. Method and apparatus for electrostatically maintaining substrate flatness
US6042700A (en) * 1997-09-15 2000-03-28 Applied Materials, Inc. Adjustment of deposition uniformity in an inductively coupled plasma source
US6136165A (en) * 1997-11-26 2000-10-24 Cvc Products, Inc. Apparatus for inductively-coupled-plasma-enhanced ionized physical-vapor deposition
US6139679A (en) * 1998-10-15 2000-10-31 Applied Materials, Inc. Coil and coil feedthrough
JP3767248B2 (ja) * 1999-06-01 2006-04-19 三菱電機株式会社 半導体装置
US6431112B1 (en) * 1999-06-15 2002-08-13 Tokyo Electron Limited Apparatus and method for plasma processing of a substrate utilizing an electrostatic chuck
JP3508629B2 (ja) * 1999-06-28 2004-03-22 三菱電機株式会社 耐熱低誘電率薄膜の形成方法、その耐熱低誘電率薄膜からなる半導体層間絶縁膜及びこの半導体層間絶縁膜を用いた半導体装置
US6383465B1 (en) * 1999-12-27 2002-05-07 National Institute For Research In Inorganic Materials Cubic boron nitride and its gas phase synthesis method
US6261408B1 (en) * 2000-02-16 2001-07-17 Applied Materials, Inc. Method and apparatus for semiconductor processing chamber pressure control
TW521386B (en) * 2000-06-28 2003-02-21 Mitsubishi Heavy Ind Ltd Hexagonal boron nitride film with low dielectric constant, layer dielectric film and method of production thereof, and plasma CVD apparatus
JP2002246381A (ja) * 2001-02-15 2002-08-30 Anelva Corp Ｃｖｄ方法
US7192540B2 (en) * 2001-08-31 2007-03-20 Mitsubishi Denki Kabushiki Kaisha Low dielectric constant material having thermal resistance, insulation film between semiconductor layers using the same, and semiconductor device
JP3778045B2 (ja) * 2001-10-09 2006-05-24 三菱電機株式会社 低誘電率材料の製造方法および低誘電率材料、並びにこの低誘電率材料を用いた絶縁膜および半導体装置
JP4461215B2 (ja) * 2003-09-08 2010-05-12 独立行政法人産業技術総合研究所 低誘電率絶縁材料とそれを用いた半導体装置
WO2006043432A1 (ja) * 2004-10-19 2006-04-27 Mitsubishi Denki Kabushiki Kaisha 膜の製造方法および当該方法で製造された膜を用いた半導体装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0590253A (ja) * 1991-09-25 1993-04-09 Kobe Steel Ltd 絶縁性被膜の形成方法および形成装置
JPH0841633A (ja) * 1994-06-16 1996-02-13 Ford Motor Co 透明な非晶性の水素添加された硬質チッ化ホウ素膜及びその製造方法
JP2001302218A (ja) * 1999-12-27 2001-10-31 National Institute For Materials Science 立方晶窒化ホウ素及びその気相合成法
JP2002016064A (ja) * 2000-06-28 2002-01-18 Mitsubishi Heavy Ind Ltd 低誘電率六方晶窒化ホウ素膜、層間絶縁膜及びその製造方法
JP2004186649A (ja) * 2002-12-06 2004-07-02 Mitsubishi Electric Corp 低誘電率膜の形成方法

Also Published As

Publication number Publication date
CN101023516A (zh) 2007-08-22
WO2006043433A1 (ja) 2006-04-27
TW200620426A (en) 2006-06-16
KR20070057284A (ko) 2007-06-04
US20080038585A1 (en) 2008-02-14
JPWO2006043432A1 (ja) 2008-05-22
CN100464395C (zh) 2009-02-25
TWI280622B (en) 2007-05-01
CN101044603A (zh) 2007-09-26
US20080029027A1 (en) 2008-02-07
TWI295072B (en) 2008-03-21
WO2006043432A1 (ja) 2006-04-27
JPWO2006043433A1 (ja) 2008-05-22
KR20070065443A (ko) 2007-06-22
TW200633063A (en) 2006-09-16

Similar Documents

Publication Publication Date Title
KR102787198B1 (ko) 고 에칭 선택성 비정질 탄소 막
JP4497323B2 (ja) プラズマｃｖｄ装置
US6958175B2 (en) Film forming method and film forming device
US7867578B2 (en) Method for depositing an amorphous carbon film with improved density and step coverage
US20140370711A1 (en) Nitrogen doped amorphous carbon hardmask
US20080153311A1 (en) Method for depositing an amorphous carbon film with improved density and step coverage
JP4986625B2 (ja) 膜の製造方法および当該方法で製造された膜を用いた半導体装置
JP5330747B2 (ja) 半導体装置用絶縁膜、半導体装置用絶縁膜の製造方法及び製造装置、半導体装置及びその製造方法
JPH05217922A (ja) プラズマによる気相からの層析出方法
US20220319841A1 (en) Deposition of low-stress carbon-containing layers
US11495454B2 (en) Deposition of low-stress boron-containing layers
JP5935227B2 (ja) 半導体装置の製造方法及び半導体装置
JP4600427B2 (ja) 薄膜形成方法および半導体装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080918

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080918

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110524

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110720

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120417

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120424

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150511

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees