WO2006043432A1 - 膜の製造方法および当該方法で製造された膜を用いた半導体装置 - Google Patents

膜の製造方法および当該方法で製造された膜を用いた半導体装置 Download PDF

Info

Publication number
WO2006043432A1
WO2006043432A1 PCT/JP2005/018614 JP2005018614W WO2006043432A1 WO 2006043432 A1 WO2006043432 A1 WO 2006043432A1 JP 2005018614 W JP2005018614 W JP 2005018614W WO 2006043432 A1 WO2006043432 A1 WO 2006043432A1
Authority
WO
WIPO (PCT)
Prior art keywords
film
substrate
semiconductor device
present
compound
Prior art date
Application number
PCT/JP2005/018614
Other languages
English (en)
French (fr)
Inventor
Teruhiko Kumada
Naoki Yasuda
Hideharu Nobutoki
Norihisa Matsumoto
Shigeru Matsuno
Original Assignee
Mitsubishi Denki Kabushiki Kaisha
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Denki Kabushiki Kaisha filed Critical Mitsubishi Denki Kabushiki Kaisha
Priority to JP2006542325A priority Critical patent/JP4986625B2/ja
Priority to US11/575,874 priority patent/US20080038585A1/en
Publication of WO2006043432A1 publication Critical patent/WO2006043432A1/ja

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/38—Borides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • C23C16/505—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using radio frequency discharges
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/318—Inorganic layers composed of nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]

Definitions

  • CVD chemical vapor deposition
  • a manufacturing method of a film formed by the method is used for a semiconductor device using a film manufactured by the method of the present invention.
  • the problem of signal delay is becoming more serious as the speed and integration of semiconductor devices increase.
  • the signal delay is expressed as the product of the wiring resistance and the capacitance between the wirings and between the layers.
  • the dielectric resistance of the interlayer insulating film is reduced along with lowering the wiring resistance. Lowering the rate is an effective means.
  • a B_C_N bond is formed on the surface of an object to be processed by plasma CVD in an atmosphere containing a carbon-based gas, a borazine, and a plasma-based gas.
  • a method for forming an interlayer insulating film is disclosed. Further, it is also disclosed that the interlayer insulating film has a low dielectric constant (see, for example, Japanese Patent Laid-Open No. 2000-058538 (Patent Document 1)).
  • borazine is used as a CVD raw material, so a film having a low electrical conductivity and a high mechanical strength can be formed, but these properties are not sustained because of poor water resistance. There was a problem. Furthermore, in the heat treatment associated with manufacturing a device using a substrate on which a film has been formed, a gas component is generated from the film, which has a problem of adversely affecting the device manufacturing process.
  • Patent Document 1 JP 2000-058538 A
  • the present invention has been made to solve the above-mentioned problems of the prior art, and the object is to stably obtain a low dielectric constant and high mechanical strength over a long period of time and to heat a film.
  • the object of the present invention is to provide a film manufacturing method that reduces the amount of gas components (outgas) released at the time and does not cause problems in the device manufacturing process.
  • the present invention provides a semiconductor device using a film manufactured by the above manufacturing method.
  • the method for producing a film of the present invention uses a compound having a borazine skeleton as a raw material, and forms a film on a substrate using a chemical vapor deposition method. Is applied.
  • the compound having a borazine skeleton is preferably a compound represented by the following chemical formula (1).
  • R to R may be the same or different from each other, a hydrogen atom and a carbon number of 1
  • the film manufacturing method of the present invention it is preferable to use plasma in combination during chemical vapor deposition.
  • the ions of the source gas and the plasma are preferable to use in combination during chemical vapor deposition.
  • Z or a radical is generated.
  • the present invention is further a semiconductor device using a film obtained by the manufacturing method of the present invention described above, (1) a semiconductor device using the film as an insulating material between wirings, 2) A semiconductor device using the film as a protective film on an element is also provided.
  • a low dielectric constant film and high mechanical strength can be obtained over a long period of time. Can be provided in a stable manner, and the amount of outgas generated during device manufacturing of the resulting film can be reduced.
  • FIG. 1 is a diagram schematically showing an example of a PCVD apparatus suitably used in the present invention.
  • FIG. 2 is a graph showing TDS data of the film formed in Example 1.
  • FIG. 3 is a graph showing TDS data of the film formed in Comparative Example 1.
  • FIG. 4 is a graph showing an example of the FT-IR vector shape of the film formed on the feeding electrode side (solid line) and the counter electrode side (dotted line), respectively.
  • FIG. 5 is a cross-sectional view schematically showing a preferred example semiconductor device 21 of the present invention.
  • FIG. 6 is a cross-sectional view schematically showing a semiconductor device 41 of another preferred example of the present invention. Explanation of symbols
  • reaction vessel 1 reaction vessel, 2 high frequency power supply, 3 matching unit, 4 vacuum pump, 5 gas inlet, 6 calo heat / cooling device, 7 feeding electrode, 8 substrate, 9 counter electrode, 21 semiconductor device, 22 semiconductor Substrate, 23, 25, 27, 29 Insulating layer, 24, 26, 28 Conductive layer, 41 Semiconductor device, 42 Semiconductor substrate, 43 Gate electrode, 44 Source electrode, 45 Drain electrode, 46 Insulating layer.
  • the method for producing a film of the present invention is a method for forming a film on a substrate using a chemical vapor deposition method (CVD) using a compound having a borazine skeleton as a raw material. A negative charge is applied to.
  • CVD chemical vapor deposition method
  • the film manufacturing method of the present invention by applying a negative charge to the portion of the substrate during CVD, the outgas emitted when the film manufactured by the method is heated is reduced. Thus, no problems occur when manufacturing a device using this.
  • any compound having a borazine skeleton can be used without any particular limitation, and any known compound can be used.
  • dielectric constant, thermal expansion coefficient, heat resistance, thermal conductivity Manufacturing films with improved properties and mechanical strength it is preferable to use a compound represented by the following chemical formula (1) as a raw material.
  • Each may be the same or different, and either a hydrogen atom or an alkyl group, alkenyl group, or alkynyl group having from 4 to 4 carbon atoms can be used independently.
  • R to R are hydrogen atoms. In the case of all hydrogen, in the film
  • the carbon atom content in the deposited film increases, which may deteriorate the heat resistance and mechanical strength of the film. More preferably, the carbon number is 1 or 2.
  • CVD chemical vapor deposition
  • the source gas of the compound (1) having a borazine skeleton represented by the chemical formula (1) is moved to the vicinity of the substrate on which the film is formed. .
  • the characteristics of the film formed by mixing the carrier gas with a compound of methane, ethane, ethylene, acetylene, ammonia or an alkylamine are controlled to a desired one. I can do it.
  • the flow rate of the carrier gas is 100 to 1000 sccm
  • the flow rate of the compound gas having a borazine skeleton is 1 to 300 sccm
  • the flow rate of methane, ethane, ethylene, acetylene, ammonia, or alkylamines is 0 to:! OOsccm Can be set arbitrarily.
  • the flow rate of the carrier gas is less than lOOsccm, the time for obtaining a desired film thickness becomes extremely slow, and the film formation may not proceed. If it exceeds lOOOsccm, the film thickness uniformity in the substrate surface tends to deteriorate. More preferably, it is 20 sccm or more and 800 sccm or less.
  • the gas flow rate of the compound having a borazine skeleton is less than lsccm, the time for obtaining a desired film thickness becomes extremely slow, and the film formation may not proceed.
  • the film if it exceeds 300 sccm, the film has a low crosslink density, so the mechanical strength decreases. More preferably, it is 5 sccm or more and 200 sccm or less.
  • the dielectric constant of the obtained film increases. More preferably, it is 5 sccm or more and 100 sccm or less.
  • the source gas carried in the vicinity of the substrate as described above is deposited on the substrate with a chemical reaction, so that a film is formed.
  • a chemical reaction it is preferable to use plasma together.
  • the reaction can be promoted by combining these with ultraviolet rays or electron beams.
  • the gas and substrate temperatures are controlled between room temperature and 450 ° C.
  • the time for obtaining a desired film thickness becomes extremely slow, and the film formation may not proceed. More preferably, it is 50 ° C or higher and 400 ° C or lower.
  • the substrate When using plasma to heat the substrate, for example, the substrate is placed in a parallel plate type plasma generator, and the source gas is introduced into the substrate.
  • the RF frequency is 13.56MHz or 400kHz, and the power is 5 ⁇ : arbitrarily in the range of lOOOW Can be set. It is also possible to use a mixture of different RF frequencies.
  • the RF power used for plasma CVD exceeds 1000 W, the frequency of decomposition of the compound having a borazine skeleton represented by the chemical formula (1) by plasma increases, and the desired borazine structure is obtained. It becomes difficult to obtain a film. More preferably, it is 10W or more and 800W or less.
  • the pressure in the reaction vessel is preferably 0. OlPa or more and lOPa or less. If it is less than OlPa, the frequency of decomposition of the compound having a borazine skeleton by plasma increases, and it is difficult to obtain a film having a desired borazine structure. On the other hand, if it exceeds lOPa, the film has a low crosslinking density, so that the mechanical strength decreases. More preferably, it is 5 Pa or more and 6.7 Pa or less.
  • the pressure can be adjusted by a pressure regulator such as a vacuum pump or a gas flow rate.
  • the film production method of the present invention can be carried out using a conventionally known appropriate apparatus.
  • a device for supplying a compound having a borazine skeleton and a method for generating plasma are particularly preferably used.
  • a plasma CVD apparatus including a plasma generator and a means for applying a negative charge to an electrode on which a substrate is placed.
  • a method of introducing and evaporating into a device having a vaporization mechanism for heating a borazine compound at room temperature, or a container containing borazine compounds was heated to vaporize a borazine compound.
  • the vaporized borazine compound is introduced into the apparatus, or Ar, He, nitrogen and other gases are mixed with the vaporized borazine compound. It is realized to supply a compound having a borazine skeleton by a method of introducing the borazine skeleton. Among them, from the viewpoint that heat denaturation of raw materials is unlikely to occur, it is possible to supply compounds having a borazine skeleton by introducing a vaporization mechanism that heats borazine compounds at room temperature into the apparatus and vaporizing them. Preferably it is done.
  • a capacitive coupling method parallel flat Any suitable plasma generator such as plate type or inductive coupling method (coil method) can be used, and in particular, from the viewpoint that a practical film formation rate (from lOnmZ to 5000 nmZ) can be easily obtained.
  • a system (parallel plate type) plasma generator is preferred.
  • a method of applying a high frequency to an electrode on which a substrate is installed, or plasma is generated. Therefore, a negative current is applied to the electrode on which the substrate is installed by a method of applying a direct current other than the high frequency to the electrode on which the substrate is installed.
  • a direct current other than the high frequency to the electrode on which the substrate is installed.
  • the negative charge be applied to the electrode on which the substrate is installed by a direct current.
  • the compound having the borazine skeleton used in the PCVD apparatus is preferably the compound represented by the chemical formula (1).
  • the PCVD apparatus used in the present invention preferably further includes a reaction vessel for forming a film on the substrate by PCVD.
  • the plasma generator may take a configuration provided outside or inside the reaction vessel.
  • the plasma does not act directly on the substrate, so that the film generated on the substrate excessively causes electrons, ions.
  • the configuration in which the plasma generator is provided in the reaction vessel has an advantage that a practical film formation rate (10 nm / min to 5000 nmZ) can be easily obtained.
  • FIG. 1 is a diagram schematically showing an example of a PCVD apparatus suitably used in the present invention.
  • the PCVD apparatus used in the present invention has a configuration in which a plasma generator is provided in the reaction vessel, and the plasma generator is provided on an electrode on which a substrate is installed using a capacitive coupling method. It is particularly preferred that this is realized with a type of PCVD apparatus.
  • the film is formed on the applied electrode side (negative bias), so that borazine molecules deposited on the substrate are The positively ionized borazine molecules generated in the above or the He, Ar, etc. used as the carrier gas collide to generate new active sites and further promote the crosslinking reaction. It is considered possible.
  • a reaction electrode 1 is provided with a power supply electrode 7 via a heating Z cooling device 6, and a substrate to be deposited on the power supply electrode 7. 8 is placed.
  • the heating / cooling device 6 can heat or cool the substrate 8 to a predetermined process temperature.
  • the feeding electrode 7 is connected to the high-frequency power source 2 via the matching unit 3 so that it can be adjusted to a predetermined potential.
  • a counter electrode 9 is provided on the side facing the substrate 8, and a gas inlet 5 and a vacuum pump 4 for discharging the gas in the reaction vessel 1 are provided. It is installed.
  • the substrate 8 to be grown in the reaction vessel 1 for generating plasma is formed by placing the substrate 8 on the feeding electrode 7 for inducing plasma and forming the film. A film can be formed. At this time, the potential on the substrate 8 to be deposited can be arbitrarily adjusted by applying a potential from another high frequency power source to the counter electrode 9 facing the power supply electrode 7. In this case, the present invention is characterized in that the power supply electrode 7 on the substrate 8 side has a negative potential.
  • a negative charge is applied to the substrate using a power source independent of the high-frequency power source 2 of the plasma source.
  • a desired film may be formed.
  • the counter electrode 9 is arranged on the upper side of the apparatus and the feeding electrode 7 is arranged on the lower side of the apparatus.
  • the board 8 is supported by board fixing parts such as a panel panel, a screw, and a pin.
  • the susceptor substrate can be directly installed on the electrode feeder 7.
  • the substrate 8 is connected to the feeder electrode 7 via a jig for transporting the substrate. In It is also possible to fix. ).
  • the substrate 8 is placed on the power supply electrode 7 and the reaction vessel 1 is evacuated.
  • the raw material gas, the carrier gas, and other gases as described above are supplied into the reaction vessel 1 from the gas inlet 5 if necessary.
  • the flow rate at the time of supply is as described above.
  • the pressure in the reaction vessel 1 is evacuated by the vacuum pump 4 to maintain a predetermined process pressure.
  • the substrate 8 is set to a predetermined process temperature by the heating / cooling device 6.
  • a negative charge is applied to the power supply 7 by the high frequency power supply 2 to generate plasma in the gas in the reaction vessel 1.
  • the raw material and carrier gas become ions and / or radicals, which are successively deposited on the substrate 8 to form a film.
  • ions are attracted to an electrode having a potential opposite to that of their own charge and react by repeatedly causing collisions on the substrate.
  • the positive ions are attracted to the feeding electrode 7 side and the negative ions are attracted to the counter electrode 9 side due to the electric charge.
  • radicals are uniformly distributed in the plasma field. For this reason, when film formation is performed on the feeding electrode 7 side, many reactions mainly involving cations occur, and the contribution of radical species to film formation decreases.
  • the amount of radicals remaining in the formed film can be reduced by adjusting the electrode potential as described above, and therefore, after being taken out from the PCVD apparatus.
  • the reaction between substances active against radicals such as oxygen and water in the air and radicals remaining in the film is suppressed.
  • the power HF severe tens to several hundreds kHZ
  • microwaves 2.405 which can be exemplified as 13.56MHz are examples of the applied power frequency.
  • GHz 30MHz to 300MHz ultra-short wave can be used.
  • a microwave a method of exciting a reaction gas and forming a film in an afterglow, or an ECR plasma CVD in which a microwave is introduced into a magnetic field that satisfies the ECR condition can be used.
  • a film having a lower dielectric constant can be produced as compared with a film using a conventional compound having a borazine skeleton as a raw material.
  • “low dielectric constant” means that a constant dielectric constant can be stably maintained over a long period of time. Specifically, in the case of a film produced by a conventional manufacturing method, about 3.0 to 1.8. Whereas the dielectric constant has been maintained for several days, in the present invention, the dielectric constant can be maintained for at least several years. This low dielectric constant can be confirmed, for example, by measuring the dielectric constant by the same method as that immediately after forming a film stored for a certain period of time.
  • the film obtained by the present invention can realize higher crosslink density compared to the film obtained by the conventional production method, is denser, and has higher mechanical strength (elastic modulus, strength, etc.). ) Is an improved film.
  • This improvement in the crosslink density can be confirmed, for example, from the spectrum shape of FT-IR because the peak near 1400 cm "1 is shifted to the low wavenumber side.
  • Force showing an example of spectrum FT-IR spectrum shape of the membrane on the counter electrode side shown by dotted line in the figure) vs.
  • FT-IR spectrum shape of the film on the feed electrode side shown in the figure
  • Indicated by a solid line shows that the peak is shifted to the low wavenumber side.
  • FIG. 5 is a sectional view schematically showing a semiconductor device 21 as a preferred example of the present invention.
  • the semiconductor device 21 in FIG. 5 shows an example in which the above-described film of the present invention is used as an insulating material (interlayer insulating film) between wirings.
  • the semiconductor device 21 in the example shown in FIG. 5 includes a first insulating layer on a silicon semiconductor substrate 22.
  • a recess corresponding to the first wiring shape is formed in the first insulating layer 23, and the first conductive layer 24 is formed of a conductive material so as to fill the recess.
  • a second insulating layer 25 is formed on the first insulating layer 23 and the first conductive layer 24, and the second insulating layer 25 includes the first insulating layer 25.
  • a hole is formed so as to pass through, and the second conductive layer 26 is formed of a conductive material by filling the hole.
  • a third insulating layer 27 is further formed on the second insulating layer 25 and the second conductive layer 26, and the third insulating layer 27 corresponds to the second wiring shape.
  • a concave portion is formed, and the third conductive layer 28 is formed of a conductive material so as to fill the concave portion.
  • a fourth insulating layer is formed on the third insulating layer 27 and the third conductive layer.
  • the semiconductor device 21 of the present invention has the structure shown in FIG. 5 as described above, wherein at least one of the insulating films (preferably all of the first to fourth insulating layers) is formed on the manufacturing method of the present invention. This was realized using the film obtained in (1).
  • a film formed using the same raw material may be used, or a film formed using different materials among the compounds having a borazine skeleton may be used. Good. Since the film according to the present invention has a lower dielectric constant as compared with the conventional film as described above, it is possible to reduce the wiring capacitance as compared with the conventional circuit by realizing the wiring structure as shown in FIG. It is possible to realize a semiconductor device that can operate at higher speed.
  • the conductive material used for forming the conductive layer in the semiconductor device 21 of the present invention a conventionally known appropriate conductive material such as copper, aluminum, silver, gold, or platinum is used without any particular limitation. be able to.
  • the semiconductor device 21 of the present invention has a structure in which the film of the present invention is in contact with the conductive layer, for example, even when copper is used as the conductive material, so that the copper is diffused from the conductive layer in the insulating layer. There is an advantage that it can be prevented.
  • the semiconductor device 21 of the present invention does not need to use the film according to the present invention for all the insulating layers.
  • silicon oxide (Si 0) or silicon carbide oxide (Si 0 C ), Etc., or a suitable insulating film may be applied.
  • FIG. 6 is a cross-sectional view schematically showing a semiconductor device 41 of another preferred example of the present invention.
  • the semiconductor device 41 in FIG. 6 shows an example in which the film obtained by the manufacturing method of the present invention described above is used as a protective film (passivation film) on the element.
  • the semiconductor device 41 of the example shown in FIG. 6 is a field effect transistor in which a gate electrode 43, a source electrode 44, and a drain electrode 45 are formed on a silicon semiconductor substrate 42, and the gate electrode 43 Cover the source electrode 44 and the drain electrode 45 An example in which a protective film (passivation film) 46 is formed is shown.
  • the semiconductor device 41 of the present invention uses the film according to the present invention as the protective film 46 in the structure shown in FIG. 6 as described above. According to the semiconductor device 41 of the present invention, the parasitic capacitance generated on the gate electrode and the semiconductor substrate is smaller than that of the protective film formed of silicon nitride (SiN) that has been typically used conventionally. This reduces the SZN characteristics of the transistor.
  • SiN silicon nitride
  • the semiconductor device 41 of the present invention it is of course possible to further stack an insulating layer made of SiN or SiO on the protective layer 46 as necessary.
  • the following film formation was performed using the parallel plate type plasma CVD apparatus of the example shown in FIG.
  • Helium was used as a carrier gas, and the flow rate was set to 200 sccm, and the reaction vessel was charged.
  • B, B, B, N, N, N-hexamethylborazine gas as a source gas is introduced into a reaction vessel in which a substrate is placed through a heated gas inlet with a flow rate set to 10 sccm. did.
  • the vapor temperature of B, B, B, N, N, N-hexamethylborazine gas was 150 ° C.
  • the substrate temperature was heated to 100 ° C, and a high frequency current of 13.56 MHz was applied to 150 W from the feeding electrode side where this substrate was installed.
  • the pressure inside the reaction vessel was maintained at 2 Pa. Thereby, a film was formed on the substrate.
  • the outgas amount was measured while raising the temperature of the obtained film on the substrate at a rate of 60 ° CZ with a temperature programmed desorption gas analyzer (TDS).
  • TDS temperature programmed desorption gas analyzer
  • FIG. 2 shows the degree of vacuum when the film formed on the supply electrode side is heated using the method of the present invention.
  • the vertical axis indicates the degree of vacuum (Pa)
  • the horizontal axis indicates the temperature (° C).
  • FIG. 2 shows that the outgas from the film is released as the degree of vacuum increases. Up to around 400 ° C, there is no clear change in vacuum, and outgassing due to heating occurs. You can see that it is not alive.
  • FIG. 3 shows TDS data of a film formed on the counter electrode side for comparison.
  • the vertical axis indicates the degree of vacuum (Pa) and the horizontal axis indicates the temperature (° C).
  • Pa degree of vacuum
  • ° C temperature
  • outgassing occurs when the film is formed on the counter electrode side because the degree of vacuum increases when the temperature exceeds 100 ° C. From these facts, it was found that a film with less outgas could be formed by placing the substrate to be deposited on the feeding electrode and making it negative potential.
  • TDS measurement was performed on a film prepared by changing the type of source gas in the same manner as in Example 1.
  • Table 1 shows the results for Examples 2 to 9 (when the film is formed on the feeding electrode side), and Table 2 shows the results for Comparative Examples 2 to 9 (when the film is formed on the counter electrode side).
  • Table 3 shows the results for Examples 10 to 13 (when the film is formed on the feeding electrode side), and Table 3 shows the results for Comparative Examples 10 to 13 (when the film is formed on the counter electrode side). Shown in 4.
  • Example 2 Example 3
  • Example 4 Example 5
  • Example 6 Example 7
  • Example 8 Example 9 BB, ⁇ , ⁇ -Trimechi BBB -Tolech ⁇ ' ⁇ ' ⁇ ⁇ Liech ⁇ , ⁇ . ⁇ - W ⁇ - Hofune Raw gas Luho 'Lashi' Luho 'Lashi' Lu Lu ⁇ , ⁇ , ⁇ -Trinyl— 'La
  • Example 10 Example 1 Example 12 Example 13
  • the semiconductor device 21 of the example shown in FIG. 5 was produced.
  • a PCVD apparatus shown in FIG. 1 is used on a silicon semiconductor substrate 22, NNN-trimethylborazine shown in Example 2 is used as a raw material, and a negative charge is applied to the power supply electrode side.
  • a first insulating layer 23 having a thickness of 0.2 xm was formed.
  • a resist film is pattern-exposed on the first insulating layer 23, and then developed to obtain a resist pattern, which is etched to a width of 0.1 ⁇ m and a depth up to the first conductive layer 24.
  • a first conductive layer 24 made of copper was formed so as to fill the recess.
  • the PCVD apparatus shown in FIG. 1 is used, the N, N, N-trimethylborazine shown in Example 2 is used as a raw material, and a negative charge is applied to the feeding electrode side to obtain a thickness.
  • a second insulating layer 25 of 0. was formed.
  • a resist film is pattern-exposed to the second insulating layer 25, and then developed to obtain a resist pattern, which is etched to penetrate to reach the first conductive layer 24 and has a diameter of 0.
  • the second conductive layer 26 made of copper was formed so as to fill the hole. Furthermore, on the second insulating layer 25 and the second conductive layer 26, the PCVD apparatus shown in FIG.
  • N, N, N-trimethylborazine shown in Example 2 is used as a raw material to supply power.
  • a negative charge is applied to the electrode side to form a third insulating layer 27 having a thickness of 0.2 xm, and a resist film is pattern-exposed on the third insulating layer 27 and then developed to obtain a resist pattern.
  • a concave portion (corresponding to the second wiring shape) having a width of 0.1 ⁇ m and a depth of 0.2 ⁇ m is formed, and the third conductive made of copper is formed so as to fill the concave portion.
  • Layer 28 was formed. Further, the PCVD apparatus shown in FIG.
  • Example 1 is used on the third insulating layer 27 and the third conductive layer, and N, N, N-trimethylborazine shown in Example 2 is used as a raw material, and the feeding power is supplied.
  • a negative charge was applied to the pole side to form a fourth insulating layer having a thickness of 0.05 ⁇ , and the semiconductor device 21 of the example shown in FIG. 5 was fabricated.
  • a semiconductor device 41 of the example shown in FIG. 6 was produced.
  • a field-effect transistor in which a gate electrode 42, a source electrode 43, and a drain electrode 44 are formed on a silicon semiconductor substrate 42, respectively, is applied to the PCVD apparatus shown in FIG.
  • a semiconductor film of the example shown in FIG. 6 is formed by using N, N, N-trimethylborazine as a raw material, and applying a negative charge to the feeding electrode side to form a protective film 46 having a thickness of 0.05 zm.
  • a protective film 46 having a thickness of 0.05 zm.
  • the dielectric constant of the protective film measured in the same manner as in Example 14 is 2.5, and the protective film is typically made of silicon nitride (SiN) having a dielectric constant of about 7 that has been conventionally used.
  • SiN silicon nitride

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Formation Of Insulating Films (AREA)
  • Chemical Vapour Deposition (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

　本発明は、ボラジン骨格を有する化合物（好ましくは、下記化学式（１）（式中、Ｒ１～Ｒ６は、それぞれ同一であっても異なっていてもよく、水素原子、炭素数１～４のアルキル基、アルケニル基またはアルキニル基からそれぞれ独立して選択され、かつＲ１～Ｒ６の少なくとも１つは水素原子でない）で示される化合物）を原料として用い、化学的気相成長法を用いて基板上に膜を形成する方法において、前記基板を設置する部位に負電荷が印加されていることを特徴とする膜の製造方法、ならびに当該方法で製造された膜を用いた半導体装置を提供する。このような本発明により、低誘電率と高機械強度を長期にわたり安定して得られるとともに、膜を加熱した際に放出される気体成分（アウトガス）量を低減し、デバイス製造プロセス上の不具合を起こさない膜の製造方法を提供できる。

Description

明 細 書
膜の製造方法および当該方法で製造された膜を用いた半導体装置 技術分野
[0001] 本発明は、半導体素子の層間などに用いられる絶縁膜や電気回路部品の基板な どに用いられる膜（「低誘電率膜」とも呼称する。）を化学的気相成長 (以下 CVDと略 す)法により成膜する膜の製造方法に関するものである。また本発明は、本発明の方 法により製造された膜を用いた半導体装置にも関する。
背景技術
[0002] 半導体素子の高速化、高集積化につれて、信号遅延の問題が深刻になりつつある 。信号遅延は配線の抵抗と、配線間および層間の容量との積で表されるものであり、 信号遅延を最小に抑えるためには、配線抵抗を低下させることと並んで、層間絶縁 膜の誘電率を下げることが有効な手段である。
[0003] 最近では、層間絶縁膜の誘電率を下げるものとして、被処理体の表面に、ノ、イド口 カーボン系ガスとボラジンとプラズマ系ガスとを含む雰囲気でプラズマ CVDにより、 B _C_N結合を含む層間絶縁膜を形成する方法が開示されている。さらに、当該層 間絶縁膜は誘電率が低いことも開示されている（例えば、特開 2000— 058538号公 報 (特許文献 1)参照)。
[0004] し力 ながら、上記従来の方法では、ボラジンを CVD原料として用いるため、低誘 電率で高機械強度の膜を成膜できるものの、耐水性に乏しいために、これらの特性 が持続しないという問題があった。さらに成膜した基板を用いてデバイスを製造する 際にともなう加熱処理において、膜から気体成分が発生し、デバイスの製造プロセス に悪影響を及ぼす問題があった。
特許文献 1 :特開 2000— 058538号公報
発明の開示
発明が解決しょうとする課題
[0005] 本発明は、上記従来の技術の問題を解決するためになされたものであり、その目的 は、低誘電率と高機械強度を長期にわたり安定して得られるとともに、膜を加熱した 際に放出される気体成分（アウトガス）量を低減し、デバイス製造プロセス上の不具合 を起こさなレ、膜の製造方法を提供することを目的とする。
[0006] また、本発明は、上記製造方法により製造された膜を用いた半導体装置を提供す ることあ目白勺とする。
課題を解決するための手段
[0007] 本発明の膜の製造方法は、ボラジン骨格を有する化合物を原料として用い、化学 的気相成長法を用いて基板上に膜を形成する方法において、前記基板を設置する 部位に負電荷が印加されていることを特徴とする。
[0008] ここにおいて、前記ボラジン骨格を有する化合物は、下記化学式（1)で示されるも のであることが好ましい。
[0009] [化 1]
Figure imgf000004_0001
[0010] (式中、 R〜Rは、それぞれ同一であっても異なっていてもよぐ水素原子、炭素数 1
1 6
〜4のアルキル基、アルケニル基またはアルキニル基からそれぞれ独立して選択され 、かつ R〜Rの少なくとも 1つは水素原子でなレ、）
1 6
本発明の膜の製造方法においては、化学的気相成長の際に、プラズマを合わせて 用いることが好ましい。ここにおいて、前記プラズマによって原料ガスのイオンおよび
Zまたはラジカルが生成することがより好ましい。
[0011] 本発明はさらに、上述した本発明の製造方法より得られた膜を用いた半導体装置 であって、（1)前記膜を配線間の絶縁材料として用いたものである半導体装置、（2) 前記膜を素子上の保護膜として用いたものである半導体装置、も提供する。
発明の効果
[0012] 本発明の膜の製造方法によれば、低誘電率膜および高い機械的強度を長期にわ たり安定して提供でき、得られた膜のデバイス製造時におけるアウトガスの発生量も 低減すること力 Sできる。
[0013] また本発明によれば、従来と比較して誘電率が低 また架橋密度が向上され機械 的強度が向上された膜を用いた半導体装置を提供することができる。
図面の簡単な説明
[0014] [図 1]本発明に好適に用いられる PCVD装置の一例を模式的に示す図である。
[図 2]実施例 1で形成された膜の TDSデータを示すグラフである。
[図 3]比較例 1で形成された膜の TDSデータを示すグラフである。
[図 4]給電電極側（実線）、対向電極側（点線)でそれぞれ形成された膜の FT— IRス ベクトル形状の一例を示すグラフである。
[図 5]本発明の好ましい一例の半導体装置 21を模式的に示す断面図である。
[図 6]本発明の好ましい他の例の半導体装置 41を模式的に示す断面図である。 符号の説明
[0015] 1 反応容器、 2 高周波電源、 3 整合器、 4 真空ポンプ、 5 ガス導入口、 6 カロ 熱/冷却装置、 7 給電電極、 8 基板、 9 対向電極、 21 半導体装置、 22 半導 体基板、 23, 25, 27, 29 絶縁層、 24, 26, 28 導電層、 41 半導体装置、 42 半 導体基板、 43 ゲート電極、 44 ソース電極、 45 ドレイン電極、 46 絶縁層。
発明を実施するための最良の形態
[0016] 本発明の膜の製造方法は、ボラジン骨格を有する化合物を原料として用い、化学 的気相成長法（CVD)を用いて基板上に膜を形成する方法において、前記基板を 設置する部位に負電荷が印加されていることを特徴とする。
[0017] 本発明の膜の製造方法によれば、 CVDの際に上記基板の部位に負電荷を印加す ることにより、当該方法によって製造された膜を加熱した際に放出されるアウトガスが 低減され、これを用いたデバイス製造の際に不具合が生じない。
[0018] <原料 >
本発明において、ボラジン骨格を有する化合物としては、ボラジン骨格を有するも のであれば、従来公知の適宜の化合物を特に制限なく用いることができる力 特に、 誘電率、熱膨張係数、耐熱性、熱伝導性、機械的強度等が向上された膜を製造する ことができる点から、下記化学式（1)で示される化合物を原料として用いることが好ま しい。
[0019] [化 2]
Figure imgf000006_0001
[0020] 上記化学式（1)で示される化合物において、 R〜Rで示される置換基としては、そ
1 6
れぞれ同一であっても異なってもよ 水素原子あるいは炭素数:!〜 4のアルキル基、 アルケニル基またはアルキニル基のいずれかをそれぞれ独立して用いることができる
。ただし、 R〜Rのすべてが水素原子である場合はない。すべて水素の場合は膜中
1 6
にホウ素—水素結合または窒素—水素結合が残存しやすくなる。これらの結合は親 水性が高いため、膜の吸湿性が増加してしまうという不具合を生じ、所望とする膜が 得られないおそれがある。また、上記化合物（1)の R〜Rにおいて、炭素数が 4より
1 6
大きくなると成膜された膜中の炭素原子含有量が多くなり、膜の耐熱性、機械強度が 劣化するおそれがある。より好ましくは、炭素数は 1または 2である。
[0021]
本発明の膜の製造方法において、基板上に成膜するために、化学的気相成長法（ CVD)を用いる。膜形成に CVD法を用いると、上記原料のガスが順次架橋しながら 膜を形成するため架橋密度を高くすることができるので膜の機械強度が増すことが期 待できる。
[0022] CVD法において、キャリアガスとしてヘリウム、アルゴンまたは窒素等を用いて、上 記化学式（1)で示されるボラジン骨格を有する化合物（1)の原料ガスを成膜させる基 板近傍へ移動させる。
[0023] この時、上記キャリアガスにメタン、ェタン、エチレン、アセチレン、アンモニアまたは アルキルアミン類の化合物を混合して成膜される膜の特性を所望のものにコントロー ノレすることあできる。
[0024] 上記キャリアガスの流量は 100〜1000sccm、ボラジン骨格を有する化合物のガス の流量は l〜300sccm、メタン、ェタン、エチレン、アセチレン、アンモニアまたはァ ルキルアミン類の流量は 0〜： !OOsccmの範囲で任意に設定することができる。
[0025] ここで、上記キャリアガスの流量が lOOsccm未満では所望の膜厚を得るための時 間が極端に遅くなり、膜の形成が進まない場合もある。また、 lOOOsccmを越えると基 板面内の膜厚均一性が悪化する傾向がある。より好ましくは、 20sccm以上 800scc m以下である。
[0026] ボラジン骨格を有する化合物のガスの流量が lsccm未満では、所望の膜厚を得る ための時間が極端に遅くなり、膜の形成が進まない場合もある。また、 300sccmを越 えると架橋密度の低い膜となるため、機械強度が低下する。より好ましくは、 5sccm以 上 200sccm以下である。
[0027] メタン、ェタン、エチレン、アセチレン、アンモニアまたはァノレキノレアミン類ガスが 10 Osccmを越えると得られた膜の誘電率が大きくなる。より好ましくは、 5sccm以上 100 sccm以 である。
[0028] 上記のようにして基板近傍に運ばれた上記原料ガスが、化学反応を伴って基板上 に堆積することにより膜が形成されるが、化学反応を効率よく起こすためには、 CVD の際に、プラズマを合わせて用いることが好ましい。また、これらに紫外線や電子線 等を組み合わせて反応を促進することもできる。
[0029] 本発明の膜の製造方法において、 CVDの際に膜を形成しょうとする基板を加熱す ると、アウトガスの低減がより容易になるため、好ましレ、。基板を加熱するために熱を 用いる場合は、ガス温度および基板温度を室温から 450°Cまでの間でコントロール する。ここで、原料ガスおよび基板温度が 450°Cを越えると所望の膜厚を得るための 時間が極端に遅くなり、膜の形成が進まない場合もある。より好ましくは、 50°C以上 4 00°C以下である。
[0030] また、基板を加熱するためにプラズマを用いる場合は、たとえば平行平板型のブラ ズマ発生器内に基板を設置してその中へ上記原料ガスを導入する。このとき用レ、る R Fの周波数は 13. 56MHzまたは 400kHzで、パワーは 5〜： lOOOWの範囲で任意に 設定することができる。また、これら異なる周波数の RFを混合して用いることもできる
[0031] ここで、プラズマ CVDを行うために用いる RFのパワーが 1000Wを越えると、上記 化学式（1)で示されるボラジン骨格を有する化合物のプラズマによる分解の頻度が 増し、所望のボラジン構造を有する膜を得ることができ難くなる。より好ましくは、 10W 以上 800W以下である。
[0032] また、本発明において、反応容器内の圧力は、 0. OlPa以上 lOPa以下にすること が好ましい。 0. OlPa未満であるとボラジン骨格を有する化合物のプラズマによる分 解の頻度が増加し、所望のボラジン構造を有する膜を得ることが難しい。また、 lOPa を超えると架橋密度の低い膜となるため、機械強度が低下する。より好ましくは、 5Pa 以上 6. 7Pa以下である。なお、当該圧力は、真空ポンプ等の圧力調整器やガス流 量により調整することができる。
[0033] ぐ装置 >
本発明の膜の製造方法は、従来公知の適宜の装置を用いて行なうことができる。上 述のように、本発明の膜の製造方法において CVDの際にプラズマを合わせて用いる 場合、特に好適に用いられる装置として、ボラジン骨格を有する化合物を供給する手 段と、プラズマを発生させるためのプラズマ発生器と、基板を設置する電極に負電荷 を印加する手段とを備えるプラズマ CVD装置 (PCVD装置）を挙げることができる。 当該装置において、たとえば室温のボラジン化合物を加熱するための気化機構を有 する装置内に導入して気化させる方法、あるいはボラジン化合物を貯蔵した容器自 体を加熱してボラジンィ匕合物を気化させた後、このときボラジン化合物が気化するこ とにより上昇した圧力を利用して、気化したボラジン化合物を装置に導入する方法、 あるいは Ar、 He、窒素その他のガスを気化したボラジン化合物と混合して装置に導 入する方法などにより、ボラジン骨格を有する化合物を供給するように実現される。中 でも、原料の熱による変性が起こりにくいという観点から、室温のボラジン化合物をカロ 熱する気化機構を装置内に導入して気化させる方法により、ボラジン骨格を有する化 合物を供給するように実現されるのが好ましい。
[0034] また、当該装置におけるプラズマ発生器としては、たとえば容量結合方式（平行平 板型)や誘導結合方式 (コイル方式)などの適宜のプラズマ発生器を用いることがで き、中でも実用的な成膜速度（lOnmZ分〜 5000nmZ分）が得られやすいという観 点から、容量結合方式（平行平板型）のプラズマ発生器が好ましい。
[0035] さらに、当該装置においては、たとえば、容量結合型のプラズマ発生器を用いて電 極間にプラズマを生成させる場合では基板を設置する電極に高周波を印加する方 法や、プラズマを発生させるための高周波以外の直流電流、あるいは高周波、交流 電流を、基板を設置する電極に印加する方法によって、基板を設置する電極に負電 荷を印加するように実現される。中でも、生成させるプラズマにより生じる電位と独立 した負電荷を基板上に印加できるという観点から、直流電流により基板を設置する電 極に負電荷を印加するように実現されることが好ましレ、。
[0036] 上記 PCVD装置において用いられる上記ボラジン骨格を有する化合物は、上述し た理由から、上記化学式（1)で示されるものであることが、好ましい。
[0037] 本発明に用いられる PCVD装置は、好ましくは、基板上に PCVDにより膜を形成す るための反応容器をさらに備える。このように反応容器をさらに備える構成において、 プラズマ発生器は、反応容器の外、内のいずれに設けられた構成を採ってもよい。た とえば反応容器の外にプラズマ発生器を設けた構成では、基板に対して直接プラズ マが作用することがないため、基板上に生成した膜が過剰にプラズマ中の電子、ィォ ン、ラジカルなどに曝されて意図しなレ、反応が進むことを防止できるとレ、う利点がある 。また、反応容器の内にプラズマ発生器を設けた構成では、実用的な成膜速度（10 nm/分〜 5000nmZ分）が得られやすいという利点がある。
[0038] 図 1は、本発明に好適に用いられる PCVD装置の一例を模式的に示す図である。
本発明に用いられる PCVD装置は、上記反応容器内にプラズマ発生器を設けた構 成であり、さらにプラズマ発生器が、容量結合方式を利用して基板を設置する電極に 設けられた、平行平板型の PCVD装置で実現されるのが、特に好ましい。このような PCVD装置を用いて上述した本発明の膜の製造方法を行なうことによって、印加電 極側 (負バイアス）で成膜を行なうため、基板上に堆積したボラジン分子に対し、ブラ ズマ中で発生した正イオン化したボラジン分子またはキャリアガスとして使用している He、 Arなどが衝突することで新たな活性点を生じ、架橋反応をより進行させることが できると考えられる。これに対し、対向電極側（正バイアス）で成膜を行なうと、印加電 極側で成膜した場合と比較して、プラズマ中で生じた電子がより多く飛散し、これが 基板上に堆積したボラジン分子に衝突することで、ラジカルが多く発生してしまう。こ の発生したラジカルは、イオンの衝突により生じたものと比較して活性が小さいため、 十分な架橋密度が得られに《なってしまうものと考えられる。
[0039] 図 1に示す PCVD装置にぉレ、て、反応容器 1には、加熱 Z冷却装置 6を介して給 電電極 7が設けられ、当該給電電極 7上に成膜の対象とする基板 8を載置する。加熱 /冷却装置 6は基板 8を所定のプロセス温度に加熱または冷却することができる。ま た、給電電極 7は整合器 3を介して高周波電源 2と接続され、所定の電位に調整する ことができるようになつている。
[0040] また、図 1中の反応容器 1において、基板 8と対向する側に対向電極 9が設けられ、 さらに、ガス導入口 5および反応容器 1内のガスを排出するための真空ポンプ 4が設 けられている。
[0041] プラズマを発生するための反応容器 1内において膜を成長させようとする基板 8は、 プラズマを誘起させるための給電電極 7に基板 8を設置して成膜を行なうことにより所 望の膜を形成することができる。この時、給電電極 7に対向する対向電極 9上に別の 高周波電源から電位を付与して、成膜しょうとする基板 8上の電位を任意に調整する こともできる。この場合において、本発明では、基板 8側の給電電極 7が、負電位にな るようにすることに特徴を有する。
[0042] また、高密度プラズマ源を用いた成膜装置内で膜を成長させようとする場合は、プ ラズマ源の高周波電源 2とは独立した電源を用いて基板に負電荷を印加することに より所望の膜を形成してもよい。
[0043] なお、図 1に示した PCVD装置において、装置の上側に対向電極 9を配置するとと もに、装置の下側に給電電極 7を配置するように構成されているが、これらは互いに 対向するように配置されてレ、ればよく、たとえば上下逆の構成であっても勿論よレ、（こ の場合、基板 8は、板パネ、ネジ、ピンなどの基板固定部品に支えられるようにできる 構造とすることで給電電極 7に固定される。ここで、サセプタ基板を電極給電 7に直接 設置することも可能であるが、基板搬送用の冶具などを介して基板 8を給電電極 7に 固定することも可能である。）。
[0044] 次に図 1の装置を用いて本発明を行う方法について説明する。まず、図 1において 、基板 8を給電電極 7上に載置し、反応容器 1内を真空引きする。次いで、原料ガス、 キャリアガスおよび必要に応じて上述したその他のガスをガス導入口 5から反応容器 1内に供給する。供給の際の流量については上述したとおりである。これとともに、反 応容器 1内の圧力を真空ポンプ 4で真空引きして所定のプロセス圧力に維持する。ま た、加熱/冷却装置 6により基板 8を所定のプロセス温度に設定する。
[0045] また、高周波電源 2により給電電源 7に負電荷を印加して、反応容器 1内のガスに プラズマを発生させる。プラズマ中では原料およびキャリアガスがイオンおよび/また はラジカルとなり、これが次々と基板 8に堆積することで膜が形成される。
[0046] このうちイオンは自身の持つ電荷と逆の電位の電極に引き付けられ基板上へ衝突 を繰り返し起こして反応する。つまり電荷の関係から、陽イオンは給電電極 7側に、逆 に陰イオンは対向電極 9側にひきつけられる。
[0047] 一方、ラジカルはプラズマ場中に一様に分布している。このことから給電電極 7側で 成膜を行なった場合には陽イオンを主とする反応が多く起こっており、ラジカル種の 成膜への寄与は少なくなる。
[0048] したがって、本発明では、上述のように電極の電位を調整することにより、成膜され た膜中には残存するラジカル量が少なくすることができるため、 PCVD装置から取り 出された後に空気中の酸素や水等のラジカルに対して活性な物質と膜中に残存す るラジカルとの間の反応が抑制されることになる。
[0049] 膜中にラジカルが残存していた場合、膜を加熱した際に、ボラジンラジカルと酸素 や水との反応による B—ヒドロキシボラジンが生成し、また、空気中の水とのさらなる反 応をしてボロキシンとアンモニアが生成し、膜中のラジカルが膜の一部を壊しやすく する。これによつて、アウトガスが生じやすくなつている。しかし、本発明の製造方法に よれば、膜中のラジカル種が低減されているので、本発明の方法で形成された膜は 残存ラジカル量が少ないためにアウトガス量を少なくすることができる。
[0050] なお、図 1に示した平行平板型の PCVD装置において、印加する電力の周波数に はたとえば 13. 56MHzを例示できる力 HF (数十〜数百 kHZ)やマイクロ波（2. 45 GHz) , 30MHz〜300MHzの超短波を用いてもよレ、。マイクロ波を用いる場合には 、反応ガスを励起し、アフターグロ一中で成膜する方法や、 ECR条件を満たす磁場 中にマイクロ波導入する ECRプラズマ CVDを用いることができる。
[0051] <膜>
本発明の膜の製造方法によれば、従来のボラジン骨格を有する化合物を原料とし て用いた膜と比較して、より低誘電率な膜を製造することができる。ここで、「低誘電 率」とは、一定の誘電率を長時間にわたり安定して維持できるという意味であり、具体 的には、従来の製法による膜では 3. 0〜： 1. 8程度の誘電率を数日間維持していた のに対し、本発明では前記誘電率を少なくとも数年間維持することができる。なお、こ の低誘電率は、たとえば、一定期間、保存した膜を成膜直後と同様の方法で誘電率 を測定することで確認することができる。
[0052] また本発明で得られた膜は、従来の製法で得られた膜と比較して、より高い架橋密 度を実現することができ、より緻密で、機械強度（弾性率、強度など）が向上された膜 である。この架橋密度の向上は、たとえば、 FT— IRのスペクトル形状から、 1400cm" 1付近のピークが低波数側にシフトしていることから確認することができる。図 4には、 この FT— IRのスペクトルの一例を示している力 対向電極側の膜の FT— IRのスぺ タトル形状（図中、点線で示す）に対して、給電電極側の膜の FT— IRのスペクトル形 状（図中、実線で示す）は、上記ピークが低波数側にシフトしているのが分かる。
[0053] <半導体装置 >
本発明は、上述した本発明の製造方法で得られた膜を用いた半導体装置も提供 するものである。図 5は、本発明の好ましい一例の半導体装置 21を模式的に示す断 面図である。図 5の半導体装置 21は、上述した本発明の膜を、配線間の絶縁材料（ 層間絶縁膜)として用いた例を示している。
[0054] 図 5に示す例の半導体装置 21は、シリコン製の半導体基板 22上に、第 1の絶縁層
23が形成され、この第 1の絶縁層 23に第 1の配線形状に相当する凹部が形成され、 この凹部を充填するように導電性材料にて第 1の導電層 24が形成されてなる。さらに 、図 5に示す例では、第 1の絶縁層 23および第 1の導電層 24上に、第 2の絶縁層 25 が形成されてなり、この第 2の絶縁層 25には、上記第 1の導電層 24にまで達するよう に貫通して孔が形成され、この孔を充填して導電性材料にて第 2の導電層 26が形成 されてなる。図 5に示す例では、さらに、第 2の絶縁層 25および第 2の導電層 26上に 第 3の絶縁層 27が形成され、この第 3の絶縁層 27には第 2の配線形状に相当する凹 部が形成され、この凹部を充填するようにして導電性材料にて第 3の導電層 28が形 成されてなる。さらに、この第 3の絶縁層 27および第 3の導電層上に第 4の絶縁層が 形成される。
[0055] 本発明の半導体装置 21は、上述したような図 5に示す構造において、少なくともい ずれかの絶縁膜 (好ましくは、第 1〜第 4の絶縁層全て）を、本発明の製造方法で得 られた膜を用いて実現したものである。本発明による膜を複数用いる場合には、全て 同じ原料を用いて形成された膜を用いてもよいし、ボラジン骨格を有する化合物のう ち互いに異なる原料を用いて形成された膜を用いてもよい。本発明による膜は、上述 したように従来と比較して低誘電率を有するものであるため、図 5に示すような配線構 造を実現することにより、従来よりも配線容量を低減することが可能であり、より高速動 作が可能な半導体装置を実現することができる。
[0056] 本発明の半導体装置 21における導電層の形成に用いられる導電性材料は、銅、 アルミニウム、銀、金、白金など、従来公知の適宜の導電性材料を特に制限されるこ となく用いることができる。本発明の半導体装置 21は、たとえば導電性材料として銅 を用いた場合であっても、本発明の膜が導電層と接する構造を採ることにより、絶縁 層にて導電層からの銅の拡散を防止できるという利点がある。
[0057] なお、本発明の半導体装置 21は、全ての絶縁層に本発明による膜を用いる必要は なぐいずれか一部の絶縁層にたとえば酸化シリコン (Si〇）や炭化酸化シリコン（Si〇 C)などの適宜の絶縁性を有する膜を適用するようにしてもょレ、。
[0058] また図 6は、本発明の好ましい他の例の半導体装置 41を模式的に示す断面図であ る。図 6の半導体装置 41は、上述した本発明の製造方法で得られた膜を、素子上の 保護膜 (パッシベーシヨン膜）として用いた例を示している。
[0059] 図 6に示す例の半導体装置 41は、シリコン製の半導体基板 42上にゲート電極 43、 ソース電極 44およびドレイン電極 45がそれぞれ形成された電界効果型トランジスタ であって、これらゲート電極 43、ソース電極 44およびドレイン電極 45を覆うようにして 保護膜 (パッシベーシヨン膜) 46が形成された例を示している。
[0060] 本発明の半導体装置 41は、上述したような図 6に示す構造において、保護膜 46と して本発明による膜を用いたものである。このような本発明の半導体装置 41によれば 、従来典型的に用レ、られてきた窒化シリコン (SiN)で形成された保護膜と比較して、 ゲート電極と半導体基板上に生じる寄生容量が低減されるため、トランジスタの SZN 特性が向上される。
[0061] なお、本発明の半導体装置 41では、必要に応じ、保護層 46上に、 SiNや SiOから なる絶縁層をさらに積層させても勿論よい。
[0062] 以下、実施例を挙げて本発明を詳細に説明するが、本発明はこれに限定されること を意図しない。
[0063] (実施例 1、比較例 1)
図 1に示した例の平行平板型のプラズマ CVD装置を用いて以下の成膜を行った。 キャリアガスとしてヘリウムを用い、流量を 200sccmに設定して反応容器へ投入した 。また、原料ガスとして B, B, B, N, N, N—へキサメチルボラジンガスを、流量を 10s ccmに設定して、加熱されたガス導入口を通じて基板が置かれた反応容器中に導入 した。 B, B, B, N, N, N—へキサメチルボラジンガスの蒸気温度は 150°Cとした。ま た、基板温度を 100°Cに加熱しこの基板を設置している給電電極側から 13. 56MH zの高周波電流を 150Wになるように印加した。なお、反応容器内の圧力を 2Paに維 持した。これにより、基板上に成膜を行った。
[0064] 得られた基板上の膜を昇温脱離ガス分析装置 (TDS)により、 60°CZ分の割合で 昇温しながら、アウトガス量の測定を行った。また、比較のために、対向電極側に基 板を設置した場合 (比較例 1)についても、上記と同時に得られた膜を TDSによりァゥ トガス量の測定を行った。
[0065] 測定の条件としては、基板を lcm角にしてそれぞれの膜から放出されるアウトガス を比較した。図 2に本発明の方法を用レ、て供給電極側で成膜した膜の昇温時の真空 度を示した。図 2において縦軸は真空度（Pa)を示し、横軸は温度（°C)を示す。
[0066] 図 2において、真空度が上昇するほど膜からのアウトガスが放出されることを示して いる。 400°C付近までは真空度に明瞭な変化が見られず、加熱によるアウトガスが発 生していないことがわかる。
[0067] 図 3には比較のために対向電極側で成膜した膜の TDSデータを示した。図 3にお いて、縦軸は真空度（Pa)を示し、横軸は温度（°C)を示す。図 3において、 100°C以 上の温度になると真空度が上昇することから対向電極側で成膜を行なうとアウトガス が発生していることがわかる。これらのことから成膜しょうとする基板を給電電極上に 設置して、負電位にすることにより、アウトガスの少ない膜が形成できることが分かつ た。
[0068] (実施例 2〜： 13、比較例 2〜： 13)
実施例 1と同様な方法で原料ガスの種類を替えて作成した膜の TDS測定を行なつ た。実施例 2〜9 (給電電極側で成膜を行なった場合）についての結果を表 1、比較 例 2〜9 (対向電極側で成膜を行なった場合）についての結果を表 2に示す。また、実 施例 10〜13 (給電電極側で成膜を行なった場合）についての結果を表 3、比較例 1 0〜13 (対向電極側で成膜を行なった場合）についての結果を表 4に示す。
[0069] [表 1]
実施例 2 実施例 3 実施例 4 実施例 5 実施例 6 実施例 7 実施例 8 実施例 9
Figure imgf000016_0001
Ν,Ν,Ν-トリメチ B.B.B -トリェチ Β'Β'Β· リエチ Β,Β.Β- Wビ Β,Β,Β トリェチ Β.Ν,Ν,Ν-亍ト Β,Β.Β,Ν,Ν.Ν- ホフンン 原料ガス ルホ'ラシ'ン ルホ 'ラシ'ン ルー Ν,Ν,Ν -トリ ニル— Ν.Ν.Ν-ト 二ルー Ν,Ν,Ν -卜 ラメチルホ 'ラシ'ン へ °ンタメチルホ 'ラ
メチルホ 'ラシ'ン リメチルホ 'ラシ'ン リメチルホ 'ラシ'ン シ'ン
キャリアガス He He He Ar Ar He He He
RFパワー（W) 500 400 150 300 100 500 400 150
TDSの 400°Cに
1.61 X 10 7 1.4〗 X 10— 7 2.00 X 10—7 1.92 10 7 1.36 X 10 7 1.99 X 10— 7 2.36 X 10— 7 3.07 X 10— 6 おける真空度 (Pa)
" 比較例 2 比較例 3 比較例 4 比較例 5 比較例 6 比較例 7 比較例 8 比較例 9
Ν,Ν,Ν-トリメチ Β,Β,Β -トリ Iチ Β,Β,Β-トリ Iチ B.B.B-h'Jt" Β,Β,Β -トリ Iチ Β,Ν,Ν,Ν-亍ト Β,Β.Β,Ν,Ν.Ν- ホ'ラシ'ン 原料ガス ルホ'ラシ'ン ルホ'ラシ'ン ル— Ν,Ν,Ν—トリ 二ル- N,N,N_卜 二ル- Ν,Ν,Ν-卜 ラメチルホラシ"ン へ'ンタメチルホ 'ラ
メチルホ 'ラシ'ン リメチルホラシ"ン リメチルホ 'ラシ'ン シン
キャリアガス He He He Ar Ar He He He
RFパヮ一（W) 500 400 150 300 100 500 400 150
TDSの 400°Cに
2.64 x 10 2.07 X 10 5 2.17 X 10— 5 2.i 7 x 10一5 1.32 X 10 5 2.51 X 10 5 2.68 X 10 5 - おける真空度 (Pa)
実施例 10 実施例 1 実施例 12 実施例 13
Β,Β,Β-トリプロ Β,Β.Β-トリァリ Β,Β,Β—トリブチ Β,Β.Β-トリイソ 原料ガス ピルホ'ラシ'ン ルホ 'ラシ'ン ルホ'ラシ'ン プチルホ'ラ yン キャリアガス He He He He
RFパワー（W) 400 400 400 400
TDSの 400°Cに
1.85 X 107 1.79 X 10— 7 2.20 xlO"7 2.11 107 おける真空度 (Pa)
^0072
Figure imgf000019_0001
[0073] 表 1〜表 4より、いずれの場合でも給電側電極で作成された膜のアウトガス力 対向 電極側で成膜されたものよりも少なくすることができることがわかった。なお、ボラジン (化学式（1 )中 R力 Rすべてが水素）を原料として用いて対向電極側で成膜を行
1 6
なった比較例 9では、成膜装置から取り出し直後から膜が白濁し始めたため、 TDS 測定をするに至らなかった。これは膜の吸湿性が非常に高いためであると思われる。
[0074] (実施例 14)
図 5に示した例の半導体装置 21を作製した。まず、シリコン製の半導体基板 22上 に、図 1に示した PCVD装置を用レ、、実施例 2に示した N N N—トリメチルボラジン を原料に用レ、、給電電極側に負の電荷を印加して厚み 0. 2 x mの第 1の絶縁層 23 を形成した。この第 1の絶縁層 23にレジスト膜をパターン露光した後、現像してレジス トパターンを得て、これをエッチングすることで上記第 1の導電層 24にまで幅 0. 1 μ m、深さ 0. 1 μ mの凹部（第 1の配線形状に相当）を形成した後、この凹部を充填す るように銅製の第 1の導電層 24を形成した。次に、第 1の絶縁層 23および第 1の導電 層 24上に、図 1に示した PCVD装置を用レ、、実施例 2に示した N, N, N—トリメチル ボラジンを原料に用レ、、給電電極側に負の電荷を印加して厚み 0. の第 2の絶 縁層 25を形成した。この第 2の絶縁層 25に、レジスト膜をパターン露光した後、現像 してレジストパターンを得て、これをエッチングすることで上記第 1の導電層 24にまで 達するように貫通して直径 0. l x mの孔を形成した後、この孔を充填するように銅製 の第 2の導電層 26を形成した。さらに、第 2の絶縁層 25および第 2の導電層 26上に 、図 1に示した PCVD装置を用レ、、実施例 2に示した N， N, N—トリメチルボラジンを 原料に用い、給電電極側に負の電荷を印加して厚み 0. 2 x mの第 3の絶縁層 27を 形成し、この第 3の絶縁層 27にレジスト膜をパターン露光した後、現像してレジストパ ターンを得て、これをエッチングすることで幅 0. 1 μ m、深さ 0. 2 μ mの凹部（第 2の 配線形状に相当）を形成し、この凹部を充填するようにして銅製の第 3の導電層 28を 形成した。さらに、この第 3の絶縁層 27および第 3の導電層上に図 1に示した PCVD 装置を用い、実施例 2に示した N, N, N—トリメチルボラジンを原料に用レ、、給電電 極側に負の電荷を印加して厚み 0. 05 μ ΐηの第 4の絶縁層を形成し、図 5に示した例 の半導体装置 21を作製した。
[0075] (実施例 15)
図 6に示した例の半導体装置 41を作製した。シリコン製の半導体基板 42にそれぞ れゲート電極 42、ソース電極 43およびドレイン電極 44が形成されてなる電界効果型 トランジスタに、図 1に示した PCVD装置を用レ、、実施例 2に示した N, N, N—トリメ チルボラジンを原料に用レ、、給電電極側に負の電荷を印加して厚み 0. 05 z mの保 護膜 46を形成し、図 6に示した例の半導体装置 41を作製した。
[0076] 実施例 14と同様にして測定された保護膜の誘電率は 2. 5であり、従来典型的に用 レ、られてきた誘電率が 7前後である窒化シリコン (SiN)で保護膜を形成した場合と比 較して、より S/N特性が向上されたトランジスタを実現することができた。
[0077] 今回開示された実施の形態および実施例はすべての点で例示であって制限的な ものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて請求 の範囲によって示され、請求の範囲と均等の意味および範囲内でのすべての変更が 含まれることが意図される。

Claims

請求の範囲
[1] ボラジン骨格を有する化合物を原料として用い、化学的気相成長法を用いて基板 上に膜を形成する方法において、前記基板を設置する部位に負電荷が印加されて いることを特徴とする、膜の製造方法。
[2] 前記ボラジン骨格を有する化合物が、下記化学式（1)で示されるものである、請求 の範囲第 1項に記載の膜の製造方法。
[化 1]
Figure imgf000021_0001
(式中、 R〜Rは、それぞれ同一であっても異なっていてもよぐ水素原子、炭素数 1
1 6
〜4のアルキル基、アルケニル基またはアルキニル基からそれぞれ独立して選択され 、かつ R〜Rの少なくとも 1つは水素原子でなレ、）
1 6
[3] 化学的気相成長の際に、プラズマを合わせて用いることを特徴とする、請求の範囲 第 1項に記載の膜の製造方法。
[4] 前記プラズマによって原料ガスのイオンおよび/またはラジカルが生成することを 特徴とする、請求の範囲第 3項に記載の膜の製造方法。
[5] 請求の範囲第 1項に記載の方法によって製造された膜を用いた半導体装置であつ て、前記膜を配線間の絶縁材料として用いたものである半導体装置。
[6] 請求の範囲第 1項に記載の方法によって製造された膜を用いた半導体装置であつ て、前記膜を素子上の保護膜として用いたものである半導体装置。
PCT/JP2005/018614 2004-10-19 2005-10-07 膜の製造方法および当該方法で製造された膜を用いた半導体装置 WO2006043432A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2006542325A JP4986625B2 (ja) 2004-10-19 2005-10-07 膜の製造方法および当該方法で製造された膜を用いた半導体装置
US11/575,874 US20080038585A1 (en) 2004-10-19 2005-10-07 Process for Film Production and Semiconductor Device Utilizing Film Produced by the Process

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004-304015 2004-10-19
JP2004304015 2004-10-19

Publications (1)

Publication Number Publication Date
WO2006043432A1 true WO2006043432A1 (ja) 2006-04-27

Family

ID=36202850

Family Applications (2)

Application Number Title Priority Date Filing Date
PCT/JP2005/018615 WO2006043433A1 (ja) 2004-10-19 2005-10-07 プラズマｃｖｄ装置
PCT/JP2005/018614 WO2006043432A1 (ja) 2004-10-19 2005-10-07 膜の製造方法および当該方法で製造された膜を用いた半導体装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
PCT/JP2005/018615 WO2006043433A1 (ja) 2004-10-19 2005-10-07 プラズマｃｖｄ装置

Country Status (6)

Country Link
US (2) US20080038585A1 (ja)
JP (2) JP4986625B2 (ja)
KR (2) KR20070065443A (ja)
CN (2) CN100464395C (ja)
TW (2) TWI280622B (ja)
WO (2) WO2006043433A1 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008156029A1 (ja) * 2007-06-18 2008-12-24 Mitsubishi Heavy Industries, Ltd. 半導体装置の製造方法、半導体装置用絶縁膜及びその製造装置
FR2923221A1 (fr) * 2007-11-07 2009-05-08 Air Liquide Procede de depot par cvd ou pvd de composes de bore
JP2009102234A (ja) * 2007-10-20 2009-05-14 Nippon Shokubai Co Ltd 放熱材料形成用化合物
RU2482121C1 (ru) * 2012-03-23 2013-05-20 ФЕДЕРАЛЬНОЕ ГОСУДАРСТВЕННОЕ БЮДЖЕТНОЕ УЧРЕЖДЕНИЕ НАУКИ ИНСТИТУТ ОРГАНИЧЕСКОЙ ХИМИИ им. Н.Д. ЗЕЛИНСКОГО РОССИЙСКОЙ АКАДЕМИИ НАУК (ИОХ РАН) Способ получения в-триаллилборазола (варианты)
JP2016063007A (ja) * 2014-09-17 2016-04-25 株式会社日立国際電気 半導体装置の製造方法、基板処理装置およびプログラム

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4986625B2 (ja) * 2004-10-19 2012-07-25 三菱電機株式会社 膜の製造方法および当該方法で製造された膜を用いた半導体装置
JP4497323B2 (ja) 2006-03-29 2010-07-07 三菱電機株式会社 プラズマｃｖｄ装置
US8592291B2 (en) 2010-04-07 2013-11-26 Massachusetts Institute Of Technology Fabrication of large-area hexagonal boron nitride thin films
US10512988B2 (en) * 2014-03-25 2019-12-24 Sumitomo Metal Mining Co., Ltd. Coated solder material and method for producing same
KR102084296B1 (ko) * 2016-12-15 2020-03-03 도쿄엘렉트론가부시키가이샤 성막 방법, 붕소 막 및 성막 장치

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0590253A (ja) * 1991-09-25 1993-04-09 Kobe Steel Ltd 絶縁性被膜の形成方法および形成装置
JPH0841633A (ja) * 1994-06-16 1996-02-13 Ford Motor Co 透明な非晶性の水素添加された硬質チッ化ホウ素膜及びその製造方法
JP2001302218A (ja) * 1999-12-27 2001-10-31 National Institute For Materials Science 立方晶窒化ホウ素及びその気相合成法
JP2002016064A (ja) * 2000-06-28 2002-01-18 Mitsubishi Heavy Ind Ltd 低誘電率六方晶窒化ホウ素膜、層間絶縁膜及びその製造方法
JP2004186649A (ja) * 2002-12-06 2004-07-02 Mitsubishi Electric Corp 低誘電率膜の形成方法

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6221778A (ja) * 1985-07-17 1987-01-30 東芝タンガロイ株式会社 立方晶窒化ホウ素被覆体及びその製造方法
DE59007568D1 (de) * 1990-04-06 1994-12-01 Siemens Ag Verfahren zur Herstellung von mikrokristallin kubischen Bornitridschichten.
DE4113791A1 (de) * 1991-04-26 1992-10-29 Solvay Deutschland Verfahren zur abscheidung einer bor und stickstoff enthaltenden schicht
KR100290748B1 (ko) * 1993-01-29 2001-06-01 히가시 데쓰로 플라즈마 처리장치
JPH07201818A (ja) * 1993-12-28 1995-08-04 Matsushita Electric Ind Co Ltd ドライエッチング装置
JP3119172B2 (ja) * 1995-09-13 2000-12-18 日新電機株式会社 プラズマｃｖｄ法及び装置
US6177023B1 (en) * 1997-07-11 2001-01-23 Applied Komatsu Technology, Inc. Method and apparatus for electrostatically maintaining substrate flatness
US6042700A (en) * 1997-09-15 2000-03-28 Applied Materials, Inc. Adjustment of deposition uniformity in an inductively coupled plasma source
US6136165A (en) * 1997-11-26 2000-10-24 Cvc Products, Inc. Apparatus for inductively-coupled-plasma-enhanced ionized physical-vapor deposition
US6139679A (en) * 1998-10-15 2000-10-31 Applied Materials, Inc. Coil and coil feedthrough
JP3767248B2 (ja) * 1999-06-01 2006-04-19 三菱電機株式会社 半導体装置
US6431112B1 (en) * 1999-06-15 2002-08-13 Tokyo Electron Limited Apparatus and method for plasma processing of a substrate utilizing an electrostatic chuck
JP3508629B2 (ja) * 1999-06-28 2004-03-22 三菱電機株式会社 耐熱低誘電率薄膜の形成方法、その耐熱低誘電率薄膜からなる半導体層間絶縁膜及びこの半導体層間絶縁膜を用いた半導体装置
US6383465B1 (en) * 1999-12-27 2002-05-07 National Institute For Research In Inorganic Materials Cubic boron nitride and its gas phase synthesis method
US6261408B1 (en) * 2000-02-16 2001-07-17 Applied Materials, Inc. Method and apparatus for semiconductor processing chamber pressure control
TW521386B (en) * 2000-06-28 2003-02-21 Mitsubishi Heavy Ind Ltd Hexagonal boron nitride film with low dielectric constant, layer dielectric film and method of production thereof, and plasma CVD apparatus
JP2002246381A (ja) * 2001-02-15 2002-08-30 Anelva Corp Ｃｖｄ方法
US7192540B2 (en) * 2001-08-31 2007-03-20 Mitsubishi Denki Kabushiki Kaisha Low dielectric constant material having thermal resistance, insulation film between semiconductor layers using the same, and semiconductor device
JP3778045B2 (ja) * 2001-10-09 2006-05-24 三菱電機株式会社 低誘電率材料の製造方法および低誘電率材料、並びにこの低誘電率材料を用いた絶縁膜および半導体装置
JP4461215B2 (ja) * 2003-09-08 2010-05-12 独立行政法人産業技術総合研究所 低誘電率絶縁材料とそれを用いた半導体装置
JP4986625B2 (ja) * 2004-10-19 2012-07-25 三菱電機株式会社 膜の製造方法および当該方法で製造された膜を用いた半導体装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0590253A (ja) * 1991-09-25 1993-04-09 Kobe Steel Ltd 絶縁性被膜の形成方法および形成装置
JPH0841633A (ja) * 1994-06-16 1996-02-13 Ford Motor Co 透明な非晶性の水素添加された硬質チッ化ホウ素膜及びその製造方法
JP2001302218A (ja) * 1999-12-27 2001-10-31 National Institute For Materials Science 立方晶窒化ホウ素及びその気相合成法
JP2002016064A (ja) * 2000-06-28 2002-01-18 Mitsubishi Heavy Ind Ltd 低誘電率六方晶窒化ホウ素膜、層間絶縁膜及びその製造方法
JP2004186649A (ja) * 2002-12-06 2004-07-02 Mitsubishi Electric Corp 低誘電率膜の形成方法

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008156029A1 (ja) * 2007-06-18 2008-12-24 Mitsubishi Heavy Industries, Ltd. 半導体装置の製造方法、半導体装置用絶縁膜及びその製造装置
JP2008311548A (ja) * 2007-06-18 2008-12-25 Mitsubishi Heavy Ind Ltd 半導体装置の製造方法、半導体装置用絶縁膜及びその製造装置
EP2159832A1 (en) * 2007-06-18 2010-03-03 Mitsubishi Heavy Industries, Ltd. Process for producing semiconductor device, insulating film for semiconductor device, and apparatus for producing the insulating film
EP2159832A4 (en) * 2007-06-18 2011-09-28 Mitsubishi Heavy Ind Ltd METHOD FOR PRODUCING A SEMICONDUCTOR COMPONENT, INSULATING FOIL FOR THE SEMICONDUCTOR ELEMENT AND DEVICE FOR PRODUCING THE INSULATING FOIL
KR101180551B1 (ko) * 2007-06-18 2012-09-06 미츠비시 쥬고교 가부시키가이샤 반도체 장치의 제조방법, 반도체 장치용 절연막 및 그의 제조장치
JP2009102234A (ja) * 2007-10-20 2009-05-14 Nippon Shokubai Co Ltd 放熱材料形成用化合物
FR2923221A1 (fr) * 2007-11-07 2009-05-08 Air Liquide Procede de depot par cvd ou pvd de composes de bore
WO2009068769A1 (fr) * 2007-11-07 2009-06-04 L'air Liquide Societe Anonyme Pour L'etude Et L'exploitation Des Procedes Georges Claude Procede de depot par cvd ou pvd de composes de bore
RU2482121C1 (ru) * 2012-03-23 2013-05-20 ФЕДЕРАЛЬНОЕ ГОСУДАРСТВЕННОЕ БЮДЖЕТНОЕ УЧРЕЖДЕНИЕ НАУКИ ИНСТИТУТ ОРГАНИЧЕСКОЙ ХИМИИ им. Н.Д. ЗЕЛИНСКОГО РОССИЙСКОЙ АКАДЕМИИ НАУК (ИОХ РАН) Способ получения в-триаллилборазола (варианты)
JP2016063007A (ja) * 2014-09-17 2016-04-25 株式会社日立国際電気 半導体装置の製造方法、基板処理装置およびプログラム

Also Published As

Publication number Publication date
CN101023516A (zh) 2007-08-22
TWI280622B (en) 2007-05-01
JP4986625B2 (ja) 2012-07-25
CN100464395C (zh) 2009-02-25
TWI295072B (en) 2008-03-21
US20080038585A1 (en) 2008-02-14
WO2006043433A1 (ja) 2006-04-27
JPWO2006043433A1 (ja) 2008-05-22
KR20070065443A (ko) 2007-06-22
JPWO2006043432A1 (ja) 2008-05-22
TW200620426A (en) 2006-06-16
KR20070057284A (ko) 2007-06-04
CN101044603A (zh) 2007-09-26
TW200633063A (en) 2006-09-16
US20080029027A1 (en) 2008-02-07

Similar Documents

Publication Publication Date Title
WO2006043432A1 (ja) 膜の製造方法および当該方法で製造された膜を用いた半導体装置
KR101057252B1 (ko) 플라즈마 ｃｖｄ 장치, 박막형성 방법 및 반도체 장치
US7867578B2 (en) Method for depositing an amorphous carbon film with improved density and step coverage
US8105465B2 (en) Method for depositing conformal amorphous carbon film by plasma-enhanced chemical vapor deposition (PECVD)
JP5013353B2 (ja) 成膜方法及び成膜装置
US20160086794A9 (en) Nitrogen doped amorphous carbon hardmask
KR20180049229A (ko) 마이크로파 플라즈마를 사용한 유전체 막의 증착 방법
WO2010001815A1 (ja) 半導体装置用絶縁膜、半導体装置用絶縁膜の製造方法及び製造装置、半導体装置及びその製造方法
US7314651B2 (en) Film forming method and film forming device
US20040092086A1 (en) Film forming method and film forming device
WO2011105163A1 (ja) プラズマ成膜装置及び方法
JP4600427B2 (ja) 薄膜形成方法および半導体装置
US11495454B2 (en) Deposition of low-stress boron-containing layers
JP2951564B2 (ja) 薄膜形成方法

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BW BY BZ CA CH CN CO CR CU CZ DE DK DM DZ EC EE EG ES FI GB GD GE GH GM HR HU ID IL IN IS JP KE KG KM KP KR KZ LC LK LR LS LT LU LV LY MA MD MG MK MN MW MX MZ NA NG NI NO NZ OM PG PH PL PT RO RU SC SD SE SG SK SL SM SY TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): GM KE LS MW MZ NA SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IS IT LT LU LV MC NL PL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 2006542325

Country of ref document: JP

WWE Wipo information: entry into national phase

Ref document number: 200580031218.2

Country of ref document: CN

WWE Wipo information: entry into national phase

Ref document number: 11575874

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

WWE Wipo information: entry into national phase

Ref document number: 1020077011258

Country of ref document: KR

122 Ep: pct application non-entry in european phase

Ref document number: 05790628

Country of ref document: EP

Kind code of ref document: A1

WWP Wipo information: published in national office

Ref document number: 11575874

Country of ref document: US