JPH06151415A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH06151415A JPH06151415A JP29526392A JP29526392A JPH06151415A JP H06151415 A JPH06151415 A JP H06151415A JP 29526392 A JP29526392 A JP 29526392A JP 29526392 A JP29526392 A JP 29526392A JP H06151415 A JPH06151415 A JP H06151415A
- Authority
- JP
- Japan
- Prior art keywords
- film
- insulating film
- withstand voltage
- bpsg
- voltage characteristics
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】
【目的】 半導体装置の層間絶縁膜を、ボイドがなく膜
厚が薄くかつ耐圧特性が良好なものにする。 【構成】 ポリシリコン配線層１１の設けられたシリコ
ン基板１０上に膜厚０．４μｍのＢＰＳＧ膜１２を形成
する。このシリコン基板を熱処理し、ＢＰＳＧ膜をリフ
ローさせて平坦化する。平坦化したＢＰＳＧ膜上に耐圧
特性の良いＨＴＯ膜１３を膜厚０．３μｍに形成する。
これにより、ボイドがなく膜厚が薄くかつ耐圧特性の良
好な層間絶縁膜が得られる。また、層間絶縁膜の膜厚が
均一なので、コンタクトホール形成のエッチングを、一
定の短時間で行うことが出来る。また、これら各製造工
程を、所定の真空度に維持された同一の装置内にて連続
的に行うことにより、製造時間を大幅に短縮させること
が出来る。
厚が薄くかつ耐圧特性が良好なものにする。 【構成】 ポリシリコン配線層１１の設けられたシリコ
ン基板１０上に膜厚０．４μｍのＢＰＳＧ膜１２を形成
する。このシリコン基板を熱処理し、ＢＰＳＧ膜をリフ
ローさせて平坦化する。平坦化したＢＰＳＧ膜上に耐圧
特性の良いＨＴＯ膜１３を膜厚０．３μｍに形成する。
これにより、ボイドがなく膜厚が薄くかつ耐圧特性の良
好な層間絶縁膜が得られる。また、層間絶縁膜の膜厚が
均一なので、コンタクトホール形成のエッチングを、一
定の短時間で行うことが出来る。また、これら各製造工
程を、所定の真空度に維持された同一の装置内にて連続
的に行うことにより、製造時間を大幅に短縮させること
が出来る。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置の製造方法
に係り、特に絶縁耐圧特性の優れた層間絶縁膜を形成す
る半導体装置の製造方法に関する。
に係り、特に絶縁耐圧特性の優れた層間絶縁膜を形成す
る半導体装置の製造方法に関する。
【０００２】
【従来の技術】従来、この種の半導体装置の製造方法
は、例えば特開平２−９１９６３号公報に示されている
ように、ポリシリコン配線層が設けられた基板上にSiO2
等からなる絶縁膜を形成した後、ボイドが発生しない程
度に薄いAsSG等からなる絶縁膜を形成し、この絶縁膜を
リフローさせて平坦化し、その後さらに平坦化された絶
縁膜上に薄い絶縁膜を形成しかつ同膜をリフローにより
平坦化する処理を適当回数繰り返すことにより、ボイド
のない所定厚みの層間絶縁膜を設けるようにしていた。
は、例えば特開平２−９１９６３号公報に示されている
ように、ポリシリコン配線層が設けられた基板上にSiO2
等からなる絶縁膜を形成した後、ボイドが発生しない程
度に薄いAsSG等からなる絶縁膜を形成し、この絶縁膜を
リフローさせて平坦化し、その後さらに平坦化された絶
縁膜上に薄い絶縁膜を形成しかつ同膜をリフローにより
平坦化する処理を適当回数繰り返すことにより、ボイド
のない所定厚みの層間絶縁膜を設けるようにしていた。
【０００３】また、その他の半導体装置の製造方法とし
ては、図２に示すように、配線層２が設けられた基板１
上にＣＶＤ（Chemical Vapour Deposition）（化学気相
成長）法により耐圧特性の良いＮＳＧ（Nondoped Silic
ate Glass）（非ドープシリコンガラス）膜又はＨＴＯ
（High Temperature Oxide）（高温酸化物）膜３を薄く
形成し、その上にＣＶＤ法により薄い膜厚のＢＰＳＧ
（Boron Phospho Silicate Glass）（ボロンリンシリコ
ンガラス）膜４を形成し、さらにこれを熱処理によって
リフローして平坦化することにより、膜厚の薄い層間絶
縁膜の絶縁耐圧特性を高めようとしたものがあった。
ては、図２に示すように、配線層２が設けられた基板１
上にＣＶＤ（Chemical Vapour Deposition）（化学気相
成長）法により耐圧特性の良いＮＳＧ（Nondoped Silic
ate Glass）（非ドープシリコンガラス）膜又はＨＴＯ
（High Temperature Oxide）（高温酸化物）膜３を薄く
形成し、その上にＣＶＤ法により薄い膜厚のＢＰＳＧ
（Boron Phospho Silicate Glass）（ボロンリンシリコ
ンガラス）膜４を形成し、さらにこれを熱処理によって
リフローして平坦化することにより、膜厚の薄い層間絶
縁膜の絶縁耐圧特性を高めようとしたものがあった。
【０００４】
【発明が解決しようとする課題】しかし、上記前者の半
導体装置の製造方法によれば、ボイドの発生のない絶縁
耐圧特性の良好な層間絶縁膜を得ることができるが、絶
縁膜として絶縁耐圧特性よりも流動性に優れた材料を用
いているので、絶縁膜を何層にも重ねる必要があって絶
縁膜の膜厚が厚くなる。このため、層間絶縁膜にコンタ
クトホールを設けるときに、エッチングに時間を要し、
エッチングを均一に行うことが困難になるという問題が
ある。
導体装置の製造方法によれば、ボイドの発生のない絶縁
耐圧特性の良好な層間絶縁膜を得ることができるが、絶
縁膜として絶縁耐圧特性よりも流動性に優れた材料を用
いているので、絶縁膜を何層にも重ねる必要があって絶
縁膜の膜厚が厚くなる。このため、層間絶縁膜にコンタ
クトホールを設けるときに、エッチングに時間を要し、
エッチングを均一に行うことが困難になるという問題が
ある。
【０００５】また、上記後者の半導体装置の製造方法に
よれば、層間絶縁膜の膜厚を薄く形成することはできる
が、配線層の段差部分に横方向に成長したＮＳＧ膜等は
膜質が劣り絶縁耐圧特性も低く、またＮＳＧ膜等の表面
をリフローによる平坦化されたＢＰＳＧ膜で被覆するこ
とによっても段差部分における耐圧特性の低下を回復さ
せることが出来ないという問題がある。
よれば、層間絶縁膜の膜厚を薄く形成することはできる
が、配線層の段差部分に横方向に成長したＮＳＧ膜等は
膜質が劣り絶縁耐圧特性も低く、またＮＳＧ膜等の表面
をリフローによる平坦化されたＢＰＳＧ膜で被覆するこ
とによっても段差部分における耐圧特性の低下を回復さ
せることが出来ないという問題がある。
【０００６】本発明は、上記した問題を解決しようとす
るもので、ボイドがなく膜厚が薄くかつ絶縁耐圧特性の
良い層間絶縁膜を形成するための半導体装置の製造方法
を提供することを目的とする。
るもので、ボイドがなく膜厚が薄くかつ絶縁耐圧特性の
良い層間絶縁膜を形成するための半導体装置の製造方法
を提供することを目的とする。
【０００７】
【課題を解決するための手段】上記目的を達成するため
に本発明の構成上の特徴は、配線層の設けられた基板上
に所定の厚さで第１の絶縁膜を形成する第１絶縁膜形成
工程と、第１の絶縁膜をリフローして平坦化する平坦化
工程と、平坦化された第１の絶縁膜上に絶縁耐圧特性の
良い第２の絶縁膜を所定の厚さで形成する第２絶縁膜形
成工程とを設けたことにある。
に本発明の構成上の特徴は、配線層の設けられた基板上
に所定の厚さで第１の絶縁膜を形成する第１絶縁膜形成
工程と、第１の絶縁膜をリフローして平坦化する平坦化
工程と、平坦化された第１の絶縁膜上に絶縁耐圧特性の
良い第２の絶縁膜を所定の厚さで形成する第２絶縁膜形
成工程とを設けたことにある。
【０００８】
【発明の作用・効果】上記のように構成した本発明にお
いては、配線層の設けられた基板上に所定の薄い膜厚の
第１の絶縁膜を設け、これをリフローして平坦化するこ
とにより、ボイドを生じることなく配線層間の段差部分
が埋められる。次に、平坦化された第１の絶縁膜上に絶
縁耐圧特性の良い第２の絶縁膜を所定の薄い膜厚に形成
することにより、第２の絶縁膜は第１の絶縁膜表面に対
し略垂直方向に成長し、良好な膜質に形成される。
いては、配線層の設けられた基板上に所定の薄い膜厚の
第１の絶縁膜を設け、これをリフローして平坦化するこ
とにより、ボイドを生じることなく配線層間の段差部分
が埋められる。次に、平坦化された第１の絶縁膜上に絶
縁耐圧特性の良い第２の絶縁膜を所定の薄い膜厚に形成
することにより、第２の絶縁膜は第１の絶縁膜表面に対
し略垂直方向に成長し、良好な膜質に形成される。
【０００９】すなわち、本発明によれば、薄い膜厚の第
１の絶縁膜を良好な膜質に形成後、さらにこの第１の絶
縁膜を絶縁耐圧特性の良い第２の絶縁膜によってカバー
することにより、全体の膜厚が薄くしかも絶縁耐圧特性
の良好な層間絶縁膜を形成することができる。そして、
層間絶縁膜の膜厚が薄く形成されたことにより、以後の
エッチング工程におけるコンタクトホール形成エッチン
グを短時間かつ均一に行うことができる。
１の絶縁膜を良好な膜質に形成後、さらにこの第１の絶
縁膜を絶縁耐圧特性の良い第２の絶縁膜によってカバー
することにより、全体の膜厚が薄くしかも絶縁耐圧特性
の良好な層間絶縁膜を形成することができる。そして、
層間絶縁膜の膜厚が薄く形成されたことにより、以後の
エッチング工程におけるコンタクトホール形成エッチン
グを短時間かつ均一に行うことができる。
【００１０】
【実施例】以下、本発明の一実施例を図面により説明す
る。図１は、本発明に係る製造方法を用いて半導体集積
回路の層間絶縁膜を形成する製造工程を模式的に示した
ものである。
る。図１は、本発明に係る製造方法を用いて半導体集積
回路の層間絶縁膜を形成する製造工程を模式的に示した
ものである。
【００１１】まず、トランジスタ等の形成されたシリコ
ン半導体基板１０（以下、シリコン基板という）上に、
配線巾１．０μｍ、厚み０．５μｍ、最小隙間間隔１．
０μｍのポリシリコン配線１１（以下、配線という）
を、減圧ＣＶＤ（減圧化学気相成長）法及びフォトリソ
グラフィ技術を用いて形成する（図１（ａ）参照）。
ン半導体基板１０（以下、シリコン基板という）上に、
配線巾１．０μｍ、厚み０．５μｍ、最小隙間間隔１．
０μｍのポリシリコン配線１１（以下、配線という）
を、減圧ＣＶＤ（減圧化学気相成長）法及びフォトリソ
グラフィ技術を用いて形成する（図１（ａ）参照）。
【００１２】つぎに、縦型減圧ＣＶＤ装置を用いて、雰
囲気温度６２０℃で、原料ガスとして所定分圧のＴＥＯ
Ｓ（テトラエトキシシラン）、ＴＭＢ（トリメチルボー
レイト）及びＰＨ3を用いることにより、配線１１の設
けられたシリコン基板１０上にＢＰＳＧ（ボロンリンシ
リコンガラス）膜１２を、約０．４μｍの膜厚に形成す
る（図１（ｂ）参照）。
囲気温度６２０℃で、原料ガスとして所定分圧のＴＥＯ
Ｓ（テトラエトキシシラン）、ＴＭＢ（トリメチルボー
レイト）及びＰＨ3を用いることにより、配線１１の設
けられたシリコン基板１０上にＢＰＳＧ（ボロンリンシ
リコンガラス）膜１２を、約０．４μｍの膜厚に形成す
る（図１（ｂ）参照）。
【００１３】このＢＰＳＧ膜１２の設けられたシリコン
基板１０を、同じ縦型減圧ＣＶＤ装置内に収容したまま
で雰囲気温度を９００℃にまで上昇させ、同温度にて３
０分間熱処理し、ＢＰＳＧ膜１２をリフローさせて同膜
１２を平坦化する（図１（ｃ）参照）。このとき、ＢＰ
ＳＧ膜１２は、膜厚が約０．４μｍと薄いので、配線間
の隙間が１μｍ程度に狭い場合であっても、配線１１間
のＢＰＳＧ膜１２にボイドが残るようなことがないの
で、この点において層間絶縁膜の信頼性が損なわれるこ
とはない。また、ＢＰＳＧ膜１２は、膜厚が薄くかつ流
動性に優れているので、リフローによる平坦化が適正に
行われ、配線間の距離が例えば１μｍ程度の狭い部分と
配線間の距離の広い部分におけるＢＰＳＧ膜１２の膜厚
が略同一になる。ただし、ＢＰＳＧ膜１２の膜厚が０．
４μｍと薄く、特に配線１１の段差部分における膜厚が
薄くなるため、この状態では層間絶縁膜の絶縁耐圧特性
としては不十分である。
基板１０を、同じ縦型減圧ＣＶＤ装置内に収容したまま
で雰囲気温度を９００℃にまで上昇させ、同温度にて３
０分間熱処理し、ＢＰＳＧ膜１２をリフローさせて同膜
１２を平坦化する（図１（ｃ）参照）。このとき、ＢＰ
ＳＧ膜１２は、膜厚が約０．４μｍと薄いので、配線間
の隙間が１μｍ程度に狭い場合であっても、配線１１間
のＢＰＳＧ膜１２にボイドが残るようなことがないの
で、この点において層間絶縁膜の信頼性が損なわれるこ
とはない。また、ＢＰＳＧ膜１２は、膜厚が薄くかつ流
動性に優れているので、リフローによる平坦化が適正に
行われ、配線間の距離が例えば１μｍ程度の狭い部分と
配線間の距離の広い部分におけるＢＰＳＧ膜１２の膜厚
が略同一になる。ただし、ＢＰＳＧ膜１２の膜厚が０．
４μｍと薄く、特に配線１１の段差部分における膜厚が
薄くなるため、この状態では層間絶縁膜の絶縁耐圧特性
としては不十分である。
【００１４】次に、このリフローにより平坦にされたＢ
ＰＳＧ膜１２の設けられたシリコン基板１０を、同じ縦
型減圧ＣＶＤ装置内に収容したままで雰囲気温度を８３
０℃にまで下げて、同温度にて原料ガスとして所定分圧
のＳｉＨ4 ，Ｎ2Ｏを用いることにより、ＢＰＳＧ膜１
２上に絶縁耐圧特性の優れたＨＴＯ（高温酸化物）膜１
３を、約０．３μｍの膜厚に形成する（図１（ｄ）参
照）。このＨＴＯ膜１３は、平坦化されたＢＰＳＧ膜１
２上に成長することにより横方向ではなく垂直方向に成
長する。ＣＶＤ法においては、一般に横方向に成長する
膜は垂直方向に成長する膜に比べて緻密性に欠け膜質が
劣ることが知られているが、この点に関してＨＴＯ膜１
３は、良好な膜質に形成されており、本来の良好な絶縁
耐圧特性に加えて一層良好な絶縁耐圧特性を備える。従
って、ＢＰＳＧ膜１２上にＨＴＯ膜１３を重ねた層間絶
縁膜は、膜層が約０．７μｍと薄いが十分な絶縁耐圧特
性を備えている。
ＰＳＧ膜１２の設けられたシリコン基板１０を、同じ縦
型減圧ＣＶＤ装置内に収容したままで雰囲気温度を８３
０℃にまで下げて、同温度にて原料ガスとして所定分圧
のＳｉＨ4 ，Ｎ2Ｏを用いることにより、ＢＰＳＧ膜１
２上に絶縁耐圧特性の優れたＨＴＯ（高温酸化物）膜１
３を、約０．３μｍの膜厚に形成する（図１（ｄ）参
照）。このＨＴＯ膜１３は、平坦化されたＢＰＳＧ膜１
２上に成長することにより横方向ではなく垂直方向に成
長する。ＣＶＤ法においては、一般に横方向に成長する
膜は垂直方向に成長する膜に比べて緻密性に欠け膜質が
劣ることが知られているが、この点に関してＨＴＯ膜１
３は、良好な膜質に形成されており、本来の良好な絶縁
耐圧特性に加えて一層良好な絶縁耐圧特性を備える。従
って、ＢＰＳＧ膜１２上にＨＴＯ膜１３を重ねた層間絶
縁膜は、膜層が約０．７μｍと薄いが十分な絶縁耐圧特
性を備えている。
【００１５】つづいて、シリコン基板のＨＴＯ膜１３上
にフォトレジスト膜１４を塗布し、フォトレジスト膜１
４にコンタクトホール形成用の開口１４ａを設けた後、
ドライエッチング技術により開口部分のＨＴＯ膜１３及
びＢＰＳＧ膜１２を除去する（図１（ｅ）参照）。この
とき、上記したように配線１１間の距離によらずＢＰＳ
Ｇ膜１２にＨＴＯ膜１３を重ねた全体の膜厚が略一定で
あるので、両膜のエッチング時間を一定かつ短時間にす
ることができ、エッチングのバラツキにより下地のシリ
コン基板に損傷を与えることもないので、エッチング工
程の管理が容易になる。
にフォトレジスト膜１４を塗布し、フォトレジスト膜１
４にコンタクトホール形成用の開口１４ａを設けた後、
ドライエッチング技術により開口部分のＨＴＯ膜１３及
びＢＰＳＧ膜１２を除去する（図１（ｅ）参照）。この
とき、上記したように配線１１間の距離によらずＢＰＳ
Ｇ膜１２にＨＴＯ膜１３を重ねた全体の膜厚が略一定で
あるので、両膜のエッチング時間を一定かつ短時間にす
ることができ、エッチングのバラツキにより下地のシリ
コン基板に損傷を与えることもないので、エッチング工
程の管理が容易になる。
【００１６】以上に説明したように、本実施例において
は、第１層目のＢＰＳＧ膜を設け、これをリフローによ
り平坦化した後に絶縁耐圧特性の良い第２層目のＨＴＯ
膜を設けたことにより、ボイドがなく全体の膜厚が薄く
しかも絶縁耐圧特性の優れた層間絶縁膜を形成すること
が出来る。
は、第１層目のＢＰＳＧ膜を設け、これをリフローによ
り平坦化した後に絶縁耐圧特性の良い第２層目のＨＴＯ
膜を設けたことにより、ボイドがなく全体の膜厚が薄く
しかも絶縁耐圧特性の優れた層間絶縁膜を形成すること
が出来る。
【００１７】また、上記実施例においては、ＢＰＳＧ膜
の形成工程、ＢＰＳＧ膜のリフローによる平坦化工程及
びＨＴＯ膜の形成工程を同一製造装置内にて所定の真空
度の下に連続して行うようにしており、ＢＰＳＧ膜が大
気に触れることがなく水分の吸着がないので、層間絶縁
膜の信頼性が高められる。さらに、上記のように連続し
て各工程を行うことにより、各工程を別々に行う場合に
比べて基板のハンドリング、洗浄、真空形成等の処理を
省くことが出来るので、従来に比べて製造時間を約１／
３も削減させることができ、製造コストを大幅に低減さ
せることが出来る。
の形成工程、ＢＰＳＧ膜のリフローによる平坦化工程及
びＨＴＯ膜の形成工程を同一製造装置内にて所定の真空
度の下に連続して行うようにしており、ＢＰＳＧ膜が大
気に触れることがなく水分の吸着がないので、層間絶縁
膜の信頼性が高められる。さらに、上記のように連続し
て各工程を行うことにより、各工程を別々に行う場合に
比べて基板のハンドリング、洗浄、真空形成等の処理を
省くことが出来るので、従来に比べて製造時間を約１／
３も削減させることができ、製造コストを大幅に低減さ
せることが出来る。
【００１８】なお、上記実施例においては、ＢＰＳＧ膜
の形成工程、ＢＰＳＧ膜のリフローによる平坦化工程及
びＨＴＯ膜の形成工程を連続して行う場合について説明
したが、必要に応じて、各工程を別々に行うようにして
もよい。
の形成工程、ＢＰＳＧ膜のリフローによる平坦化工程及
びＨＴＯ膜の形成工程を連続して行う場合について説明
したが、必要に応じて、各工程を別々に行うようにして
もよい。
【００１９】また、上記実施例においては、シリコン半
導体基板を用いた場合について説明しているが、その他
の半導体基板または絶縁基板上に層間絶縁膜を形成する
場合に本発明を適用してもよい。
導体基板を用いた場合について説明しているが、その他
の半導体基板または絶縁基板上に層間絶縁膜を形成する
場合に本発明を適用してもよい。
【図１】本発明の一実施例に係る層間絶縁膜を形成する
製造工程を示す模式図である。
製造工程を示す模式図である。
【図２】従来例に係る層間絶縁膜の構成を示す模式図で
ある。
ある。
１０…シリコン半導体基板、１１…ポリシリコン配線、
１２…ＢＰＳＧ膜、１３…ＨＴＯ膜、１４…フォトレジ
スト膜。
１２…ＢＰＳＧ膜、１３…ＨＴＯ膜、１４…フォトレジ
スト膜。
Claims (1)
- 【請求項１】 配線層の設けられた基板上に所定の厚さ
で第１の絶縁膜を形成する第１絶縁膜形成工程と、 前記第１の絶縁膜をリフローして平坦化する平坦化工程
と、 前記平坦化された第１の絶縁膜上に絶縁耐圧特性の良い
第２の絶縁膜を所定の厚さで形成する第２絶縁膜形成工
程とを設けたことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29526392A JPH06151415A (ja) | 1992-11-04 | 1992-11-04 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29526392A JPH06151415A (ja) | 1992-11-04 | 1992-11-04 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06151415A true JPH06151415A (ja) | 1994-05-31 |
Family
ID=17818331
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29526392A Pending JPH06151415A (ja) | 1992-11-04 | 1992-11-04 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06151415A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100322523B1 (ko) * | 1995-02-22 | 2002-06-20 | 윤종용 | 캐핑레이어를갖는반도체장치의평탄화형성방법 |
| KR100465857B1 (ko) * | 1997-12-30 | 2005-05-18 | 주식회사 하이닉스반도체 | 반도체장치제조방법 |
-
1992
- 1992-11-04 JP JP29526392A patent/JPH06151415A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100322523B1 (ko) * | 1995-02-22 | 2002-06-20 | 윤종용 | 캐핑레이어를갖는반도체장치의평탄화형성방법 |
| KR100465857B1 (ko) * | 1997-12-30 | 2005-05-18 | 주식회사 하이닉스반도체 | 반도체장치제조방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH08330305A (ja) | 半導体装置の絶縁膜形成方法 | |
| JPH07273063A (ja) | 半導体装置およびその製造方法 | |
| US4916087A (en) | Method of manufacturing a semiconductor device by filling and planarizing narrow and wide trenches | |
| JPH09139429A (ja) | 半導体装置の製造方法 | |
| JPH08222559A (ja) | 半導体装置の製造方法 | |
| JPS59965A (ja) | 半導体装置の製造方法 | |
| US6555465B2 (en) | Multi-layer wiring structure of integrated circuit and manufacture of multi-layer wiring | |
| JPH04211120A (ja) | コンタクトの形成方法およびそれを用いた半導体装置の製造方法 | |
| JPH06151415A (ja) | 半導体装置の製造方法 | |
| JPH05206282A (ja) | 半導体装置の多層配線構造体の製造方法 | |
| JPH09213793A (ja) | 半導体集積回路装置およびその製造方法 | |
| JPH06244286A (ja) | 半導体装置の製造方法 | |
| JPH09199582A (ja) | 半導体装置の製造方法 | |
| JPH0629410A (ja) | 半導体装置及びその製造方法 | |
| JPS6230494B2 (ja) | ||
| JP2900718B2 (ja) | 半導体装置及びその製造方法 | |
| JP2674654B2 (ja) | 半導体装置の製造方法 | |
| JPS6132555A (ja) | 多層配線構造の形成方法 | |
| JPH0689941A (ja) | 半導体装置及びその製造方法 | |
| JPH08213458A (ja) | 半導体装置およびその製造方法 | |
| JPH05259293A (ja) | 半導体装置及びその製造方法 | |
| JP2823727B2 (ja) | コンタクト形成方法 | |
| JPH0748517B2 (ja) | 半導体集積回路装置 | |
| JPH0316157A (ja) | 半導体装置の製造方法 | |
| JPH073825B2 (ja) | 半導体集積回路およびその製造方法 |