KR970018107A - 반도체 소자의 다층 절연막 형성 방법 - Google Patents

반도체 소자의 다층 절연막 형성 방법 Download PDF

Info

Publication number
KR970018107A
KR970018107A KR1019950029538A KR19950029538A KR970018107A KR 970018107 A KR970018107 A KR 970018107A KR 1019950029538 A KR1019950029538 A KR 1019950029538A KR 19950029538 A KR19950029538 A KR 19950029538A KR 970018107 A KR970018107 A KR 970018107A
Authority
KR
South Korea
Prior art keywords
forming
insulating film
layer
metal wiring
insulating films
Prior art date
Application number
KR1019950029538A
Other languages
English (en)
Other versions
KR100361524B1 (ko
Inventor
이창권
Original Assignee
김주용
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업 주식회사 filed Critical 김주용
Priority to KR1019950029538A priority Critical patent/KR100361524B1/ko
Publication of KR970018107A publication Critical patent/KR970018107A/ko
Application granted granted Critical
Publication of KR100361524B1 publication Critical patent/KR100361524B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Formation Of Insulating Films (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체 소자의 다층 절연막 형성 방법을 개시한다. 개시된 방법은, 반도체 기판상의 절연막상에 제1층 금속 배선을 형성하는 단계; 상기 제1층 금속 배선상에, 각각의 층마다 상이한 응력값을 지니는 복수층의 제1절연막을 형성하는 단계; 상기 복수층의 제1절연막상에 SOG막을 형성하여 제1절연막을 평탄화시키는 단계; 상기 평탄화된 제1절연막상에, 각각의 층마다 상이한 응력값을 지니는 복수층의 제2절연막을 형성하는 단계; 및 상기 복수층의 제2절연막상에 제2층 금속 배선을 형성하는 단계를 포함한다.
개시된 방법에 의하면, 응력값과는 무관하게 절연성이 우수한 층간 절연막을 형성시킬 수 있으므로, 누설전류를 방지하여 소자의 신뢰성을 향상시킬 수 있을 뿐만 아니라, 소자의 제조 수율을 높일 수 있다.

Description

반도체 소자의 다층 절연막 형성 방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도(가) 내지 (라)는 본 발명의 제1실시예에 관련되는 반도체 소자의 다층 절연막 형성 방법을 공정 순서적으로 도시하는 반도체 소자의 요부단면도,
제3도(가) 내지 (라)는 본 발명의 제2실시예에 관련되는 반도체소자의 다층 절연막 형성 방법을 공정 순서적으로 도시하는 반도체 소자의 요부 단면도.

Claims (6)

  1. (가) 반도체 기판상의 절연막상에 제1층 금속 배선을 형성하는 단계; (나) 상기 제1층 금속 배선상에 각 층마다 상이한 응력값을 지니는 복수층의 제1절연막을 형성하는 단계; (다) 상기 복수층의 제1절연막상에 에스오지(SOG)막을 형성하고 경화시키는 단계; (라) 상기 SOG막 및 제1절연막상에 각 층마다 상이한 응력값을 지니는 복수층의 제2절연막을 형성하는 단계; 및 (마) 상기 복수층의 제2절연막상에 제2층 금속 배선을 형성하는 단계들을 포함하는 것을 특징으로 하는 반도체 소자의 다층 절연막 형성 방법.
  2. 제1항에 있어서, 단계(나)에서, 제1절연막이 3개의 층으로 구성되어 있는 것을 특징으로 하는 반도체 소자의 다층 금속 배선 형성 방법.
  3. 제2항에 있어서, 제1절연막의 최하층이 가창 높은 응력값을 지니고, 중간층은 중간 정도의 응력값, 그리고 최상층은 가장 낮은 응력값을 지니는 것을 특징으로 하는 반도체 소자의 다층 금속 배선 형성 방법.
  4. 제1항에 있어서, 단계(라)에서, 복수층의 제2절연막 중 최하층이 가장 높은 응력값을 지니고 최상층이 가장 낮은 응력값을 지니는 것을 특징으로 하는 반도체 소자의 다층 금속 배선 형성 방법.
  5. (가) 반도체 기판상의 절연막상에 제1층 금속 배선을 형성하는 단계; (나) 상기 제1층 금속 배선상에 각 층마다 상이한 유전상수를 지니는 복수층의 제1절연막을 형성하는 단계; (다) 상기 복수층의 제1절연막상에 에스오지막을 형성하고 이를 평탄화시키는 단계; (라) 상기 평탄화된 복수층의 제1절연막 및 에스오지막상에, 제1절연막의 최상층과 상이한 유전 상수를 지니는 제2절연막을 형성하는 단계; 및 (마) 상기 제2절연막상에 제2층 금속 배선을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 다층 금속 배선 형성 방법.
  6. 제5항에 있어서, 단계(나)에서, 복수층의 제1절연막이 각각 상이한 유전율을 지니는 2개층으로 구성된 것을 특징으로 하는 반도체 소자의 다층 금속 배선 형성 방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950029538A 1995-09-11 1995-09-11 반도체소자의다층절연막형성방법 KR100361524B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950029538A KR100361524B1 (ko) 1995-09-11 1995-09-11 반도체소자의다층절연막형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950029538A KR100361524B1 (ko) 1995-09-11 1995-09-11 반도체소자의다층절연막형성방법

Publications (2)

Publication Number Publication Date
KR970018107A true KR970018107A (ko) 1997-04-30
KR100361524B1 KR100361524B1 (ko) 2003-02-19

Family

ID=37490648

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950029538A KR100361524B1 (ko) 1995-09-11 1995-09-11 반도체소자의다층절연막형성방법

Country Status (1)

Country Link
KR (1) KR100361524B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990081277A (ko) * 1998-04-28 1999-11-15 윤종용 절연막의 응력 제어 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990081277A (ko) * 1998-04-28 1999-11-15 윤종용 절연막의 응력 제어 방법

Also Published As

Publication number Publication date
KR100361524B1 (ko) 2003-02-19

Similar Documents

Publication Publication Date Title
KR100428789B1 (ko) 금속/절연막/금속 캐퍼시터 구조를 가지는 반도체 장치 및그 형성 방법
EP1519414A4 (en) MULTILAYER WIRING CIRCUIT MODULE AND METHOD FOR THE PRODUCTION THEREOF
US6617208B2 (en) High capacitance damascene capacitors
KR970072315A (ko) 반도체소자의 다층배선 형성방법
KR970024015A (ko) 다층 배선을 형성하는 방법(Method of Forming Multi-Layer Interconnection)
KR970018107A (ko) 반도체 소자의 다층 절연막 형성 방법
KR100334986B1 (ko) 반도체 장치에서의 다층 배선구조 및 그 제조방법
KR20030083174A (ko) 반도체 소자의 에어갭 형성방법
KR100508538B1 (ko) 반도체 금속 라인 제조 공정에서의 에어 갭 형성 방법
KR20000013571A (ko) 반도체소자의 다층 배선 형성방법
KR100787707B1 (ko) 구리 다층 배선과 메탈 절연막 메탈 캐퍼시터를 가지는반도체 장치 형성 방법
KR940006199A (ko) 상호 접속 배선 구조물을 갖는 반도체 디바이스
KR20010061495A (ko) 반도체 소자의 층간 절연막용 붕소화 실리콘 탄화막 및이를 이용한 금속 배선 형성 방법
JP2000100944A (ja) 半導体装置及びその製造方法
JP4263053B2 (ja) 半導体装置の製造方法
KR100503381B1 (ko) 반도체 소자의 금속 배선과 그 형성 방법
KR100244801B1 (ko) 반도체 소자의 제조방법
KR20040050515A (ko) 자기정렬 비아 플러그와 에어갭을 이용한 다층금속배선형성방법
KR100452315B1 (ko) 반도체 소자 제조방법
KR100246102B1 (ko) 반도체장치의 상부배선층 형성방법
KR100277867B1 (ko) 반도체소자의배선형성방법
KR970003627A (ko) 선택성 o_3- teos 산화막을 이용한 층간절연막의 평탄화 방법
KR940004753A (ko) 다층배선 구조의 층간절연층의 구조 및 그 형성방법
KR950030248A (ko) 반도체 소자의 평탄화방법
KR20000051686A (ko) 반도체 장치의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121022

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20131017

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20141020

Year of fee payment: 13

EXPY Expiration of term