KR950030248A - 반도체 소자의 평탄화방법 - Google Patents

반도체 소자의 평탄화방법 Download PDF

Info

Publication number
KR950030248A
KR950030248A KR1019940007741A KR19940007741A KR950030248A KR 950030248 A KR950030248 A KR 950030248A KR 1019940007741 A KR1019940007741 A KR 1019940007741A KR 19940007741 A KR19940007741 A KR 19940007741A KR 950030248 A KR950030248 A KR 950030248A
Authority
KR
South Korea
Prior art keywords
semiconductor device
layer
imd
intermetal dielectric
dielectric layer
Prior art date
Application number
KR1019940007741A
Other languages
English (en)
Other versions
KR0124635B1 (ko
Inventor
박내학
민융기
Original Assignee
문정환
금성일렉트론 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 문정환, 금성일렉트론 주식회사 filed Critical 문정환
Priority to KR1019940007741A priority Critical patent/KR0124635B1/ko
Publication of KR950030248A publication Critical patent/KR950030248A/ko
Application granted granted Critical
Publication of KR0124635B1 publication Critical patent/KR0124635B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

본 발명은 반도체 소자의 제조방법에 관한 것으로, 특히 다층금속배선구조를 갖는 반도체 셀(Cell)의 IMD(inter Metal Dielectric)공정에 적당하도록 한 화학 기계적 경면연마를 이용한 반도체 셀의 평탄화 공정에 관한 것이다.
이와같은 본 발명의 평탄화 방법은 반도체 소자의 인터메탈 유전체층상에 캡층을 형성하는 공정과, 상기의 인터메탈 유전체층과 캡층을 동시에 경면연마(Polishing)하는 공정을 포함하여 이루어진다.
상기와 같은 본 발명의 반도체 소자 평탄화 방법은 상대적으로 IMD층(3)에 비하여 경면 연마비가 낮은 유전체를 IMD층(3)에 증착하여 캡층(4)을 형성한 후, CMP 공정을 하므로 단차가 높은 영역의 IMD층(3)을 먼저 경면 가공하게 되어 다층 금속배선 구조를 갖는 반도체 소자의 평판도를 높일 수 있다.
그러므로 금속배선의 패터닝시 공정의 마진(Margine)을 크게 하여 소자의 집적도를 높일 수 있고, 평판도의 증가로 상층부 금속배선의 저항을 감소시켜 반도체 소자의 특성을 증가시키는 효과가 있다.

Description

반도체 소자의 평탄화방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명의 반도체 소자의 평탄화 공정을 나타낸 단면도.

Claims (3)

  1. 반도체 소자의 인터메탈 유전체층상에 캡층을 형성하는 공정과, 상기의 인터메탈 유전체층과 캡층을 동시에 경면 연마(Polishing)하는 공정을 포함하여 이루어지는 것을 특징으로 하는 반도체 소자의 평탄화방법.
  2. 제1항에 있어서, 캡층은 인터메탈 유전체층보다 경면 연마비(Polishing Rate)가 낮은 유전체(Dielectric)로 이루어지는 것을 특징으로 하는 반도체 소자의 평탄화방법.
  3. 제1항에 있어서, 경면 연마(Polishing)는 CMP(Chemical Mechanical Polishing)로 하는 것을 특징으로 하는 반도체 소자의 평탄화방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임
KR1019940007741A 1994-04-13 1994-04-13 반도체 소자의 평탄화방법 KR0124635B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019940007741A KR0124635B1 (ko) 1994-04-13 1994-04-13 반도체 소자의 평탄화방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940007741A KR0124635B1 (ko) 1994-04-13 1994-04-13 반도체 소자의 평탄화방법

Publications (2)

Publication Number Publication Date
KR950030248A true KR950030248A (ko) 1995-11-24
KR0124635B1 KR0124635B1 (ko) 1997-12-10

Family

ID=19380958

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940007741A KR0124635B1 (ko) 1994-04-13 1994-04-13 반도체 소자의 평탄화방법

Country Status (1)

Country Link
KR (1) KR0124635B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020080158A (ko) * 2001-04-12 2002-10-23 주식회사 하이닉스반도체 반도체 소자의 평탄화 방법

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100955931B1 (ko) * 2007-03-15 2010-05-03 주식회사 하이닉스반도체 반도체 소자의 제조방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020080158A (ko) * 2001-04-12 2002-10-23 주식회사 하이닉스반도체 반도체 소자의 평탄화 방법

Also Published As

Publication number Publication date
KR0124635B1 (ko) 1997-12-10

Similar Documents

Publication Publication Date Title
KR920020620A (ko) 반도체 집적회로장치의 배선접속구조 및 그 제조방법
KR920005304A (ko) 반도체집적회로장치의 배선접속구조 및 그 제조방법
KR960002804A (ko) 반도체장치 및 그 제조방법
KR890007386A (ko) 반도체 장치 및 그 제조방법
KR980005289A (ko) 반도체 디바이스 및 그 제조 방법
KR970072325A (ko) 반도체 장치 및 그 제조 방법
KR950030248A (ko) 반도체 소자의 평탄화방법
KR950024272A (ko) 반도체 장치 및 그 제조방법
KR870008388A (ko) 반도체장치 및 그 제조방법
KR860009483A (ko) 반도체장치 및 그 제조 방법
KR950030255A (ko) 반도체 메모리장치의 평탄화방법
JPS5789239A (en) Semiconductor integrated circuit
KR980005436A (ko) 돌출형 텅스텐-플러그를 구비한 배선막 구조 및 그 제조방법
JPS6481250A (en) Semiconductor memory device having multilayer metal wiring structure
KR970052864A (ko) 반도체소자의 층간절연막 형성방법
KR970008490A (ko) 다층배선을 갖는 반도체 장치 및 그 제조방법
KR960026632A (ko) 반도체 소자의 다층금속배선 형성방법
KR940016625A (ko) 알루미늄 합금배선 평탄화 방법
KR950027949A (ko) 반도체장치의 배선방법
KR970018413A (ko) 반도체장치의 다층배선 형성방법
KR960005847A (ko) 금속배선간 절연막 형성방법
KR960026155A (ko) 반도체장치의 접촉창 형성방법
KR950025869A (ko) 콘택홀 형성방법
KR970003485A (ko) 반도체 소자의 금속배선 형성방법
KR940001280A (ko) 반도체 장치의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090828

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee