KR950024272A - 반도체 장치 및 그 제조방법 - Google Patents

반도체 장치 및 그 제조방법 Download PDF

Info

Publication number
KR950024272A
KR950024272A KR1019940000973A KR19940000973A KR950024272A KR 950024272 A KR950024272 A KR 950024272A KR 1019940000973 A KR1019940000973 A KR 1019940000973A KR 19940000973 A KR19940000973 A KR 19940000973A KR 950024272 A KR950024272 A KR 950024272A
Authority
KR
South Korea
Prior art keywords
electrode
doped
contact trench
substrate
source
Prior art date
Application number
KR1019940000973A
Other languages
English (en)
Other versions
KR0137975B1 (ko
Inventor
김재갑
Original Assignee
김주용
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업 주식회사 filed Critical 김주용
Priority to KR1019940000973A priority Critical patent/KR0137975B1/ko
Priority to US08/374,847 priority patent/US5643832A/en
Priority to GB9500996A priority patent/GB2285884A/en
Priority to DE19501558A priority patent/DE19501558B4/de
Publication of KR950024272A publication Critical patent/KR950024272A/ko
Application granted granted Critical
Publication of KR0137975B1 publication Critical patent/KR0137975B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
    • H01L29/1087—Substrate region of field-effect devices of field-effect transistors with insulated gate characterised by the contact structure of the substrate region, e.g. for controlling or preventing bipolar effect

Abstract

본 발명은 고집적 반도체 장치 및 그 제조방법에 관한 것으로, 특히 MOSFET소자의 소오스전극과 기판전극을 접속시키는 부분의 면적을 감소시키기 위하여 소오스전극이 형성되는 동일한 액티브영역에 콘택 트렌치에 형성되는 상호 연결선에 의해 소오스전극과 기판전극을 접속하는 반도체 장치를 제조하는 기술이다.

Description

반도체 장치 및 그 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3A도 부터 제3C도까지는 제1A도 또는 제1B도에 도시한 반도체 장치를 본 발명에 의해 반도체 기판에 형성하는 제조과정을 나타내는 단면도.

Claims (18)

  1. 반도체 기판에 게이트 전극과 소오스/드레인 전극이 형성되는 MOSFET소자에서, 상기 소오스전극이 형성되는 액티브영역에 콘택 트렌치가 형성되고, 상기 콘택 트렌치상부에는 소오스전극이 형성되고, 상기 콘택 트렌치 하부에는 기판전극이 형성되는 것을 특징으로 하는 반도체장치.
  2. 제1항에 있어서, 상기 반도체 기판이 P형 불순물로 도핑되고, 소오스/드레인 전극이 N형 불순물로 도핑되고, 기판전극이 P형 불순물로 도핑되는 것을 특징으로 하는 반도체장치.
  3. 제1항에 있어서, 상기 반도체 기판이 N형 불순물로 도핑되고, 소오스/드레인 전극이 P형 불순물로 도핑되고, 기판전극이 N형 불순물로 도핑되는 것읕 특징으로 하는 반도체장치.
  4. 제1항에 있어서, 상기 콘택 트렌치의 깊이가 0.1㎛에서 0.5㎛인 것을 특징으로 하는 반도체장치.
  5. 반도체 기판에 게이트 전극과 소오스/드레인 전극이 형성되는 MOSFET소자에 있어서, 상기 소오스전극이 형성되는 액티브영역에 콘택 트렌치가 형성되고, 상기 콘택 트렌치하부에는 기판전극이 형성되고, 상기 콘택 트렌치내에 상호 연결선이 형성되어 상기 상호 연결선에 의해, 상기 콘택 트렌치상부 측벽의 소오스전극과 상기 콘택 트렌치하부의 기판전극이 접속되는것을 특징으로 하는 반도체장치.
  6. 제5항에 있어서, 상기 반도체 기판이 P형 불순물로 도핑되고, 소오스/드레인 전극이 N형 불순물로 도핑되고, 기판전극이 P형 불순물로 도핑되는 것을 특징으로 하는 반도체장치.
  7. 제5항에 있어서, 상기 반도체 기판이 N형 불순물로 도핑되고, 소오스/드레인 전극이 P형 불순물로 도핑되고, 기판전극이 N형 불순물로 도핑되는 것을 특징으로 하는 반도체장치.
  8. 제5항에 있어서, 상기 콘택 트렌치의 깊이가 0.1㎛에서 0.5㎛인 것을 특징으로 하는 반도체장치.
  9. 제5항에 있어서, 상기 MOSFET가 PMOS이고, 소오스전극이 기판과 접속되고 동시에 VDD에 접속되는 것을 특징으로 하는 반도체장치.
  10. 제5항에 있어서, 상기 MOSFET가 NMOS이고, 소오스전극이 기판과 접속되고 동시에 VSS에 접속되는 것을 특징으로 하는 반도체장치.
  11. 반도체 기판에 게이트 전극과 소오스/드레인 전극이 형성되는 MOSFET소자에서, 상기 소오스전극이 형성되는 액티브영역에 콘택 트렌치가 형성되고, 상기 콘택 트렌치상부에는 소오스전극이 형성되고, 상기 콘택 트렌치하부에는 기판전극이 형성되는 반도체 장치 제조방법에 있어서, 반도체 기판(1)의 일정부분에 소자분리 절연막(2)을 형성하고, 게이트 전극(4)과 소오스/드레인전극(15A,15B)을 형성하는 공정단계와, 층간절연막(6)을 형성하고, 상기 소오스전극(15A)상부의 층간절연막(6)을 선택적으로 식각하는 단계와, 상기 소오스전극(15A)일정부분과 하부의 기판(1) 일정 깊이까지 식각하여 콘택 트렌치(17)를 형성하고, 상기 콘택 트렌치(17)하부에 기판전극(15C)을 형성하는 공정단계를 포함하는 반도체 장치 제조방법.
  12. 제11항에 있어서, 상기 반도체 기판은 P형 불순물로 도핑하고, 소오스/드레인 전극은 N형 불순물로 도핑하고, 기판전극은 P형 불순물로 도핑하는 것을 특징으로 하는 반도체장치 제조방법.
  13. 제11항에 있어서, 상기 반도체 기판은 N형 불순물로 도핑하고, 소오스/드레인 전극은 P형 불순물로 도핑하고, 기판전극은 N형 불순물로 도핑하는 것을 특징으로 하는 반도체장치 제조방법.
  14. 제11항에 있어서, 상기 콘택 트렌치의 깊이가 0.1㎛에서 0.5㎛인 것을 특징으로 하는 반도체장치 제조방법.
  15. 반도체 기판에 게이트 전극과 소오스/드레인 전극이 형성되는 MOSFET소자에서, 상기 소오스전극이 형성되는 액티브영역에 콘택 트렌치가 형성되고, 상기 콘택 트렌치상부에는 소오스전극이 형성되고, 상기 콘택 트렌치하부에는 기판전극이 형성되고, 상기 콘택 트렌치내에 상호 연결선이 형성되어 상기 상호 연결선에 의해 상기 콘택 트렌치상부측벽의 소오스전극과 상기 콘택 트렌치하부의 기판전극이 접속되는 반도체 장치 제조방법에 있어서, 반도체 기판(1)의 일정부분에 소자분리 절연막(2)을 형성하고, 게이트전극(4)과 소오스/드레 인 전극(15A,15B)을 형성하는 공정단계와, 층간절연막(6)을 형성하고, 상기 소오스전극(15A)상부의 층간절연막(6)을 선택적으로 식각하는 단계와, 상기 소오스전극(15A)일정부분과 하부의 기판(2) 일정 깊이까지 식각하여 콘택 트렌치(17)을 형성하고, 상기 콘택 트렌치(17) 하부에 기판전극(15C)을 형성하는 공정단계와, 상호 연결선(35A,35B)을 형성하여 상기 콘택 트렌치(17)내의 상호 연결선(35A)에 의해 상기 콘택 트렌치상부측벽의 소오스전극(15A)과 상기 콘택 트렌치하부의 기판전극(15C)이 접속되는 공정단계를 포함하는 반도체 장치 제조방법.
  16. 제15항에 있어서, 상기 반도체 기판은 P형 불순물로 도핑하고, 소오스/드레인 전극은 N형 불순물로 도핑하고, 기판전극은 P형 불순물로 도핑하는 것을 특징으로 하는 반도체장치 제조방법.
  17. 제15항에 있어서, 상기 반도체 기판은 N형 불순물로 도핑하고, 소오스/드레인 전극은 P형 불순물로 도핑하고, 기판전극은 N형 불순물로 도핑하는 것을 특징으로 하는 반도체장치 제조방법.
  18. 제15항에 있어서, 상기 콘택 트렌치의 깊이가 0.1㎛에서 0.5㎛인 것을 특징으로 하는 반도체장치 제조방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019940000973A 1994-01-19 1994-01-19 반도체 장치 및 그 제조방법 KR0137975B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1019940000973A KR0137975B1 (ko) 1994-01-19 1994-01-19 반도체 장치 및 그 제조방법
US08/374,847 US5643832A (en) 1994-01-19 1995-01-19 Semiconductor device and method for fabrication thereof
GB9500996A GB2285884A (en) 1994-01-19 1995-01-19 Semiconductor device incorporating a trench structure
DE19501558A DE19501558B4 (de) 1994-01-19 1995-01-19 Halbleitervorrichtung und Verfahren zu deren Herstellung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940000973A KR0137975B1 (ko) 1994-01-19 1994-01-19 반도체 장치 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR950024272A true KR950024272A (ko) 1995-08-21
KR0137975B1 KR0137975B1 (ko) 1998-06-15

Family

ID=19375952

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940000973A KR0137975B1 (ko) 1994-01-19 1994-01-19 반도체 장치 및 그 제조방법

Country Status (4)

Country Link
US (1) US5643832A (ko)
KR (1) KR0137975B1 (ko)
DE (1) DE19501558B4 (ko)
GB (1) GB2285884A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100424172B1 (ko) * 2001-06-29 2004-03-24 주식회사 하이닉스반도체 정전기 보호장치가 구비된 반도체 장치의 제조방법

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0183729B1 (ko) * 1995-08-18 1999-04-15 김광호 극 박막의 금속층 형성방법 및 이를 이용한 배선 형성방법
JPH10223775A (ja) * 1997-01-31 1998-08-21 Oki Electric Ind Co Ltd 半導体装置およびその製造方法
JP2000349096A (ja) 1999-06-01 2000-12-15 Matsushita Electric Ind Co Ltd 化合物電界効果トランジスタおよびその製造方法
DE10008572B4 (de) * 2000-02-24 2007-08-09 Infineon Technologies Ag Verbindungseinrichtung für Leistungshalbleitermodule
KR100908545B1 (ko) * 2007-08-20 2009-07-20 주식회사 하이닉스반도체 반도체 소자의 제조방법
US9818857B2 (en) 2009-08-04 2017-11-14 Gan Systems Inc. Fault tolerant design for large area nitride semiconductor devices
US9064947B2 (en) 2009-08-04 2015-06-23 Gan Systems Inc. Island matrixed gallium nitride microwave and power switching transistors
US9029866B2 (en) 2009-08-04 2015-05-12 Gan Systems Inc. Gallium nitride power devices using island topography
EP2559064A4 (en) 2010-04-13 2018-07-18 GaN Systems Inc. High density gallium nitride devices using island topology

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4689871A (en) * 1985-09-24 1987-09-01 Texas Instruments Incorporated Method of forming vertically integrated current source
JPS6355960A (ja) * 1986-08-27 1988-03-10 Hitachi Ltd 半導体装置
US5077228A (en) * 1989-12-01 1991-12-31 Texas Instruments Incorporated Process for simultaneous formation of trench contact and vertical transistor gate and structure
JPH03227065A (ja) * 1990-01-31 1991-10-08 Matsushita Electron Corp 半導体装置の製造方法
US5455190A (en) * 1994-12-07 1995-10-03 United Microelectronics Corporation Method of making a vertical channel device using buried source techniques

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100424172B1 (ko) * 2001-06-29 2004-03-24 주식회사 하이닉스반도체 정전기 보호장치가 구비된 반도체 장치의 제조방법

Also Published As

Publication number Publication date
GB2285884A (en) 1995-07-26
GB9500996D0 (en) 1995-03-08
DE19501558B4 (de) 2005-06-09
KR0137975B1 (ko) 1998-06-15
DE19501558A1 (de) 1995-08-17
US5643832A (en) 1997-07-01

Similar Documents

Publication Publication Date Title
KR0137974B1 (ko) 반도체 장치 및 그 제조방법
KR890003038A (ko) 페데스탈 구조를 가지는 반도체 제조 공정
WO2005109491B1 (en) Methods of forming electrical connections for semiconductor constructions
KR960030331A (ko) 다층배선의 형성방법
KR970008573A (ko) 반도체 장치의 접속구조 및 그 제조방법
KR950024272A (ko) 반도체 장치 및 그 제조방법
KR940016687A (ko) 반도체 접속장치 및 그 제조방법
KR950015787A (ko) 반도체 기억장치 및 그 제조방법
KR100318458B1 (ko) 에스오아이소자의소자분리방법
KR970030838A (ko) 반도체 기억 장치 및 그 제조 방법
KR940004807A (ko) 반도체 집적 회로 장치 및 그 제조 방법
KR950034667A (ko) 반도체 소자 및 그 제조방법
KR100305402B1 (ko) 반도체소자의 제조방법
KR950010066A (ko) 박막배선을 갖는 반도체장치와 그의 제조방법
KR860009483A (ko) 반도체장치 및 그 제조 방법
KR910017654A (ko) Mos 트랜지스터를 갖는 반도체 장치 및 그 제조방법
KR960032687A (ko) 반도체 장치 및 그 제조 방법
JPH0247849A (ja) 半導体装置
KR100396636B1 (ko) 반도체 집적회로 내에 전계 효과 트랜지스터를 제조하기위한 방법 및 전계 효과 트랜지스터를 포함하는 반도체집적회로
KR100511090B1 (ko) 모스페트트랜지스터의 금속배선 형성방법
KR970704242A (ko) 반도체 기억 장치 및 제조 방법
KR970054507A (ko) 박막 트랜지스터 및 그 제조 방법
KR100280547B1 (ko) 디램의 입력패드
KR0147776B1 (ko) 씨모드 인버터의 결선방법
JPH04217328A (ja) 半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120127

Year of fee payment: 15

LAPS Lapse due to unpaid annual fee