KR100605174B1 - 반도체 소자의 본딩 패드 형성방법 - Google Patents
반도체 소자의 본딩 패드 형성방법 Download PDFInfo
- Publication number
- KR100605174B1 KR100605174B1 KR1020030050403A KR20030050403A KR100605174B1 KR 100605174 B1 KR100605174 B1 KR 100605174B1 KR 1020030050403 A KR1020030050403 A KR 1020030050403A KR 20030050403 A KR20030050403 A KR 20030050403A KR 100605174 B1 KR100605174 B1 KR 100605174B1
- Authority
- KR
- South Korea
- Prior art keywords
- forming
- gas
- pad
- bonding pad
- semiconductor device
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 58
- 239000004065 semiconductor Substances 0.000 title claims abstract description 16
- 229920001721 polyimide Polymers 0.000 claims abstract description 32
- 230000001681 protective effect Effects 0.000 claims abstract description 18
- 229910052751 metal Inorganic materials 0.000 claims abstract description 15
- 239000002184 metal Substances 0.000 claims abstract description 15
- 238000005530 etching Methods 0.000 claims abstract description 14
- 239000004642 Polyimide Substances 0.000 claims abstract description 13
- 239000000758 substrate Substances 0.000 claims abstract description 13
- 239000006227 byproduct Substances 0.000 claims abstract description 9
- 238000010438 heat treatment Methods 0.000 claims abstract description 8
- 238000000059 patterning Methods 0.000 claims abstract description 6
- 238000000151 deposition Methods 0.000 claims abstract description 5
- 125000001153 fluoro group Chemical group F* 0.000 claims description 6
- 238000002161 passivation Methods 0.000 claims description 5
- 150000004767 nitrides Chemical class 0.000 claims description 4
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical group [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 3
- 239000000654 additive Substances 0.000 claims description 3
- 230000000996 additive effect Effects 0.000 claims description 3
- 239000004952 Polyamide Substances 0.000 claims 1
- 230000015572 biosynthetic process Effects 0.000 claims 1
- 229920002647 polyamide Polymers 0.000 claims 1
- 230000000694 effects Effects 0.000 abstract description 5
- 239000000047 product Substances 0.000 abstract description 5
- 229910052731 fluorine Inorganic materials 0.000 abstract description 4
- 239000011737 fluorine Substances 0.000 abstract description 4
- 238000004519 manufacturing process Methods 0.000 abstract description 3
- 238000011109 contamination Methods 0.000 abstract description 2
- 230000007547 defect Effects 0.000 abstract description 2
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 abstract 1
- 239000007789 gas Substances 0.000 description 10
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 238000005520 cutting process Methods 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- -1 CH 2 F 2 Chemical compound 0.000 description 1
- LBDSXVIYZYSRII-IGMARMGPSA-N alpha-particle Chemical compound [4He+2] LBDSXVIYZYSRII-IGMARMGPSA-N 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 150000002431 hydrogen Chemical class 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 230000002035 prolonged effect Effects 0.000 description 1
- 239000000523 sample Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/03—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
- H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
- H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
- H01L2224/02165—Reinforcing structures
- H01L2224/02166—Collar structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Wire Bonding (AREA)
Abstract
본 발명은 본딩 패드(Bonding Pad) 형성방법에 관한 것으로, 특히 반도체 제조공정에서 집적회로 칩상에 본딩 패드 형성공정 중 폴리이미드(Polyimide)를 마스크로 하여 패드부분을 식각할 때 사용된 가스에 의하여 노출된 패드 표면의 오염을 방지하기 위한 방법에 관한 것이다.
본 발명의 상기 목적은 소정의 구조물이 형성된 기판에 금속층을 증착하고 패터닝하여 금속패드를 형성하는 단계, 상기 기판에 보호막을 형성하는 단계, 상기 보호막의 상부에 폴리이미드막을 형성하고 패터닝하는 단계, 상기 패터닝된 폴리이미드막에 열처리 공정을 진행하는 단계, 상기 보호막을 식각하는 단계 및 상기 패드 표면 및 폴리이미드막 위에 존재하는 부산물을 제거하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 본딩 패드 형성방법에 의해 달성된다.
따라서, 본 발명의 반도체 소자의 본딩 패드 형성방법은 본딩 패드 형성을 위하여 식각시 발생되는 부산물을 본 발명에 따른 부가공정을 이용하여 제거함으로써, 패드 상부의 산화막 두께를 최소화 시켜줄 수 있고, 안정적인 공정을 확보할 수 있어서 신뢰성을 높이는 효과를 나타낸다. 또한 불량을 줄일 수 있으므로 수율을 향상시키는 효과가 있고, 특히 공정 시간의 단축을 가져올 수 있어서 제품의 경쟁력이 향상된다.
본딩 패드, 폴리이미드, fluorine
Description
도 1은 웨이퍼에서 절단된 집적회로 칩을 도시한 평면도.
도 2a 내지 도 2c는 종래 기술에 의해 도 1의 A-A'를 따라 절단하여 본딩 패드를 형성하는 단계를 도시한 단면도.
도 3a 내지 도 3c는 본 발명에 의해 본딩 패드를 형성하는 단계를 도시한 단면도.
본 발명은 본딩 패드(Bonding Pad) 형성방법에 관한 것으로, 특히 반도체 제조공정에서 집적회로 칩상에 본딩 패드 형성공정 중 폴리이미드(Polyimide)를 마스크로 하여 패드부분을 식각할 때 사용된 가스에 의하여 노출된 패드 표면의 오염을 방지하기 위한 방법에 관한 것이다.
일반적으로 반도체 소자의 칩 제조공정에서는 설계된 단위셀을 배열하고 연 결하기 위해 실리콘 기판의 예정된 부분에 불순물의 선택적 도입공정, 절연층과 도전층을 적층하는 적층공정 및 패턴마스크 공정 등이 차례로 실행되어 각각의 칩에 집적회로가 형성된다.
이와 같이 하여 형성된 집적회로 칩은 조립공정으로 보내져서 칩절단, 칩부착, 와이어 본딩, 몰드, 포밍, 트립공정 등의 순서로 진행하여 각각의 IC를 형성한다.
본 발명에서는 조립공정 중 와이어를 칩상부의 패드에 본딩하는데 사용되는 와이어 본딩 패드를 형성하는 방법을 설명하고자 한다.
대한민국 특허공개공보 제1994-7290호에 와이어 본딩 패드 형성 방법에 대하여 기재되어 있으나, 상기 기술은 본딩 패드 형성시 발생하는 폴리이미드 잔여물만 제거하기 위한 공정이다.
상기에 기재된 와이어 본딩 패드 형성방법을 배경으로 종래의 본딩 패드 형성방법을 도 1 및 도 2a 내지 도 2c를 참조하여 설명하면 다음과 같다.
도 1은 웨이퍼에서 절단된 집적회로 칩(1)을 도시한 평면도로서, 집적회로 칩(1)의 중앙부에는 단위셀이 배열되어 회로를 구성한 집적회로부(2)가 형성되고, 집적회로부(2)의 주변부를 따라 일정 부분에 다수의 와이어 본딩 패드(3)가 형성됨을 개략적으로 도시한 것이다.
도 2a 내지 도 2c는 종래 기술에 의해 도 1의 A-A'를 따라 절단하여 와이어 본딩 패드(3)를 형성하는 단계를 도시한 단면도이다.
도 2a는 실리콘 기판(4)의 절연층(8) 상부에 금속층(5)(예를들면 알루미늄 층)을 증착한 다음, 마스크패턴공정으로 금속배선(5A)을 길게 형성한 후, 전반적으로 보호막(6)을 증착 형성한 상태를 도시한 것으로, 상기 보호막(6)은 제품의 품질을 향상시키고 습기에 의한 제품의 신뢰도 저하 및 α-입자(α-Particle)에 의한 소프트 에러를 방지하기 위하여 산화막 또는 질화막으로 증착한 것이다.
도 2b는 상기 보호막(6) 상부에 와이어 본딩 패드 마스크를 사용하여 감광막 마스크 패턴을 형성하고(도시안됨), 노출되는 보호막(6)을 식각하여 금속배선(5A)의 예정된 영역이 노출된 와이어 본딩 패드부(3A)를 형성한 다음, 상기 감광막 마스크 패턴을 제거한 상태의 단면도이다.
도 2c는 와이어 본딩 패드부(3A)를 포함한 전체구조 상부에 감광성 폴리이미드층(7)을 코팅한 후, 와이어 본딩 패드부(3A)를 노출시키기 위해 마스크를 이용하여 광을 노광시킨 다음, 상기 감광성 폴리이미드층(7)을 현상액으로 현상하여 와이어 본딩 패드부(3A)를 노출시킨 감광성 폴리이미드 패턴(7A)를 형성하고,이것을 고온에서 경화(Curing)시킨 상태를 도시한 것으로, 감광성 폴리이미드층(7)을 경화시키면 α-입자에 의한 소프트 에러 방지 보호막으로 작용하게 된다.
일반적으로 폴리이미드 필름을 사용하는 경우에는 패드 식각 공정이 끝난 후 300℃ 정도의 고온의 퍼니스 내에서 30분 동안의 경화공정을 거치게 하여 불소기를 제거시킨다.
하지만, 상기 경화공정은 고온의 열 공정이기 때문에 약간의 산소 분위기가 있을 경우에는 패드 상부에 산화막이 수백Å 정도로 두껍게 형성되기도 한다. 따라서 산소의 접근을 차단시키는 장치가 필요하다. 또한, 장시간의 공정 진행에 의해 서만 불소기가 제거된다는 것도 큰 단점이다.
하지만 가장 큰 문제는 비정상적으로 알루미늄표면 상에 두껍게 형성된 산화막이다. 상기 산화막은 테스트시 프로브 핀(probe pin)의 압력에 큰 힘을 요구하게 되고, 핀의 수명 단축에도 영향을 주게 된다.
또한, 아날로그 소자와 같이 미세한 저항이라도 소자에 영향을 주는 제품에 문제가 발생하고, 패키지시에도 두꺼운 산화막에 의한 접촉불량의 문제를 발생시킨다.
따라서, 본 발명은 상기와 같은 종래 기술의 문제점을 해결하기 위한 것으로, 폴리이미드 필름을 마스크로 하여 패드를 식각할 때 사용되는 불소계 가스에 의하여, 노출된 알루미늄 패드 표면의 부식과 같이 소자의 신뢰성에 문제를 유발시키는 요소를 본 발명에 따른 열처리 공정을 통하여 방지하고, 이를 통해서 반도체 소자의 수율 향상 및 신뢰성 향상을 높이는데 본 발명의 목적이 있다.
본 발명의 상기 목적은 소정의 구조물이 형성된 기판에 금속층을 증착하고 패터닝하여 금속패드를 형성하는 단계, 상기 기판에 보호막을 형성하는 단계, 상기 보호막의 상부에 폴리이미드막을 형성하고 패터닝하는 단계, 상기 패터닝된 폴리이미드막에 열처리 공정을 진행하는 단계, 상기 보호막을 식각하는 단계 및 상기 패 드 표면 및 폴리이미드막 위에 존재하는 부산물을 제거하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 본딩 패드 형성방법에 의해 달성된다.
본 발명의 상기 목적과 기술적 구성 및 그에 따른 작용효과에 관한 자세한 사항은 본 발명의 바람직한 실시예를 도시하고 있는 도면을 참조한 이하 상세한 설명에 의해 보다 명확하게 이해될 것이다.
도 3a 내지 도 3c는 본 발명에 의해 본딩 패드를 형성하는 단계를 도시한 단면도이다.
도 3a는 반도체 기판에 금속패드를 형성하고 보호막 및 폴리이미드막을 형성한 단면도이다.
반도체 기판(11)에 금속막을 형성한 뒤, 상기 금속막에 사진 및 식각공정을 실시하여 후속의 공정에서 리드 프레임이 연결될 본딩 패드로서 기능하는 금속 패드(12)를 형성한다. 그리고 나서, 상기 금속 패드를 포함하여 상기 반도체 기판의 전체가 덮이도록 보호막(13)을 형성하고, 상기 보호막의 상부에 폴리이미드막(14)을 형성한다.
상기 보호막은 산화층과 질화층으로 구성되어 있으며 상기 질화층은 습기로 부터 소자를 보호하고, 상기 산화층은 기계적 스트레스를 줄여준다.
도 3b는 폴리이미드막의 소정부분을 제거한 단면도이다.
상기 폴리이미드막 상부에 마스크를 덮은 후, 상기 금속 패드의 상부에 코팅된 폴리이미드막이 현상될 수 있도록 사진공정을 실시하여 부분 노광한다. 상기 폴리이미드막 중에서, 노광된 부분(15)은 별도의 현상액을 사용함이 없이도 기체화되 어 현상되고, 상기 마스크에 의해 가려졌던 부분은 그대로 남게 된다.
이어, 상기 패터닝된 폴리이미드막에 열처리 공정을 진행한다.
상기 열처리는 폴리이미드막을 경화시키는 공정이며, 300 내지 370℃의 온도범위에서 소정시간 열처리하며, 바람직하게는 30분의 시간동안 N2 Gas 분위기하에서 진행한다.
도 3c는 폴리이미드막을 마스크로 하여 보호막을 식각한 단면도이다.
먼저 상기 폴리이미드막을 마스크로 하여 상기 보호막을 식각한다. 상기 식각은 불소를 포함하는 가스를 단독으로 또는 첨가가스를 혼합하여 건식식각으로 식각한다.
상기 가스는 CH2F2, C4F8, CF4, C2F
6, C5F8, CHF3 등의 불소를 포함하는 가스와 Ar, He, N2 등의 첨가 가스가 바람직하다.
이어서 패드 표면 및 폴리이미드막 위에 존재하게 될 부산물을 제거하기 위하여 반응로에서 다음 세가지 공정을 진행한다.
첫번째로 H2O 가스를 1000 내지 2000sccm로 유입시키고, 2 내지 5 Torr의 압력을 걸어주며, 250 내지 300℃의 온도범위에서 소정의 시간동안 진행하며, 바람직하게는 30초간 유지한다.
상기와 같은 공정으로 불소기는 수소와 반응하여 HF의 형태로 제거되고, 부산물들 중 유기계 부산물의 탄소기는 COx가 되어 제거된다.
두번째로 O2 가스를 500 내지 3000sccm 정도로 주입시키고, 1 내지 3 Torr 정도의 압력을 걸어주며, 1000 내지 2000W의 플라즈마를 걸어주고, 250℃ 내지 300℃의 온도범위에서 10 내지 60초간 진행한다.
마지막으로 Ar 가스를 300 내지 1000sccm 정도로 주입시키고, 0.3 내지 1 Torr 정도의 압력을 걸어주며, 300 내지 1000W의 플라즈마를 걸어주고 진행한다.
상기의 공정으로 본드 패드의 개구부와 폴리이미드 상부에 생성된 부산물이 제거된다.
상세히 설명된 본 발명에 의하여 본 발명의 특징부를 포함하는 변화들 및 변형들이 당해 기술 분야에서 숙련된 보통의 사람들에게 명백히 쉬워질 것임이 자명하다. 본 발명의 그러한 변형들의 범위는 본 발명의 특징부를 포함하는 당해 기술 분야에 숙련된 통상의 지식을 가진 자들의 범위 내에 있으며, 그러한 변형들은 본 발명의 청구항의 범위 내에 있는 것으로 간주된다.
따라서, 본 발명의 반도체 소자의 본딩 패드 형성방법은 본딩 패드 형성을 위하여 식각시 발생되는 부산물을 본 발명에 따른 부가공정을 이용하여 제거함으로써, 패드 상부의 산화막 두께를 최소화 시켜줄 수 있고, 안정적인 공정을 확보할 수 있어서 신뢰성을 높이는 효과를 나타낸다. 또한 불량을 줄일 수 있으므로 수율을 향상시키는 효과가 있고, 특히 공정 시간의 단축을 가져올 수 있어서 제품의 경 쟁력이 향상된다.
Claims (10)
- 소정의 구조물이 형성된 기판에 금속층을 증착하고 패터닝하여 금속패드를 형성하는 단계;상기 기판에 보호막을 형성하는 단계;상기 보호막의 상부에 폴리이미드막을 형성하고 패터닝하는 단계;상기 패터닝된 폴리이미드막에 열처리 공정을 진행하는 단계;상기 폴리이미드막을 마스크로 하여 상기 보호막을 식각하는 단계; 및H2O 가스를 이용하는 제 1단계, O2 가스를 이용하는 제 2단계 및 Ar 가스를 이용하는 제 3단계에 의하여 상기 패드 표면 및 폴리이미드막 위에 존재하는 부산물을 제거하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 본딩 패드 형성방법.
- 제 1항에 있어서,상기 보호막은 산화층과 질화층으로 구성되어 있는 것을 특징으로 하는 반도체 소자의 본딩 패드 형성방법.
- 제 1항에 있어서,상기 열처리 공정은 300 내지 370℃의 온도범위에서 소정 시간동안 N2 가스 분위기하에서 진행하여 상기 폴리아미드막을 경화시키는 것을 특징으로 하는 반도체 소자의 본딩 패드 형성방법.
- 삭제
- 제 1항에 있어서,상기 보호막의 식각에 사용되는 식각가스는 CH2F2, C4F8, CF4, C2F6, C5F8 및 CHF3 중 어느 하나의 불소기를 포함하는 가스가 단독으로 쓰이거나 상기 가스에 Ar, He 및 N2 중 어느 하나의 첨가가스가 혼합하여 쓰이는 것을 특징으로 하는 반도체 소자의 본딩 패드 형성방법.
- 삭제
- 제 1항에 있어서,상기 제 1단계는 H2O 가스를 1000 내지 2000sccm로 유입시키고, 2 내지 5 Torr의 압력을 걸어주며, 250 내지 300℃의 온도범위에서 소정의 시간동안 유지하는 것을 특징으로 하는 반도체 소자의 본딩 패드 형성방법.
- 제 1항에 있어서,상기 제 2단계는 O2 가스를 500 내지 3000sccm 정도로 주입시키고, 1 내지 3 Torr 정도의 압력을 걸어주며, 1000 내지 2000W의 플라즈마를 걸어주고, 250℃ 내지 300℃의 온도범위에서 10 내지 60초간 진행하는 것을 특징으로 하는 반도체 소자의 본딩 패드 형성방법.
- 제 1항에 있어서,상기 제 3단계는 Ar 가스를 300 내지 1000sccm 정도로 주입시키고, 0.3 내지 1 Torr 정도의 압력을 걸어주며, 300 내지 1000W의 플라즈마를 걸어주고 진행하는 것을 특징으로 하는 반도체 소자의 본딩 패드 형성방법.
- 제 7항에 있어서,상기 H2O 가스는 기판에 존재하는 불소 기 및 탄소 기와 반응하여 상기 불소기를 HF 형태로 제거시키고, 상기 탄소 기와 반응하여 COx형태로 제거시키는 것을 특징으로 하는 반도체 소자의 본딩 패드 형성방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030050403A KR100605174B1 (ko) | 2003-07-23 | 2003-07-23 | 반도체 소자의 본딩 패드 형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030050403A KR100605174B1 (ko) | 2003-07-23 | 2003-07-23 | 반도체 소자의 본딩 패드 형성방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20050011353A KR20050011353A (ko) | 2005-01-29 |
| KR100605174B1 true KR100605174B1 (ko) | 2006-07-28 |
Family
ID=37223424
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020030050403A KR100605174B1 (ko) | 2003-07-23 | 2003-07-23 | 반도체 소자의 본딩 패드 형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100605174B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2013154867A1 (en) * | 2012-04-13 | 2013-10-17 | Lam Research Corporation | Layer-layer etch of non volatile materials |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100715001B1 (ko) * | 2005-09-02 | 2007-05-09 | 동부일렉트로닉스 주식회사 | 알루미늄 패드 표면의 플루오린 폴리머 제거 방법 |
| KR100720508B1 (ko) * | 2005-11-01 | 2007-05-22 | 동부일렉트로닉스 주식회사 | 씨모스 이미지 센서의 제조방법 |
| KR100755118B1 (ko) * | 2005-12-28 | 2007-09-04 | 동부일렉트로닉스 주식회사 | 반도체 소자의 패드 오픈 방법 |
-
2003
- 2003-07-23 KR KR1020030050403A patent/KR100605174B1/ko not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2013154867A1 (en) * | 2012-04-13 | 2013-10-17 | Lam Research Corporation | Layer-layer etch of non volatile materials |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20050011353A (ko) | 2005-01-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7202568B2 (en) | Semiconductor passivation deposition process for interfacial adhesion | |
| JP2000150519A (ja) | 半導体装置の製造方法 | |
| JPH1187332A (ja) | 半導体装置及びその製造方法 | |
| JP3387478B2 (ja) | 半導体装置およびその製造方法 | |
| US20060110935A1 (en) | Semiconductor device and manufacturing method thereof | |
| US6660624B2 (en) | Method for reducing fluorine induced defects on a bonding pad surface | |
| KR100605174B1 (ko) | 반도체 소자의 본딩 패드 형성방법 | |
| US20030171001A1 (en) | Method of manufacturing semiconductor devices | |
| US6287750B1 (en) | Method of manufacturing semiconductor device in which opening can be formed with high precision | |
| US7494928B2 (en) | Method for patterning and etching a passivation layer | |
| KR940007290B1 (ko) | 와이어 본딩 패드 형성방법 | |
| KR100681676B1 (ko) | 반도체 소자의 패드 형성 방법 | |
| KR950001298B1 (ko) | 와이어 본딩 패드 형성방법 | |
| JPH10223759A (ja) | 半導体装置の多層配線形成方法 | |
| KR100582441B1 (ko) | 폴리이미드층의 제거 방법 | |
| KR100595323B1 (ko) | 반도체 소자의 제조방법 | |
| KR100609223B1 (ko) | 반도체 소자의 제조 방법 | |
| KR20050052175A (ko) | 반도체 소자의 보호막 형성 방법 | |
| KR19980052423A (ko) | 반도체 장치 제조방법 | |
| JP3156389B2 (ja) | 半導体装置の製造方法 | |
| JPH0314260A (ja) | 半導体装置の製造方法 | |
| KR0179229B1 (ko) | 패턴 인식용 얼라인 키의 형성 방법 | |
| KR19990069749A (ko) | 반도체 소자의 제조 방법 | |
| JP2009060020A (ja) | 半導体装置の製造方法 | |
| JP2000269326A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| N231 | Notification of change of applicant | ||
| E902 | Notification of reason for refusal | ||
| E90F | Notification of reason for final refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |