TWI332247B - Semiconductor device and production method therefor - Google Patents

Semiconductor device and production method therefor Download PDF

Info

Publication number
TWI332247B
TWI332247B TW093120319A TW93120319A TWI332247B TW I332247 B TWI332247 B TW I332247B TW 093120319 A TW093120319 A TW 093120319A TW 93120319 A TW93120319 A TW 93120319A TW I332247 B TWI332247 B TW I332247B
Authority
TW
Taiwan
Prior art keywords
layer
film
interlayer insulating
wiring layer
insulating film
Prior art date
Application number
TW093120319A
Other languages
English (en)
Other versions
TW200511499A (en
Inventor
Goro Nakatani
Hitoshi Tamura
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Publication of TW200511499A publication Critical patent/TW200511499A/zh
Application granted granted Critical
Publication of TWI332247B publication Critical patent/TWI332247B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841Barrier, adhesion or liner layers
    • H01L21/76843Barrier, adhesion or liner layers formed in openings in a dielectric
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841Barrier, adhesion or liner layers
    • H01L21/76843Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76849Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned on top of the main fill metal
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204Conductive materials
    • H01L23/53209Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53242Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a noble metal, e.g. gold
    • H01L23/53252Additional layers associated with noble-metal layers, e.g. adhesion, barrier, cladding layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

1332247 ·' 第93120319號專利申請案 (99年6月30曰) 九、發明說明: 【發明所屬之技術領域】 本發明為關於設有複數層配線之半導體裝置及其製造 方法。 【先前技術】 半導體裝置具備半導體基板,形成在該半導體基板之 表層部的功能元件,及形成在半導體基板上之多層配線構 造。多層配線構造為將複數層之配線介以層間絕緣膜而予 以積層的構造,不同配線層間之連接則介由形成在層間絕 緣膜之接觸孔(contact hole)達成。 習用上使用為配線材料的鋁在低電’阻化上有其極限, 隨著半導體裝置之微細化其斷面積減小,其配線電阻構成 問題。因而特別對接地線及電源線有求其低電阻化。 對於上述問題,例如本案之發明人於 US2002-132392A1提案有於最上層的配線應用金層以達成 配線之低電阻化的方法。 依該先行技術時,介由接觸孔做電性連接之鋁配線層 與由金層形成之最上層的配線層之間存在有由鈦(Titan)薄 膜形成之阻障(barrier)層,而由該阻障層得以防止銘發生 遷移(migration)。 然而由於金為極容易擴散的材料,例如於合金處理時 將其長時間置於高溫下(例如400°C,30分至1小時),則 容易擴散至鋁配線層侧。 因此鈦薄膜於實際上幾乎全無做為阻障層的功能,而 6 316032修正版 1332247 第93120319號專利申請案 、 (99年6月30日) 只有達成做為層間絕緣膜與金層間的接著,及铭配線層與 金層之接著所依賴之接著層的功能。 鈦,外亦可考慮使用Tiw薄膜為阻障層,然該TiW膜 亦與鈦薄膜同樣,對金層與紹配線層間相互擴散之阻止全 無功能,只能達成做為接著層的功能。 當然應該使用能期待阻障層效果之導電性材料構成阻 障層,然而使用任何材料均難形成均一之膜厚良好的阻障 層。具體言之’形成在層間絕緣膜之接觸孔之底部(特別在 其角部)其膜厚變小,以致其涵蓋率(coverage)容易變差。 因此’特別於高溫之熱處理時造成不能發揮充分之阻 果的問題。 【發明内容】 本發明之目的為提供使用金層形成之配線而能有效的 抑制或防止金之擴散之半導體裝置及其製造方法。 本發明之半導體裝置包含形成在半導體基板上之第! 馨 配線層’形成在第1配線層上之層間絕緣膜,·介於上述第 1配線層與上述層間絕緣膜之間,以含有形成在上述層間 絕緣膜之層間連接用開σ領域並遍及較該層間連接用開口 領域為大的領域且形成在上述第1配線層上的声,以 及形成在上述層間絕緣臈上,於上述層間連接用開:内介 障層為電性連接於上述第i配線層之由金層構成 為最上層配線層之第2配線層。 :上述構成在第!配線層上以遍及比層間連接用開口 的領域形成阻障層。該阻障層並非形成在層間絕緣膜 316032修正版 第93120319號專利申請案 ^ ,7Γ^Τ ^韻形成ί層間絕緣膜之層間連接用開口的涵蓋率不良的 口而仔以在所有區域均能良好的形成均勻膜厚。 n上述㈣膜厚之轉層,乃能有效的抑制或阻 料的第= 己線層之材料與由金層形成之第2配線層之間之材 上述半導縣置又最好含有㈣電性㈣形成的接著 /、係;I於上述層間絕緣膜與上述第2配線層之間,再 於上述層間連接用開口内為介於上述阻障層與上述第2配 線層之間的方式形成,而將上述第2配線層接著於上述層 間f緣膜及阻障層。依此構成時,由於導電性材料形成之 接著層的作用,第2g己線層為電性的連接於阻障層,並對 層間絕緣膜及阻障層構成良好的接著。 上述阻障層最好含有氮化膜。如此則阻障層可以為氮 化膜的單層構成,亦可為氮化膜與其他導電性材料膜之積 層膜。上述氮化膜例如有TiN及TaN。 此外如石夕等之導電性材料亦可用於上述阻障層。 上述第1配線層例如可用鋁配線(使用鋁單質之外亦 可使用Al-Si合金及Al-Cu合金等之鋁合金;)。 構成上述阻障層之氮化膜最好為具有反射防止膜之性 質之膜。依此構成時,構成阻障層之氮化膜可兼用為第1 配線層之圖案形成(Patterning)時之微影製程之曝光時的反 射防止膜。 一般之半導體裝置之製造裝置備有形成反射防止膜之 316032修正版 8 第93120319號專利申請案 ,備广反射防止膜之成膜設備可挪用於形成日) 膜’亦即可使用既存之生產設備製造本發明之半 遐褒置。
'上述阻障層為形成與上述第1配線層相同的形狀,最 好為至少在上述層間連接用開口領域近傍形成平面狀(即 平t狀)又含於上述阻障層之氮化膜亦可形成該形狀。 上述阻11早層取好具有200人至1_ A (最好為500 A ^膽A)範圍的膜厚。上述膜厚範圍之氮化膜於熱處理 製程亦能確實的阻止由金層形成之第2配線層的擴散,因 此於層間連接㈣口之際實行㈣時亦不會發生貫通等的 現象。 β -般構成反射防止膜之氮化臈為形成谓人以下之膜 旱」而為了防止金的擴散,最好使用上述膜厚範圍的氮 化膜。 本發明之半導體裝置之製造方法包含半導體基板上形 成第1配線層的步驟’形成被覆該第i配線層之層間絕緣 膜的步驟,於該層間絕緣膜之預定位置形成使上述第i配 線層為部分露出之層間連接用開口的步驟,形成上述第】 .配線層後在形成上述層間絕緣膜之前於上述第ι配線層 上,訂定形成包含形成在上述層間絕緣膜之層間連接用開 口領域並遍及比該制連接用開口領域為大的領域之阻障 層的步驟,及於上述層間絕緣膜上於上述層間連接用開口 内介由上述阻障相電性連接於上述第丨配線層的狀態形 成由金層構成為最上層配線層之第2配線層的步驟。 316032修正版 9 1332247 第93120319號專利申請案 _ , (99年6月30日) 依此方法為在第i配線層上之廣大領域形成阻障層, 於其上形成層間絕緣膜,然後從形成在該層間絕緣膜之層 間連接用開口露出阻障層。因此,阻障層與層間連接用開 口附近之涵蓋率的問題無關,由而可形成均一的臈厚,對 於由金層形成之第2配線層可發揮良好的阻障效果。 上述方法最好更包含於上述層間絕緣膜之形成後,上 述第2配線層之形成前,於上述層間絕緣膜上及上述層間 連接用開口内,以接於上述層間絕緣膜及於上述開口内露 出之上述阻障層的狀態形成將上述第2配線層接著於上述 層間絕緣膜及阻障層之用的導電性材料構成之接著層的步 驟0 π形成上述第1配線層的步驟及形成上述阻障層的步驟 最好含有於上述半導體基板上形成用以構成上述第i配線 層之金屬材料膜的步驟,於上述金屬材料膜上形成上述阻 障層的步驟,於上述阻障層上形成對應於上述第1配線層 之圖案之抗姓圖膜之抗㈣膜形成步驟,以及以該抗钮圖 案膜為共通的賴對上述金屬材料膜及阻㈣實行银刻以 形成上述第1配線層,又以被覆該第1配線層的狀態對上 述阻障層製作圖案的步驟。 ,u方法時,第1配線層及阻障層為由共通之抗蝕圖 1為遮膜的麵刻製作圖案,形成被覆全體第1配線層的 k層胃阻障層能持有均勻的膜厚,對第2配線層具有 良好的阻障效果。 上述抗蝕圖案膜形成步驟最好含有以被覆上述阻障 326032修正版 10 1332247 第93120319號專利申請案 a (99年6月30日) 層的狀態對全面形成抗姓膜的步驟,及將抗钱膜曝光於對 應上述第1配線層之圖案的曝光步驟,形成上述阻障層之 步驟最好在上述曝光步驟中含有以能遮住來自上述第丨配 線層之反射光之具有反射防止功能之氮化物材料形成上述 阻障層的步驟。 依上述方法時,以被覆第1配線層的狀態形成之氮化 膜可兼作反射防止膜,因此能將抗蝕圖案膜良好的形成。 本發明之上述以及其他目的、特徵及效果可由以下參 照附圖所做實施形態的說明更加明瞭。 【實施方式】 第1圖表示本發明之一實施形態之半導體裝置構成的 剖視圖。該半導體裝置於形成有場氧化膜(field 〇xide film)l 2之石夕基板11上設有由多晶石夕(p〇iy siiic〇n)構成的 配線15。 層間絕緣膜13為被覆場氧化膜12及多晶梦配線15 的狀態形成於全面,於該層間絕緣膜13上面形成當做第1 配線層之鋁配線層14。該鋁配線層14之表面為由導電性 的氮化膜之TiN(氮化鈦)膜30(阻障層)被覆。依本實施形 態該TiN膜30形成與鋁配線層14相同的圖案而被覆整個 鋁配線層14。
TiN膜30及層間絕緣膜13為由USG(非摻劑矽酸玻璃) 層16U及被覆其全部表層部的狀態形成之氮化矽膜16s之 積層膜形成之層間絕緣膜16被覆其全面。即TiN膜3 0為 形成於層間絕緣膜16之下,而介於鋁配線層14與層間絕 11 316032修正版 1332247 第93120319號專利申請案 (99年6月30日) 緣膜16之間。 於層間絕緣膜16上形成有構成其最上層配線層之第2 配線層的金配線層(由金層構成之配線層)19。該金配線層 19及層間絕緣膜16為由聚醯亞胺樹脂膜18被覆其全體, 又該聚醯亞胺樹脂膜18的表面為形成平坦面。 該層間絕緣膜16之預定位置形成使層間絕緣膜16之 下層的TiN膜30的一部分露出之接觸孔H。而介由此接觸 孔Η並介由TiN膜30將鋁配線層14及金配線層19做層 間電性連接。於此之TiN膜30的功能為防止金配線層19 之材料金屬,即金之擴散的阻障層。該TiN膜30包含接 觸孔Η的領域,並遍及比接觸孔^5之領域更大的領域平坦 的(即平面狀的)形成在鋁配線層14上。因此與接觸孔η的 涵蓋率問題為無關而具有良好的膜厚均一性。 於金配線層19與TiN膜30之間,及金配線層19與 層間絕緣膜16之間介在有將金配線層19接著於TiN膜3 0 及層間絕緣膜16之功能為導電性之接著層的TiW膜20。 依上述的構成’於該裝置製造後的合金處理時,該裝 置於向溫環境下亦由於TiN膜3〇的作用而能有效的防止 構成金配線層19之金擴散至鋁配線層14側。又氮化膜之 的TiN膜30為耐腐蝕性良好之膜,如在高溫加壓試驗 時的環境下亦能顯示良好的耐钱性。 為要使TiN膜30發揮良好的阻障效果並防止形成接 觸孔Η實行蝕刻時發生貫通,於TiN膜3〇之膜厚以2〇〇 A至1000 A為宜,最好在500 A至1〇〇〇 A之間。 316032修正版 12 ^32247 第93120319號專利申請案 (99年6月30日) 第2圖(a)至第2圖(g)表示上述半導體裝置之製造步驟 依製程順序之剖視圖。首先如第2圖(3)所示於矽基板u 表面形成元件分離膜12以形成元件領域,並於該元件領域 内用多晶矽膜形成配線15。 其次如第2圖(b)所示,於其上層用BPSG(:硼磷矽玻璃) 膜形成層間絕緣膜13’介由未圖示之接觸孔對全面形成與 多晶矽配線15連接之鋁配線材料膜丨4〇,再對其全面形成 膜厚500 A至1000 A之TiN膜30以被覆鋁配線材料膜 140。鋁配線材料膜14〇及TiN膜3〇可由濺鍍法(sputter) 形成。例如以濺鍍法形成鋁配線材料膜14〇後,將基板u 保持在真空中的狀態下,用濺鍍法在鋁配線材料膜14〇上 形成TiN膜30亦可。 其後如第2圖(c)所示,在TiN膜30上塗佈抗蝕膜4〇, 以對應於鋁配線層14之圖案的遮膜41將抗蝕膜4〇曝光。 此時TiN膜30功能為反射防止膜,將反射自鋁配線材料 膜140之反射光遮住,防止由反射光對抗蝕臈4〇構成不希 望的曝光。如此可使抗蝕膜40得到良好的曝光,經其後的 顯像步騾可製成希望的圖案。 然後如第2圖(d)所示,以製成圖案之抗蝕膜4〇為共 通的遮膜由蝕刻將TiN膜30及鋁配線層14製成圖案。由 此製成覆蓋整個鋁配層14,具有與該鋁配線層14相同圖 案之TiN臈30。 其後如第2圖(e)所示,用CVD法(化學氣相沈積法) 等沈積USG(非摻劑矽酸玻璃)形成USG層16U,再於其上 13 316032修正版 1332247 第93120319號專利申請案 層用電漿CVD法形成氮化矽膜16ς山l ("年6月3〇日) 16。在該層間絕緣膜16則用乾_二形成層間絕緣膜 H〇.,,. 6則用乾㈣於預定位置形成接觸孔 7在梦基板11上之複數個接觸?LH的大小最好晝一 =3㈣以下的直徑’如此則對基板11各部位之钱刻㈣ ^化’又可加大對於谓膜30之氮化石夕膜⑽的選擇 例如用濺鍍法對全面形成 其後如第2圖(f)放大所示, TiW 膜 20。 八後如第2圖(g)所*,對全面形成金之種晶層⑽。 種晶層19S之形成可於上述Ή_2〇形成時的處理室内 將標靶由TiW更換為金連續實行濺鍍達成。 其次以被覆種晶層19S的狀態對全面形成抗蝕膜24。 又對該抗蝕臈24形成對應於金配線層19的開口 2乜。以 此狀態實行金的電鍍於開口 24a内成長形成金配線層19。 其後將抗蝕膜24剝離,將金配線層19以外之部分的 種晶層19S及TiW膜20用蝕刻除去,再用塗佈法形成例 如為臈厚2#m之聚醯亞胺樹脂膜18構成的保護 (Passivation)膜,由而製成第!圖之構成的半導體裝置。 又例如對聚醯亞胺樹脂模18之於金配線層19之上方 的預定位置實行開口以將金配線層由搭接線(b〇nding wire) 與外部連接端子(未圖示)連接亦可。 第3圖表示本發明另一實施形態之半導體裝置之構成 的說明用剖視圖。在該第3圖中與上述第1圖之各部分對 應的部分註以與第1圖相同之參照符號。 14 316032修正版 1332247 第93120319號專利申請案 :推形態為代替聚酿亞胺樹脂㈣而;=曰; 膜25形成保護膜。即由第2圖⑷的狀態將抗钱膜 ^並將種晶層19S及TlWW〇之不要部分賴刻除去 用電聚CVD法將氣切膜25對全面形成而製成 如第3圖之構成的半導體裝置。 依此構成由於使用細密而保護效果高之氮化石夕膜 25,因此可更提高其耐腐錄。用電褒㈣法形成氮化 矽膜25時’雖然半導體裝置為放置於高溫環境下,但即使 在該種情況下也由於TlNM3Q之作用,從金配線層^對 紹配線層14不會發生金的擴散。 以上為就本發明之兩實施形態進行說明,但本發明亦 可由其他的形態實施。例如依第i圖之構成係以聚醯亞胺 樹脂膜18用做保護膜,第3圖之構成係以氮切膜25用 做保護膜,但亦可形成不㈣等,亦即形成無保護膜的構 成。如此構成時,其露出於表面之金配線層19亦且有充分 的耐腐録,層間絕緣膜16之表面亦由保護效果高之氮化 石夕膜16S職,而且由於顶膜3〇之耐腐钱性也良好, 因此以整體而言’所製成之半導體裝置具備充分的耐腐蝕 性0 又形成層間絕緣膜13時’除了使用BpsG之外,例如 PSG(摻有磷之氧化矽膜)及jjSG膜等亦可使用。 再者於沈積形成之USG層16U上用s〇G(Spin〇n Glass,旋塗式破璃)法,以容易形成厚度大之矽化合物之 有機絕緣物(有機SOG)構成之有機50(}層26(參照^第i圖 316032修正版 15 1332247 * . 第9312〇3〗9號專利申請幸 ^ ^ . (99 年 ό 月 30 日 及第3圖).實行塗佈以將USG層16U上面的凹部填埋然 後用高密度電漿CVD法形成氮化矽膜16S亦可。 以上就本發明之實施形態進行詳細說明,但以上只為 明瞭本發明的技術内容所舉具體例.而已,本發明不受限於 上述具體例的解釋,本發明之精神及範圍僅由本發明之申 請專利範圍所界定。 本申請案為相關於2003年9月5曰向曰本國特許廳提 出之特願2003-314240號申請案,該申請案所開示於此將 其引用。 ,. 【圖式簡單說明】 第1圖表示本發明之一實施形態的半導體裝置構成之 剖視圖。 第2圖(a)至第2圖(g)表示上述半導體裝置之製造步驟 依製程順序之剖視圖。 第3圖表示本發明另一實施形態之半導體裝置構成之 剖視圖。 【主要元件符號說明】 11 矽基板 12 場氧化膜(元件分離膜) 13 層間絕緣膜 14 鋁配線層(第1配線層) 15 多晶矽配線 16 層間絕緣膜 16s 氮化矽臈 16 316032修正版 第93120319號專利申請案 (99年6月30日) USG層 聚醯亞胺樹脂膜 金配線層(第2配線層) 種晶層
TiW膜 抗蝕膜 開口 氮化矽膜 有機SOG層 TiN膜(阻障層) 抗蝕膜 遮膜 銘配線材料膜 接觸孔 17 316032修正版

Claims (1)

  1. 第9312〇319號專利申請索 十、申請專利範圍: (99年6月30日') L 一種半導體裝置,具備: 形成在半導體基板上之第!配線層; 緣膜:述第1配線層上的層間絕緣膜,該層間絕 緣I有形成於層間連接用開口領域的層間連接用開 9 介於前述第1配缓 有形成在層絕緣膜之間,以含 緣膜之層間連接用開口領域並遍 該層間連接用開口領域更廣大的領域形成在 剛述第1配線層上的阻障層;以及 内人在别述層間絕緣膜上,於前述層間連接用開口 二 1=阻障層為電性連接於前述第1配線層之由金 s構成為最上層配線層之第2配線層, 结别述層間絕緣膜係包含從前述第1配線層之-邊連 '、、<伸至别述第1配線層之上方的被覆層, 别述阻障層係配置於前述被覆層與前述第1配線層 之間, 月’J述層間絕緣膜係具有實質的平坦面。 =申凊專利範圍第】項之半導㈣置,其中更具備介於 =層間絕緣膜與前述第2配線層之間,再於前述層間 、、接用開口内為介於前述阻障層與前述第2配線層之間 、方式形成,並將前述第2配線層接著於前述層間絕緣 膜及阻障層之由導電性材料形成的接著層。 如申凊專利範圍第!項之半導體裝置,其中前述阻障層 18 316032修正版 第93120319號專利申請案 含有氮化膜。 (99年6月30日) 4.2請專利範圍第3項之半導體裝置,其中構成前述阻 早θ之氮化膜為具備構成反射防止膜之性質之膜。 5·如申請專利範圍第1 ^ ^ ^ 〜干等體裝置,其中前述阻障層 為形成與前述第i配線層相同的形狀,又至少在前述層 間連接用開口領域的近傍為形成平面狀。 6·如申請專利範圍第μ之半導體裝置,其中前述阻障層 具有200Α至1000Α之範圍的膜厚。 7·如申請專利範圍第!項之半導體裝置,其卜前述阻障 層為平坦且則述層間絕緣膜之表面與該阻障層之平坦 面實質上平行。 8.如申請專利範圍第!項之半導體裝置,其中,前述層間 絕緣膜係在前述第丨配線層之近旁領域具有實質的平坦 面0 9·如申請專利範圍第w之半導體裝置,其中,前述層間 絕緣膜係包含第1層、第2層及填充於前述第2層之凹 部的第3層。 10. 如申請專利範圍第9項之半導體裝置,其中,前述第i 層係由非摻劑矽酸玻璃膜組成,前述第2層係由氮化矽 組成’而前述第3層係由有機絕緣矽組成。 11. 一種半導體裝置之製造方法,包含: 於半導體基板上形成第1配線層的步驟; 形成被覆前述第1配線層之層間絕緣膜的步驟; 於前述層間絕緣膜之預定位置形成使前述第丨配線 316032修正版 19 1332247 第93120319號專利申請案 層為部分露出之層間連接用開口的步驟;("年6月3〇曰) 形成前述第!配線層後在形成前述層間絕緣膜之前 於别述第1配線層上,域形成包含形成在前述層間絕 緣膜之層間連接用開口領域並遍及比前述層間連接用 開口領域更大的領域之阻障層的步驟,·以及 於前述層間絕緣膜上於前述層間連接用開口内介 由前述阻障層時㈣接於前述第1配線料狀態形成 由金層構成為最上層配線層之第2配線層的步驟, ★前述層間絕緣膜係包含第丨層、第2層及填充於前 述第2層之凹部的第3層。 12·如申請專利範圍第u項之半導體裝置之製造方法,其 中更包含於前述層間絕緣膜之形成後,前述第2配線層 之形成前,於前述層間絕緣膜上及前述層間連接用開口 内,以接連於前述層間絕緣膜及於前述開口内露出之前 述阻障層的狀態形成將前述第2配線層接著於前述層^ 絕緣膜及阻障層之用的導電性材料構成之接著層的步 驟。 13.如申請專利範圍第丨丨項之半導體裝置之製造方法其 中形成前述第1配線層的步驟及形成前述阻障層的步驟 更含有: 將構成前述第1配線層之金屬材料膜形成在前述 半導體基板上的步驟; 於前述金屬材料膜上形成前述阻障層的步驟; 於前述阻障層上形成對應於前述第1配線層之圖案 20 316032修正版 1332247 第93120319號專利申請案 之抗蝕’圖案膜之抗蝕圖案膜形成步驟;以及("年6月3。日) 以則述抗蝕圖案膜為共通的遮膜對前述金屬材料 膜及阻障層實行則以形成前述第1配線層,並對前述 阻障層製成被覆前述第丨配線層之圖案的步驟。 14·如申請專利範圍第13項之半導體裝置之製造方法,其 中刖述抗蝕圖案膜形成步驟更包含: 以被覆前述阻障層的狀態對全面形成抗蝕膜的步 驟, 將前述抗钱膜曝光於對應前述第1配線層之圖案的 曝光步驟;又 ' 形成前述阻障層的步驟包含於前述曝光步驟中,以 旎遮住來自前述第1配線層之反射光之具有反射防止功 月t*之氮化物材料形成前述阻障層的步驟。 15.如申請專利範圍第u項之半導體裝置之製造方法,其 中,前述層間絕緣膜係具有實質的平坦面。 16·如申請專利範圍第u項之半導體裝置之製造方法,其 中’前述阻障層為平坦且前述層間絕緣膜之表面與該阻 障層之平坦面實質上平行。 17.如申請專利範圍第u項之半導體裝置之製造方法,其 中’前述層間絕緣膜之表面並非由不同高度或不同形狀 之兩部分組成。 18·如申請專利範圍第11項之半導體裝置之製造方法,其 中’剛述層間絕緣膜係在前述第1配線層之近旁領域具 有實質的平坦面。 21 316032修正版 1332247 第93120319號專利申請案 19. 如申請.專利範圍帛u項之半導體裝置之製造(H月,30其曰) 中,刖述第1層係由非摻劑矽酸玻璃膜組成,前述第2 層係由氮化矽組成,而前述第3層係由有機絕緣矽組成。 20. 如申,專利範圍第u項之半導體裝置之製造方法,其 中’前述層間絕緣膜係包含從前述第2配線層之連 續延:至前述第1配線層之上方的被覆層, 前述阻障層係配置於前述被覆層與前述第工配線層 之間, 前述層間絕緣膜係具有實質的平坦面。 316032修正版 22
TW093120319A 2003-09-05 2004-07-07 Semiconductor device and production method therefor TWI332247B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003314240A JP2005085884A (ja) 2003-09-05 2003-09-05 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
TW200511499A TW200511499A (en) 2005-03-16
TWI332247B true TWI332247B (en) 2010-10-21

Family

ID=34225163

Family Applications (1)

Application Number Title Priority Date Filing Date
TW093120319A TWI332247B (en) 2003-09-05 2004-07-07 Semiconductor device and production method therefor

Country Status (5)

Country Link
US (2) US7335989B2 (zh)
JP (1) JP2005085884A (zh)
KR (1) KR20050025240A (zh)
CN (1) CN100452384C (zh)
TW (1) TWI332247B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3954998B2 (ja) * 2003-08-11 2007-08-08 ローム株式会社 半導体装置およびその製造方法
US7566607B2 (en) * 2004-09-30 2009-07-28 Ricoh Company, Ltd. Semiconductor device and fabrication process thereof
JP5016286B2 (ja) 2006-10-12 2012-09-05 ローム株式会社 半導体装置および半導体装置の製造方法
KR101616044B1 (ko) * 2009-07-03 2016-04-28 삼성전자주식회사 무전해 도금에 의해 형성된 랜딩 패드를 포함한 반도체 소자

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04196251A (ja) 1990-11-27 1992-07-16 Mitsubishi Electric Corp 半導体装置
JPH07183377A (ja) 1993-12-24 1995-07-21 Nec Corp 半導体装置
JPH07263555A (ja) * 1994-03-24 1995-10-13 Nec Corp 半導体装置の製造方法
US6143646A (en) * 1997-06-03 2000-11-07 Motorola Inc. Dual in-laid integrated circuit structure with selectively positioned low-K dielectric isolation and method of formation
US6100184A (en) * 1997-08-20 2000-08-08 Sematech, Inc. Method of making a dual damascene interconnect structure using low dielectric constant material for an inter-level dielectric layer
JP3114710B2 (ja) * 1998-11-30 2000-12-04 日本電気株式会社 強誘電体メモリ及びその製造方法
US6255226B1 (en) * 1998-12-01 2001-07-03 Philips Semiconductor, Inc. Optimized metal etch process to enable the use of aluminum plugs
JP4260334B2 (ja) 1999-03-29 2009-04-30 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6475836B1 (en) * 1999-03-29 2002-11-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP2000311939A (ja) * 1999-04-27 2000-11-07 Mitsubishi Electric Corp 半導体装置およびその製造方法
US6271127B1 (en) * 1999-06-10 2001-08-07 Conexant Systems, Inc. Method for dual damascene process using electron beam and ion implantation cure methods for low dielectric constant materials
JP3954312B2 (ja) * 2001-01-15 2007-08-08 ローム株式会社 半導体装置の製造方法
US6586347B1 (en) * 2001-10-16 2003-07-01 Taiwan Semiconductor Manufacturing Company Method and structure to improve the reliability of multilayer structures of FSG (F-doped SiO2) dielectric layers and metal layers in semiconductor integrated circuits
KR100413828B1 (ko) * 2001-12-13 2004-01-03 삼성전자주식회사 반도체 장치 및 그 형성방법

Also Published As

Publication number Publication date
TW200511499A (en) 2005-03-16
JP2005085884A (ja) 2005-03-31
US20080116577A1 (en) 2008-05-22
US20050051899A1 (en) 2005-03-10
KR20050025240A (ko) 2005-03-14
CN100452384C (zh) 2009-01-14
CN1591857A (zh) 2005-03-09
US7662713B2 (en) 2010-02-16
US7335989B2 (en) 2008-02-26

Similar Documents

Publication Publication Date Title
US7227736B2 (en) Capacitor device and method of manufacturing the same
JP2518435B2 (ja) 多層配線形成法
JPH10321811A (ja) 集積回路強誘電体デバイスのための二層メタライゼーション方法
US7943506B2 (en) Semiconductor device and production method therefor
US6849959B2 (en) Method of fabricating semiconductor device
US5688718A (en) Method of CVD TiN barrier layer integration
JPH08306774A (ja) 半導体装置及びその製造方法
TWI332247B (en) Semiconductor device and production method therefor
TWI237856B (en) Semiconductor device and method of manufacturing the same
US20070111524A1 (en) Semiconductor device and method of fabricating same
TW507302B (en) Semiconductor device and fabrication method
US20070212866A1 (en) Method of manufacturing semiconductor device
US6596633B2 (en) Method for manufacturing a semiconductor device
US6900487B2 (en) Wiring layer structure for ferroelectric capacitor
JP4986721B2 (ja) 半導体装置およびその製造方法
JP2004140198A (ja) 半導体装置およびその製造方法
JP3745460B2 (ja) 半導体装置の配線形成方法
JPH03171758A (ja) 半導体装置及びその製造方法
JPH0230137A (ja) 半導体装置の配線形成方法
US6169327B1 (en) Metal interconnection structure of semiconductor device
JPH11214513A (ja) 集積回路の配線構造と配線形成法
US7202157B2 (en) Method for forming metallic interconnects in semiconductor devices
KR100241521B1 (ko) 반도체 소자의 제조 방법
JPH01243548A (ja) 半導体装置およびその製造方法
KR20050121382A (ko) 반도체 소자의 금속 배선 형성 방법

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees