JP2009016446A - 半導体装置の製造方法及び記憶媒体 - Google Patents

半導体装置の製造方法及び記憶媒体 Download PDF

Info

Publication number
JP2009016446A
JP2009016446A JP2007174307A JP2007174307A JP2009016446A JP 2009016446 A JP2009016446 A JP 2009016446A JP 2007174307 A JP2007174307 A JP 2007174307A JP 2007174307 A JP2007174307 A JP 2007174307A JP 2009016446 A JP2009016446 A JP 2009016446A
Authority
JP
Japan
Prior art keywords
plasma
gas
dielectric constant
processing
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007174307A
Other languages
English (en)
Other versions
JP2009016446A5 (ja
JP4578507B2 (ja
Inventor
Yuuki Chiba
祐毅 千葉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2007174307A priority Critical patent/JP4578507B2/ja
Priority to US12/216,155 priority patent/US8012880B2/en
Publication of JP2009016446A publication Critical patent/JP2009016446A/ja
Publication of JP2009016446A5 publication Critical patent/JP2009016446A5/ja
Application granted granted Critical
Publication of JP4578507B2 publication Critical patent/JP4578507B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H01J37/32449—Gas control, e.g. control of the gas flow
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H01L21/02063—Cleaning during device manufacture during, before or after processing of insulating layers the processing being the formation of vias or contact holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76826—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by contacting the layer with gases, liquids or plasmas

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

【課題】有機系の低誘電率膜であるシリコン、炭素、水素及び酸素を含む膜に対してエッチング及びアッシングをプラズマにより行うにあたり、プラズマによりこの低誘電率膜が受けたダメージを良好に回復させること。
【解決手段】エッチングを行った後、上部電極から供給するプラズマ発生用の電力を、基板の単位面積あたり１．９１Ｗ／ｃｍ2〜３．１８Ｗ／ｃｍ2となるように供給して、酸素ガス中をプラズマ化したときのプラズマ中の酸素ラジカルが多い状態として、このプラズマを用いてアッシング後の比誘電率が５．２以上となるようにアッシング処理を行い、その後有機ガスにより回復処理を行う。
【選択図】図５

Description

本発明は、半導体装置の製造工程において層間絶縁膜である有機系の低誘電率膜をエッチングした後、レジストをアッシングし、その後低誘電率膜に発生したダメージを回復させる技術に関する。
半導体デバイスに多層配線構造を形成する手法であるデュアルダマシン工程においては、層間絶縁膜に上層及び下層の配線を接続するためのビアホールと上層の配線を埋め込むためのトレンチ（溝部）とを形成し、この凹部に配線金属である銅を埋め込むようにしている。
そのような層間絶縁膜にビアホール及びトレンチなどの凹部を形成するためには、処理ガスから得たプラズマによるエッチング工程が行われ、次いで酸素ガスや二酸化炭素ガスから得たプラズマによるレジストのアッシングが行われる。
層間絶縁膜としては、信号伝送の高速化を図るために、比誘電率の低い材料が検討されており、その代表的な低誘電率膜としてＳｉＣＯＨ膜が知られている。
しかしながら、上記のエッチング工程やアッシング工程においてＳｉＣＯＨ膜はプラズマによりダメージを受ける。特にアッシング工程時には酸素ガスが用いられ、そしてＳｉＣＯＨ膜は有機膜であることから、アッシング時におけるダメージの程度が大きく、電気的特性が著しく低下する。具体的には、このダメージは、図１０（ａ）に示すように、酸素ガスのプラズマにより、ＳｉＣＯＨ膜を構成するＳｉとメチル基（ＣＨ3）との間の結合が切れて、Ｓｉとの結合が切れたメチル基がＳｉＣＯＨ膜から脱離することによって生じる。また、メチル基との結合が切れたＳｉは、吸湿しやすいので、大気中や処理ガス中の水分あるいは処理ガスの酸素とメチル基の水素との反応による水分を取り込んでしまい、更にこのＳｉＣＯＨ膜の電気的特性が低下する。このようにダメージを受けると、具体的には、ウエハの洗浄後にパターンの線幅が広がる現象、比誘電率の上昇、リーク電流の上昇、水分の吸収による信頼性の低下といったことが起こる。
そこで、図１０（ｂ）に示すように、アッシング後に、ＳｉＣＯＨ膜に対してメチル基を有する例えばシラザン系のガスを供給して、同図（ｃ）に示すように上記のメチル基との結合の切れたシリコンにメチル基を付加することにより、回復処理を行っている。
ここでアッシング工程は、平行平板型のプラズマ処理装置を用い、低誘電率膜に対するダメージをできるだけ抑える条件で実施され、例えば上部電極に印加する電力としては８インチサイズの半導体ウェハ（以下ウェハという）に対して３００Ｗ程度に設定されている。このように低い印加電力では、処理ガスがプラズマ化すると主に酸素イオンとなり、この酸素イオンによりアッシング工程が行われる。
しかしながら、図１１に示すように、メチル基が脱離して分子が小さくなったＳｉＣＯＨ膜１００の表面部分は、酸素ガスのプラズマ中に含まれる酸素イオンのエネルギーにより、密度の高い緻密層１０１となってしまう。この緻密層１０１が立体障害となって、分子の大きな既述のシラザン系のガスがＳｉＣＯＨ膜１００内に浸透しにくくなり、同図に示すように、回復処理によって回復するのは、この緻密層１０１の極く表層部分だけになってしまう。
特許文献１には、有機系低誘電率膜の上層側のレジストパターンをアッシングするにあたって、ウェハの単位面積あたりの上部電極の印加電力が０．８１Ｗ／ｃｍ2（８インチサイズウェハに対して上部電極の印加電極が２５５Ｗ）以下であることが記載されているが、この条件では酸素イオンがリッチな状態であり、上記の課題を解決するものではない。
特開２００５−２５１８３７（（請求項１）、（００３７））
本発明はこのような事情の下になされたものであり、その目的は、プラズマによってエッチング及びアッシングされることによりダメージを受けた有機系の低誘電率膜を良好に回復することのできる方法を提供することにある。
本発明の半導体装置の製造方法は、
上層側にレジストパターンが形成された、シリコン、炭素、酸素及び水素を含む有機系の低誘電率膜をプラズマによりエッチングする工程と、
次いで前記低誘電率膜の比誘電率が５．２以上とすることができる程度に酸素ラジカルの多いプラズマにより前記レジストパターンをアッシングする工程と、
その後、有機系のガスを前記低誘電率膜に供給して、プラズマにより受けた前記低誘電率膜のダメージの回復処理を行う工程と、を含むことを特徴とする。
また、本発明の半導体装置の製造方法は、
シリコン、炭素、酸素及び水素を含む有機系の低誘電率膜の上層側にレジストパターンが形成された基板をプラズマ処理装置内に搬入して、前記低誘電率膜をプラズマによりエッチングする工程と、
次いで平行平板型プラズマ処理装置を用い、処理圧力を１．３３Ｐａ〜６．６７Ｐａに設定すると共に、下部電極上の基板の単位面積あたりに印加されるプラズマ発生用の電力が１．９１Ｗ／ｃｍ2〜３．１８Ｗ／ｃｍ2となるように、上部電極にプラズマ発生用の電力を印加して酸素ガスをプラズマ化し、そのプラズマにより前記レジストパターンをアッシングする工程と、
その後、有機系のガスを前記低誘電率膜に供給して、プラズマにより受けた前記低誘電率膜のダメージの回復処理を行う工程と、を含むことを特徴とする。
本発明の記憶媒体は、
半導体製造装置に用いられ、コンピュータ上で動作するコンピュータプログラムを格納した記憶媒体であって、
前記コンピュータプログラムは、上記半導体装置の製造方法を実施するようにステップが組まれていることを特徴とする。
本発明は、有機系の低誘電率膜であるＳｉＣＯＨ膜に対してプラズマによりエッチングを行った後及びアッシングを行うにあたり、ラジカルリッチな条件でアッシングを行うようにすることで、プラズマにより受けたダメージの程度を敢えて悪くしている。これは言い換えれば緻密層の形成が抑えられている状態である。具体的にはＳｉＣＯＨ膜の場合、比誘電率が５．２以上となるようにアッシング処理を行っている。あるいは有機系の低誘電率膜を平行平板型プラズマ処理装置を用いてアッシングする場合には、処理圧力を１．３３Ｐａ〜６．６７Ｐａに設定すると共に、下部電極上の基板の単位面積あたりに印加されるプラズマ発生用の電力を１．９１Ｗ／ｃｍ2〜３．１８Ｗ／ｃｍ2に設定している。例えば８インチサイズウエハの場合、例えば上部電極への供給電力が６００Ｗである。このようにすれば、ラジカルリッチな条件でアッシングが行われ、やはり低誘電率膜のダメージの程度を悪くしている。
そしてこのようにアッシング条件を、低誘電率膜のダメージの程度を悪くするように設定することで、緻密層の形成が抑えられるため、回復処理用のガスが低誘電率膜の膜内部まで浸透しやすくなり、結果として低誘電率膜のダメージの回復率が向上する。
［プラズマ処理装置］
本発明の実施の形態について、以下に説明する。本発明は、基板である半導体ウェハ（以下「ウェハＷ」という）に対してプラズマ処理及び回復処理を行う方法に特徴を有するものであるが、初めに本方法を実施するための装置の一例について説明する。先ず、ウェハＷに対してエッチング処理及びアッシング処理を行うための平行平板型プラズマ処理装置の一例について、図１を参照して説明する。
プラズマ処理装置１０は、真空チャンバからなる処理容器２１と、この処理容器２１内の底面中央に配設された載置台３０と、処理容器２１の上面部に設けられた上部電極４０と、を備えている。
処理容器２１の底面の排気口２２には、排気管２４を介して真空ポンプ等を含む真空排気装置２３が接続されている。処理容器２１の壁面には、ウェハＷの搬送口２５が設けられており、この搬送口２５はゲートバルブＧによって開閉可能となっている。尚、処理容器２１は接地されている。
載置台３０は、下部電極３１とこの下部電極３１を下方から支持する支持体３２とからなり、処理容器２１の底面に絶縁部材３３を介して配設されている。載置台３０の上部には、静電チャック３４が設けられており、高圧直流電源３５から電圧が印加されることによって、載置台３０上にウェハＷが静電吸着される。
載置台３０内には、所定の温調媒体が通る温調流路３７が形成されており、温調媒体によってウェハＷの温度が所望の温度に調整されるように構成されている。
また、載置台３０の内部には、Ｈｅ（ヘリウム）ガス等の熱伝導性ガスをバックサイドガスとして供給するガス流路３８が形成されており、このガス流路３８は、載置台３０の上面の複数箇所で開口している。これらの開口部は、静電チャック３４に設けられた前記貫通孔３４ａと連通している。
前記下部電極３１は、ハイパスフィルタ（ＨＰＦ）３０ａを介して接地されており、例えば周波数が２ＭＨｚの高周波電源３１ａが整合器３１ｂを介して接続されている。
また、下部電極３１の外周縁には、静電チャック３４を囲むように、フォーカスリング３９が配置され、プラズマ発生時にこのフォーカスリング３９を介してプラズマが載置台３０上のウェハＷに集束するように構成されている。
上部電極４０は、中空状に形成されており、その下面には、処理容器２１内へ処理ガスを分散供給するための多数の孔４１が例えば均等に配置されてガスシャワーヘッドを構成している。また、上部電極４０の上面中央には、ガス供給路であるガス導入管４２が設けられ、このガス導入管４２は、絶縁部材２７を介して処理容器２１の上面中央を貫通している。そして、このガス導入管４２は、上流側において５本に分岐して分岐管４２Ａ〜４２Ｅを形成し、バルブ４３Ａ〜４３Ｅと流量制御部４４Ａ〜４４Ｅとを介してガス供給源４５Ａ〜４５Ｅに接続されている。ガス供給源４５Ａ〜４５Ｅは、それぞれ例えばＣＦ4ガス源、ＣＯガス源、ＣＯ2ガス源、Ｏ2ガス源及びＡｒガス源である。バルブ４３Ａ〜４３Ｅ及び流量制御部４４Ａ〜４４Ｅは、ガス供給系４６を構成している。
上部電極４０は、ローパスフィルタ（ＬＰＦ）４７を介して接地されており、高周波電源３１ａの高周波よりも周波数の高い高周波例えば６０ＭＨｚの高周波電源４０ａが整合器４０ｂを介して接続されている。
上部電極４０に接続された高周波電源４０ａからの高周波は、処理ガスをプラズマ化するためのものである。下部電極３１に接続された高周波電源３１ａからの高周波は、ウェハＷにバイアス電力を印加することでプラズマ中のイオンをウェハＷ表面に引き込むためのものである。
［回復処理装置］
次に、図２を参照して回復処理装置５０について説明する。この回復処理装置５０は、処理容器５１と、載置台５２と、を備えている。載置台５２には、加熱手段であるヒーター５２ａが設けられており、このヒーター５２ａは、電源５２ｂに接続され、ウェハＷを例えば５０℃〜２００℃に加熱できるように構成されている。この載置台５２には、図示しないピンなどの昇降手段が設けられており、この昇降手段により、処理容器５１の側壁の搬送口５３を介して載置台５２と図示しない搬送手段との間でウェハＷの受け渡しを行うように構成されている。載置台５２の表面には、ウェハＷを支持するための図示しない複数のピンが設置されており、載置台５２の表面からウェハＷを僅かに浮かせることで、ウェハＷの裏面へのパーティクルの付着を抑えるように構成されている。尚、Ｇはゲートバルブである。
また、処理容器５１の下面には、載置台５２を囲むように、周方向に等間隔に例えば４カ所にガス供給路５４の一端側が開口しており、またガス供給路５４の他端側には、気化器５５が接続されている。この気化器５５の上流側には、それぞれ流量調整部５６ａ、５７ａを介してＴＭＳＤＭＡ（Ｔｒｉｍｅｔｈｙｌｓｉｌｙｌｄｉｍｅｔｈｙｌａｍｉｎｅ）源５６、窒素ガス源５７が接続されており、液体状のＴＭＳＤＭＡを気化器５５において気化させて、窒素ガスをキャリアガスとして有機ガスであるＴＭＳＤＭＡガスを処理容器５１内に供給するように構成されている。尚、処理容器５１内を減圧すると共に、気化器５５内のＴＭＳＤＭＡの圧力を処理容器５１内よりも高くなるように設定して、処理容器５１内の圧力と気化器５５内の圧力との間の圧力差により、ＴＭＳＤＭＡガスがキャリアガス無しで処理容器５１内に供給されるようにしても良い。処理容器５１の天壁には、載置台５２上のウェハＷに対向するように、排気路５６を介して図示しない圧力調整部を備えた真空ポンプ５７が接続されている。
［装置全体の構成］
上記のプラズマ処理装置１０及び回復処理装置５０は、図３に示すように、マルチチャンバーシステムである基板処理装置６０の一部として構成されている。
この基板処理装置６０について以下に簡単に説明すると、この基板処理装置６０は、キャリア室６１、大気雰囲気の第１の搬送室６２、ロードロック室６３及び真空雰囲気の第２の搬送室６４を備えている。第２の搬送室６４には、プラズマ処理装置１０及び回復処理装置５０が気密に接続されている。
第１の搬送室６２には、キャリア室６１とロードロック室６３との間でウェハＷの受け渡しを行うための第１の搬送手段である搬送アーム６５が設けられ、第２の搬送室６４には、ロードロック室６３とプラズマ処理装置１０及び回復処理装置５０との間でウェハＷの受け渡しを行うための第２の搬送手段である搬送アーム６６が設けられている。
この基板処理装置６０には、例えばコンピュータからなる制御部２Ａが設けられている。この制御部２Ａはプログラム、メモリ、ＣＰＵからなるデータ処理部などを備えており、前記プログラムには制御部２Ａから基板処理装置６０の各部に制御信号を送り、後述の各ステップを進行させるように命令（各ステップ）が組み込まれている。また、例えばメモリには処理圧力、処理温度、処理時間、ガス流量または電力値などの処理パラメータの値が書き込まれる領域を備えており、ＣＰＵがプログラムの各命令を実行する際これらの処理パラメータが読み出され、そのパラメータ値に応じた制御信号がこの基板処理装置６０の各部位に送られることになる。このプログラム（処理パラメータの入力操作や表示に関するプログラムも含む）は、コンピュータ記憶媒体例えばフレキシブルディスク、コンパクトディスク、ハードディスク、ＭＯ（光磁気ディスク）などの記憶部２Ｂに格納されて制御部２Ａにインストールされる。
［積層構造及び全体の処理の流れ］
次に、上記のプラズマ処理装置１０、回復処理装置５０及び基板処理装置６０において行われる各処理について説明する。ここで、まず本発明における半導体装置の製造方法が実施される例えば半導体基板（以下「ウェハ」Ｗという）の一例について、図４を参照して説明する。
図４（ａ）は、基板である例えば８インチサイズのウェハＷ上に形成されたｎ番目の回路層の上層に（ｎ＋１）番目の回路層を形成する様子を示している。このｎ番目の回路層は、層間絶縁膜であるＳｉＣＯＨ膜７０内に、例えばＣｕなどの金属である配線７１が埋め込まれた構成となっている。また、このｎ番目の回路層の上層には、キャップ膜７２とバリア膜７３とが下側からこの順番で積層されている。キャップ膜７２は、例えばＣＭＰ加工における機械的衝撃からこの回路層を保護するためのものである。また、バリア膜７３は、上下の回路層の間におけるＣｕの拡散を抑えるためのものである。尚、ＳｉＣＯＨ膜７０と配線７１との間にも金属の拡散を抑えるためのバリア膜が形成されているが、ここでは省略する。
バリア膜７３の上層には、ＳｉＣＯＨ膜７４、キャップ膜７５、ボトムレジスト膜７６、酸化膜７７、反射防止膜７８及びレジストパターンであるフォトレジストマスク７９が下側からこの順番で積層されている。フォトレジストマスク７９は、ＳｉＣＯＨ膜７４にビアホールを形成するためにパターニングされている。
次に、上記のウェハＷに対して行う処理について説明する。先ず、上記の基板処理装置６０におけるウェハＷの流れについて説明する。ウェハＷの搬送容器であるキャリアがゲートドアＧＴを介して大気側からキャリア室６１に搬入されると、ウェハＷは、搬送アーム６５によって第１の搬送室６２を介してロードロック室６３に搬入される。次いで、このウェハＷは、搬送アーム６６により、第２の搬送室６４を介してプラズマ処理装置１０に搬送される。プラズマ処理装置１０において以下に説明するエッチング処理及びアッシング処理が行われた後、ウェハＷは搬送アーム６６によりプラズマ処理装置１０から取り出されて、回復処理装置５０に搬送され、後述の回復処理が行われる。その後、ウェハＷは、搬入された経路と逆の経路でキャリアに戻される。
（エッチング処理）
ウェハＷを搬送アーム６６によって処理容器２１内の載置台３０上に水平に載置した後、ゲートバルブＧを閉じる。引き続きガス流路３８からバックサイドガスを供給して、ウェハＷを所定の温度に調整する。
そして、排気装置２３により排気管２４を介して処理容器２１内の真空排気を行い、処理容器２１内を所定の真空度に保持した後、ガス供給系４６より処理ガスとして例えばＣＦ4ガスを所定の流量で供給する。続いて周波数が６０ＭＨｚの高周波を所定の電力となるように上部電極４０に供給して、処理ガスをプラズマ化すると共に、バイアス用の高周波として周波数が２ＭＨｚの高周波を所定の電力で下部電極３１に供給する。このプラズマによって、反射防止膜７８及び酸化膜７７がエッチングされる。
次いで、高周波及び処理ガスの供給を停止して、処理容器２１内を真空排気する。そして、処理ガスとしてＣＯ2ガス及びＣＯガスを所定の流量で処理容器２１内に供給し、上部電極４０及び下部電極３１から所定の電力の高周波を供給し、同様に処理ガスをプラズマ化して、ボトムレジスト膜７６をエッチングする。
その後、高周波及び処理ガスの供給を停止し、処理容器２１内を真空排気して、処理ガスとしてＣＦ4ガスを例えば１００ｓｃｍｍの流量で処理容器２１内に供給すると共に、処理容器２１内の圧力を例えば６．６７Ｐａ（５０ｍＴｏｒｒ）に設定する。そして、上部電極４０及び下部電極３１からの電力をそれぞれ例えば１０００Ｗ、１００Ｗとして、この処理ガスをプラズマ化し、このプラズマをウェハＷに供給することにより、キャップ膜７５、ＳｉＣＯＨ膜７４をエッチングする。このエッチング処理により、図４（ｂ）に示すように、ＳｉＣＯＨ膜７４にホール８０が形成されて、バリア膜７３の表面が露出する。
この時、処理ガスには酸素ガスが含まれていないので、ＳｉＣＯＨ膜７４には酸素のプラズマによるダメージが生成されないが、ＣＦ4ガスのプラズマのエネルギーにより、ごく僅かにダメージを受けて、ホール８０の側壁には、僅かにダメージ層８１が形成される。このダメージ層８１は、既述のように、ＳｉＣＯＨ膜７４を構成するＳｉと結合していた有機物が脱離した層である。
（アッシング処理）
次に、高周波及び処理ガスの供給を停止し、処理容器２１内を真空排気する。また、処理ガスとして酸素ガスを例えば３００ｓｃｃｍで処理容器２１内に供給すると共に、例えば１．３３Ｐａ（１０ｍＴｏｒｒ）〜６．６７Ｐａ（５０ｍＴｏｒｒ）となるように真空度を調整する。そして、上部電極４０から例えば６００Ｗ（１．９１Ｗ／ｃｍ2）〜１０００Ｗ（３．１８Ｗ／ｃｍ2）の電力を供給して、酸素ガスをプラズマ化すると共に、下部電極３１から例えば１００Ｗ（０．３２Ｗ／ｃｍ2）〜３００Ｗ（０．９５Ｗ／ｃｍ2）の電力を供給する。この高周波により、酸素ガスが活性化されてプラズマ化して、酸素イオンと酸素ラジカルとを生成する。この時、上記のように処理条件を調整（処理圧力を高く、上部電極４０から供給する電力を高く）してプラズマ密度を増やしているので、その結果プラズマ中の酸素イオン濃度が極めて少なくなり、一方ラジカル濃度が増加する。また、下部電極３１から供給する電力を上記のように低くしているので、酸素イオンがウェハＷに強く引き寄せられずに、大量に生成したラジカルが主にウェハＷに向かって流れていく。
このプラズマがウェハＷに供給されると、図４（ｃ）に示すように、有機膜であるボトムレジスト膜７６がアッシングされて除去されていく。また、ＳｉＣＯＨ膜７４の側壁（ホール８０の側面）がこのプラズマに曝されることにより、膜中から有機物例えばメチル基が脱離していく。ＳｉＣＯＨ膜７４中のＳｉには、メチル基の脱離により、ダングリングボンドと呼ばれる活性の非常に高い（反応力の高い）未結合手が生成される。この未結合手には、処理ガス中に僅かに含まれている水分や、酸素ガスとＳｉＣＯＨ膜７４中の水素とが反応して生成した水分が結合して、Ｓｉ−ＯＨ結合が形成される。
そして、メチル基が脱離して空隙となった部位から酸素プラズマがＳｉＣＯＨ膜７４の内部まで進入して、ＳｉＣＯＨ膜７４の内部からもメチル基を順次脱離させ、既述のダメージ層８１が形成される。ところで酸素イオンは、そのエネルギーによりダメージ層８１を緻密化してしまうが、上記の条件で形成されたプラズマは酸素イオンの濃度が極めて低く、酸素ラジカルがリッチな状態であり、このラジカルはダメージ層８１を緻密化するおそれが少ないので、図５（ａ）に示すように、ダメージ層８１は有機物の脱離によって形成された空隙がそのまま残ったような多孔質となる。このように酸素ラジカルがリッチなプラズマを用いると、ダメージ層８１が緻密でなくなることから、酸素ラジカルが奥まで浸透してダメージ層８１が厚く（深く）なり、このため比誘電率が大きくなってしまう。
（回復処理）
次いで、高周波及び処理ガスの供給を停止して、処理容器２１内を排気する。そして、搬送アーム６６によりウェハＷを処理容器２１内から取り出して、既述の回復処理装置５０の処理容器５１内に搬入する。また、載置台５２上において、ウェハＷを所定の設定温度例えば１５０℃に加熱する。その後、処理容器５１内の圧力が例えば６．６７ｋＰａ（５０Ｔｏｒｒ）となるまでＴＭＳＤＭＡガスを例えば５００ｓｃｃｍの流量で供給する。そして、ＴＭＳＤＭＡガスの供給を停止して処理容器５１内を閉空間とし、この状態を例えば１５０秒保持する。
このＴＭＳＤＭＡガスは、処理容器５１内に拡散していき、ウェハＷの表面に充満して、ホール８０内更にはダメージ層８１の表面にまで到達する。既述のように、ダメージ層８１が疎の状態（多孔質状）になっているので、ＴＭＳＤＭＡガスは、図５（ｂ）に示すように、ダメージ層８１の表面から内部深くまで入り込んでいく。このダメージ層８１は、既述のようにＳｉＣＯＨ膜７４から有機物が脱離した部位であり、この部位のＳｉには活性の非常に高い未結合手を有している。一方、ＴＭＳＤＭＡガスは、結合力が弱くＴＭＳＤＭＡガスから脱離しやすい反応基例えばメチル基を持っているので、未結合手を持つＳｉに接触すると、このＳｉにメチル基が速やかに奪われていく。また、水分が結合したＳｉに対してもこのＴＭＳＤＭＡガスが作用して、ＳｉＣＯＨ膜７４から水分を脱離させると共に、この水分の脱離したＳｉにメチル基が結合する。
そして、ＴＭＳＤＭＡガスから順次メチル基がＳｉに奪われて、ダメージ層８１内におけるＴＭＳＤＭＡガスの濃度が減少するので、ＴＭＳＤＭＡガスが次々とダメージ層８１内部に拡散し、更にＳｉとＴＭＳＤＭＡガスとの反応が進行して、図５（ｃ）及び図６（ａ）に示すように、ダメージ層８１の回復処理が行われる。尚、ＴＭＳＤＭＡガスからメチル基が奪われることによって生成した副生成物のガスは、分子が小さくなるので、ＳｉＣＯＨ膜７４を構成する分子の隙間からホール８０の外部へと抜け出ていく。
その後、処理容器５１内を排気して、ウェハＷを処理容器５１内から取り出す。そして、新たなレジストパターンを形成後、このレジストパターンを利用して、ＳｉＣＯＨ膜７４に配線を埋め込むための溝（トレンチ）を形成し、この溝とホール８０とからなる凹部にＣｕを埋め込んだ後、ＣＭＰ加工を行うことにより、図６（ｂ）に示すように（ｎ＋１）番目の配線８２が形成される。
上述の実施の形態によれば、アッシング処理条件として、処理圧力を１．３３Ｐａ〜６．６７Ｐａ、上部電極４０から供給する電力を６００Ｗ（１．９１Ｗ／ｃｍ2）〜１０００Ｗ（３．１８Ｗ／ｃｍ2）とすることで、酸素イオンが少なく、酸素ラジカルの多いプラズマを得て、このプラズマによりＳｉＣＯＨ膜７４が露出した状態でアッシング処理を行うようにしている。このため、ＳｉＣＯＨ膜７４の表層における密度の高い緻密層の生成が抑えられるので、回復処理を行う時のＴＭＳＤＭＡガスがダメージ層８１内部まで行き渡り、ダメージの回復率（電気的特性の回復率）を高めることができる。この結果、良好な電気的特性の半導体装置が得られる。
この実施の形態に係る手法は、次のような見方ができる。即ち、従来はアッシング処理を行った後の電気的特性が最も良くなるようにアッシング処理条件を調整して、その後回復処理を行っていたが、本発明では、従来までの発想とは逆の発想により、アッシング処理を行った後の特性については、従来のアッシング処理後の特性よりも悪くようにアッシング条件を調整し、こうすることで次工程の回復処理による特性の回復率を高めるようにしている。
更にＳｉＣＯＨ膜７４について言えば、８インチサイズウェハＷのアッシング処理において、プラズマ発生用の電力である例えば上部電極４０への供給電力を６００Ｗ以上として、アッシング処理後の膜の特性を悪くすれば良く、このような条件でアッシング処理を行うということは、後述の実施例からも分かるように、膜の比誘電率を５．２以上とすることでもある。尚、アッシング処理後のＳｉＣＯＨ膜７４の比誘電率が５．２以上であっても、極端に大きい場合には、続く回復処理によって膜のダメージの回復率は悪くなるであろうから、回復処理によって膜の比誘電率が３．２を越えてしまうような場合には、本発明の範囲には含まれない。
また、後述の実施例の結果からも明らかなように、上記のようにアッシング条件を調整することで、アッシングレートが高くなるので、スループットが向上するといったメリットもある。
尚、ホール８０内へのプラズマの進入を抑えるために、アッシング処理時における下部電極３１から供給する電力は、１００Ｗ（０．３２Ｗ／ｃｍ2）〜３００Ｗ（０．９５Ｗ／ｃｍ2）とすることが好ましい。
回復処理に用いるガスとしては、上記のＴＭＳＤＭＡガス以外にも、後述の実施例に示すＤＭＣ（Ｄｉｍｅｔｈｙｌｃａｒｂｏｎａｔｅ）ガスを用いても良く、また回復処理に用いられる他の有機系のガスであっても良い。また、本発明のアッシング処理及び回復処理を適用する膜としては、上記のＳｉＣＯＨ膜７４だけでなく、Ｓｉ、Ｃ及びＯを含む膜であっても良い。また、上記の例では、回復処理を行う際に、処理容器５１内に６．６７ｋＰａ（５０Ｔｏｒｒ）となるまでＴＭＳＤＭＡガスを供給して、その後ＴＭＳＤＭＡガスの供給を停止したが、ＴＭＳＤＭＡガスを供給しながら処理容器５１内を真空排気して、上記の圧力となるようにＴＭＳＤＭＡガスの流量と排気量とを調整するようにしても良い。
尚、エッチング処理やアッシング処理を行うための装置としては、下部２周波の平行平板型のプラズマ処理装置を用いても良い。また、エッチング処理とアッシング処理とを別チャンバーにて行うようにしても良い。
（実験例１）
次に、本発明の効果を確認するために行った実験について説明する。実験には、図７に示すように、ＳｉＣ膜９０の上にＳｉＣＯＨ膜９１、酸化膜９２、反射防止膜９３及びフォトレジストマスク９４が下からこの順番で積層された８インチ（２００ｍｍ）サイズのウェハＷを用いた。このフォトレジストマスク９４には、所定の凹部がパターニングされている。先ず初めに、このウェハＷを用いて、ダメージ層８１が小さくなる処理条件を見つけるための実験を行った。
既述のプラズマ処理装置１０において、エッチング処理及びアッシング処理を行った後、回復処理装置５０において回復処理を行った。各処理条件については、エッチング処理条件及び回復処理条件を一定として、アッシング処理条件を以下の表１に示す条件とした。尚、比較例１−３として、アッシング処理後の電気的特性などの状態が最も良くなるように、アッシング処理条件を調整した条件（これまで用いられてきた従来のアッシング条件）とした実験を行った。また、比較例１−４として、アッシング処理時の上部電極４０の電力を１５００Ｗとして、回復処理の処理ガスをＤＭＣ（Ｄｉｍｅｔｈｙｌｃａｒｂｏｎａｔｅ）ガスとした以外は実施例１−２と同じ条件とした実験を行った。
その後、回復処理を行った後の各ウェハＷを５重量％の沸酸水溶液中に浸析した。そして、既述のダメージ層８１が沸酸に溶解する一方、ＳｉＣＯＨ膜９１は沸酸に溶解しにくいことから、沸酸に浸漬することにより広がった凹部の幅を測定して、ダメージ層８１の量を評価した。凹部の幅は、ＳＥＭにより１５０ｋ倍でウェハＷの断面を観察することによって測定した。
各処理条件については、以下の通りである。
（エッチング処理条件）
反射防止膜９３のエッチング
処理圧力 ：６．６７Ｐａ（５０ｍＴｏｒｒ）
上部電極４０の電力 ：１０００Ｗ
下部電極３１の電力 ：１００Ｗ
処理ガス ：ＣＦ4ガス＝１００ｓｃｃｍ
処理時間 ：７０秒
メインエッチング
処理圧力 ：６．６７Ｐａ（５０ｍＴｏｒｒ）
上部電極４０の電力 ：１２００Ｗ
下部電極３１の電力 ：１７００Ｗ
処理ガス ：ＣＦ4ガス／Ａｒガス／Ｎ2ガス＝５／１０００／１５０ｓｃｃｍ
処理時間 ：２５秒
（アッシング処理条件）
処理ガス ：Ｏ2ガス／３００ｓｃｃｍ
（表１）
Figure 2009016446
（回復処理条件）
処理圧力 ：６．６７ｋＰａ（５０Ｔｏｒｒ）
処理ガス ：ＴＭＳＤＭＡガス＝５００ｓｃｃｍ
処理時間 ：１５０秒
ウェハＷの加熱温度 ：１５０℃
（実験結果）
この実験結果を表２に示す。
（表２）
Figure 2009016446
その結果、比較例１−１、１−２、１−４では、ダメージ層８１が悪化していた。尚、実施例１−１、１−２では、従来の条件（比較例１−３）よりもアッシングレートが向上していた。
このことから、上部電極４０の供給電力の範囲を６００Ｗ〜１０００Ｗまで増やしても、見かけ上のダメージ層８１の量は上部電極４０の供給電力を３００Ｗとしていた従来の方法に近いレベルであり、一方アッシングレートは向上することが分かった。
上部電極４０の電力を増やしていくと、既述のように、プラズマ中の酸素イオンの濃度が減少すると考えられるが、上記の結果から、１５００Ｗまで増やすと、その後の回復処理によっても回復できない程度まで酸素ラジカルによるダメージが大きくなってしまうと考えられる。
尚、上記のＤＭＣガスを用いた場合でも、ＴＭＳＤＭＡガスと同様にダメージ層８１の量を減らす効果があることが分かった。
また、実施例１−１、１−２及び比較例１−３について、上記と同様のエッチング処理及びアッシング処理を行い、その後回復処理を行わずに沸酸浸漬試験を行ったところ、それぞれダメージ層８１の量が２６、３０、２２ｎｍとなっていた。このことから、実施例１−１、１−２では、アッシング処理後には一旦見かけ上のダメージ層８１が増加するが、回復処理によりダメージ層８１の量が比較例１−３（上部電極４０の供給電力３００Ｗ）に近いレベルまで回復することが分かった。
尚、ＳｉＣ膜９０の膜減りについても確認したが、ウェハＷ間で差異は見られなかった。
（実験例２）
次に、電気的特性についての評価試験を行った。図８に示すように、実験用の８インチサイズのウェハＷ上に比誘電率が２．４となるＳｉＣＯＨ膜９５をベタ膜として成膜して、このウェハＷに対してエッチング処理、アッシング処理及び回復処理を行った。各処理条件としては、以下の条件以外については上記の実験例１と同様の条件とした。尚、比較のために、上記のエッチング処理及びアッシング処理を行い、回復処理を行わない試料も作製した。
その後、比誘電率、リーク電流、含水量及び炭素量の測定を行った。また、比較のために、リーク電流以外については、回復処理を行う前の試料に対しても同様に測定を行った。尚、参考例として、実験を行う前（ＳｉＣＯＨ膜９５の成膜後）のウェハＷについても同様に測定した。
比誘電率及びリーク電流の測定には、公知の手法を用いた。含水量の測定には、昇温脱離ガス分析法（ＴＤＳ：Ｔｈｅｒｍａｌ Ｄｅｓｏｒｐｔｉｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ）により、１００℃〜５００℃まで昇温した時にウェハＷから脱離した水の量を積分して求めた。また、炭素量の測定には、Ｘ線光電子分光法（ＸＰＳ：Ｘ−ｒａｙ ｐｈｏｔｏｅｌｅｃｔｒｏｎ ｓｐｅｃｔｒｏｓｃｏｐｙ）により行い、膜中のシリコンの量に対する炭素の量の比率を計算することで比較した。尚、この時、ウェハＷに対してスパッタを行い、スパッタ時間を変えることにより、ウェハＷの深さ方向でどのように炭素量が変化するかを確認した。
（エッチング処理条件）
処理圧力 ：１０．０Ｐａ（７５ｍＴｏｒｒ）
上部電極４０の電力 ：１５００Ｗ
下部電極３１の電力 ：１００Ｗ
処理ガス ：ＣＦ4ガス／Ａｒガス＝８０／１６０ｓｃｃｍ
処理時間 ：１０秒
（アッシング処理条件）
実施例２−１：処理時間を２５秒とした以外は実施例１−１と同じ条件とした。
実施例２−２：処理時間を２３秒とした以外は実施例１−２と同じ条件とした。
比較例２ ：処理時間を２９秒とした以外は比較例１−３と同じ条件とした。
（実験結果）
比誘電率、リーク電流及び含水量の結果について、表３に示す。
（表３）
Figure 2009016446
回復処理前において、実施例２−１、２−２では、比誘電率が比較例２よりも上昇（悪化）しているが、回復処理を行うことにより、比誘電率が低下して、比較例２（従来の処理条件）とほぼ同程度となるまで改善している。一方、リーク電流及び含水量については、回復処理を行うことにより比較例２よりも改善されており、特にリーク電流は大幅に（一桁）小さくなっている。
このことから、本発明の手法により、上記の実験例１の見かけ上のダメージ層８１の量の評価からは確認できない電気的特性の回復が行われていることが分かった。
尚、昇温脱離ガス分析法により得られた水のピーク位置（ピークが最も大きくなる加熱温度）については、実施例２−１、２−２と比較例２とにおいて違っていたことから、水の吸着因子（吸着形態）あるいはダメージ層８１の深さ（水分の付着している深さ）が違っていると考えられる。
次に、炭素量の測定結果について、図９に示す。実施例２−２では、アッシング処理を行うことによって、ウェハＷの内部深くまでダメージ層８１が進行し、炭素量が少なくなっている。しかし、回復処理を行うことにより、ウェハＷの内部にまでＴＭＳＤＭＡガスが進入して、極めて高い回復量となっている。この原因としては、既述のように、アッシング処理を行うときのプラズマ中の酸素イオンを少なくして、酸素のラジカルを多くしているので、ダメージ層８１に緻密層が形成されずに、空隙が残った状態で回復処理を行っているためだと考えられる。
一方、比較例２では、アッシング処理後のダメージ層８１についてはウェハＷの内部の深くまで進行していないものの、回復処理によってもあまり炭素量が増えていないことが分かる。この原因としては、酸素イオンのエネルギーによりウェハＷの表面のダメージ層８１に緻密層が形成されて、立体障害によりＴＭＳＤＭＡガスがウェハＷ内に拡散しにくくなっているためだと考えられる。
尚、図９では、実施例２−１の結果については省略している。
本発明のエッチング処理及びアッシング処理に用いられるプラズマ処理装置の一例を示した縦断面図である。 本発明の回復処理に用いられる回復処理装置の一例を示す縦断面図である。 上記のプラズマ処理装置及び回復処理装置が接続される基板処理装置の一例を示す平面図である。 本発明の半導体製造装置の製造方法における工程の一例を示す基板の断面図である。 上記の回復処理における基板表面の様子を示す模式図である。 上記の製造方法における工程の一例を示す基板の断面図である。 本発明の実施例において用いた基板の構成を示す断面図である。 本発明の実施例において用いた基板の構成を示す断面図である。 上記の実施例において得られた特性図である。 従来の有機系の低誘電率膜がプラズマによって受けるダメージを示す模式図である。 上記のダメージが回復する様子を示す模式図である。
符号の説明
７３ バリア膜
７４ ＳｉＣＯＨ膜
７５ キャップ膜
７６ ボトムレジスト膜
７７ 酸化膜
７８ 反射防止膜
７９ フォトレジストマスク
８０ ホール
８１ ダメージ層
８２ 配線
２１ 処理容器
３１ 下部電極
４０ 上部電極
５０ 回復処理装置

Claims (3)

  1. 上層側にレジストパターンが形成された、シリコン、炭素、酸素及び水素を含む有機系の低誘電率膜をプラズマによりエッチングする工程と、
    次いで前記低誘電率膜の比誘電率が５．２以上とすることができる程度に酸素ラジカルの多いプラズマにより前記レジストパターンをアッシングする工程と、
    その後、有機系のガスを前記低誘電率膜に供給して、プラズマにより受けた前記低誘電率膜のダメージの回復処理を行う工程と、を含むことを特徴とする半導体装置の製造方法。
  2. シリコン、炭素、酸素及び水素を含む有機系の低誘電率膜の上層側にレジストパターンが形成された基板をプラズマ処理装置内に搬入して、前記低誘電率膜をプラズマによりエッチングする工程と、
    次いで平行平板型プラズマ処理装置を用い、処理圧力を１．３３Ｐａ〜６．６７Ｐａに設定すると共に、下部電極上の基板の単位面積あたりに印加されるプラズマ発生用の電力が１．９１Ｗ／ｃｍ2〜３．１８Ｗ／ｃｍ2となるように、上部電極にプラズマ発生用の電力を印加して酸素ガスをプラズマ化し、そのプラズマにより前記レジストパターンをアッシングする工程と、
    その後、有機系のガスを前記低誘電率膜に供給して、プラズマにより受けた前記低誘電率膜のダメージの回復処理を行う工程と、を含むことを特徴とする半導体装置の製造方法。
  3. 半導体製造装置に用いられ、コンピュータ上で動作するコンピュータプログラムを格納した記憶媒体であって、
    前記コンピュータプログラムは、請求項１または２に記載の半導体装置の製造方法を実施するようにステップが組まれていることを特徴とする記憶媒体。
JP2007174307A 2007-07-02 2007-07-02 半導体装置の製造方法、半導体製造装置及び記憶媒体 Expired - Fee Related JP4578507B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2007174307A JP4578507B2 (ja) 2007-07-02 2007-07-02 半導体装置の製造方法、半導体製造装置及び記憶媒体
US12/216,155 US8012880B2 (en) 2007-07-02 2008-06-30 Method of manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007174307A JP4578507B2 (ja) 2007-07-02 2007-07-02 半導体装置の製造方法、半導体製造装置及び記憶媒体

Publications (3)

Publication Number Publication Date
JP2009016446A true JP2009016446A (ja) 2009-01-22
JP2009016446A5 JP2009016446A5 (ja) 2009-09-10
JP4578507B2 JP4578507B2 (ja) 2010-11-10

Family

ID=40295793

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007174307A Expired - Fee Related JP4578507B2 (ja) 2007-07-02 2007-07-02 半導体装置の製造方法、半導体製造装置及び記憶媒体

Country Status (2)

Country Link
US (1) US8012880B2 (ja)
JP (1) JP4578507B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011166084A (ja) * 2010-02-15 2011-08-25 Taiyo Nippon Sanso Corp 絶縁膜のダメージ回復方法及びダメージが回復された絶縁膜
KR20120109359A (ko) * 2011-03-25 2012-10-08 도쿄엘렉트론가부시키가이샤 처리 방법 및 기억 매체
US20160196917A1 (en) * 2015-01-05 2016-07-07 Samsung Electro-Mechanics Co., Ltd. Multilayer ceramic electronic component
JP2017216351A (ja) * 2016-05-31 2017-12-07 東京エレクトロン株式会社 磁気抵抗素子の製造方法及び磁気抵抗素子の製造システム

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8282984B2 (en) * 2007-12-03 2012-10-09 Tokyo Electron Limited Processing condition inspection and optimization method of damage recovery process, damage recovering system and storage medium
JP5538128B2 (ja) * 2010-08-09 2014-07-02 東京エレクトロン株式会社 排気方法およびガス処理装置
JP6754257B2 (ja) * 2016-09-26 2020-09-09 株式会社Ｓｃｒｅｅｎホールディングス 基板処理方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006020344A1 (en) * 2004-08-02 2006-02-23 Lam Research Corporation Method for stripping photoresist from etched wafer
JP2007080850A (ja) * 2005-09-09 2007-03-29 Tokyo Electron Ltd プラズマアッシング方法
JP2007157768A (ja) * 2005-11-30 2007-06-21 Tokyo Electron Ltd 半導体装置の製造方法および基板処理システム

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4312630B2 (ja) 2004-03-02 2009-08-12 東京エレクトロン株式会社 プラズマ処理方法及びプラズマ処理装置
JP4903374B2 (ja) * 2004-09-02 2012-03-28 ローム株式会社 半導体装置の製造方法
US7964511B2 (en) 2005-09-09 2011-06-21 Tokyo Electron Limited Plasma ashing method

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006020344A1 (en) * 2004-08-02 2006-02-23 Lam Research Corporation Method for stripping photoresist from etched wafer
JP2007080850A (ja) * 2005-09-09 2007-03-29 Tokyo Electron Ltd プラズマアッシング方法
JP2007157768A (ja) * 2005-11-30 2007-06-21 Tokyo Electron Ltd 半導体装置の製造方法および基板処理システム

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011166084A (ja) * 2010-02-15 2011-08-25 Taiyo Nippon Sanso Corp 絶縁膜のダメージ回復方法及びダメージが回復された絶縁膜
KR20120109359A (ko) * 2011-03-25 2012-10-08 도쿄엘렉트론가부시키가이샤 처리 방법 및 기억 매체
CN102723305A (zh) * 2011-03-25 2012-10-10 东京毅力科创株式会社 膜的处理方法
JP2012204669A (ja) * 2011-03-25 2012-10-22 Tokyo Electron Ltd 処理方法および記憶媒体
US9059103B2 (en) 2011-03-25 2015-06-16 Tokyo Electron Limited Processing method and storage medium
KR101904547B1 (ko) * 2011-03-25 2018-10-04 도쿄엘렉트론가부시키가이샤 처리 방법 및 기억 매체
US20160196917A1 (en) * 2015-01-05 2016-07-07 Samsung Electro-Mechanics Co., Ltd. Multilayer ceramic electronic component
US9779875B2 (en) * 2015-01-05 2017-10-03 Samsung Electro-Mechanics Co., Ltd. Multilayer ceramic electronic component
JP2017216351A (ja) * 2016-05-31 2017-12-07 東京エレクトロン株式会社 磁気抵抗素子の製造方法及び磁気抵抗素子の製造システム

Also Published As

Publication number Publication date
JP4578507B2 (ja) 2010-11-10
US20090029558A1 (en) 2009-01-29
US8012880B2 (en) 2011-09-06

Similar Documents

Publication Publication Date Title
TWI355019B (en) Hydrogen ashing enhanced with water vapor and dilu
JP4578507B2 (ja) 半導体装置の製造方法、半導体製造装置及び記憶媒体
JP4919871B2 (ja) エッチング方法、半導体装置の製造方法および記憶媒体
TWI528454B (zh) 半導體裝置及半導體裝置之製造方法
JP4049214B2 (ja) 絶縁膜の形成方法及び絶縁膜の形成装置
US8138096B2 (en) Plasma etching method
WO2005069367A1 (ja) 半導体装置の製造方法および成膜システム
JP4999419B2 (ja) 基板処理方法および基板処理システム、ならびにコンピュータ読取可能な記憶媒体
JP2009010043A (ja) 基板処理方法，基板処理装置，記録媒体
JP2007194284A (ja) プラズマ処理方法、プラズマ処理装置、及び記憶媒体
JP2007250706A (ja) 半導体装置の製造方法
JP4924245B2 (ja) 半導体製造装置、半導体装置の製造方法及び記憶媒体
JP2007266099A (ja) 低誘電率膜のダメージ修復方法、半導体製造装置、記憶媒体
JP4940722B2 (ja) 半導体装置の製造方法及びプラズマ処理装置並びに記憶媒体
JP5272336B2 (ja) 半導体装置の製造方法、プラズマエッチング方法及びプラズマエッチング装置
JP5544893B2 (ja) 基板処理方法及び記憶媒体
US20080020584A1 (en) Method of manufacturing semiconductor device and plasma processing apparatus
JP4015510B2 (ja) 半導体集積回路の多層配線用層間絶縁膜及びその製造方法
JP5714004B2 (ja) プラズマ処理方法
JP2006278836A (ja) エッチング方法、エッチング装置、コンピュータプログラム及びコンピュータ記憶媒体
JP2012015411A (ja) 半導体装置の製造方法及び半導体装置
JP2006303422A (ja) プラズマ処理方法および半導体装置の製造方法
JP2004119539A (ja) レジストパターンの除去方法
JP5941623B2 (ja) 処理方法および記憶媒体
JP3717073B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090724

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090724

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20090724

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20090807

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091214

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091222

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100222

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100427

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100628

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100810

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100824

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130903

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4578507

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees