CN102723305A - 膜的处理方法 - Google Patents

膜的处理方法 Download PDF

Info

Publication number
CN102723305A
CN102723305A CN201210082484XA CN201210082484A CN102723305A CN 102723305 A CN102723305 A CN 102723305A CN 201210082484X A CN201210082484X A CN 201210082484XA CN 201210082484 A CN201210082484 A CN 201210082484A CN 102723305 A CN102723305 A CN 102723305A
Authority
CN
China
Prior art keywords
gas
handle
processing
film
affected layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201210082484XA
Other languages
English (en)
Other versions
CN102723305B (zh
Inventor
清水涉
前田清司
永岩利文
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of CN102723305A publication Critical patent/CN102723305A/zh
Application granted granted Critical
Publication of CN102723305B publication Critical patent/CN102723305B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76826—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by contacting the layer with gases, liquids or plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02203—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67109—Apparatus for thermal treatment mainly by convection

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本发明提供一种在进行低介电常数膜的损伤恢复处理时，能够维持较低相对介电常数和泄漏电流值，同时能够除去内部水分的处理方法。在对形成于被处理基板的、表面部分有损伤层的低介电常数膜实施恢复处理时，使第一处理气体和第二处理气体作用于低介电常数膜的损伤层，其中，上述第一处理气体，其分子小到能够渗透到低介电常数膜的损伤层的内部的程度，并且能够除去损伤层内的水分，上述第二处理气体，在损伤层的表面形成疏水性的致密的改性层。

Description

膜的处理方法
技术领域
本发明涉及一种例如在作为层间绝缘膜使用的低介电常数膜，对由于蚀刻或灰化形成的损伤进行恢复处理的处理方法和存储执行那样的处理方法的程序的存储介质。 
背景技术
近年来，对应半导体器件的高速化、配线图案的微细化、高集成化的要求，要求降低配线之间的电容和提高配线的导电性和提高电迁移耐性，与此对应，配线材料使用比现有的铝(Al)或钨(W)的导电性更高且电迁移耐性优异的铜(Cu)，作为形成Cu配线的技术多使用事先在层间绝缘膜等形成配线槽或连接孔，在其中埋入Cu的镶嵌法(例如参照专利文献1)。 
另一方面，随着半导体装置的微细化，层间绝缘膜带的寄生电容在提高配线性能方面为重要的因素，作为层间绝缘膜使用由低介电常数材料构成的低介电常数膜(Low-k膜)，作为构成Low-k膜的材料，一般使用具有甲基等的烷基作为末端基的材料。 
但是，在上述现有的镶嵌工艺中，当蚀刻或除去抗蚀膜(灰化)时，Low-k膜受到损伤。这样的损伤会引起Low-k膜的相对介电常数和泄漏电流值的上升，作为层间绝缘膜使用Low-k膜的效果受到损害。 
作为恢复这种损伤的技术，在专利文献2中提出在蚀刻或除去抗蚀膜后，使用如TMSDMA(N-Trimethylsilyldimethylamine)这样的甲硅烷基化剂等进行恢复处理。该处理是通过如甲硅烷基化剂那样的具有甲基的处理气体对受到损伤末端基变为-OH的损伤层的表面进行改性，来使甲基或含有甲基的基成为末端基的处理方法。 
专利文献1：日本特开2002-083869号公报 
专利文献2：日本特开2006-049798号公报 
发明内容
发明想要解决的课题 
但是，最近，作为Low-k膜多使用相对介电常数更低的具有多个气孔的多孔的Low-k膜(以下称为多孔Low-k膜)，但多孔Low-k膜当受到损伤时，不仅损伤层的表面而且内部的气孔部分也变为亲水性，内部的气孔也吸附水分。在该状态下使用如TMSDMA(N-Trimethylsilyldimethylamine)那样的甲硅烷基化剂等进行恢复处理后，Low-k膜的表面被改性从而变得致密，但吸附在内部气孔的水分被封在里面。这样，在装置形成过程中，若封在里面的水分不知何时排出外部，则会带来氧化阻挡金属或配线等的恶劣影响。 
本发明是鉴于相关情况而完成的，其课题在于，提供一种在进行低介电常数膜的损伤恢复处理时，能够较低维持相对介电常数和泄漏电流值，同时除去内部水分的处理方法。 
另外，其课题还在于，提供一种存储用于实施这些方法的程序的存储介质。 
用于解决课题的方法 
为了解决上述课题，本发明提供一种处理方法，其对形成于被处理基板的、表面部分有损伤层的低介电常数膜实施恢复处理，该处理方法的特征在于： 
使第一处理气体和第二处理气体作用在上述低介电常数膜的上述损伤层，其中，第一处理气体，其分子小到能够渗透到上述低介电常数膜的上述损伤层的内部，并且能够除去上述损伤层内的水分，第二处理气体，在上述损伤层的表面形成疏水性的致密的改性层。 
在本发明中，能够使上述第一处理气体和上述第二处理气体在混合状态下作用于上述损伤层。另外，也能够在利用上述第一处理气体进行处理后，利用上述第二处理气体进行处理。 
作为上述第一处理气体，能够使用其分子进入损伤层内部使脱水反应发生的气体。另外，作为上述第二处理气体，能够使用含有Si和/或C，通过甲基恢复上述损伤层表面部分的气体，或在上述损伤层表面部分形成更致密的膜的气体。 
作为上述第一处理气体能够使用DMC，作为上述第二处理气体能 够使用TMSDMA。 
本发明还提供一种存储介质，其存储有在计算机上运行的、用于控制处理装置的程序，该存储介质的特征在于： 
所述程序在执行时使计算机控制所述处理装置，以进行上述处理方法。 
发明效果 
根据本发明，第一处理气体进入损伤层内以除去其中的水分，第二处理气体在损伤层表面形成疏水性的致密的改性层，所以在损伤层表面使损伤恢复以降低相对介电常数和泄漏电流值，并且通过疏水性的致密的改性层，新的水分不进入膜内，能够维持低介电常数层内进入较少水分。 
附图说明
图1是表示用于实施本发明的实施方式的方法的处理装置的一个例子的截面图。 
图2是表示第一实施方式的处理方法的流程图。 
图3是表示第二实施方式的处理方法的流程图。 
图4是表示现有的恢复处理和本发明的恢复处理的模型的示意图。 
图5是表示在通过现有的方法仅使用TMSDMA进行恢复处理的情况和按照本发明使用作为第一处理气体的DMC和作为第二处理气体的TMSDMA进行恢复处理的情况中，测定k值、泄漏电流值、膜中的水分量的结果的图。 
图6是表示掌握改变TMSDMA气体和DMC的比率进行恢复处理时的泄漏电流值的结果的图。 
符号说明 
1处理装置 
11腔室 
12载置台 
15加热器 
20气体导入头 
21气体供给配管 
22气体流路 
23第一处理气体供给配管 
24第二处理气体供给配管 
30第一处理气体贮存部 
36第二处理气体贮存部 
50控制部 
51工艺控制器 
52用户接口 
53存储部(存储介质) 
W晶片 
具体实施方式
以下，参照附图对本发明的实施方式进行说明。 
<用于实施恢复处理的装置> 
图1是表示用于实施本发明实施方式的方法的处理装置的一个例子的截面图。 
该处理装置1是用于对形成于作为被处理基板的晶片W的多孔Low-k膜进行损伤恢复处理的装置，具备收纳晶片W的腔室11。在腔室11的内部设置有用于水平地支承作为被处理基板的晶片W的载置台12。该载置台12被从腔室11的底部中央向上方延伸的圆柱状的支承部件13支承。另外，载置台12上埋入有电阻加热型的加热器15，该加热器15通过加热电源16供电来对载置台12进行加热，并通过该热对载置台12上的晶片W进行加热。另外，在载置台12中插入有热电偶(未图示)，能够将晶片W控制在规定的温度。在载置台12上相对于载置台12的表面可突出没入地设置有用于支承晶片W并使其升降的三个(仅图示两个)晶片支承销18。 
腔室11的上部为开口部，沿腔室11的上端部设置有环状的盖19。而且，该盖19支承导入处理气体和稀释气体的气体导入头20，该气体导入头20，由密封部件(未图示)相对腔室11气密地密封。在该气体导入头20的上部的中央与气体供给配管21连接。在气体导入头20的 内部形成有与气体供给配管21相连的气体流路22。气体供给配管21与第一处理气体配管23、第二处理气体配管24和稀释气体配管25连接。 
在第一处理气体配管23上插入安装有气化器26、用于控制处理气体流量的质量流量控制器27和阀门28。另外，气化器26与从用于供给第一处理气体的贮存液体状的第一药剂的第一药剂贮存部30开始延伸的第一药剂配管29连接，在第一药剂配管29上设置有阀门31。而且，通过气体压送等将液体状的第一药剂经由第一药剂配管29从第一药剂贮存部30供给气化器26，在气化器26气化生成的第一处理气体被供给到第一处理气体供给配管23。 
在第二处理气体配管24上插入安装有气化器32、用于控制处理气体流量的质量流量控制器33和阀门34。另外，气化器32与从用于供给第二处理气体的贮存液体状的第二药剂的第二药剂贮存部36开始延伸的第二药剂配管35连接，在第二药剂配管35上设置有阀门37。而且，通过气体压送将液体状的第二药剂经由第二药剂配管35从第二药剂贮存部36供给气化器32，在气化器32气化生成的第二处理气体被供给到第二处理气体供给配管24。 
稀释气体供给配管25的另一端与供给稀释气体的稀释气体供给源38连接。另外，在稀释气体供给配管25上插入安装有控制稀释气体流量的质量流量控制器(MFC)39和其前后的阀门40。作为稀释气体能够使用N2气体。另外，也能够使用Ar气体等的惰性气体。 
第一处理气体，是其分子小到能够渗透到多孔Low-k膜的损伤层的内部的程度，具有通过使损伤层内部发生例如脱水反应等而除去(固定)气孔内部水分的作用的气体，能够列举碳酸二甲酯(Dimetylcarbonate、DMC)、重氮甲烷(Diazomethan)等。作为第一处理气体，优选是其分子比损伤层的气孔更小且进入损伤层的内部发生脱水反应的气体。 
第二处理气体，是通过例如甲基(-CH3)恢复(修复)由于蚀刻或灰化受到了损伤的多孔Low-k膜的损伤层的表面部分，在多孔Low-k膜的表面形成致密的膜的气体，为含有Si和/或C的气体，能够列举TMSDMA(N-Trimethylsilyldimethylamine)、DMSDMA (Dimethylsilyldimethylamine)、TMDS(1，1，3，3-Tetramethyldisilazane)、TMSPyrole(1-Trimethylsilylpyrole)、BSTFA(N，0-Bis(trimethylsilyl)trifluoroacetamide)、BDMADMS(Bis(dimethylamino)dimethylsilane)等甲硅烷基化剂。在使用甲硅烷基化剂的情况下，将膜表面的损伤部分(Si-OH部分)取代为Si-CH3，来形成疏水性的致密的膜。 
在腔室11的侧壁设置有晶片搬入搬出口42，该晶片搬入搬出口42通过闸阀43能够打开和关闭，而且，在将闸阀43打开的状态下，在与腔室11相邻的、具备搬送装置、保持为真空的搬送室(未图示)之间进行晶片W的搬入搬出。 
在腔室11的底部周缘部设置有排气口44，该排气口44与排气管45连接。排气管45与具有真空泵的排气机构46连接。在排气管45的排气机构46的上游侧设置有自动压力控制阀门(APC)47和开闭阀门48。因此，边利用压力传感器(未图示)检测腔室11内的压力，边控制自动压力控制阀门(APC)47的开度，边通过排气机构46对腔室11内进行排气，由此，能够将腔室11内控制为规定的压力。另外，当进行处理时，在腔室11内的压力达到规定值时能够通过开闭阀门48封入处理气体。 
处理装置1还具有控制部50。控制部50是用于控制处理装置1的各构成部的部件，具备具有实际上控制这些各构成部的微处理器(计算机)的工艺控制器51。工艺控制器51与操作员用于管理处理装置1而进行输入命令等操作的键盘、和由将处理装置1的工作状况可视化显示的显示器等构成的用户接口52连接。另外，工艺控制器51与存储部53连接，该存储部53贮存：用于控制处理装置1的各构成部的控制对象的控制程序；和用于使处理装置1进行规定处理的程序即处理方案。处理方案存储于存储部53中的存储介质。存储介质也可以是硬盘那样的固定的介质，也可以是CDROM、DVD、闪存存储器等可携带的介质。另外，也可以从其他的装置经由例如专用线路适当地传输方案。而且，根据需要，根据来自用户接口52的指示等通过从存储部53读取任意的处理方案并将其在工艺控制器51执行，由此在工艺控制器51的控制下进行规定处理。 
<恢复处理的实施方式> 
接着，对通过这样构成的处理装置1对具有形成有损伤的多孔Low-k膜的晶片W进行恢复处理的处理方法的实施方式进行说明。 
在此，利用第一处理气体和第二处理气体恢复通过双镶嵌法等进行用于形成配线槽和连接孔的蚀刻或灰化时多孔Low-k膜受到的损伤。 
作为多孔Low-k膜能够应用由SOD(Spin on Dielectric)装置形成的MSQ(methyl-hydrogen-SilsesQuioxane)、由CVD形成的无机绝缘膜之一的SiOC系膜(为在现有的SiO2膜的Si-O结合中导入甲基(-CH3)，并使Si-CH3结合混合的膜，Black Diamond(Applied Materials公司)、Coral(Novellus公司)、Aurora(ASM公司)等与其相当)。 
(第一实施方式) 
图2是表示第一实施方式的处理方法的流程图。 
首先，打开闸阀43，经由搬入搬出口42将具有形成有蚀刻损伤或灰化损伤的多孔Low-k膜的晶片W搬入腔室11，载置于加热到规定温度的载置台12上(步骤1)。而且，对腔室11内进行排气使其为规定压力的真空状态(步骤2)。 
接着，通过气体压送等将第一药剂经由药剂供给配管29从第一药剂贮存部30向气化器26供给，将由气化器26气化形成的DMC等的第一处理气体经由第一处理气体供给配管23供给至气体供给配管21，并且，通过气体压送将第二药剂经由药剂供给配管35从第二药剂贮存部36供给至气化器32，将由气化器32气化形成的TMSDMA等的第二处理气体经由第二处理气体供给配管24供给至气体供给配管21，经由气体导入头20的处理气体流路22将它们导入至腔室11(步骤3)。 
此时，与第一处理气体和第二处理气体一起经由稀释气体供给配管25、气体供给配管21和气体流路22，将N2气体等稀释气体从稀释气体供给源38导入腔室11内。 
在步骤3中，优选：设第一处理气体的流量为100～2000sccm，设第二处理气体的流量为100～2000sccm，设稀释气体的流量为0～3000sccm。此外，根据它们的流量，能够使用以规定比例混合有第一处理气体用药剂和第二处理气体用药剂的混合药剂，也能够其中附加 稀释气体进行使用。 
在腔室11内到达处理压力的时刻，停止供给第一处理气体和第二处理气体，将第一处理气体和第二处理气体封入腔室11内，将腔室11内的压力维持为处理压力，进行Low-k膜的恢复处理(步骤4)。该恢复处理中的晶片W的温度优选为150～300℃。另外，恢复处理时的腔室内的压力优选为667～4000Pa(5～30Torr)。另外，恢复处理时间优选为10～420sec左右。 
这样，在恢复处理结束后，边通过排气机构46对腔室11内进行排气，边从稀释气体供给源38导入作为吹扫气体的稀释气体至腔室11内进行腔室11内的吹扫(步骤5)，随后，打开闸阀43从搬入搬出口42搬出恢复处理后的晶片W(步骤6)。 
(第二实施方式) 
图3是表示第二实施方式的处理方法的流程图。 
在本实施方式中，与第一实施方式相同，将具有形成有损伤的多孔Low-k膜的晶片W搬入腔室11，载置于加热到规定温度的载置台12上(步骤1)，对腔室11内进行排气使其为规定压力的真空状态(步骤2)。 
接着，通过气体压送等将第一药剂经由药剂供给配管29从第一药剂贮存部30供给至气化器26，将由气化器26气化形成的DMC等的第一处理气体经由第一处理气体供给配管23供给至气体供给配管21，且经由气体导入头20的处理气体流路22导入至腔室11(步骤3-1)。这时，与第一处理气体一起供给稀释气体。其中，优选：设第一处理气体的流量为100～2000sccm，设稀释气体的流量为0～3000sccm，设腔室内压力为400～13332Pa(3～100Torr)。 
在规定完时间进行步骤3-1后，停止第一处理气体，例如在维持腔室11内的压力的状态下，切换为第二处理气体。即，通过气体压送等将第二药剂经由药剂供给配管35从第二药剂贮存部36供给至气化器32，将在气化器32气化形成的TMSDMA等的第二处理气体经由第二处理气体供给配管24供给至气体供给配管21，经由气体导入头20的处理气体流路22导入至腔室11(步骤3-2)。这时，与第二处理气体一起供给稀释气体。另外，优选：设第二处理气体的流量为100～ 2000sccm，设稀释气体的流量为0～3000sccm。也可以在对第一处理气体进行吹扫后导入第二处理气体。 
在腔室11内达到处理压力的时刻，停止供给第二处理气体，打开阀门48，将第二处理气体封入腔室11内，维持腔室11内的压力为处理压力，进行Low-k膜的恢复处理(步骤4′)。该恢复处理中的晶片W的温度优选为150～300℃。另外，恢复处理时的腔室内的压力优选为667～4000Pa(5～30Torr)。另外，恢复处理时间优选为10～420sec左右。 
这样，在恢复处理结束后，与第一实施方式相同，进行腔室11内的吹扫(步骤5)，随后搬出恢复处理后的晶片W(步骤6)。 
<维修和效果> 
图4是表示现有的恢复处理和本发明的恢复处理的模型的模式图。如图4(a)所示，当多孔Low-k膜由于蚀刻或灰化产生损伤时，原本1～2nm气孔由于损伤变为比2nm更大的径，内部的气孔部分变为亲水性，开始吸附水分。即，在产生有损伤的损伤层中含有水分。但是，如图4(b)所示，在该状态下，即使使现有使用的TMSDMA气化进行恢复处理，这种药剂也由于分子较大，所以也不能到达损伤层的内部。因此，如图4(c)所示，仅在表面形成疏水性的致密的改性层，由于损伤层的内部为受到了损伤的亲水性的状态，因此形成水分被致密的改性层封入损伤层的状态。 
与此相对，在上述第一和第二实施方式中，作为第一处理气体，使用其分子小到能够渗透到损伤层内部的程度，具有使气孔内发生脱水反应来将气孔内部的水分除去(固定)的作用的气体，例如DMC，作为第二处理气体，使用通过甲基(-CH3)恢复(修复)现有恢复处理使用的损伤层的表面部分，在多孔Low-k膜的表面形成致密的膜的气体，例如TMSDMA，所以根据图4(d)所示的形成损伤层的状态，如图4(e)所示，当供给有第一处理气体(DMC)和第二处理气体(TMSDMA)时，第一处理气体(DMC)渗透到损伤层内部，第二处理气体(TMSDMA)在损伤层表面发生反应，如图4(f)所示，第一处理气体在损伤层内固定水分且形成脱水生成物将水分除去，第二处理气体在损伤层表面形成疏水性的致密的改性层。因此，在损伤层表 面损伤恢复且k值(相对介电常数)和泄漏电流值降低，并且通过疏水性的致密的改性层，新的水分不进入膜内，能够维持多孔Low-k膜内进入水分较少，能够防止由Low-k膜的水分导致的阻挡金属和配线等的氧化。 
当前，由于DMC也具有甲基，因此DMC作为恢复处理的处理气体被期待，但由于其是弱酸物质，实际上，几乎不能解离几乎不与损伤层发生反应。另外，在仅使用DMC进行处理的情况下，之后，当取出到大气气氛时，损伤层中的DMC的分子会释放到大气中回到处理前的状态，再次吸收损伤层中的水分。 
此外，如第一实施方式，在同时导入第一处理气体和第二处理气体的情况下，第一处理气体向损伤层的渗透和基于第二处理气体的恢复处理同时进行，但第二处理气体带来的恢复处理，在腔室内变为规定压力后稳定地进行，因此在第一处理气体渗透至损伤层发生脱水反应后，能够形成由基于第二处理气体的致密的改性层。但是，如第二实施方式，如果第一处理气体的导入和第二处理气体的导入按顺序进行，则能够使损伤层得到第一处理气体的量增加，能够进一步提高损伤层的脱水效果。 
<实验结果> 
接着，对通过实验确认的本发明的效果进行以下说明。 
首先，作为Low-k膜使用BD2(k值＝2.5)，由蚀刻和灰化造成损伤后，对通过现有的方法仅用TMSDMA在压力50Torr下进行恢复处理的情况和按照本发明将作为第一处理气体的DMC和作为第二处理气体的TMSDMA的体积比设为80∶20进行恢复处理的情况，测定出k值、泄漏电流值、膜中的水分量。 
其结果如图5所示。另外，水分量通过FT-IR进行测定。如图5所示，确认：在按照本发明使用作为第一处理气体的DMC和作为第二处理气体的TMSDMA的情况下，能够将k值和泄漏电流维持与目前同样低的值，同时使膜中的水分量减少。 
然后，掌握改变TMSDMA气体和DMC的比率进行恢复处理时的泄漏电流值。其结果如图6所示。如该图所示，可知：作为第二处理气体的TMSDMA的浓度越小，泄漏电流越降低。推测这是由于，第 一处理气体的DMC的浓度变高，通过DMC的脱水效果更多除去膜中的水分。 
此外，在作为第一处理气体使用上述重氮甲烷(CH2N2)的情况下，通过重氮甲烷(CH2N2)在TMSDMA不能到达的深层进行疏水化处理(广义的脱水处理)，与其组合能够进行TMSDMA带来的致密化处理。 
<其它的应用> 
另外，本发明不限定于上述实施方式，可以进行各种变形。例如，在上述实施方式中，主要例示了作为第一处理气体使用DMC、作为第二处理气体使用TMSDMA的例子，但若具有上述作用则不限与此。另外，对于适用于本发明的多孔Low-k膜，也不限于上述例示，若受到损伤且OH基存在，则就适用。另外，在上述实施方式中，当恢复处理时，将腔室内封闭，但也可以使用自动压力控制阀门进行压力控制的同时进行恢复处理。 
另外，在上述实施方式中，还例示了作为被处理基板使用半导体晶片的示例，但并不限于此，也可以是FPD(平面显示器)用基板等其它的基板。 

Claims (6)

1.一种处理方法，对形成于被处理基板的、表面部分有损伤层的低介电常数膜实施恢复处理，该处理方法的特征在于：
使第一处理气体和第二处理气体作用于所述低介电常数膜的所述损伤层，其中，所述第一处理气体，其分子小到能够渗透到所述低介电常数膜的所述损伤层的内部的程度，并且能够除去所述损伤层内的水分，所述第二处理气体，在所述损伤层的表面形成疏水性且致密的改性层。
2.如权利要求1所述的处理方法，其特征在于：
使所述第一处理气体和所述第二处理气体在混合状态下作用于所述损伤层。
3.如权利要求1所述的处理方法，其特征在于：
在利用所述第一处理气体进行处理后，利用所述第二处理气体进行处理。
4.如权利要求1～3中任一项所述的处理方法，其特征在于：
所述第一处理气体的分子进入损伤层内部使脱水反应发生。
5.如权利要求1～3中任一项所述的处理方法，其特征在于：
所述第二处理气体是含有Si和/或C且通过甲基使所述损伤层表面部分恢复的气体。
6.如权利要求1～3中任一项所述的处理方法，其特征在于：
所述第一处理气体是DMC，所述第二处理气体是TMSDMA。
CN201210082484.XA 2011-03-25 2012-03-26 膜的处理方法 Expired - Fee Related CN102723305B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011-068695 2011-03-25
JP2011068695A JP5941623B2 (ja) 2011-03-25 2011-03-25 処理方法および記憶媒体

Publications (2)

Publication Number Publication Date
CN102723305A true CN102723305A (zh) 2012-10-10
CN102723305B CN102723305B (zh) 2015-11-18

Family

ID=46877706

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210082484.XA Expired - Fee Related CN102723305B (zh) 2011-03-25 2012-03-26 膜的处理方法

Country Status (5)

Country Link
US (1) US9059103B2 (zh)
JP (1) JP5941623B2 (zh)
KR (1) KR101904547B1 (zh)
CN (1) CN102723305B (zh)
TW (1) TWI571934B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105633009A (zh) * 2014-11-07 2016-06-01 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法、电子装置
CN111886676A (zh) * 2018-04-05 2020-11-03 中央硝子株式会社 晶圆的表面处理方法及用于该方法的组合物
CN111886676B (zh) * 2018-04-05 2024-09-27 中央硝子株式会社 晶圆的表面处理方法及用于该方法的组合物

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009016446A (ja) * 2007-07-02 2009-01-22 Tokyo Electron Ltd 半導体装置の製造方法及び記憶媒体
US20090170314A1 (en) * 2007-12-28 2009-07-02 Yasunori Morinaga Method for manufacturing a semiconductor device
WO2010024093A1 (ja) * 2008-08-25 2010-03-04 ダイキン工業株式会社 半導体ドライプロセス後の残渣除去液及びそれを用いた残渣除去方法
CN101728320A (zh) * 2008-10-21 2010-06-09 东京毅力科创株式会社 半导体器件的制造方法和半导体器件的制造装置
CN101901781A (zh) * 2009-06-01 2010-12-01 东京毅力科创株式会社 处理方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4484345B2 (ja) 2000-09-11 2010-06-16 東京エレクトロン株式会社 半導体装置及びその製造方法
JP5057647B2 (ja) 2004-07-02 2012-10-24 東京エレクトロン株式会社 半導体装置の製造方法および半導体装置の製造装置
KR101020452B1 (ko) * 2006-03-27 2011-03-08 도쿄엘렉트론가부시키가이샤 기판 처리 방법, 반도체 장치의 제조 방법, 기판 처리 장치, 및 기록 매체
US8088686B2 (en) * 2006-04-19 2012-01-03 Taiyo Nippon Sanso Corporation Method of remedying deterioration of insulating film
US8465991B2 (en) * 2006-10-30 2013-06-18 Novellus Systems, Inc. Carbon containing low-k dielectric constant recovery using UV treatment
US7851232B2 (en) * 2006-10-30 2010-12-14 Novellus Systems, Inc. UV treatment for carbon-containing low-k dielectric repair in semiconductor processing
US20100267231A1 (en) * 2006-10-30 2010-10-21 Van Schravendijk Bart Apparatus for uv damage repair of low k films prior to copper barrier deposition
JP5342811B2 (ja) * 2008-06-09 2013-11-13 東京エレクトロン株式会社 半導体装置の製造方法
JP2010287655A (ja) * 2009-06-10 2010-12-24 Toshiba Corp 半導体装置の製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009016446A (ja) * 2007-07-02 2009-01-22 Tokyo Electron Ltd 半導体装置の製造方法及び記憶媒体
US20090170314A1 (en) * 2007-12-28 2009-07-02 Yasunori Morinaga Method for manufacturing a semiconductor device
WO2010024093A1 (ja) * 2008-08-25 2010-03-04 ダイキン工業株式会社 半導体ドライプロセス後の残渣除去液及びそれを用いた残渣除去方法
CN101728320A (zh) * 2008-10-21 2010-06-09 东京毅力科创株式会社 半导体器件的制造方法和半导体器件的制造装置
CN101901781A (zh) * 2009-06-01 2010-12-01 东京毅力科创株式会社 处理方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105633009A (zh) * 2014-11-07 2016-06-01 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法、电子装置
CN105633009B (zh) * 2014-11-07 2018-12-21 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法、电子装置
CN111886676A (zh) * 2018-04-05 2020-11-03 中央硝子株式会社 晶圆的表面处理方法及用于该方法的组合物
CN111886676B (zh) * 2018-04-05 2024-09-27 中央硝子株式会社 晶圆的表面处理方法及用于该方法的组合物

Also Published As

Publication number Publication date
JP5941623B2 (ja) 2016-06-29
US9059103B2 (en) 2015-06-16
TWI571934B (zh) 2017-02-21
JP2012204669A (ja) 2012-10-22
TW201308426A (zh) 2013-02-16
KR101904547B1 (ko) 2018-10-04
US20120244720A1 (en) 2012-09-27
KR20120109359A (ko) 2012-10-08
CN102723305B (zh) 2015-11-18

Similar Documents

Publication Publication Date Title
JP5507909B2 (ja) 成膜方法
CN101604658B (zh) 半导体器件的制造方法
KR101725273B1 (ko) 처리 장치, 처리 방법 및 기억 매체
US20090001046A1 (en) Substrate processing method, substrate processing apparatus and recording medium
US8262921B2 (en) Substrate processing method, substrate processing apparatus and recording medium
JP4999419B2 (ja) 基板処理方法および基板処理システム、ならびにコンピュータ読取可能な記憶媒体
JP4555320B2 (ja) 低誘電率絶縁膜のダメージ回復方法及び半導体装置の製造方法
JP2009170788A (ja) アモルファスカーボン膜の処理方法およびそれを用いた半導体装置の製造方法
TW201535513A (zh) 介電常數減少且機械性質強化的低ｋ介電層
US20120006782A1 (en) Substrate processing method and substrate processing apparatus
CN102723305A (zh) 膜的处理方法
CN114026678A (zh) 半导体器件的制造方法、衬底处理装置及程序
CN111630639A (zh) 基板处理方法、基板处理装置和蚀刻液
KR20040031036A (ko) 유기실록산막의 처리 방법 및 장치
JP5535368B2 (ja) 処理装置
CN1981375A (zh) 半导体器件的制造方法
JP2009188205A (ja) 基板処理装置および基板処理方法
JP4889376B2 (ja) 脱水方法および脱水装置、ならびに基板処理方法および基板処理装置
JP2011040563A (ja) 基板の処理方法及び基板の処理装置
JP2010245562A (ja) 低誘電率絶縁膜のダメージ回復方法及び半導体装置の製造方法
JP2009008774A (ja) レジスト剥離方法
KR20190034280A (ko) 기판 처리 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20151118

CF01 Termination of patent right due to non-payment of annual fee