KR20190034280A - 기판 처리 방법 - Google Patents

기판 처리 방법 Download PDF

Info

Publication number
KR20190034280A
KR20190034280A KR1020197005687A KR20197005687A KR20190034280A KR 20190034280 A KR20190034280 A KR 20190034280A KR 1020197005687 A KR1020197005687 A KR 1020197005687A KR 20197005687 A KR20197005687 A KR 20197005687A KR 20190034280 A KR20190034280 A KR 20190034280A
Authority
KR
South Korea
Prior art keywords
substrate
dielectric constant
layer
low dielectric
nozzle
Prior art date
Application number
KR1020197005687A
Other languages
English (en)
Other versions
KR102215377B1 (ko
Inventor
아유미 히구치
아키히사 이와사키
Original Assignee
가부시키가이샤 스크린 홀딩스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 스크린 홀딩스 filed Critical 가부시키가이샤 스크린 홀딩스
Publication of KR20190034280A publication Critical patent/KR20190034280A/ko
Application granted granted Critical
Publication of KR102215377B1 publication Critical patent/KR102215377B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02052—Wet cleaning only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H01L21/02065—Cleaning during device manufacture during, before or after processing of insulating layers the processing being a planarization of insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67028—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like
    • H01L21/6704—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like for wet cleaning or washing
    • H01L21/67051—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like for wet cleaning or washing using mainly spraying means, e.g. nozzles
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/6715—Apparatus for applying a liquid, a resin, an ink or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76826—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by contacting the layer with gases, liquids or plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67161—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers
    • H01L21/67167—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers surrounding a central transfer chamber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76825—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by exposing the layer to particle radiation, e.g. ion implantation, irradiation with UV light or electrons etc.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Cleaning Or Drying Semiconductors (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

저유전율 피막이 표면에 형성된 기판 (W) 이 처리된다. 저유전율 피막의 표층부를 치밀화시킴으로써 치밀화층으로 전환하는 치밀화 공정이 실행된다. 그리고, 치밀화층 형성 공정 후에 저유전율 피막의 표면에, 치밀화층을 수복하는 수복액을 공급하는 수복액 공급 공정이 실행된다.

Description

기판 처리 방법
본 발명은, 기판을 처리하는 기판 처리 방법에 관한 것이다. 처리 대상이 되는 기판에는, 예를 들어, 반도체 웨이퍼, 액정 표시 장치용 기판, 플라즈마 디스플레이용 기판, FED (Field Emission Display) 용 기판, 광 디스크용 기판, 자기 디스크용 기판, 광 자기 디스크용 기판, 포토마스크용 기판, 세라믹 기판, 태양 전지용 기판 등의 기판이 포함된다.
최근, 기판을 이용하여 제작되는 디바이스 (예를 들어 반도체 디바이스) 에는, 배선끼리의 절연 등을 위해서 층간 절연막이 형성되어 있다. 디바이스의 고속화를 도모하기 위해, 층간 절연막의 기생 용량의 저감이 요구되고 있다. 그래서, 기생 용량을 저감시키기 위해서, 산화실리콘 (SiO2) 보다 유전율이 낮은 (예를 들어, 4.0 이하) 재료인 저유전율 (Low-k) 재료로 이루어지는 저유전율 피막을 층간 절연막으로서 사용하는 것이 제안되어 있다.
기판에 드라이 에칭이나 화학적 연마법 (Chemical Mechanical Polishing : CMP) 이 실시될 때에, 저유전율 피막은 데미지를 받는 경우가 있다. 데미지를 받은 저유전율 피막의 표면 부근에는 데미지층이 형성되고, 이로써 저유전율 피막의 유전율이 상승한다. 그래서, 기대되는 디바이스 특성이 얻어지지 않을 우려가 있다. 그래서, 특허문헌 1 에는, 저유전율 피막이 받은 데미지를 수복 (修復) 하는 방법이 개시되어 있다.
일본 공개특허공보 2008-10610호
특허문헌 1 에 기재된 방법에서는, 데미지층을 데미지 수복제에 노출시킴과 함께, 데미지 수복제를 가압한다. 이로써, 데미지층의 내부로까지 데미지 수복제가 침투하기 쉬워진다.
그러나, 특허문헌 1 에 기재된 방법에서는, 데미지 수복제가 데미지층을 넘어 데미지를 받지 않은 부분으로까지 침투하는 경우가 있다. 즉, 데미지 수복층이 저유전율 피막에 과잉으로 침투할 우려가 있다.
저유전율 피막에 있어서 데미지를 받지 않은 부분에 데미지 수복제가 침투함으로써, 저유전율 피막의 유전율이 변화되어 버릴 우려가 있다. 게다가, 저유전율 피막에 한 번 침투한 데미지 수복제를 저유전율 피막으로부터 배제하기는 곤란하다.
그래서, 본 발명의 하나의 목적은, 저유전율 피막에 대한 액상 수복제의 과잉 침투를 억제할 수 있는 기판 처리 방법을 제공하는 것이다.
본 발명은, 저유전율 피막이 표면에 형성된 기판을 처리하는 기판 처리 방법으로서, 상기 저유전율 피막의 표층부에 형성된 데미지층을 치밀화시킴으로써 치밀화층으로 전환하는 치밀화 공정과, 상기 치밀화 공정 후에 상기 저유전율 피막의 표면에, 상기 치밀화층의 데미지를 수복하는 수복액을 공급하는 수복액 공급 공정을 포함하는, 기판 처리 방법을 제공한다.
이 방법에 따르면, 표층부에 형성된 데미지층이 치밀화층으로 전환된 저유전율 피막의 표면에 수복액이 공급된다. 이로써, 치밀화층에 액상 수복액이 침투하여, 치밀화층의 데미지가 수복된다. 데미지층을 치밀화시킬 때에 치밀화층의 두께가 원하는 두께 (예를 들어, 1 nm ∼ 5 nm) 가 되도록 치밀화의 정도를 조정함으로써, 수복액 공급 공정에 있어서, 저유전율 피막의 표면에 공급된 수복액의 치밀화층을 넘은 저유전율 피막으로의 침투가 억제된다. 요컨대, 저유전율 피막에 대한 수복액의 과잉 침투가 억제된다.
본 발명의 일 실시형태에서는, 상기 치밀화 공정이, 상기 데미지층과 비교하여 상기 수복액이 침투하기 어려운 상기 치밀화층을 형성하는 공정을 포함한다.
이 방법에 따르면, 치밀화층에는, 데미지층과 비교하여 수복액이 침투하기 어렵다. 그래서, 치밀화층은, 데미지층과 비교하여 수복액의 공급 조건 (공급량이나 공급 시간) 의 변화에 의한, 수복액의 침투 정도 (깊이) 의 변화가 작다. 그래서, 예를 들어, 수복액의 공급 조건에 의도하지 않은 변화가 발생해 버린 경우에도, 수복액의 침투 정도의 변화가 억제된다. 따라서, 데미지층을 치밀화층으로 전환하지 않은 기판 처리와 비교하여 저유전율 피막 표층부에 대한 수복액의 침투 정도를 관리하기 쉽다. 그래서, 저유전율 피막에 대한 수복액의 과잉 침투가 한층 더 억제된다.
본 발명의 일 실시형태에서는, 상기 치밀화 공정이, 상기 저유전율 피막의 표층부에 있어서, 상기 데미지층에 인접하는 부분을 상기 치밀화층으로 전환하는 공정을 포함한다.
이 방법에 따르면, 데미지층에 더하여, 저유전율 피막의 표층부에 있어서 데미지층에 인접하는 부분도 치밀화층으로 전환된다. 그래서, 데미지층만을 치밀화층으로 전환하는 경우와 비교하여 치밀화층을 두껍게 할 수 있다. 따라서, 데미지층이 비교적 얇은 경우에도, 저유전율 피막의 표면에 공급된 수복액이 곧바로 치밀화층을 넘어 저유전율 피막의 내부로 침투하는 것이 억제된다. 따라서, 저유전율 피막에 대한 수복액의 과잉 침투가 억제된다.
본 발명의 일 실시형태에서는, 상기 데미지층에는, 복수의 공공 (空孔) 이 형성되어 있다. 또한, 상기 치밀화 공정이, 상기 데미지층을 압축시켜 상기 복수의 공공을 축소시킴으로써, 상기 데미지층을 상기 치밀화층으로 전환하는 공정을 포함한다.
이 방법에 따르면, 데미지층이 압축되어 복수의 공공이 축소됨으로써, 데미지층이 치밀화층으로 전환된다. 그래서, 데미지층을 치밀화층으로 전환함으로써, 수복액이 공공을 통과하여 저유전율 피막의 내부로 침투하는 것이 억제된다.
본 발명의 일 실시형태에서는, 상기 치밀화 공정이, 상기 저유전율 피막의 표층부를 상기 치밀화층으로 전환하기 위한 치밀화 약제를, 상기 저유전율 피막의 표면에 공급하는 치밀화 약제 공급 공정을 포함한다.
이 방법에 따르면, 치밀화 약제를 저유전율 피막의 표면에 공급함으로써 치밀화층이 형성된다. 그래서, 치밀화 약제의 공급량이나 공급 시간 등을 조정함으로써, 저유전율 피막의 표층부에 대한 치밀화 약제의 침투 정도를 조정할 수 있다. 따라서, 치밀화층의 두께를 원하는 두께로 정밀도 좋게 조정할 수 있다.
본 발명의 일 실시형태에서는, 상기 기판 처리 방법이, 상기 치밀화 약제 공급 공정 전에 상기 저유전율 피막의 표면에 세정액을 공급함으로써, 상기 저유전율 피막의 표면을 세정하는 세정 공정을 추가로 포함한다.
이 방법에 따르면, 치밀화 약제 공급 공정 전에 저유전율 피막의 표면이 세정액에 의해 세정된다. 이로써, 데미지층의 표면에 부착되어 있던 오염 등이 씻겨진다. 그래서, 데미지층의 표면의 오염에서 기인되는 치밀화 약제의 침투 정도 (깊이) 의 변화가 억제된다. 그래서, 치밀화층의 두께를 원하는 두께로 한층 더 정밀도 좋게 조정할 수 있다.
본 발명에 있어서의 상기 서술한, 또는 또 다른 목적, 특징 및 효과는, 첨부 도면을 참조하여 다음에 서술하는 실시형태의 설명에 의해 명확해진다.
도 1 은, 본 발명의 제 1 실시형태에 관련된 기판 처리 장치의 내부의 레이아웃을 설명하기 위한 도해적인 평면도이다.
도 2 는, 상기 기판 처리 장치에 구비된 처리 유닛의 일 구성예를 설명하기 위한 도해적인 종단면도이다.
도 3 은, 상기 기판 처리 장치의 주요부의 전기적 구성을 설명하기 위한 블록도이다.
도 4 는, 상기 기판 처리 장치에 의한 기판 처리의 일례에 대해서 설명하기 위한 흐름도이다.
도 5A 는, 기판 처리에 의한 기판 표면의 구성의 변화를 설명하기 위한 단면도이다.
도 5B 는, 기판 처리에 의한 기판 표면의 구성의 변화를 설명하기 위한 단면도이다.
도 5C 는, 기판 처리에 의한 기판 표면의 구성의 변화를 설명하기 위한 단면도이다.
도 5D 는, 기판 처리에 의한 기판 표면의 구성의 변화를 설명하기 위한 단면도이다.
도 6 은, 상기 기판 처리에 의한 저유전율 피막 표층부의 화학 구조의 변화를 설명하기 위한 모식적인 단면도이다.
도 7 은, 상기 기판 처리에 의한 저유전율 피막 표층부의 화학 구조의 변화를 설명하기 위한 모식적인 단면도이다.
도 8 은, 산화 처리 (도 4 의 S3) 에서 데미지층의 일부에 치밀화층을 형성한 경우의 기판의 저유전율 피막 주변의 모식적인 단면도이다.
도 9 는, 제 1 실시형태의 처리 유닛의 다른 구성예를 설명하기 위한 도해적인 종단면도이다.
도 10 은, 제 2 실시형태에 관련된 기판 처리 장치의 처리 유닛의 구성예를 설명하기 위한 도해적인 종단면도이다.
＜제 1 실시형태＞
도 1 은, 본 발명의 제 1 실시형태에 관련된 기판 처리 장치 (1) 의 내부의 레이아웃을 설명하기 위한 도해적인 평면도이다. 기판 처리 장치 (1) 는, 실리콘 웨이퍼 등의 기판 (W) 을 한 장씩 처리하는 매엽식 (枚葉式) 의 장치이다. 이 실시형태에서는, 기판 (W) 은 원 형상의 기판이다.
기판 처리 장치 (1) 는, 기판 (W) 을 처리하는 복수의 처리 유닛 (2) 과, 처리 유닛 (2) 에 의해 처리되는 복수 장의 기판 (W) 을 수용하는 캐리어 (C) 를 각각 유지하는 복수의 로드 포트 (LP) 와, 로드 포트 (LP) 와 처리 유닛 (2) 의 사이에서 기판 (W) 을 반송하는 반송 로봇 (IR 및 CR) 과, 기판 처리 장치 (1) 를 제어하는 컨트롤러 (3) 를 포함한다. 반송 로봇 (IR) 은, 캐리어 (C) 와 반송 로봇 (CR) 의 사이에서 기판 (W) 을 반송한다. 반송 로봇 (CR) 은, 반송 로봇 (IR) 과 처리 유닛 (2) 의 사이에서 기판 (W) 을 반송한다. 복수의 처리 유닛 (2) 은, 예를 들어 동일한 구성을 갖고 있다.
도 2 는, 처리 유닛 (2) 의 일 구성예를 설명하기 위한 도해적인 종단면도이다.
처리 유닛 (2) 은, 한 장의 기판 (W) 을 수평한 자세로 유지하면서, 기판 (W) 의 중앙부를 통과하는 연직의 회전축선 (A1) 둘레로 기판 (W) 을 회전시키는 스핀 척 (5) 과, 스핀 척 (5) 을 둘러싸는 통 형상의 컵 (8) 과, 기판 (W) 의 상면에 린스액으로서의 탈이온수 (DIW) 를 공급하는 DIW 노즐 (10) 과, 기판 (W) 의 상면에 유체를 공급하는 노즐 (11 ∼ 13) (제 1 노즐 (11), 제 2 노즐 (12) 및 제 3 노즐 (13)) 을 포함한다. 처리 유닛 (2) 은, 추가로 컵 (8) 을 수용하는 챔버 (14) (도 1 참조) 를 포함한다. 챔버 (14) 에는, 기판 (W) 을 반입/반출하기 위한 반입/반출구 (도시 생략) 가 형성되어 있다. 챔버 (14) 에는, 이 반입/반출구를 개폐하는 셔터 유닛이 구비되어 있다.
스핀 척 (5) 은, 수평으로 유지한 기판 (W) 을 연직 방향을 따른 소정의 회전축선 (A1) 둘레로 회전시키는 기판 유지 회전 유닛에 포함된다. 스핀 척 (5) 은, 척 핀 (20) 과, 스핀 베이스 (21) 와, 회전축 (22) 과, 전동 모터 (23) 를 포함한다. 회전축 (22) 은 회전축선 (A1) 을 따라 연직 방향으로 연장되어 있다. 회전축 (22) 의 상단은, 스핀 베이스 (21) 의 하면 중앙에 결합되어 있다. 스핀 베이스 (21) 는, 수평 방향을 따른 원반 형상을 갖고 있다. 스핀 베이스 (21) 의 상면의 둘레가장자리부에, 복수의 척 핀 (20) 이 둘레 방향으로 간격을 두고 배치되어 있다. 전동 모터 (23) 는, 회전축 (22) 에 회전력을 부여한다. 전동 모터 (23) 에 의해 회전축 (22) 이 회전됨으로써, 기판 (W) 이 회전축선 (A1) 둘레로 회전된다.
DIW 노즐 (10) 은, 이 실시형태에서는, 기판 (W) 의 상면의 회전 중심을 향하여 DIW 를 토출하도록 배치된 고정 노즐이다. DIW 노즐 (10) 에는, DIW 공급원으로부터 DIW 공급관 (30) 을 통해서 DIW 가 공급된다. DIW 공급관 (30) 에는, DIW 공급관 (30) 내의 유로를 개폐하기 위한 DIW 밸브 (40) 가 개재 장착되어 있다. DIW 노즐 (10) 은 고정 노즐일 필요는 없다. DIW 노즐 (10) 은, 적어도 수평 방향으로 이동하는 이동 노즐이어도 된다.
DIW 노즐 (10) 은, DIW 이외의 린스액을 공급하는 린스액 노즐이어도 된다. 린스액으로서, DIW 이외에도 탄산수, 전해 이온수, 오존수, 희석 농도 (예를 들어, 1 ∼ 100 ppm 정도) 의 염산수, 환원수 (수소수), 암모니아수 등이 예시된다.
제 1 노즐 (11) 은, 제 1 노즐 이동 기구 (15) 에 의해 수평 방향 및 연직 방향으로 이동된다. 제 1 노즐 (11) 은, 중심 위치와 홈 위치 (퇴피 위치) 의 사이에서 수평 방향으로 이동할 수 있다. 제 1 노즐 (11) 은, 중심 위치에 위치할 때, 기판 (W) 의 상면의 회전 중심에 대향한다. 제 1 노즐 (11) 은, 홈 위치에 위치할 때, 기판 (W) 의 상면에 대향하지 않는다. 홈 위치는, 평면에서 볼 때, 스핀 베이스 (21) 의 외방의 위치이다. 보다 구체적으로는 홈 위치는, 컵 (8) 의 외방의 위치여도 된다. 제 1 노즐 (11) 은, 제 1 노즐 이동 기구 (15) 에 의해 이동되는 이동 노즐일 필요는 없다. 제 1 노즐 (11) 은, 수평 방향 및 연직 방향에 있어서의 위치가 고정된 고정 노즐이어도 된다.
제 1 노즐 (11) 은, 이 실시형태에서는, 기판 (W) 의 상면을 세정하는 불산 등의 세정액을 기판 (W) 의 상면에 공급하는 세정액 공급 수단으로서의 기능을 갖고 있다. 제 1 노즐 (11) 에는, 세정액 공급관 (31) 이 결합되어 있다. 세정액 공급관 (31) 에는, 세정액 공급관 (31) 내의 유로를 개폐하는 세정액 밸브 (41) 가 개재 장착되어 있다. 세정액 공급관 (31) 에는, 세정액 공급원으로부터 불산 등의 세정액이 공급되고 있다.
세정액은, 불산에 한정되지 않는다. 세정액으로는, 불산 이외에, 드라이 에칭이나 CMP 에 의해 기판 (W) 의 상면에 형성된 폴리머 잔사 (후술하는 도 5A 참조) 를 제거할 수 있는 폴리머 제거액 등을 들 수 있다. 폴리머 제거액으로는, 예를 들어 금속이나 저유전율막에 대하여 사용할 수 있는, 불화암모늄 등의 불소 화합물, 수용성 유기 용제, 완충제 및 염기성 화합물로 이루어지는 조성물 (일본 공개특허공보 2003-241400호에 예시) 등을 들 수 있다.
제 2 노즐 (12) 은, 제 2 노즐 이동 기구 (16) 에 의해 수평 방향 및 연직 방향으로 이동된다. 제 2 노즐 (12) 은, 중심 위치와 홈 위치 (퇴피 위치) 의 사이에서 수평 방향으로 이동할 수 있다. 제 2 노즐 (12) 은, 중심 위치에 위치할 때, 기판 (W) 의 상면의 회전 중심에 대향한다. 제 2 노즐 (12) 은, 홈 위치에 위치할 때, 기판 (W) 의 상면에 대향하지 않는다. 홈 위치는, 평면에서 볼 때, 스핀 베이스 (21) 의 외방의 위치이다. 보다 구체적으로는 홈 위치는, 컵 (8) 의 외방의 위치여도 된다. 제 2 노즐 (12) 은, 제 2 노즐 이동 기구 (16) 에 의해 이동되는 이동 노즐일 필요는 없다. 제 2 노즐 (12) 은, 수평 방향 및 연직 방향에 있어서의 위치가 고정된 고정 노즐이어도 된다.
제 2 노즐 (12) 은, 이 실시형태에서는, 오존수 등의 액상 산화제를 기판 (W) 의 상면에 공급하는 산화제 공급 수단으로서의 기능을 갖고 있다. 제 2 노즐 (12) 에는, 산화제 공급관 (32) 이 결합되어 있다. 산화제 공급관 (32) 에는, 산화제 공급관 (32) 내의 유로를 개폐하는 산화제 밸브 (42) 가 개재 장착되어 있다. 산화제 공급관 (32) 에는, 산화제 공급원으로부터 오존수 등의 액상 산화제가 공급되고 있다. 산화제로는, 오존수 이외에 SC1 (암모니아과산화수소수 혼합액) 등의 액상 산화제를 들 수 있다. 본 실시형태와는 달리 기판 (W) 의 상면에 공급되는 산화제는, 오존 등의 기체여도 된다.
제 3 노즐 (13) 은, 제 3 노즐 이동 기구 (17) 에 의해 수평 방향 및 연직 방향으로 이동된다. 제 3 노즐 (13) 은, 중심 위치와 홈 위치 (퇴피 위치) 의 사이에서 수평 방향으로 이동할 수 있다. 제 3 노즐 (13) 은, 중심 위치에 위치할 때, 기판 (W) 의 상면의 회전 중심에 대향한다. 제 3 노즐 (13) 은, 홈 위치에 위치할 때, 기판 (W) 의 상면에 대향하지 않는다. 홈 위치는, 평면에서 볼 때, 스핀 베이스 (21) 의 외방의 위치이다. 보다 구체적으로는 홈 위치는, 컵 (8) 의 외방의 위치여도 된다. 제 3 노즐 (13) 은, 제 3 노즐 이동 기구 (17) 에 의해 이동되는 이동 노즐일 필요는 없다. 제 3 노즐 (13) 은, 수평 방향 및 연직 방향에 있어서의 위치가 고정된 고정 노즐이어도 된다.
제 3 노즐 (13) 은, 이 실시형태에서는, 액상 유기 실란 등의 수복액을 기판 (W) 의 상면에 공급하는 수복액 공급 수단으로서의 기능과, 이소프로필알코올 (IPA) 등의 유기 용제를 기판 (W) 의 상면에 공급하는 유기 용제 공급 수단으로서의 기능과, 질소 가스 (N2) 등의 불활성 가스를 기판 (W) 의 상면에 공급하는 불활성 가스 공급 수단으로서의 기능을 갖고 있다.
제 3 노즐 (13) 에는, 수복액 공급관 (33), 유기 용제 공급관 (34) 및 불활성 가스 공급관 (35) 이 결합되어 있다. 수복액 공급관 (33) 에는, 수복액 공급관 (33) 내의 유로를 개폐하는 수복액 밸브 (43) 가 개재 장착되어 있다. 수복액 공급관 (33) 에는, 수복액 공급원으로부터 액상 유기 실란 등의 수복액이 공급되고 있다. 유기 용제 공급관 (34) 에는, 유기 용제 공급관 (34) 내의 유로를 개폐하는 유기 용제 밸브 (44) 가 개재 장착되어 있다. 유기 용제 공급관 (34) 에는, 유기 용제 공급원으로부터 IPA 등의 유기 용제가 공급되고 있다. 불활성 가스 공급관 (35) 에는, 불활성 가스 공급관 (35) 내의 유로를 개폐하는 불활성 가스 밸브 (45) 가 개재 장착되어 있다. 불활성 가스 공급관 (35) 에는, 불활성 가스 공급원으로부터 질소 가스 등의 불활성 가스가 공급되고 있다.
수복액으로서 사용되는 액상 유기 실란은, 적어도 탄소를 갖는 실란 화합물이다. 액상 유기 실란으로는, 구체적으로는 1,1,3,3-테트라메틸디실라잔 (TMDS), 트리메틸실릴디메틸아민 (TMSDMA), 트리메틸실릴디에틸아민 (TMSDEA), 디메틸실릴디메틸아민 (DMSDMA), 트리메틸메틸아미노실란 (TMMAS), 트리메틸(이소시아네이트)실란 (TMICS), 트리메틸실릴아세틸렌 (TMSA), 트리메틸실릴시아니드 (TMSC), 헥사메틸디실라잔 (HMDS), 헥사메틸시클로트리실록산 (HMCTS), 테트라메틸디실라잔 (TMDS), 클로로트리메틸실란 (TMCS), 브로모트리메틸실란 (TMBS), 요오드 트리메틸실란 (TMIS), 트리메틸메톡시실란 (TMMS), 디메틸디메톡시실란 (DMDMS), 디메틸디아세톡시실란 (DMDAS), 디메틸아미노디메틸실란 (DMADMS), 디클로로디메틸실란 (DMDCS), 1-트리메틸실릴피롤 (TMSPyrole), N,O-비스(트리메틸실릴)트리플루오로아세트아미드 (BSTFA), 비스(디메틸아미노)디메틸실란 (BDMADMS), 아세트산 O-트리메틸실릴 (OTMSA), 페닐트리메톡시실란 (PTMOS), 페닐디메틸클로로실란 (PDMCS), 1,1,3,3-테트라메틸-1,3-디페닐디실라잔 (DPTMDS), 디메틸부틸클로로실란 (BDMCS), 디메틸옥틸클로로실란 (ODMCS), 디메틸데실클로로실란 (DDMCS) 등 중 적어도 어느 하나를 포함하는 액체 등을 들 수 있다.
유기 용제는, IPA 에 한정되지 않는다. 유기 용제는, 액상 유기 실란과 혼화되고 또한 순수보다 휘발성이 높은 용매이면 된다. 유기 용제는, 예를 들어, 벤젠이나 프로필렌글리콜 1-모노메틸에테르 2-아세테이트 (PEGMEA) 등이어도 된다.
불활성 가스는, 질소 가스에 한정되지 않는다. 불활성 가스는, 기판 (W) 의 상면에 대하여 불활성인 가스이다. 불활성 가스는, 예를 들어 아르곤 등의 희가스류여도 된다.
도 3 은, 기판 처리 장치 (1) 의 주요부의 전기적 구성을 설명하기 위한 블록도이다. 컨트롤러 (3) 는, 마이크로 컴퓨터를 구비하고 있고, 소정의 프로그램에 따라 기판 처리 장치 (1) 에 구비된 제어 대상을 제어한다. 보다 구체적으로는 컨트롤러 (3) 는, 프로세서 (CPU) (3A) 와, 프로그램이 격납된 메모리 (3B) 를 포함하고, 프로세서 (3A) 가 제어 프로그램을 실행함으로써, 기판 처리를 위한 다양한 제어를 실행하도록 구성되어 있다. 특히, 컨트롤러 (3) 는, 반송 로봇 (IR, CR), 전동 모터 (23), 노즐 이동 기구 (15 ∼ 17) 및 밸브류 (40 ∼ 45) 등의 동작을 제어한다.
도 4 는, 기판 처리 장치 (1) 에 의한 기판 처리의 일례를 설명하기 위한 흐름도이고, 주로 컨트롤러 (3) 가 프로그램을 실행함으로써 실현되는 처리가 도시되어 있다.
기판 처리 장치 (1) 에 의한 기판 처리에서는, 예를 들어 도 4 에 나타내는 바와 같이, 기판 반입 (S1), 세정 처리 (S2), 산화 처리 (S3), 수복 처리 (S4), 유기 용제 처리 (S5), 건조 처리 (S6) 및 기판 반출 (S7) 이 이 순번으로 실행된다.
먼저, 기판 처리 장치 (1) 에 의한 기판 처리에서는, 드라이 에칭이나 CMP 등이 실시된 기판 (W) 이, 반송 로봇 (IR, CR) 에 의해 캐리어 (C) 로부터 처리 유닛 (2) 에 반입되어 스핀 척 (5) 에 건네진다 (S1). 이 후, 기판 (W) 은, 반송 로봇 (CR) 에 의해 반출될 때까지 동안 척 핀 (20) 에 의해 스핀 베이스 (21) 의 상면으로부터 상방에 간격을 두고 수평으로 유지된다 (기판 유지 공정). 또한, 컨트롤러 (3) 는, 기판 (W) 이 반송 로봇 (CR) 에 의해 반출될 때까지 동안 불활성 가스 밸브 (45) 를 연 상태로 유지하고, 기판 (W) 의 상면을 향하여 불활성 가스를 계속 공급해도 된다 (불활성 가스 공급 공정). 불활성 가스 공급 공정은, 적절히 중지시키는 것도 가능하다. 기판 처리에 있어서 회전 상태인 기판 (W) 상에 공급된 액체는, 원심력에 의해 기판 (W) 의 둘레가장자리로부터 직경 방향 외방으로 비산되어, 컵 (8) 에 의해 받아진다.
그리고, 척 핀 (20) 에 유지된 기판 (W) 의 상면을 세정하는 세정 처리 (S2) 가 실행된다.
구체적으로는 컨트롤러 (3) 는, 전동 모터 (23) 를 구동시켜 스핀 베이스 (21) 와 함께 기판 (W) 을, 예를 들어 100 rpm 으로 회전시킨다 (기판 회전 공정). 이 회전 속도에 의한 기판 회전 공정은, 후술하는 건조 처리 (S6) 의 개시까지 계속되어도 된다. 그리고, 컨트롤러 (3) 는, 제 1 노즐 이동 기구 (15) 를 제어하여, 제 1 노즐 (11) 을 기판 (W) 의 상방의 처리 위치에 배치한다. 제 1 노즐 (11) 이 처리 위치에 위치할 때, 제 1 노즐 (11) 로부터 토출되는 불산 등의 세정액이 기판 (W) 의 상면의 회전 중심에 공급되어도 된다. 그리고, 컨트롤러 (3) 는, 세정액 밸브 (41) 를 열어, 회전 상태인 기판 (W) 의 상면을 향하여 불산 등의 세정액을 제 1 노즐 (11) 로부터 공급시킨다 (세정액 공급 공정). 회전 상태인 기판 (W) 의 상면에 공급된 세정액은, 원심력에 의해 기판 (W) 의 상면을 따라 직경 방향 외방으로 흐른다. 이로써, 세정액이 기판 (W) 의 상면 전체에 널리 퍼진다.
다음으로, 일정 시간의 세정 처리 (S2) 후, 기판 (W) 의 상면을 산화제에 의해 처리하는 산화 처리 (S3) 가 실행된다.
구체적으로는 컨트롤러 (3) 는, 제 2 노즐 이동 기구 (16) 를 제어하여, 제 2 노즐 (12) 을 기판 (W) 의 상방의 처리 위치에 배치한다. 제 2 노즐 (12) 이 처리 위치에 위치할 때, 제 2 노즐 (12) 로부터 토출되는 오존수 등의 산화제가 기판 (W) 의 상면의 회전 중심에 공급되어도 된다. 그리고, 컨트롤러 (3) 는, 세정액 밸브 (41) 를 닫고, 대신하여 산화제 밸브 (42) 를 연다. 이로써, 회전 상태인 기판 (W) 의 상면을 향하여, 오존수 등의 산화제가 제 2 노즐 (12) 로부터 공급된다 (산화제 공급 공정). 기판 (W) 의 상면에 착액 (着液) 된 산화제는, 원심력에 의해 기판 (W) 의 상면을 따라 직경 방향 외방으로 흐른다. 이로써, 기판 (W) 상의 세정액이 산화제에 의해 치환된다. 한편, 컨트롤러 (3) 는, 제 1 노즐 이동 기구 (15) 를 제어하여, 제 1 노즐 (11) 을 퇴피 위치로 퇴피시킨다.
또, 산화 처리 (S3) 에서는, 이 실시형태의 기판 처리와는 달리, 컨트롤러 (3) 는, 기판 (W) 의 상면에 DIW 노즐 (10) 로부터 DIW 를 공급시켜 기판 (W) 상의 세정액을 DIW 로 치환한 후에, 기판 (W) 의 상면을 향하여 제 2 노즐 (12) 로부터 산화제를 공급시켜도 된다.
산화제로서 오존수를 사용하는 경우의 기판 처리 조건의 일례로서, 오존 농도가 20 ppb 이고, 액처리 온도가 실온 (통상, 15 ℃ ∼ 30 ℃ 범위 내의 온도) 이고, 처리 시간이 1 분 ∼ 2 분이며, 기판 회전 속도가 약 100 rpm 인 처리 조건을 들 수 있다.
또, 기판 (W) 의 상면 전체를 균일하게 산화시키기 위해서는, 오존수를 공급하는 제 2 노즐 (12) 을 제 2 노즐 이동 기구 (16) 에 의해 수평 방향으로 이동시키는 것이 바람직하다.
산화제로서 SC1 을 사용하는 경우의 기판 처리 조건의 일례로서, SC1 의 조성이 수산화암모늄 : 과산화수소수 : 물 ＝ 1 : 4 : 20 이고, 액처리 온도가 65 ℃ 이고, 처리 시간이 1 분 ∼ 2 분이며, 기판 회전 속도가 약 100 rpm 인 처리 조건을 들 수 있다.
또, 기판 (W) 의 상면 전체를 균일하게 산화시키기 위해서는, SC1 을 공급하는 제 2 노즐 (12) 을 제 2 노즐 이동 기구 (16) 에 의해 수평 방향으로 이동시키는 것이 바람직하다.
또한, 산화 처리 (S3) 는, 오존 가스를 기판 (W) 에 노출시키는 처리여도 된다. 산화 처리 (S3) 에서는, 상기 서술한 산화제에 의한 산화 처리와 UV 조사에 의한 산화 처리를 병행하여 실행해도 된다. 또한, 산화 처리 (S3) 에서는, 산화제에 의한 산화 처리를 실행하지 않고, UV 조사에 의한 산화 처리를 실행해도 된다.
다음으로, 일정 시간의 산화 처리 (S3) 후, 기판 (W) 의 상면을 액상 유기 실란 등의 수복액에 의해 처리하는 수복 처리 (S4) 가 실행된다.
구체적으로는 컨트롤러 (3) 는, 제 3 노즐 이동 기구 (17) 를 제어하여, 제 3 노즐 (13) 을 기판 (W) 의 상방의 처리 위치에 배치한다. 제 3 노즐 (13) 이 처리 위치에 위치할 때, 제 3 노즐 (13) 로부터 토출되는 수복액이나 유기 용제가 기판 (W) 의 상면의 회전 중심에 공급되어도 된다. 그리고, 컨트롤러 (3) 는, 산화제 밸브 (42) 를 닫고, 대신하여 유기 용제 밸브 (44) 를 연다. 이로써, 제 3 노즐 (13) 로부터 토출된 IPA 등의 유기 용제는, 회전 상태인 기판 (W) 의 상면에 착액된 후, 원심력에 의해 기판 (W) 의 상면을 따라 직경 방향 외방으로 흐른다. 이로써, 기판 (W) 상의 액상 산화제가 유기 용제에 의해 치환된다. 그리고, 컨트롤러 (3) 는, 제 2 노즐 이동 기구 (16) 를 제어하여, 제 2 노즐 (12) 을 퇴피 위치에 퇴피시킨다. 그 후, 컨트롤러 (3) 는, 유기 용제 밸브 (44) 를 닫고, 대신하여 수복액 밸브 (43) 를 연다. 이로써, 기판 (W) 의 상면을 향하여, 액상 유기 실란 등의 수복액이 제 3 노즐 (13) 로부터 공급된다 (수복액 공급 공정). 기판 (W) 의 상면에 착액된 수복액은, 원심력에 의해 기판 (W) 의 상면을 따라 직경 방향 외방으로 흐른다. 이로써, 기판 (W) 상의 유기 용제가 수복액에 의해 치환된다. 수복 처리 (S4) 에 있어서 불활성 가스로 기판 (W) 의 상면을 덮음으로써, 기판 (W) 의 상면 주위의 습도가 저감된다. 그래서, 습도에서 기인되는 수복액의 활성 저감이 억제된다.
다음으로, 일정 시간의 수복 처리 (S4) 후, 기판 (W) 의 상면의 수복액을 IPA 등의 유기 용제에 의해 치환하는 유기 용제 처리 (S5) 가 실행된다.
구체적으로는 컨트롤러 (3) 는, 수복액 밸브 (43) 를 닫고, 대신하여 유기 용제 밸브 (44) 를 연다. 이로써, 제 3 노즐 (13) 로부터 토출된 IPA 등의 유기 용제는, 기판 (W) 의 상면에 착액된다. 그 후, 기판 (W) 의 상면에 착액된 유기 용제는, 원심력에 의해 기판 (W) 의 상면을 따라 직경 방향 외방으로 흐른다. 이로써, 기판 (W) 상의 수복액이 유기 용제에 의해 치환된다.
다음으로, 기판 (W) 을 건조시키는 건조 처리 (S6) 가 실행된다.
구체적으로는 컨트롤러 (3) 는, 수복액 밸브 (43) 를 닫고, 제 3 노즐 이동 기구 (17) 를 제어하여, 제 3 노즐 (13) 을 퇴피 위치에 퇴피시킨다. 그리고, 컨트롤러 (3) 는, 전동 모터 (23) 를 제어하여, 세정 처리 (S2) ∼ 유기 용제 처리 (S5) 의 기판 (W) 의 회전 속도보다 빠른 고회전 속도 (예를 들어 500 ∼ 3000 rpm) 로 기판 (W) 을 회전시킨다. 이로써, 큰 원심력이 기판 (W) 상의 유기 용제에 작용한다. 그래서, 기판 (W) 상의 유기 용제가 기판 (W) 주위에 흩뿌려진다. 이와 같이 하여 기판 (W) 으로부터 유기 용제가 제거된다. 이로써, 기판 (W) 이 건조된다. 그리고, 기판 (W) 의 고속 회전이 개시되고 나서 소정 시간이 경과하면, 컨트롤러 (3) 는, 스핀 베이스 (21) 에 의한 기판 (W) 의 회전을 정지시킨다.
그 후, 반송 로봇 (CR) 이, 처리 유닛 (2) 에 진입하여, 스핀 척 (5) 으로부터 처리 완료된 기판 (W) 을 건져 올리고, 처리 유닛 (2) 밖으로 반출한다 (S7). 기판 (W) 은, 반송 로봇 (CR) 으로부터 반송 로봇 (IR) 으로 건네진다. 그리고, 기판 (W) 은, 반송 로봇 (IR) 에 의해 캐리어 (C) 에 수납된다.
다음으로, 기판 처리에 의한 기판 (W) 의 표면 부근의 상태 변화에 대해서 설명한다.
도 5A ∼ 도 5D 는, 기판 처리에 의한 기판 (W) 의 표면의 구성 변화를 설명하기 위한 단면도이다.
도 5A 는, 기판 처리 전의 기판 (W) 의 표면 부근의 종단면도이다. 도 5A 를 참조하여, 척 핀 (20) 에 유지된 기판 (W) 의 상면 (기판 (W) 의 표면) 전체에는, 저유전율 피막 (50) 이 형성되어 있다. 저유전율 피막 (50) 은, 산화실리콘 (SiO2) 보다 유전율이 낮은 재료인 저유전율 (Low-k) 재료로 이루어지는 피막이다. 구체적으로는 저유전율 피막 (50) 은, 산화실리콘 (SiO2) 에 탄소를 첨가한 절연 재료 (SiOC) 로 이루어진다.
저유전율 피막 (50) 의 표층부 (51) 는, 데미지층 (52) 과 비데미지층 (53) 을 갖고 있다. 저유전율 피막 (50) 의 표층부 (51) 는, 기판 (W) 측과는 반대 측에 있어서의 저유전율 피막 (50) 의 표면 부근의 부분이다.
데미지층 (52) 은, 저유전율 피막 (50) 의 표층부 (51) 에 있어서 데미지를 받은 부분이다. 데미지층 (52) 은, 저유전율 피막 (50) 의 표면 전체로부터 노출되어 있다. 비데미지층 (53) 은, 저유전율 피막 (50) 의 표층부 (51) 에 있어서 데미지를 받지 않은 부분이다. 비데미지층 (53) 은, 저유전율 피막 (50) 의 두께 방향으로부터 데미지층 (52) 에 인접하고 있다. 저유전율 피막 (50) 의 두께 방향이란, 저유전율 피막 (50) 의 표면에 거의 수직인 방향을 말한다. 데미지란, 유전율이 상승하는 것이다. 데미지란, 구체적으로는 화학적 작용이나 물리적 작용에 의해 메틸기가 하이드록실기로 치환되고, 이 하이드록실기에 유전율이 80 정도인 분위기 중의 수분이 흡착됨으로써, 유전율이 상승하는 것이다. 저유전율 피막 (50) 의 데미지층 (52) 의 유전율은, 비데미지층 (53) 의 유전율보다 높다.
데미지층 (52) 은, 저유전율 피막 (50) 의 표층부 (51) 에 있어서 복수의 공공 (54) 이 형성되어 있는 부분이다. 데미지층 (52) 의 두께는, 예를 들어 1 nm ∼ 3 nm 이다. 데미지층 (52) 의 두께란, 저유전율 피막 (50) 의 두께 방향에 있어서의 데미지층 (52) 의 폭을 말한다. 저유전율 피막 (50) 의 데미지층 (52) 이외의 부분에도 복수의 공공 (도시 생략) 이 형성되어 있는 경우도 있다. 데미지층 (52) 의 복수의 공공 (54) 에는, 데미지에 의해 메틸기 일부가 하이드록실기로 치환되어 있음으로써 수분이 모여 있다. 그래서, 데미지층 (52) 의 복수의 공공 (54) 의 유전율은, 저유전율 피막 (50) 에 있어서의 데미지층 (52) 이외의 부분에 형성된 공공의 유전율보다 상승되어 있다.
데미지층 (52) 은, 드라이 에칭이나 CMP 등에 의해 저유전율 피막 (50) 이 데미지를 받음으로써, 저유전율 피막 (50) 의 표층부 (51) 에 형성된다. 세정 처리 (도 4 의 S2) 가 실행되기 전의 데미지층 (52) 의 표면에는, 기판 처리 장치 (1) 에 의한 기판 처리의 전 (前) 공정인 드라이 에칭이나 CMP 에 의해 형성된 폴리머 잔사 (55) 가 부착되어 있다.
도 5B 는, 세정 처리 (도 4 의 S2) 중인 기판 (W) 의 표면 부근의 종단면도이다. 도 5B 를 참조하여, 세정 처리에 있어서 불산 등의 세정액은, 기판 (W) 의 표면에 형성된 저유전율 피막 (50) 의 표면에 공급된다. 이로써, 폴리머 잔사 (55) (도 5A 참조) 가 제거되기 때문에, 저유전율 피막 (50) 의 표면이 세정된다. 즉, 세정 처리에서는, 저유전율 피막 (50) 의 표면에 세정액을 공급함으로써, 저유전율 피막 (50) 의 표면이 세정된다 (세정 공정). 세정액이 불산인 경우, 폴리머 잔사 (55) 와 함께 데미지층 (52) 의 일부가 제거되는 경우가 있다.
도 5C 는, 산화 처리 (도 4 의 S3) 중인 기판 (W) 의 표면 부근의 종단면도이다. 도 5C 를 참조하여, 산화 처리 (도 4 의 S3) 에 있어서, 오존수 등의 액상 산화제는, 기판 (W) 의 표면에 형성된 저유전율 피막 (50) 의 표면에 공급된다. 이로써, 액상 산화제가, 저유전율 피막 (50) 의 표면으로부터 저유전율 피막 (50) 의 표층부 (51) 에 침투한다. 이로써, 저유전율 피막 (50) 의 표층부 (51) 가 산화된다. 이로써, 저유전율 피막 (50) 의 표층부 (51) 의 데미지층 (52) 및 비데미지층 (53) 이 치밀화되어 치밀화층 (56) 으로 전환된다 (치밀화 공정, 치밀화층 형성 공정). 도 5C 에는, 설명의 편의상, 치밀화층 (56) 으로 전환되기 전의 데미지층 (52) 과 비데미지층 (53) 을 도시하고 있다. 데미지층 (52) 은, 데미지층 (52) 이 압축되어 복수의 공공 (54) 이 축소됨으로써 치밀화층 (56) 으로 전환된다. 이와 같이 산화제를 저유전율 피막 (50) 의 표면에 공급함으로써 치밀화층 (56) 이 형성된다. 요컨대, 산화제는, 치밀화층 (56) 을 형성하기 위한 치밀화 약제로서 기능하고 있고, 산화제 공급 공정은, 치밀화 약제 공급 공정의 일례이다. 전술한 세정 공정은, 치밀화 약제 공급 공정 전에 실행된다.
도 5D 는, 수복 처리 (도 4 의 S4) 중인 기판 (W) 의 표면 부근의 종단면도이다. 도 5D 를 참조하여, 산화 처리 (도 4 의 S3) 후의 수복 처리 (S4) 에 있어서, 수복액이 기판 (W) 의 표면에 형성된 저유전율 피막 (50) 의 표면에 공급된다 (수복액 공급 공정). 이로써, 수복액이, 저유전율 피막 (50) 의 표면으로부터 저유전율 피막 (50) 의 표층부 (51) 의 치밀화층 (56) 에 침투한다. 이로써, 치밀화층 (56) 이 수복된다. 치밀화층 (56) 은, 데미지층 (52) 보다 치밀하기 때문에, 수복액은 데미지층 (52) 보다 치밀화층 (56) 에 침투하기 어렵다.
전술한 바와 같이, 산화 처리 (도 4 의 S3) 에 의해 표층부 (51) 의 복수의 공공 (54) 이 축소된다. 여기서, PECVD (Plasma-Enhanced Chemical Vapor Deposition) 에 의해 성막된 비유전률 2.5 인 저유전율 피막 (50) 을 처리하는 경우를 예로 들어, 수복액이 치밀화층 (56) 을 넘어 저유전율 피막 (50) 에 침투하는 것을 유효하게 억제할 수 있는 치밀화층 (56) 의 구성에 대해서 설명한다.
산화 처리 (S3) 전의 저유전율 피막 (50) 의 표층부 (51) 에, 직경이 1 nm ∼ 3 nm 정도인 복수의 공공 (54) 이 20 ％ 의 공공률로 형성되어 있는 것으로 한다. 공공률이란, 표층부 (51) 전체 체적 중에서의 공공 (54) 의 체적 비율을 말한다. 이와 같은 저유전율 피막 (50) 에 대하여 산화 처리 (S3) 를 실행함으로써, 표층부 (51) 내에, 예를 들어 공공률이 0 ％ ∼ 10 ％, 두께 1 nm ∼ 5 nm 인 치밀화층 (56) 이 형성된다. 표층부 (51) 에 이와 같은 치밀화층 (56) 이 형성되면, 산화 처리 (S3) 다음에 실행되는 수복 처리 (S4) 에 있어서, 저유전율 피막 (50) 의 표면에 공급된 수복액이 치밀화층 (56) 을 넘어 저유전율 피막 (50) 에 침투하는 것을 유효하게 억제할 수 있다.
치밀화층 (56) 에 수복액이 침투함으로써 저유전율 피막 (50) 의 표층부 (51) 의 데미지가 수복된다. 이로써, 치밀화층 (56) 이 수복층 (57) 으로 전환된다. 수복층 (57) 은, 데미지층 (52) 보다 유전율이 낮다. 수복층 (57) 은, 비데미지층 (53) 과 동등한 유전율을 갖는다.
다음으로, 산화 처리 (S3) 및 수복 처리 (S4) 에 의한 저유전율 피막 (50) 의 표층부 (51) 의 화학 구조의 변화에 대해서 상세하게 설명한다. 도시되어 있지 않지만, 드라이 에칭이나 CMP 가 실시되기 전에, 저유전율 피막 (50) 의 표면에는, 규소 원자 (Si) 에 결합된 메틸기 (CH3) 가 노출되어 있다. 저유전율 피막 (50) 에 에칭이나 CMP 가 실시됨으로써, 저유전율 피막 (50) 의 표면의 메틸기 일부가 하이드록실기 (OH) 로 치환된다. 이 하이드록실기가, 저유전율 피막 (50) 의 유전율을 상승시킨다. 즉, 저유전율 피막 (50) 의 표면의 메틸기 일부가 하이드록실기로 치환됨으로써 저유전율 피막 (50) 은 데미지를 받는다.
그래서, 도 6 을 참조하여, 에칭이나 CMP 가 실시된 후이고 또한 산화 처리 (S3) 전에, 저유전율 피막 (50) 의 표면 (데미지층 (52) 의 표면) 에는, 규소 원자에 결합된 메틸기와 규소 원자에 결합된 하이드록실기가 노출되어 있다.
산화 처리 (S3) 에 있어서, 산화제에 의해 저유전율 피막 (50) 의 표층부 (51) 가 산화된다. 이로써, 저유전율 피막 (50) 의 표면의 메틸기가 하이드록실기에 의해 치환된다. 산화 처리 후의 저유전율 피막 (50) 의 표면, 즉, 치밀화층 (56) 의 표면에는, 주로 하이드록실기가 노출되어 있다.
그리고, 수복 처리 (S4) 에 있어서, 수복액이 액상 유기 실란인 경우, 치밀화층 (56) 이 실릴화된다. 이로써, 저유전율 피막 (50) 의 표면의 하이드록실기가 유기 실란에서 유래되는 화학 구조로 치환된다. 유기 실란이 알킬실란인 경우, 저유전율 피막 (50) 표면의 하이드록실기의 수소 원자가 알킬실릴기로 치환된다. 알킬실릴기는, 탄소 원자를 갖는 직사슬 또는 분기사슬의 관능기이다. 알킬실릴기로는, 예를 들어, 트리메틸실릴기, 트리에틸실릴기, 디메틸실릴기, 디에틸실릴기, 및 디메틸에틸실릴기 등을 들 수 있다.
알킬실란에 의한 실릴화를 구체적으로 설명한다. 도 6 에는, 저유전율 피막 (50) 의 표층부 (51) 의 실릴화에 사용되는 알킬실란이, 헥사메틸렌디아민 (HMDS) 인 예를 나타내고 있다. 이 경우, 저유전율 피막 (50) 의 표면의 하이드록실기가 (-O-Si-(CH3)3) 에 의해 치환된다.
또한, 유기 실란이, 예를 들어 클로로(데실)디메틸실란인 경우, 하기 화학식 1 식과 같이 저유전율 피막 (50) 표면의 하이드록실기의 수소 원자가, 알킬실릴기에 의해 치환된다.
[화학식 1]
Figure pct00001
또한, 유기 실란이, 예를 들어 클로로(도데실)디메틸실란인 경우, 하기 화학식 2 식과 같이 저유전율 피막 (50) 표면의 하이드록실기의 수소 원자가, 알킬실릴기에 의해 치환된다.
[화학식 2]
Figure pct00002
도 7 을 참조하여, 산화 처리 (S3) 전에, 저유전율 피막 (50) 의 데미지층 (52) 에 있어서 공공 (54) 을 둘러싸는 면에는, 하이드록실기 (도시 생략) 에 더하여, 규소 원자와 메틸기의 결합 (-Si-CH3) 이 노출되어 있다. 산화 처리 (S3) 에 있어서, 산화제에 의해 저유전율 피막 (50) 의 표층부 (51) 가 산화된다. 이로써, 데미지층 (52) 에 있어서 공공 (54) 을 둘러싸는 면으로부터 노출되는 2 개의 메틸기가 1 개의 산소 원자로 치환된다. 바꿔 말하면, 2 개의 메틸기가 대응하는 규소 원자로부터 각각 이탈되고, 실록산 결합 (Si-O-Si) 이 형성된다. 그래서, 데미지층 (52) 에 있어서 공공 (54) 을 둘러싸는 면에 존재하는 화학 구조의 체적이 작아지므로, 공공 (54) 이 축소된다. 치밀화층 (56) 에는, 메틸기보다 친수성이 높은 (소수성이 낮은) 하이드록실기나 실록산 결합이 많이 존재하므로, 데미지층 (52) 보다 소수성이 낮다. 그래서, 치밀화층 (56) 은, 데미지층 (52) 과 비교하여 소수성이 높은 관능기를 포함하는 유기 실란이 침투하기 어려워진다.
이 실시형태에 따르면, 표층부 (51) 에 형성된 데미지층 (52) 이 치밀화층 (56) 으로 전환된 저유전율 피막 (50) 의 표면에 수복액이 공급된다. 이로써, 치밀화층 (56) 에 수복액이 침투하여, 치밀화층 (56) 의 데미지가 수복된다. 데미지층 (52) 을 치밀화층 (56) 으로 전환할 때에, 치밀화층 (56) 의 두께가 원하는 두께 (구체적으로는 1 nm ∼ 5 nm) 가 되도록 치밀화의 정도를 조정함으로써, 수복액 공급 공정에 있어서, 저유전율 피막 (50) 의 표면에 공급된 수복액의 치밀화층 (56) 을 넘은 저유전율 피막 (50) 으로의 침투가 억제된다. 요컨대, 저유전율 피막 (50) 에 대한 수복액의 과잉 침투가 억제된다.
또한, 이 실시형태에 따르면, 치밀화층 (56) 에는, 데미지층 (52) 과 비교하여 수복액이 침투하기 어렵다. 그래서, 치밀화층 (56) 은, 데미지층 (52) 과 비교하여 수복액의 공급 조건 (공급량이나 공급 시간) 의 변화에 의한, 수복액의 침투 정도 (깊이) 의 변화가 작다. 그래서, 예를 들어 수복액의 공급 조건에 의도하지 않은 변화가 발생해 버린 경우에도, 수복액의 침투 정도의 변화가 억제된다. 따라서, 데미지층 (52) 을 치밀화층 (56) 으로 전환하지 않은 기판 처리와 비교하여, 저유전율 피막 (50) 의 표층부 (51) 에 대한 수복액의 침투 정도를 관리하기 쉽다. 그래서, 저유전율 피막 (50) 에 대한 수복액의 과잉 침투가 한층 더 억제된다.
또한, 이 실시형태에 따르면, 데미지층 (52) 에 더하여, 비데미지층 (53) (표층부 (51) 에 있어서 데미지층 (52) 에 인접하는 부분) 도 치밀화층 (56) 으로 전환된다. 그래서, 데미지층 (52) 만을 치밀화층 (56) 으로 전환하는 경우와 비교하여 치밀화층 (56) 을 두껍게 할 수 있다. 따라서, 데미지층 (52) 이 비교적 얇은 경우에도, 저유전율 피막 (50) 의 표면에 공급된 수복액이 곧바로 치밀화층 (56) 을 넘어 저유전율 피막 (50) 의 내부로 침투하는 것이 억제된다. 따라서, 저유전율 피막 (50) 에 대한 수복액의 과잉 침투가 억제된다.
또한, 이 실시형태에 따르면, 데미지층 (52) 이 압축되어 복수의 공공 (54) 이 축소된다. 이로써, 데미지층 (52) 이 치밀화층 (56) 으로 전환된다. 그래서, 데미지층 (52) 을 치밀화층 (56) 으로 전환함으로써, 수복액이 공공 (54) 을 통과하여 저유전율 피막 (50) 의 내부로 침투하는 것이 억제된다.
또한, 이 실시형태에 따르면, 산화제 (치밀화 약제) 를 저유전율 피막 (50) 의 표면에 공급함으로써 치밀화층 (56) 이 형성된다. 그래서, 산화제의 공급 조건 (공급량이나 공급 시간 등) 을 조정함으로써, 저유전율 피막 (50) 의 표층부 (51) 에 대한 산화제의 침투 정도를 조정할 수 있다. 따라서, 치밀화층 (56) 의 두께를 원하는 두께로 정밀도 좋게 조정할 수 있다.
또한, 이 실시형태에 따르면, 산화제 공급 공정 (치밀화 약제 공급 공정) 전에 데미지층 (52) 의 표면이 세정액에 의해 씻겨진다. 그래서, 데미지층 (52) 의 표면의 오염 (폴리머 잔사 (55)) 에서 기인되는 치밀화 약제의 침투 정도 (깊이) 의 변화가 억제된다. 그래서, 치밀화층 (56) 의 두께를 원하는 두께로 한층 더 정밀도 좋게 조정할 수 있다.
또한, 이 실시형태에 따르면, 세정 처리 (S2) 와 산화 처리 (S3) 가 별도의 처리 (공정) 로서 각각 실행된다. 그래서, 저유전율 피막 (50) 의 표면의 세정에 적합한 세정액, 및 저유전율 피막 (50) 의 표층부 (51) 의 산화제의 각각을 각 처리에 따라 최적으로 선택할 수 있다.
본 실시형태의 기판 처리와는 달리, 도 8 에 나타내는 바와 같이, 산화 처리 (S3) 에서는, 저유전율 피막 (50) 의 표층부 (51) 에 있어서, 데미지층 (52) 만을 치밀화층 (56) 으로 전환해도 된다. 또한, 반드시 데미지층 (52) 전체를 치밀화층 (56) 으로 전환할 필요는 없고, 데미지층 (52) 일부를 치밀화층 (56) 으로 전환해도 된다.
도 9 는, 제 1 실시형태의 처리 유닛 (2) (도 2 참조) 과는 별도의 구성을 갖는 처리 유닛 (2P) 을 설명하기 위한 도해적인 종단면도이다. 도 9 에서는, 지금까지 설명한 부재와 동일한 부재에는 동일한 참조 부호를 붙여, 그 설명을 생략한다. 이 구성을 갖는 처리 유닛 (2P) 은, 기판 (W) 의 상면과 대향하는 대향면 (60a) 을 갖는 차단 부재 (60) 와, 차단 부재 (60) 를 회전시키는 차단 부재 회전 기구 (61) 와, 차단 부재 (60) 를 승강시키는 차단 부재 승강 기구 (62) 를 포함한다.
차단 부재 (60) 는, 기판 (W) 과 거의 동일한 직경 또는 그 이상의 직경을 갖는 원판 형상으로 형성되어 있다. 차단 부재 (60) 에 있어서 대향면 (60a) 과는 반대측의 면에는, 중공 (中空) 축 (63) 이 고정되어 있다. 차단 부재 (60) 에는, 차단 부재 (60) 를 상하로 관통하고, 중공축 (63) 의 내부 공간과 연통되는 연통 구멍 (60b) 이 형성되어 있다. 차단 부재 승강 기구 (62) 는, 중공축 (63) 을 개재하여 차단 부재 (60) 를 지지하는 지지 부재 (64) 에 의해 차단 부재 (60) 에 연결되어 있다. 차단 부재 회전 기구 (61) 는, 지지 부재 (64) 의 선단에 내장된 전동 모터를 포함한다. 차단 부재 승강 기구 (62) 및 차단 부재 회전 기구 (61) 는, 컨트롤러 (3) 에 의해 제어된다 (도 3 참조). 처리 유닛 (2P) 의 노즐 (13) 은, 이 실시형태에서는, 중공축 (63) 의 내부 공간과 차단 부재 (60) 의 연통 구멍 (60b) 에 삽입 통과되어 있다.
이 구성예의 처리 유닛 (2P) 을 구비한 기판 처리 장치 (1) 에 의해서도 도 4 에서 설명한 기판 처리와 동일한 기판 처리를 실행할 수 있다.
＜제 2 실시형태＞
도 10 은, 제 2 실시형태에 관련된 기판 처리 장치 (1Q) 의 처리 유닛 (2Q) 의 구성예를 설명하기 위한 도해적인 종단면도이다. 도 10 에서는, 지금까지 설명한 부재와 동일한 부재에는 동일한 참조 부호를 붙여, 그 설명을 생략한다.
처리 유닛 (2Q) 이 제 1 실시형태의 처리 유닛 (2) (도 2 참조) 과는 상이한 점은, 처리 유닛 (2Q) 이 제 1 노즐 (11) 대신에 기판 (W) 의 상면에 공급된 산화제를 가열하는 적외선 히터 (70) 를 포함하는 점이다.
적외선 히터 (70) 는, 적외선을 발하는 적외선 램프 (70A) 와, 적외선 램프 (70A) 를 수용하는 램프 하우징 (70B) 을 포함한다. 적외선 램프 (70A) 는, 램프 하우징 (70B) 내에 배치되어 있다. 적외선 램프 (70A) 는, 예를 들어 필라멘트와 필라멘트를 수용하는 석영관을 포함한다.
적외선 히터 (70) 는, 히터 이동 기구 (71) 에 의해 수평 방향 및 연직 방향으로 이동된다. 적외선 히터 (70) 는, 중심 위치와 홈 위치 (퇴피 위치) 의 사이에서 수평 방향으로 이동할 수 있다. 적외선 히터 (70) 는, 중심 위치에 위치할 때, 기판 (W) 의 상면에 대한 적외선의 조사 영역이 기판 (W) 의 상면의 회전 중심을 포함하는 중앙 영역에 위치한다. 적외선 히터 (70) 는, 홈 위치에 위치할 때, 기판 (W) 의 상면에 대향하지 않는다. 적외선 히터 (70) 및 히터 이동 기구 (71) 는, 컨트롤러 (3) 에 의해 제어된다 (도 3 참조).
제 2 실시형태에 관련된 기판 처리 장치 (1Q) 에 의한 기판 처리에서는, 제 1 실시형태의 기판 처리와는 달리, 세정 처리 (도 4 의 S2) 가 실행되지 않는다.
산화 처리 (도 4 의 S3) 에서는, 컨트롤러 (3) 가, 제 2 노즐 이동 기구 (16) 를 제어하여, 제 2 노즐 (12) 을 기판 (W) 의 상방의 처리 위치에 배치한다. 제 2 노즐 (12) 이 처리 위치에 위치할 때, 제 2 노즐 (12) 로부터 토출되는 SC1 등의 산화제가 기판 (W) 의 상면의 회전 중심을 향하여 공급되어도 된다. 그리고, 컨트롤러 (3) 는 산화제 밸브 (42) 를 연다. 이로써, 기판 (W) 의 상면에 제 2 노즐 (12) 로부터 SC1 등의 산화제가 공급된다 (산화제 공급 공정). 제 2 노즐 (12) 로부터 토출된 산화제는, 기판 (W) 의 상면에 착액된 후, 원심력에 의해 기판 (W) 의 상면을 따라 직경 방향 외방으로 흐른다. 컨트롤러 (3) 는, 히터 이동 기구 (71) 를 제어하여, 적외선 히터 (70) 를 퇴피 위치로부터 처리 위치로 이동시키고, 적외선 히터 (70) 에 기판 (W) 의 상면의 산화제를 가열시켜도 된다.
SC1 에 의한 산화 처리에서는, 저유전율 피막 (50) 의 표면에 SC1 을 공급함으로써, 폴리머 잔사 (55) (도 5A 참조) 가 제거되어 저유전율 피막 (50) 의 표면이 세정됨과 동시에, 저유전율 피막 (50) 의 표층부 (51) 가 산화되어 치밀화층 (56) 으로 전환된다 (세정 공정, 치밀화 공정, 치밀화층 형성 공정). 요컨대, 세정 공정과 치밀화 공정이 동시에 실행된다.
제 2 실시형태에 따르면, 제 1 실시형태와 동일한 효과를 발휘한다.
또, 도 4 에 나타내는 기판 반입 (S1) 에서 기판 반출 (S7) 에 이르는 일련의 공정은, 대기압하에서 실행되어도 된다.
본 발명은, 이상에서 설명한 실시형태에 한정되는 것이 아니며, 또한 다른 형태로 실시할 수 있다.
예를 들어, 상기 서술한 실시형태에서 나타낸 기판 처리에서는, 수복 처리 (S4) 의 수복액 공급 공정에 있어서 수복액을 공급하는 것으로 했지만, 상기 서술한 실시형태에서 나타낸 기판 처리와는 달리, 수복 처리 (S4) 의 수복액 공급 공정에서는 수복액과 유기 용제를 혼화시킨 액체를 기판 (W) 상에 공급해도 된다.
또한, 상기 서술한 실시형태에서는, 제 1 노즐 (11) 이, 세정액 공급 수단으로서 기능하고, 제 2 노즐 (12) 이 산화제 공급 수단으로서 기능하고, 제 3 노즐 (13) 이 수복액 공급 수단으로서 기능하는 것으로 하였다. 그러나, 상기 서술한 실시형태란, 각 노즐 (11 ∼ 13) 의 역할이 상이해도 된다. 예를 들어, 제 1 실시형태에서는, 세정액 공급 수단, 수복액 공급 수단, 및 산화제 공급 수단의 각각으로서의 기능이 어느 하나의 노즐 (11 ∼ 13) 에 구비되어 있으면 된다. 또한, 노즐 (11 ∼ 13) 의 어느 하나만이 형성되어 있고, 그 노즐이 세정액 공급 수단, 수복액 공급 수단, 및 산화제 공급 수단으로서 기능해도 된다.
본 발명의 실시형태에 대해서 상세하게 설명해 왔는데, 이것들은 본 발명의 기술적 내용을 명확히 하기 위해서 사용된 구체예에 불과하고, 본 발명은 이들 구체예에 한정하여 해석되어야 하는 것이 아니며, 본 발명의 범위는 첨부한 청구 범위에 의해서만 한정된다.
이 출원은, 2016년 9월 26일에 일본국 특허청에 제출된 일본 특허출원 2016-187250호에 대응되고 있으며, 이 출원의 전체 개시는 여기에 인용에 의해 도입되는 것으로 한다.
50 … 저유전율 피막
51 … 표층부
52 … 데미지층
53 … 비데미지층 (저유전율 피막의 표층부에 있어서 데미지층에 인접하는 부분)
54 … 공공
56 … 치밀화층
W … 기판

Claims (6)

  1. 저유전율 피막이 표면에 형성된 기판을 처리하는 기판 처리 방법으로서,
    상기 저유전율 피막의 표층부에 형성된 데미지층을 치밀화시킴으로써 치밀화층으로 전환하는 치밀화 공정과,
    상기 치밀화 공정 후에 상기 저유전율 피막의 표면에, 상기 치밀화층의 데미지를 수복하는 수복액을 공급하는 수복액 공급 공정을 포함하는, 기판 처리 방법.
  2. 제 1 항에 있어서,
    상기 치밀화 공정이, 상기 데미지층과 비교하여 상기 수복액이 침투하기 어려운 상기 치밀화층을 형성하는 공정을 포함하는, 기판 처리 방법.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 치밀화 공정이, 상기 저유전율 피막의 표층부에 있어서, 상기 데미지층에 인접하는 부분을 상기 치밀화층으로 전환하는 공정을 포함하는, 기판 처리 방법.
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 데미지층에는, 복수의 공공 (空孔) 이 형성되어 있고,
    상기 치밀화 공정이, 상기 데미지층을 압축시켜 상기 복수의 공공을 축소시킴으로써, 상기 데미지층을 상기 치밀화층으로 전환하는 공정을 포함하는, 기판 처리 방법.
  5. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
    상기 치밀화 공정이, 상기 저유전율 피막의 표층부를 상기 치밀화층으로 전환하기 위한 치밀화 약제를, 상기 저유전율 피막의 표면에 공급하는 치밀화 약제 공급 공정을 포함하는, 기판 처리 방법.
  6. 제 5 항에 있어서,
    상기 치밀화 약제 공급 공정 전에 상기 저유전율 피막의 표면에 세정액을 공급함으로써, 상기 저유전율 피막의 표면을 세정하는 세정 공정을 추가로 포함하는, 기판 처리 방법.
KR1020197005687A 2016-09-26 2017-09-20 기판 처리 방법 KR102215377B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2016-187250 2016-09-26
JP2016187250A JP6754257B2 (ja) 2016-09-26 2016-09-26 基板処理方法
PCT/JP2017/033969 WO2018056327A1 (ja) 2016-09-26 2017-09-20 基板処理方法

Publications (2)

Publication Number Publication Date
KR20190034280A true KR20190034280A (ko) 2019-04-01
KR102215377B1 KR102215377B1 (ko) 2021-02-10

Family

ID=61689582

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020197005687A KR102215377B1 (ko) 2016-09-26 2017-09-20 기판 처리 방법

Country Status (6)

Country Link
US (1) US11018017B2 (ko)
JP (1) JP6754257B2 (ko)
KR (1) KR102215377B1 (ko)
CN (1) CN109661717B (ko)
TW (1) TWI666694B (ko)
WO (1) WO2018056327A1 (ko)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001110899A (ja) * 1999-10-14 2001-04-20 Oki Electric Ind Co Ltd 配線形成方法
JP2002353308A (ja) * 2001-05-28 2002-12-06 Toshiba Corp 半導体装置及びその製造方法
KR20070036670A (ko) * 2005-09-29 2007-04-03 동경 엘렉트론 주식회사 기판 처리 방법, 제어 프로그램 및 컴퓨터 판독 가능한기억 매체
KR20070057057A (ko) * 2005-11-30 2007-06-04 동경 엘렉트론 주식회사 반도체 장치의 제조 방법, 기판 처리 시스템 및 기록 매체
JP2008010610A (ja) 2006-06-29 2008-01-17 Sony Corp 半導体装置の製造方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5425404B1 (ko) 1971-06-01 1979-08-28
JP4678665B2 (ja) * 2001-11-15 2011-04-27 東京エレクトロン株式会社 基板処理方法および基板処理装置
JP2005340288A (ja) 2004-05-24 2005-12-08 Sony Corp 半導体装置の製造方法
JP2006086411A (ja) 2004-09-17 2006-03-30 Dainippon Screen Mfg Co Ltd 基板処理装置
JP4459774B2 (ja) * 2004-10-12 2010-04-28 東京エレクトロン株式会社 基板処理方法、基板処理装置およびコンピュータプログラム
JP5247999B2 (ja) * 2005-09-29 2013-07-24 東京エレクトロン株式会社 基板処理方法およびコンピュータ読取可能な記憶媒体
JP4578507B2 (ja) * 2007-07-02 2010-11-10 東京エレクトロン株式会社 半導体装置の製造方法、半導体製造装置及び記憶媒体
JP5425404B2 (ja) 2008-01-18 2014-02-26 東京エレクトロン株式会社 アモルファスカーボン膜の処理方法およびそれを用いた半導体装置の製造方法
JP5342811B2 (ja) * 2008-06-09 2013-11-13 東京エレクトロン株式会社 半導体装置の製造方法
US7838425B2 (en) 2008-06-16 2010-11-23 Kabushiki Kaisha Toshiba Method of treating surface of semiconductor substrate
KR101293896B1 (ko) * 2008-12-03 2013-08-06 후지쯔 가부시끼가이샤 반도체 장치의 제조 방법
JP5592083B2 (ja) * 2009-06-12 2014-09-17 アイメック 基板処理方法およびそれを用いた半導体装置の製造方法
JP5782279B2 (ja) * 2011-01-20 2015-09-24 株式会社Ｓｃｒｅｅｎホールディングス 基板処理方法および基板処理装置
JP5917861B2 (ja) 2011-08-30 2016-05-18 株式会社Ｓｃｒｅｅｎホールディングス 基板処理方法
JPWO2013153777A1 (ja) * 2012-04-11 2015-12-17 東京エレクトロン株式会社 半導体装置の製造方法、半導体装置、半導体製造装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001110899A (ja) * 1999-10-14 2001-04-20 Oki Electric Ind Co Ltd 配線形成方法
JP2002353308A (ja) * 2001-05-28 2002-12-06 Toshiba Corp 半導体装置及びその製造方法
KR20070036670A (ko) * 2005-09-29 2007-04-03 동경 엘렉트론 주식회사 기판 처리 방법, 제어 프로그램 및 컴퓨터 판독 가능한기억 매체
KR20070057057A (ko) * 2005-11-30 2007-06-04 동경 엘렉트론 주식회사 반도체 장치의 제조 방법, 기판 처리 시스템 및 기록 매체
JP2008010610A (ja) 2006-06-29 2008-01-17 Sony Corp 半導体装置の製造方法

Also Published As

Publication number Publication date
US20190189461A1 (en) 2019-06-20
CN109661717A (zh) 2019-04-19
CN109661717B (zh) 2023-08-22
WO2018056327A1 (ja) 2018-03-29
US11018017B2 (en) 2021-05-25
TWI666694B (zh) 2019-07-21
KR102215377B1 (ko) 2021-02-10
JP2018056202A (ja) 2018-04-05
JP6754257B2 (ja) 2020-09-09
TW201824378A (zh) 2018-07-01

Similar Documents

Publication Publication Date Title
US7083991B2 (en) Method of in-situ treatment of low-k films with a silylating agent after exposure to oxidizing environments
KR101568748B1 (ko) 반도체 장치의 제조 방법, 반도체 장치의 제조 장치 및 기록 매체
US7541200B1 (en) Treatment of low k films with a silylating agent for damage repair
US7345000B2 (en) Method and system for treating a dielectric film
CN1976003B (zh) 半导体装置的制造方法及基板处理系统
US7553769B2 (en) Method for treating a dielectric film
JP5057647B2 (ja) 半導体装置の製造方法および半導体装置の製造装置
US7851232B2 (en) UV treatment for carbon-containing low-k dielectric repair in semiconductor processing
JP4708465B2 (ja) 半導体装置の製造方法及び半導体装置の製造装置
KR101405700B1 (ko) 기판 처리 방법 및 기판 처리 장치
JP2009510768A (ja) バッチの加工システムを使用する低い比誘電率のフィルムの処理
JP2009010043A (ja) 基板処理方法，基板処理装置，記録媒体
KR20160123357A (ko) 감소된 유전 상수 및 강화된 기계적인 특성들을 갖는 저-k 유전체 층
US6977229B2 (en) Manufacturing method for semiconductor devices
JP6943012B2 (ja) 液処理方法、液処理装置、及び記憶媒体
WO2020188958A1 (ja) 基板処理方法および基板処理装置
KR102215377B1 (ko) 기판 처리 방법
KR100870806B1 (ko) 반도체 디바이스의 제조 방법
KR101048949B1 (ko) 층간 절연막의 표면 개질 방법 및 표면 개질 장치
US8975196B2 (en) Manufacturing method of semiconductor device and manufacturing apparatus of semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant