KR20040031036A - 유기실록산막의 처리 방법 및 장치 - Google Patents

유기실록산막의 처리 방법 및 장치 Download PDF

Info

Publication number
KR20040031036A
KR20040031036A KR10-2004-7003169A KR20047003169A KR20040031036A KR 20040031036 A KR20040031036 A KR 20040031036A KR 20047003169 A KR20047003169 A KR 20047003169A KR 20040031036 A KR20040031036 A KR 20040031036A
Authority
KR
South Korea
Prior art keywords
gas
heat treatment
reaction vessel
substrate
film
Prior art date
Application number
KR10-2004-7003169A
Other languages
English (en)
Other versions
KR100881806B1 (ko
Inventor
히시야신고
사노데츠야
세키구치마나부
미타미치히로
Original Assignee
동경 엘렉트론 주식회사
제이에스알 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동경 엘렉트론 주식회사, 제이에스알 가부시끼가이샤 filed Critical 동경 엘렉트론 주식회사
Publication of KR20040031036A publication Critical patent/KR20040031036A/ko
Application granted granted Critical
Publication of KR100881806B1 publication Critical patent/KR100881806B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen
    • H01L21/02216—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen the compound being a molecule comprising at least one silicon-oxygen bond and the compound having hydrogen or an organic group attached to the silicon or oxygen, e.g. a siloxane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31058—After-treatment of organic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/312—Organic layers, e.g. photoresist
    • H01L21/3121—Layers comprising organo-silicon compounds
    • H01L21/3122—Layers comprising organo-silicon compounds layers comprising polysiloxane compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Formation Of Insulating Films (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Application Of Or Painting With Fluid Materials (AREA)

Abstract

유기실록산막을 처리하는 방법은 폴리실록산계 약액의 도포막이 설치된 기판(W)을 반응 용기(1) 내에 반입하는 공정을 포함한다. 약액은 메틸기, 페닐기 및 비닐기로부터 선택되는 작용기와 실리콘 원자의 결합을 포함한다. 또한, 본 방법은 반응 용기(1) 내에서 기판(W)에 대해 열처리를 실시하여 도포막을 소성하는 공정을 포함한다. 열처리는 암모니아와 물이 혼합된 촉매 가스를 포함하는 처리 분위기 내에서 300 내지 400℃의 처리 온도에서 실시된다.

Description

유기실록산막의 처리 방법 및 장치{METHOD AND APPARATUS FOR TREATING ORGANOSILOXANE COATING}
최근, 반도체 디바이스(반도체 장치)의 성능 향상의 요청에 의해 저저항 일렉트로마이그레이션(electromigration) 내성(EM 내성)이 우수한 구리가 배선 재료로서 사용되고 있다. 구리의 다층 배선을 실현하는 방법의 하나로서 다마신(damascene) 프로세스라고 불리는 공정이 있다. 이 공정에서는 절연막에 배선 매입용 오목부를 형성하고 이 오목부에 구리를 매입한다. 그 다음, 기판의 표면을 CMP(Chemical Mechanical Polishing)로 연마하여 오목부 이외의 구리를 제거한다. 이러한 공정을 반복함으로써 다층 구조를 실현할 수 있다.
패턴의 선 폭이 0.10㎛인 세대 이후에는 특정 배선구와 여기에 연결된 하측의 비아 홀을 동시에 배선 재료로 매입하는 듀얼 다마신 프로세스를 이용하는 것을효과적인 것으로 여겼다. 배선 구조의 다층화가 진행되면 하층측의 막은 이후의 열처리에 의해 열 이력을 반복해서 받게 된다. 따라서, 이러한 열 이력의 횟수를 가능한 줄일 필요가 있다. 또한, 트랜지스터의 불순물 농도의 프로파일 등이 변할 우려가 있기 때문에 열처리의 저온화 및 단시간화가 요구된다.
발명의 요약
본 발명은 저유전율의 층간 절연막으로서 사용가능한 막을 낮은 처리 온도에서 형성하기 위한 방법 및 장치를 제공하는 것을 목적으로 한다.
본 발명의 제 1 양태는 유기실록산막을 처리하는 방법으로서, 메틸기, 페닐기 및 비닐기로부터 선택된 작용기와 실리콘 원자의 결합을 포함하는 폴리실록산계 약액의 도포막이 설치된 기판을 반응 용기 내로 반입하는 공정, 및 상기 반응 용기 내에서 상기 기판에 대해 암모니아와 물이 혼합된 촉매 가스를 포함하는 처리 분위기 내에서 300 내지 400℃의 처리 온도에서 열처리를 실시하여 상기 도포막을 소성하는 공정을 구비한다.
본 발명의 제 2 양태는 유기실록산막을 처리하는 방법으로서, 메틸기, 페닐기 및 비닐기로부터 선택되는 작용기와 실리콘 원자의 결합을 포함하는 폴리실록산계 약액의 도포막이 설치된 기판을 반응 용기 내로 반입하는 공정, 및 상기 반응 용기 내에서 상기 기판에 대해 일산화이질소 및 수소로 이루어진 군중에서 선택된 촉매 가스를 포함하는 처리 분위기 내에서 300 내지 400℃의 처리 온도에서 열처리를 실시하여 상기 도포막을 소성하는 공정을 구비한다.
본 발명의 제 3 양태는 메틸기, 페닐기 및 비닐기로부터 선택되는 작용기와 실리콘 원자의 결합을 포함하는 폴리실록산계 약액의 도포막이 설치된 기판에 대해 열처리를 실시하여 상기 도포막을 소성함으로써 유기실록산막을 처리하는 장치로서, 상기 기판을 수납하는 반응 용기, 상기 반응 용기 내에 사용 가스를 공급하는 암모니아 가스의 공급원을 포함하는 가스 공급부, 상기 반응 용기 내의 상기 기판을 가열하는 히터, 및 상기 가스 공급부 및 상기 히터를 제어하는 제어부를 구비하며, 상기 반응 용기 내에서 상기 기판에 대해 열처리를 실시할 때 상기 제어부는 상기 열처리가 암모니아와 물이 혼합된 촉매 가스를 포함하는 처리 분위기 내에서 300 내지 400℃의 처리 온도에서 실시되도록 상기 가스 공급부 및 상기 히터를 제어한다.
본 발명의 제 4 양태는 메틸기, 페닐기 및 비닐기로부터 선택되는 작용기와 실리콘 원자의 결합을 포함하는 폴리실록산계 약액의 도포막이 설치된 기판에 대해 열처리를 실시하여 상기 도포막을 소성함으로써 유기실록산막을 처리하는 장치로서, 상기 기판을 수납하는 반응 용기, 상기 반응 용기 내에 사용 가스를 공급하는 일산화이질소 및 수소로 이루어진 군중에서 선택된 가스의 공급원을 포함하는 가스 공급부, 상기 반응 용기 내의 상기 기판을 가열하는 히터, 및 상기 가스 공급부 및 상기 히터를 제어하는 제어부를 구비하며, 상기 반응 용기 내에서 상기 기판에 대해 열처리를 실시할 때 상기 제어부는 상기 열처리가 일산화이질소 및 수소로 이루어진 군중에서 선택된 촉매 가스를 포함하는 처리 분위기 내에서 300 내지 400℃의 처리 온도에서 실시되도록 상기 가스 공급부 및 상기 히터를 제어한다.
본 발명은 폴리실록산계 약액의 도포막이 설치된 기판에 대해 열처리를 실시하여 도포막을 소성함으로써 유기실록산막을 처리하는 방법 및 장치에 관한 것이다.
도 1은 본 발명의 실시태양에 관한 종형 열처리 장치를 나타내는 종단 측면도이다.
도 2는 도포막의 소성 온도 및 수득된 층간 절연막의 유전율 사이의 관계를 나타내는 그래프이다.
도 3은 도포막의 소성 시간 및 수득된 층간 절연막의 유전율 사이의 관계를 나타내는 그래프이다.
도 4는 도포막의 소성 온도 및 수득된 층간 절연막의 유전율 사이의 관계를 나타내는 그래프이다.
다층 배선 구조에 포함된 층간 절연막에 대해 디바이스의 동작 속도의 고속화에 대응하기 위해 비유전율을 낮추는 것이 요구된다. 저유전율의 층간 절연막을 형성하는 방법의 하나로서 실리콘을 포함하는 유기계 재료를 반도체 웨이퍼상에 도포하여 그 도포막을 소성하는 방법이 실시되고 있다. 본 발명자들은 이러한 종류의 유기계 재료로서 폴리실록산계 약액을 이용하는 것을 검토했다. 실험에 따르면 이 약액을 스핀 코팅에 의해 웨이퍼상에 도포하고, 도포막을 질소(N2) 가스 분위기하에 400℃ 이상의 소성 온도로 60분 이상 소성함으로써 저유전율의 층간 절연막이 수득됨을 확인하였다.
그러나, 폴리실록산계 약액을 이용한 경우, 처리 온도를 낮추고 처리 시간을 짧게 한 경우 절연막에 대해 낮은 유전율을 얻기가 어려운 문제가 나타났다. 그 이유에 대해서는 다음과 같이 생각할 수 있다. 즉, 소성 공정(열처리 공정)은 도포액을 도포한 상태로 존재하는 (-SiOH)를 반응시켜 (-Si-O-Si-)를 생성시키려는 것이다. 도포막에 적용한 열에너지가 적으면 도포막 전체에 걸쳐 상기 반응이 충분히 골고루 미치지 못한다. 이 때문에 (-SiOH)가 막 중에 다량 잔존하여 낮은 유전율이 수득되지 않는다.
이하에서는 이러한 견지에 기초하여 구성된 본 발명의 실시태양을 도면을 참조하여 설명할 것이다.
도 1은 본 발명의 실시태양에 관한 종형 열처리 장치를 나타내는 종단 측면도이다. 이 장치는 양단이 개구되어 있는 내관(1a) 및 상단이 폐색되어 있는 외관(1b)으로 이루어진 석영제 2중관 구조의 반응관(1)을 구비한다. 반응관(1)의 주위에는 통상의 단열체(2)가 베이스체(21)에 고정되어 설치되어 있다. 이 단열체(2)의 내측에는 저항 발열체로 이루어진 가열수단인 히터(3)가, 예컨대 상하로 여러개로 분할되어(도 l의 예에서는 편의상 3단으로 분할되어) 설치되어 있다.
내관(1a) 및 외관(1b)은 하부측에 통상의 매니폴드(4)상에 지지되어 있다. 매니폴드(4)에는 내관(1a)의 내측의 하부 영역에 공급구가 개구되도록 제 1 가스 공급관(5) 및 제 2 가스 공급관(6)이 설치되어 있다. 본 실시태양에 있어서, 제 1 가스 공급관(5) 및 가스 공급 제어부(50 및 55)에 의해 제 1 가스 공급부가 구성되어 있다. 또한, 제 2 가스 공급관(6) 및 가스 공급 제어부(60)에 의해 제 2 가스공급부가 구성되어 있다.
구체적으로, 제 1 가스 공급관(5)은 유량 조정부(51) 및 밸브(52)를 포함하는 가스 공급 제어부(암모니아 가스 공급 제어부)(50)를 통해 암모니아 가스 공급원(53)에 접속되어 있다. 또한, 제 1 가스 공급관(5)은 유량 조정부(56) 및 밸브(57)를 포함하는 가스 공급 제어부(55)를 통해 불활성 가스 공급원(58)에 접속되어 있다. 한편, 제 2 가스 공급관(6)은 유량 조정부(61) 및 밸브(62)를 포함하는 가스 공급 제어부(60)를 통해 수증기 공급원(63)에 접속되어 있다.
또한, 매니폴드(4)에는 내관(1a) 및 외관(1b) 사이에서 배기되도록 배기관(7)이 설치되어 있다. 배기관(7)은 예컨대 버터플라이 밸브로 이루어진 압력 조정부(71)를 통해 진공 펌프(72)에 접속되어 있다. 본 실시태양에 있어서, 반응 용기는 내관(1a), 외관(1b) 및 매니폴드(4)로 구성되어 있다.
매니폴드(4)의 하단 개구부를 폐쇄하도록 커버체(22)가 설치되어 있다. 커버체(22)는 보트 엘리베이터(23) 위에 부착되어 있다. 커버체(22) 위에는 구동부(24)에 의해 회전하는 회전축(25)을 통해 회전대(26)가 설치되어 있다. 회전대(26) 위에는 보온통으로 이루어진 단열 유닛(27)을 통해 기판 유지구인 웨이퍼 보트(28)가 탑재되어 있다. 웨이퍼 보트(28)는 여러장의 웨이퍼(W)가 선반 형상으로 유지되도록 구성되어 있다.
또한, 이 종형 열처리 장치는 제어부(8)를 구비한다. 제어부(8)는 그 일부인 메모리에 격납된 소정의 프로그램에 따라 히터(3), 압력 조정부(71), 가스 공급 제어부(50, 55, 60)를 제어한다.
다음은 도 1에 도시된 종형 열처리 장치를 이용하여 실시하는 본 발명의 실시태양에 관한 유기실록산막의 처리 방법을 설명한다. 이 처리의 대상이 되는 기판(반도체 웨이퍼)상에는, 예컨대 스핀 코팅에 의해 도포되고 건조됨으로써 형성되는 폴리실록산계 약액의 도포막이 설치되어 있다. 이 약액은 메틸기(-CH3), 페닐기(-C6H5) 및 비닐기(-CH= CH2)로부터 선택된 작용기와 실리콘 원자의 결합을 포함한다.
폴리실록산은 가수 분해성기를 갖는 실란 화합물을 촉매의 존재 또는 부재하에 가수분해하여 축합한 것이다. 가수 분해성기를 갖는 실란 화합물로서는 트리메톡시실란, 트리에톡시실란, 메틸트리메톡시실란, 메틸트리에톡시실란, 메틸트리-n-프로폭시실란, 메틸트리-이소-프로폭시실란, 에틸트리메톡시실란, 에틸트리에톡시실란, 비닐트리메톡시실란, 비닐트리에톡시실란, 페닐트리메톡시실란, 페닐트리에톡시실란, 디메틸디메톡시실란, 디메틸디에톡시실란, 디에틸디메톡시실란, 디에틸디에톡시실란, 디페닐디메톡시실란, 디페닐디에톡시실란, 테트라메톡시실란, 테트라에톡시실란, 테트라-n-프로폭시실란, 테트라-이소-프로폭시실란, 테트라-n-부톡시실란, 테트라-sec-부톡시실란, 테트라-tert-부톡시실란, 테트라페녹시실란 등을 바람직한 예로서 들 수 있다.
가수 분해시 사용할 수 있는 촉매로서는 산, 킬레이트 화합물, 알칼리 등을 들 수 있지만, 특히 암모니아, 알킬아민 등의 알칼리가 바람직하다.
폴리실록산의 분자량은 GPC법에 의한 폴리스티렌 환산 중량 평균 분자량으로10만 내지 1,000만, 바람직하게는 10만 내지 900만, 보다 바람직하게는 20만 내지 800만이다. 5만 미만이면 충분한 유전율 및 탄성율이 수득되지 않는 경우가 있고, 1,000만보다 크면 도막의 균일성이 저하되는 경우가 있다.
폴리실록산계 약액은 하기 수학식 1을 만족하는 것이 보다 바람직하다:
상기 식에서,
R은 폴리실록산 중의 메틸기, 페닐기 또는 비닐기의 원자수를 나타내고, Y는 Si의 원자수를 나타낸다.
폴리실록산계 약액(도포액)은 상기 폴리실록산을 유기 용매에 용해한 것이다. 이 경우 사용되는 구체적인 용매로서는 예컨대 알콜계 용매, 케톤계 용매, 아미드계 용매 및 에스테르계 용매의 군중에서 선택된 1종을 들 수 있다. 또한, 필요에 따라 상기 도포액에 폴리실록산 이외의 계면활성제, 열분해성 폴리머 등의 임의의 성분을 첨가할 수도 있다.
상술한 바와 같이 하여 도포막이 형성된 웨이퍼(W)는 웨이퍼 보드(28)에 여러장, 예컨대 150장이 선반 형상으로 유지되고, 엘리베이터(23)에 의해 상승되어 반응관(1) 및 매니폴드(4)로 이루어진 반응 용기 내로 반입된다. 반응 용기 내는 예컨대 이후에 실시하려는 열처리시의 처리 온도로 미리 유지되어 있지만 웨이퍼 보드(28)의 반입에 의해 일단 온도가 낮아지기 때문에 처리 온도로 안정될 때까지 대기해야 한다. 처리 온도란 제품인 웨이퍼(W)가 탑재된 영역의 온도이며, 300 내지 400℃의 범위, 보다 바람직하게는 300 내지 380℃의 범위로 설정된다. 또한, 반응 용기 내의 온도가 안정화될 때까지 반응 용기 내를 진공 흡인하고, 압력 조정부(71)에 의해 소정의 감압 분위기로 만든다.
또한, 반응 용기 내가 처리 온도로 안정되어 소정의 감압 분위기로 된 후, 반응 용기 내에 사용 가스를 공급하면서 도포막의 소성(열처리)을 실시한다. 이 때, 가스 공급 제어부(50)의 밸브(52)를 개방하고, 유량 조정부(51)에 의해 소정의 유량으로 조정하여 암모니아 가스를 반응 용기 내에 공급한다. 또한, 가스 공급 제어부(60)의 밸브(62)를 개방하여 유량 조정부(61)에 의해 소정의 유량으로 조정하여 수증기를 반응 용기 내로 공급한다. 소정 시간 열처리를 실시한 후, 가스 공급 제어부(55)의 밸브(57)를 개방하여 반응 용기 내에 예컨대 질소 가스를 공급한다. 이에 따라 반응 용기 내를 대기압으로 되돌린 후, 커버체(22)를 하강시켜 웨이퍼 보트(28)를 반출한다. 이러한 일련의 동작은 제어부(8)에 의해 소정의 프로그램에 따라 실시된다.
상기 열처리에 있어서, 반응 용기 내에 존재하는 미량의 물(H2O)과 암모니아(NH3)는 반응하여 NH4+와 OH-를 생성한다. 이들 NH4+, OH-및 미반응 H2O는 촉매가 되어 도포막 중의 (-SiOH) 상호간에 하기 반응식 1과 같은 탈수 축중합 반응이 일어나 -Si-O-Si-가 되는 것으로 여겨진다:
-SiOH + HOSi- → -Si-O-Si-
반응 용기 내의 처리 분위기에서의 암모니아 및 물의 농도는, 상기와 같은 촉매 작용을 수득할 것, 피처리체에 대한 악영향을 방지할 것 등의 관점에 따라 설정된다. 구체적으로 처리 분위기에서의 암모니아의 농도는 바람직하게는 0.004 내지 5.0%, 보다 바람직하게는 0.04 내지 2.0%로 설정된다. 또한, 처리 분위기에서의 물의 농도는 바람직하게는 0.00005 내지 4.0%, 보다 바람직하게는 0.00005 내지 0.15%로 설정된다.
상기 예에서는 수증기를 외부로부터 공급하고 있지만, 실제로는 반응 용기 내의 대기를 완전히 배기할 수 없기 때문에 반응 용기 내에 미량의 수분이 존재한다. 이 때문에 반응 용기 내에 수증기를 공급하지 않아도 후술하는 실험예에서 알 수 있는 바와 같이 저유전율의 층간 절연막이 수득된다. 그러나, 웨이퍼의 배치 처리 매수가 많은 경우에는 수분이 부족할 우려가 있다. 따라서, 도 1에 도시된 장치에서와 같이 필요에 따라 반응 용기 내에 수증기를 공급할 수 있는 구조를 갖는 것이 바람직하다.
수증기를 공급하는 경우, 열처리 분위기의 온도가 소정의 온도가 된 이후부터는 우선 수증기만 공급하고, 그 다음에는 암모니아 가스를 공급하게 할 수도 있다. 수증기만 공급하는 시간은 예컨대 30초 내지 10분간, 바람직하게는 1분간 내지 5분간으로 설정된다.
예컨대, 8인치 크기의 웨이퍼(W)를 최대 탑재 매수(상하 양단부의 더미(dummy) 웨이퍼도 포함된 매수)가 170장인 웨이퍼 보트(28)에 만재하여 처리하는 경우, 반응 용기의 용적은 100 내지 250L가 된다. 이러한 반응 용기에 대하여암모니아 가스의 유량은 바람직하게는 0.01SLM 내지 5SLM, 보다 바람직하게는 0.1SLM 내지 2SLM으로 설정된다. 또한, 수증기의 유량은 액체 환산 유량으로 0.001CCM 내지 3CCM으로 설정된다.
반응 용기 내의 압력을 0.15kPa 내지 90kPa에서 변화시키면서 열처리를 실시하여 층간 절연막의 유전율에 대한 압력의 영향을 조사했다. 압력에 의한 유전율의 실질적인 차이는 보이지 않으므로, 감압 분위기, 상압 분위기, 가압 분위기 중 어떤 것을 사용해도 되는 것으로 여겨진다.
또한, 반응 용기 내에 암모니아 가스를 공급할 때 이와 동시에 질소 가스 등의 불활성 가스를 공급할 수도 있다. 반응 용기 내에 산소 등의 산화 성분이 다량 잔존할 우려가 있는 경우에 불활성 가스를 공급하면 산화 분위기를 억제하여 도포막의 산화를 억제하고 산화 분위기에 의한 악영향을 피할 수 있다는 등의 이점이 수득된다. 그러나, 후술한 실험예에서 알 수 있는 바와 같이 암모니아 가스와 동시에 불활성 가스를 공급하지 않아도 실험 레벨에는 문제가 없다. 이러한 점에서 불활성 가스의 공급은 절대적인 요소가 아니다.
또한, 열처리 시간은 후술한 실험예에서도 알 수 있는 바와 같이, 예컨대 350℃에서 5분 이상이면 바람직하다. 그러나, 너무 오래 실시하면 하층측의 막에 대한 열 이력이 우려되므로 60분 이내로 하는 것이 바람직하다.
또한, 상술한 종형 열처리 장치는 2중관 구조의 반응관을 이용하고 있지만, 예컨대 상부로부터 배기되는 구성인 단관의 반응관을 이용할 수도 있다.
이러한 실시태양에 따르면, 폴리실록산계 도포막을 소성하여 층간 절연막을형성하는데 있어서 암모니아 및 물(반응 용기 내에 공급한 수증기 또는 반응 용기 내에 잔존하는 수분)이 촉매 효과를 발휘하여 소성 반응에 필요한 활성화 에너지를 저하시킨다. 이로 인해 열처리 온도가 낮고 열처리 시간(소성 시간)이 짧아도 소성 반응이 충분히 진행되어 저유전율의 층간 절연막을 수득할 수 있다. 따라서, 패턴의 선폭이 0.10㎛가 되는 세대의 디바이스, 예컨대 듀얼 다마신 구조에 요구되는 층간 절연막의 물성을 수득할 수 있다. 또한, 이미 형성되어 있는 디바이스 구조에 열에 의한 악영향을 미칠 우려가 없다.
다음은 본 발명의 또다른 실시태양에 관한 유기실록산막의 처리 방법을 설명한다. 이 실시태양에 있어서, 제 1 가스 공급관(5)으로부터 반응관(1)내에 공급하는 가스로서 암모니아 가스 대신 일산화이질소(N2O) 가스 또는 수소(H2) 가스를 이용한다. 따라서, 이 실시태양의 방법을 실시하기 위한 종형 열처리 장치는 도 1에 도시된 종형 열처리 장치의 제 1 가스 공급관(5)에 접속된 가스 공급원(53)을 일산화이질소 가스 또는 수소 가스의 공급원으로 바꾼 것이다. 또한, 제 2 가스 공급관(6)은 불필요해진다.
본 실시태양에 있어서도, 후술한 실험예에서 알 수 있는 바와 같이, 암모니아 가스를 이용했을 때와 동일한 양태의 저유전율의 층간 절연막을 수득할 수 있다. 일산화이질소 가스를 이용한 경우에는 산계인 일산화이질소 가스 자체가 촉매가 되고, 수소 가스를 이용한 경우에는 산계인 수소 가스 자체가 촉매가 되어, 상술한 탈수 축중합 반응이 일어나는 것으로 생각된다. 이러한 조건 하에 처리를 실시함으로써 층간 절연막을 얻기 위해 필요한 활성 에너지를 저하시킬 수 있다. 이 때문에 소성 온도가 낮아도 소성 시간이 짧아도 충분한 소성 반응을 진행시킬 수 있다.
반응 용기 내의 처리 분위기에서 일산화이질소 가스 또는 수소 가스의 농도는 상기와 같은 촉매 작용을 수득할 것, 피처리체에 대한 악영향을 방지할 것 등의 관점에 따라 설정된다. 구체적으로, 촉매 가스가 일산화이질소인 경우에 처리 분위기에서의 일산화이질소의 농도는 바람직하게는 0.004 내지 5.0%, 보다 바람직하게는 0.04 내지 2.0%로 설정된다. 또한, 촉매 가스가 수소인 경우에 처리 분위기에서의 수소의 농도는 바람직하게는 0.004 내지 5.0%, 보다 바람직하게는 0.04 내지 2.0%로 설정된다.
또한, 일산화이질소 가스 또는 수소 가스를 이용한 경우, 열처리 조건은 다음과 같다. 우선, 소성 온도는 바람직하게는 400℃ 이하, 보다 바람직하게는 380℃ 이하로 설정된다. 단, 도포막을 소성하는 관점에서 소성 온도는 300℃ 이상으로 설정된다. 소성 시간은 바람직하게는 5분 내지 60분, 보다 바람직하게는 10분 내지 30분으로 설정된다. 소성시 반응관(1) 내의 압력은 바람직하게는 0.00039kPa 내지 101.3kPa, 보다 바람직하게는 0.15kPa 내지 90kPa로 설정된다.
상술한 바와 같이, 8인치 크기의 웨이퍼(W)를 170장 수용하는 반응 용기의 용적은 100 내지 250L가 된다. 이러한 반응 용기에 대하여 일산화이질소 가스의 유량은 바람직하게는 0.01SLM 내지 5SLM, 보다 바람직하게는 0.1SLM 내지 2SLM으로 설정된다. 또한, 수소 가스의 유량은 바람직하게는 0.01SLM 내지 5SLM, 보다 바람직하게는 0.lSLM 내지 2SLM으로 설정된다. 일산화이질소 가스 및 수소 가스는 동시에 공급되게 할 수도 있다.
또한, 반응 용기 내에 일산화이질소 가스 또는 수소 가스를 공급할 때, 또는 일산화이질소 가스 및 수소 가스를 공급할 때, 이와 동시에 질소 가스 등의 불활성 가스를 공급할 수도 있다.
(실시예 1)
단관으로 이루어진 반응관을 구비한 종형 열처리 장치를 이용하여 실험했다. 이 실험에서는 웨이퍼 보트에 열처리의 대상이 되는 20장의 웨이퍼(W)를 탑재했다. 반응 용기 내의 압력을 13.3kPa로 설정함과 동시에 암모니아 가스를 2SLM의 유량으로 공급했다. 열처리 온도를 300℃, 330℃, 340℃, 350℃, 380℃, 420℃의 6가지로 설정하고, 어떤 경우에도 30분간 열처리(소성)를 실시했다. 반응관 내로의 수증기의 공급은 실시하지 않았다.
각 웨이퍼(W)에 도포된 약액(도포액) 중의 폴리스티렌 환산 중량 평균 분자량은 82만이고, 폴리실록산 중의 실리콘 원자수에 대한 메틸기 원자수의 비(CH3/Si)는 0.5였다. 수득된 절연막(실제 제품 웨이퍼에서는 층간 절연막이 되는 막)에 대해 비유전율을 측정했다. 그 결과, 열처리 온도와 비유전율의 관계는 도 2의 △로 표시되는 플롯이 되었다.
또한, 비유전율의 측정에 있어서 수득된 절연막에 대해 알루미늄 전극 패턴을 형성하여 샘플을 형성했다. 이 샘플의 절연막의 비유전율을, 100kHz의 주파수에서 요코가와·휴렛 패커드사(주) 제품인 HP16451B 전극 및 HP4284A 프래시죤 LCR 미터를 이용하여 CV법에 의해 측정했다.
(비교예 1)
암모니아 가스를 공급하는 대신에 질소(N2) 가스를 10SLM의 유량으로 공급했다. 열처리 온도를 300℃, 380℃, 420℃의 3가지로 설정하고, 300℃, 380℃일 때에는 30분간, 420℃일 때에는 60분간 각각 열처리(소성)를 실시했다. 다른 조건은 실시예 1과 동일하게 했다. 수득된 절연막에 대해 실시예 1과 동일하게 비유전율을 측정했다. 그 결과, 열처리 온도와 비유전율의 관계는 도 2의 ○로 표시되는 플롯이 되었다.
(고찰)
층간 절연막의 비유전율이 2.3이하이면 동작 속도의 고속화에 충분히 대응할 수 있을 것으로 생각된다. 본 발명의 방법에 따르면, 300℃의 낮은 온도에서도 예정되는 비유전율을 확보할 수 있다. 또한, 비유전율만 착안하면 420℃의 열처리 온도에서 비유전율이 매우 낮아져 양호한 절연막이 수득된다. 그러나, 온도가 너무 높으면, 이미 형성된 디바이스 구조에 악영향을 미치고, 예컨대 듀얼 다마신을 이용한 다층 구조 디바이스의 제조에 대응할 수 없게 된다. 이 때문에 열처리 온도는 400℃ 이하일 필요가 있다고 생각된다.
암모니아 가스를 이용한 경우에는 종래와 같이 질소 가스를 이용한 경우에 비해 동일한 열처리 온도일지라도 380℃ 이하에서는 절연막의 비유전율이 매우 작아진다. 또한, 질소 가스를 이용한 경우 2.3 이하의 비유전율을 확보하고자 한다면 400℃ 정도 이상의 열처리 온도에서 실시해야 한다. 이러한 결과로부터 본 발명의 방법은 열처리 온도의 저온도화를 도모하고, 질소 가스를 이용한 경우에 비해 각 단계에서 특히 우수한 것으로 판명되었다.
(실시예 2)
열처리 온도를 300℃로 설정함과 동시에 열처리 시간을 30분간, 60분간 2가지로 설정하여 열처리를 실시했다. 다른 조건은 실시예 1과 동일하게 했다. 수득된 절연막에 대해서 실시예 1과 동일하게 비유전율을 측정했다. 그 결과, 소성 시간과 비유전율의 관계는 도 3의 ○로 표시되는 플롯이 되었다.
(실시예 3)
열처리 온도를 350℃로 설정함과 동시에 열처리 시간을 10분간, 20분간, 30분간 3가지로 설정하여 열처리를 실시했다. 다른 조건은 실시예 1과 동일하게 했다. 수득된 절연막에 대해서 실시예 1과 동일하게 비유전율을 측정했다. 그 결과, 소성 시간과 비유전율의 관계는 도 3의 ■로 표시되는 플롯이 되었다.
(실시예 4)
열처리 온도를 380℃로 설정함과 동시에 열처리 시간을 10분간, 30분간 2가지로 설정하여 열처리를 실시했다. 다른 조건은 실시예 1과 동일하게 했다. 수득된 절연막에 대해서 실시예 1과 동일하게 비유전율을 측정했다. 그 결과, 소성 시간과 비유전율의 관계는 도 3의 △로 표시되는 플롯이 되었다.
(고찰)
도 3에서 알 수 있는 바와 같이 열처리 시간이 동일해도 열처리 온도가 높은 쪽이 절연막의 비유전율이 낮았다. 350℃에서는 열처리 시간이 10분간이더라도 비유전율이 2.25로 충분히 낮은 값이 수득되었다. 300℃에서는 30분에 비유전율이 2.29이므로, 예정하는 비유전율을 얻기 위해서는 350℃인 경우에 비해 열처리 시간을 길게 하지 않으면 안될 것으로 예측되었다. 그러나, 열처리 온도가 낮으면 층간 절연막의 하측 디바이스 구조에 미치는 열의 영향은 매우 작아질 것으로 생각된다.
(실시예 5)
암모니아 가스와 동시에 수증기를 액체 환산으로 0.0001LM(0.1CCM)의 유량으로 반응 용기 내에 공급하고 열처리 온도를 380℃로 설정했다. 다른 조건은 실시예 1과 동일하게 했다. 수득된 절연막에 대해서 실시예 1과 동일하게 비유전율을 측정했다. 그 결과, 수득된 절연막의 비유전율은 2.25였다.
이 결과로부터, 반응 용기 내에 수분이 잔류하는 조건 하에서는 반응 용기 내에의 수증기의 공급은 꼭 필요한 것은 아니고, 오히려 지나친 수분은 절연막의 비유전율에 좋은 영향을 미치지 않음을 알 수 있다.
(실시예 6)
단관으로 이루어진 반응관을 갖춘 종형 열처리 장치를 이용하여 실험을 실시했다. 이 실험에 있어서, 웨이퍼 보트에 열처리 대상이 되는 20장의 웨이퍼(W)를탑재했다. 제 1 예에서는 반응 용기 내의 압력을 13.3kPa로 설정함과 동시에 일산화이질소 가스를 2SLM의 유량으로 공급했다. 제 2 예에서는 반응 용기 내의 압력을 0.15kPa로 설정함과 동시에 수소 가스를 2SLM의 유량으로 공급했다. 모든 경우에 열처리 온도를 350℃로 설정하고, 30분간 열처리(소성)를 실시했다. 반응관내로의 불활성 가스의 공급은 실시하지 않았다.
수득된 절연막(실제 제품 웨이퍼에서는 층간 절연막이 되는 막)에 대해서 실시예 1과 동일하게 비유전율을 측정했다. 그 결과, 열처리 온도와 비유전율의 관계는, 일산화이질소 가스의 경우는 도 4의 ◆로 표시되는 플롯이 되고, 수소 가스의 경우는 도 4의 ○로 표시되는 플롯이 되었다. 또한, 도 4의 ○로 표시되는 플롯은 비교예 1에서 설명한 질소 가스를 이용하여 열처리를 실시한 경우의 열처리 온도와 비유전율의 관계를 나타낸다.
(고찰)
도 4에 나타낸 바와 같이, 소성시 반응 용기 내로 공급하는 가스(소성 반응 촉진용 가스)로서 일산화이질소 가스 또는 수소 가스를 이용하면, 350℃의 낮은 소성 온도에서도 질소 가스를 이용하여 열처리를 실시한 경우보다 웨이퍼(W)에 형성된 절연막의 비유전율이 낮아진다. 이 소성 온도에서의 절연막의 비유전율은 일산화이질소 가스에서는 2.27, 수소 가스에서는 2.28로서, 어느 경우나 2.3 이하의 매우 낮은 비유전율이 수득된다. 이러한 낮은 비유전율은, 상술한 이미 형성된 디바이스 구조에의 영향을 고려했을 때 바람직하다고 여겨지는 소성 온도 400℃ 이하의 상황하에서 수득할 수 있다.
소성 온도를 변화시킨 경우는 도시되어 있지 않지만, 도 2에서는 소성 반응 촉진용 가스가 질소 가스, 암모니아 가스 중 어느 것이라도 소성 온도의 상승에 따라 절연막의 비유전율이 감소함을 보여준다. 이러한 점에서 촉매 가스로서 일산화이질소 가스 또는 수소 가스를 이용한 경우에도 소성 온도의 상승에 따라 비유전율의 값은 우하향하는 것으로 여겨진다. 따라서, 촉매 가스로서 일산화이질소 가스 또는 수소 가스를 이용한 경우에도 질소 가스를 이용했을 때에 비해 절연막의 비유전율을 내릴 수 있고 열처리 온도의 저온도화도 꾀할 수 있음을 알 수 있다.
본 발명에 의해, 기판상에 형성된 폴리실록산계의 도포막을 열처리하여 층간 절연막을 형성하는데 있어서 낮은 열처리 온도에서도 저유전율의 층간 절연막을 수득할 수 있다.

Claims (14)

  1. 유기실록산막을 처리하는 방법으로서,
    메틸기, 페닐기 및 비닐기로부터 선택되는 작용기와 실리콘 원자의 결합을 포함하는 폴리실록산계 약액의 도포막이 설치된 기판을 반응 용기 내로 반입하는 공정, 및
    상기 반응 용기 내에서 상기 기판에 대해 암모니아와 물이 혼합된 촉매 가스를 포함한 처리 분위기 내에서 300 내지 400℃의 처리 온도에서 열처리를 실시하여 상기 도포막을 소성하는 공정을 구비하는 유기실록산막을 처리하는 방법.
  2. 제 1 항에 있어서,
    상기 처리 분위기에서의 암모니아의 농도가 0.004 내지 5.0%이고, 물의 농도가 0.00005 내지 4.0%인 유기실록산막을 처리하는 방법.
  3. 제 1 항에 있어서,
    상기 처리 분위기 내의 암모니아가 상기 열처리 중에 상기 반응 용기 내에 공급한 암모니아 가스에서 유래하고, 상기 처리 분위기 내의 물이 상기 열처리 전에 상기 반응 용기 내에 존재하는 물에서 유래하는 유기실록산막을 처리하는 방법.
  4. 제 1 항에 있어서,
    상기 처리 분위기 내의 암모니아 및 물이 상기 열처리 중에 상기 반응 용기 내로 공급하는 암모니아 가스 및 수증기에서 각각 유래하는 유기실록산막을 처리하는 방법.
  5. 유기실록산막을 처리하는 방법으로서,
    메틸기, 페닐기 및 비닐기로부터 선택되는 작용기와 실리콘 원자의 결합을 포함한 폴리실록산계 약액의 도포막이 설치된 기판을 반응 용기 내로 반입하는 공정, 및
    상기 반응 용기 내에서 상기 기판에 대해 일산화이질소 및 수소로 이루어진 군중에서 선택된 촉매 가스를 포함한 처리 분위기 내에서 300 내지 400℃의 처리 온도에서 열처리를 실시하여 상기 도포막을 소성하는 공정을 구비하는 유기실록산막을 처리하는 방법.
  6. 제 5 항에 있어서,
    상기 촉매 가스가 일산화이질소이고, 상기 처리 분위기에서의 일산화이질소의 농도가 0.004 내지 5.0%인 유기실록산막을 처리하는 방법.
  7. 제 5 항에 있어서,
    상기 촉매 가스가 수소이고, 상기 처리 분위기에서의 수소의 농도가 0.004 내지 5.0%인 유기실록산막을 처리하는 방법.
  8. 제 5 항에 있어서,
    상기 처리 분위기 내의 상기 촉매 가스가 상기 열처리 중에 상기 반응 용기 내로 공급하는 가스에서 유래하는 유기실록산막을 처리하는 방법.
  9. 제 1 항 또는 제 5 항에 있어서,
    상기 열처리 중에 상기 반응 용기 내로 불활성 가스를 공급하는 유기실록산막을 처리하는 방법.
  10. 제 1 항 또는 제 5 항에 있어서,
    상기 약액에서의 폴리실록산의 분자량이 폴리스티렌 환산 중량 평균 분자량으로 10만 이상인 유기실록산막을 처리하는 방법.
  11. 제 1 항 또는 제 5 항에 있어서,
    상기 약액 중의 폴리실록산이 하기 수학식 1을 만족하는 유기실록산막을 처리하는 방법:
    수학식 1
    0.9≥R/Y≥0.2
    상기 식에서,
    R은 폴리실록산 중의 메틸기, 페닐기 또는 비닐기의 원자수를 나타내고, Y는 Si의 원자수를 나타낸다.
  12. 메틸기, 페닐기 및 비닐기로부터 선택되는 작용기와 실리콘 원자의 결합을 포함하는 폴리실록산계 약액의 도포막이 설치된 기판에 대해 열처리를 실시하여 상기 도포막을 소성함으로써 유기실록산막을 처리하는 장치로서,
    상기 기판을 수납하는 반응 용기, 상기 반응 용기 내에 사용 가스를 공급하는 암모니아 가스의 공급원을 포함하는 가스 공급부, 상기 반응 용기 내의 상기 기판을 가열하는 히터, 및 상기 가스 공급부 및 상기 히터를 제어하는 제어부를 구비하고,
    상기 반응 용기 내에서 상기 기판에 대해 열처리를 실시할 때, 상기 열처리가 암모니아와 물이 혼합된 촉매 가스를 포함한 처리 분위기 내에서 300 내지 400℃의 처리 온도에서 실시되도록 상기 제어부가 상기 가스 공급부 및 상기 히터를 제어하는 유기실록산막을 처리하는 장치.
  13. 메틸기, 페닐기 및 비닐기로부터 선택되는 작용기와 실리콘 원자의 결합을 포함하는 폴리실록산계 약액의 도포막이 설치된 기판에 대해 열처리를 실시하여 상기 도포막을 소성함으로써 유기실록산막을 처리하는 장치로서,
    상기 기판을 수납하는 반응 용기, 상기 반응 용기 내에 사용 가스를 공급하는 일산화이질소 및 수소로 이루어진 군중에서 선택된 가스의 공급원을 포함하는 가스 공급부, 상기 반응 용기 내의 상기 기판을 가열하는 히터, 및 상기 가스 공급부 및 상기 히터를 제어하는 제어부를 구비하고,
    상기 반응 용기 내에서 상기 기판에 대해 열처리를 실시할 때, 상기 열처리가 일산화이질소 및 수소로 이루어진 군중에서 선택된 촉매 가스를 포함하는 처리 분위기 내에서 300 내지 400℃의 처리 온도에서 실시되도록 상기 제어부가 상기 가스 공급부 및 상기 히터를 제어하는 유기실록산막을 처리하는 장치.
  14. 제 12 항 또는 제 13 항에 있어서,
    상기 가스 공급부가 불활성 가스의 공급원을 포함하고, 상기 제어부가 상기 열처리 중에 상기 반응 용기 내에 불활성 가스를 공급하도록 상기 가스 공급부를 제어하는 유기실록산막을 처리하는 장치.
KR1020047003169A 2001-09-03 2002-08-29 유기실록산막의 처리 방법 및 장치 KR100881806B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2001266019 2001-09-03
JPJP-P-2001-00266019 2001-09-03
PCT/JP2002/008756 WO2003021658A1 (fr) 2001-09-03 2002-08-29 Procede et appareil destines au traitement d'un revetement d'organosiloxane

Publications (2)

Publication Number Publication Date
KR20040031036A true KR20040031036A (ko) 2004-04-09
KR100881806B1 KR100881806B1 (ko) 2009-02-03

Family

ID=19092398

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020047003169A KR100881806B1 (ko) 2001-09-03 2002-08-29 유기실록산막의 처리 방법 및 장치

Country Status (7)

Country Link
US (1) US20040231777A1 (ko)
EP (1) EP1429376A4 (ko)
JP (1) JP3913638B2 (ko)
KR (1) KR100881806B1 (ko)
CN (1) CN1276480C (ko)
TW (1) TW569341B (ko)
WO (1) WO2003021658A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100856953B1 (ko) * 2004-06-21 2008-09-04 히다치 가세고교 가부시끼가이샤 유기 실록산막, 그것을 이용한 반도체장치, 및,평면표시장치, 및, 원료액

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4130380B2 (ja) 2003-04-25 2008-08-06 東京エレクトロン株式会社 熱処理方法及び熱処理装置
JP4217103B2 (ja) 2003-04-25 2009-01-28 東京エレクトロン株式会社 熱処理方法及び熱処理装置
JP4455225B2 (ja) * 2004-08-25 2010-04-21 Ｎｅｃエレクトロニクス株式会社 半導体装置の製造方法
JP5299605B2 (ja) * 2007-11-19 2013-09-25 日揮触媒化成株式会社 低誘電率シリカ系被膜のダメージ修復方法および該方法により修復された低誘電率シリカ系被膜
US8821738B2 (en) * 2012-07-12 2014-09-02 Rohm And Haas Electronic Materials Llc Thermal annealing process
US8821739B2 (en) * 2012-07-12 2014-09-02 Rohm And Haas Electronic Materials Llc High temperature thermal annealing process
WO2019049735A1 (ja) * 2017-09-11 2019-03-14 東京エレクトロン株式会社 絶縁膜の成膜方法、基板処理装置及び基板処理システム
JP7110090B2 (ja) * 2018-12-28 2022-08-01 東京エレクトロン株式会社 基板処理方法および基板処理システム

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5635250A (en) * 1985-04-26 1997-06-03 Sri International Hydridosiloxanes as precursors to ceramic products
US5336532A (en) * 1989-02-21 1994-08-09 Dow Corning Corporation Low temperature process for the formation of ceramic coatings
US5318857A (en) * 1989-11-06 1994-06-07 Dow Corning Corporation Low temperature ozonolysis of silicon and ceramic oxide precursor polymers to ceramic coatings
US5262201A (en) * 1990-06-04 1993-11-16 Dow Corning Corporation Low temperature process for converting silica precursor coatings to ceramic silica coatings by exposure to ammonium hydroxide or an environment to which water vapor and ammonia vapor have been added
US5145723A (en) * 1991-06-05 1992-09-08 Dow Corning Corporation Process for coating a substrate with silica
EP0586149A1 (en) * 1992-08-31 1994-03-09 Dow Corning Corporation Hermetic protection for integrated circuits, based on a ceramic layer
US5320868A (en) * 1993-09-13 1994-06-14 Dow Corning Corporation Method of forming SI-O containing coatings
US5441765A (en) * 1993-09-22 1995-08-15 Dow Corning Corporation Method of forming Si-O containing coatings
US5547703A (en) * 1994-04-11 1996-08-20 Dow Corning Corporation Method of forming si-o containing coatings
WO1997010282A1 (en) * 1995-09-12 1997-03-20 Gelest, Inc. Beta-substituted organosilsesquioxanes and use thereof
US6156674A (en) * 1998-11-25 2000-12-05 Micron Technology, Inc. Semiconductor processing methods of forming insulative materials
JP3615979B2 (ja) * 2000-01-18 2005-02-02 株式会社ルネサステクノロジ 半導体装置及びその製造方法
JP3934343B2 (ja) * 2000-07-12 2007-06-20 キヤノンマーケティングジャパン株式会社 半導体装置及びその製造方法
US6572923B2 (en) * 2001-01-12 2003-06-03 The Boc Group, Inc. Asymmetric organocyclosiloxanes and their use for making organosilicon polymer low-k dielectric film

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100856953B1 (ko) * 2004-06-21 2008-09-04 히다치 가세고교 가부시끼가이샤 유기 실록산막, 그것을 이용한 반도체장치, 및,평면표시장치, 및, 원료액

Also Published As

Publication number Publication date
JP3913638B2 (ja) 2007-05-09
JP2003158126A (ja) 2003-05-30
CN1276480C (zh) 2006-09-20
US20040231777A1 (en) 2004-11-25
WO2003021658A1 (fr) 2003-03-13
CN1552094A (zh) 2004-12-01
EP1429376A4 (en) 2010-02-24
TW569341B (en) 2004-01-01
EP1429376A1 (en) 2004-06-16
KR100881806B1 (ko) 2009-02-03

Similar Documents

Publication Publication Date Title
US20140235068A1 (en) Method of manufacturing semiconductor device, apparatus for manufacturing semiconductor device, and non-transitory computer-readable recording medium
JP3666751B2 (ja) 絶縁膜の形成方法及び絶縁膜形成システム
KR100870609B1 (ko) 열처리 방법 및 열처리 장치
JP4944228B2 (ja) 基板処理方法及び基板処理装置
KR101131640B1 (ko) 폴리실라잔막의 처리 방법
JP4800235B2 (ja) 処理方法
KR100881806B1 (ko) 유기실록산막의 처리 방법 및 장치
JP2003234402A (ja) 半導体製造方法及び半導体製造装置
JP3578155B2 (ja) 被処理体の酸化方法
CN110546744A (zh) 绝缘膜的成膜方法、绝缘膜的成膜装置及基板处理系统
KR101003934B1 (ko) 유기실록산막의 처리 방법 및 장치
KR101048949B1 (ko) 층간 절연막의 표면 개질 방법 및 표면 개질 장치
KR101059253B1 (ko) 유기실록산막의 처리 방법 및 장치
WO2024044462A1 (en) Systems and methods for depositing low-κ dielectric films

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130111

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20140107

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee