KR100856953B1 - 유기 실록산막, 그것을 이용한 반도체장치, 및,평면표시장치, 및, 원료액 - Google Patents

유기 실록산막, 그것을 이용한 반도체장치, 및,평면표시장치, 및, 원료액 Download PDF

Info

Publication number
KR100856953B1
KR100856953B1 KR1020067026621A KR20067026621A KR100856953B1 KR 100856953 B1 KR100856953 B1 KR 100856953B1 KR 1020067026621 A KR1020067026621 A KR 1020067026621A KR 20067026621 A KR20067026621 A KR 20067026621A KR 100856953 B1 KR100856953 B1 KR 100856953B1
Authority
KR
South Korea
Prior art keywords
organic siloxane
film
dielectric constant
siloxane film
amount
Prior art date
Application number
KR1020067026621A
Other languages
English (en)
Other versions
KR20070019770A (ko
Inventor
다이스케 류자키
히로시 후쿠다
Original Assignee
히다치 가세고교 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 히다치 가세고교 가부시끼가이샤 filed Critical 히다치 가세고교 가부시끼가이샤
Priority to KR1020067026621A priority Critical patent/KR100856953B1/ko
Publication of KR20070019770A publication Critical patent/KR20070019770A/ko
Application granted granted Critical
Publication of KR100856953B1 publication Critical patent/KR100856953B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Formation Of Insulating Films (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

비유전율이 낮은 유기 실록산막의 비유전율 수명이 길게 되는 재료설계지침을 제공한다. 비유전율이 2.1 이하인 유기 실록산막에 있어서, 막중의 실리콘량에 대한 탄소량을 원소비로 0.10 이상 0.55 이하로 한다.

Description

유기 실록산막, 그것을 이용한 반도체장치, 및, 평면표시장치, 및, 원료액{ORGANIC SILOXANE FILM, SEMICONDUCTOR DEVICE USING SAME, FLAT PANEL DISPLAY AND RAW MATERIAL LIQUID}
본 발명은, 저유전율의 실록산계 절연재료, 및 그것을 층간 절연막으로서 이용한 고성능, 고신뢰의 반도체장치에 관한 것이다.
최근, 대규모 집적회로(LSI)로 대표되는 반도체소자의 고집적화ㆍ고속화의 관점으로부터, 배선간 용량의 저감이 필요로 되어 있다. 따라서, 층간 절연막으로서 종래의 산화 실리콘막(비유전율 3.9∼4.2)보다도 비유전율이 낮은 저유전율막을 도입하는 검토가 열심히 행해지고 있다.
비유전율이 3 이하인 저유전율막으로서 대표적인 것에는, 유기 실록산막, 무기 실록산막, 방향족 유기 폴리머막 등이 있다. 유기 실록산막은, 주로 실리콘과 산소와 탄소와 수소로 구성되고, 실록산 골격과 메틸기(-CH3)를 갖는다. 메틸화 실록산(MSQ)막, 메틸화 하이드로 실록산(HMSQ)막 등이 그 대표예이다. 무기 실록산막은, 주로 실리콘과 산소와 수소를 포함하고, 실록산 골격과 수소기(-H)를 갖는다. 하이드로 실록산(HSQ)막이 그 대표예이다. 방향족 유기 폴리머막은, 주로 탄소와 수소로 구성되고(미량의 실리콘이나 산소를 포함하는 경우도 있다), 벤젠고리 골격을 갖는다. 다우케미컬사제 SiLK(제품명), 오카지쿠다우케미컬사제 CYCLOTENE(제품명), 하네우엘사제 FLARE(제품명), 쓰미토모베이크라이트사제 CRA(제품명) 등이 그 대표예이다.
또한, 상기 저유전율막의 비유전율은 2.6∼3.0이지만, 이들의 저유전율막에 빈 구멍을 도입하는 것에 의해 비유전율을 더욱 낮게 한 포러스 저유전율막(비유전율 2.5 이하)이 널리 검토되어 있다. 비특허문헌 1에 의하면, 65nm세대의 LSI에서는 비유전율이 2.4보다 낮은 저유전율막이 필요로 되어 있다. 더욱이 45nm세대의 LSI에서는, 비유전율이 2.1보다 낮은 저유전율막이 필요로 되어 있다.
상기, 포러스 저유전율막의 가장 유망한 후보는 포러스 유기 실록산막이다. 포러스 유기 실록산막은, 여러가지 조성과 비유전율의 조합을 가질 수 있다. 조성을 나타내는 지표로서는, 탄소량/실리콘량(실리콘량에 대한 탄소량의 원소비)을 이용하는 것이 편리하다.
특허문헌 1에는, 도포계 유기 실록산막의 제법이 개시되어 있다. 실록산 골격을 형성하는 원료로서 테트라에톡시실란 1.2g과 메틸트리메톡시실란 6.3g을 이용하고 있다. 또한, 막중에 빈 구멍을 형성하는 열분해성 물질로서 폴리에틸렌글리콜모노메타크릴레이트 5.2g을 이용하고 있다. 이들의 원료와 용제를 혼합해서 유기 실록산 도포액을 제작하고, 회전도포 및 열경화에 의해 도포형 유기 실록산막을 얻는다. 열경화후의 유기 실록산막의 탄소량/실리콘량(테트라에톡시실란과 메틸트리메톡시실란의 몰비로부터 계산할 수 있다)은 0.89, 비유전율은 2.0으로 하고 있다. 또한 비특허문헌 2에는, 도포계 유기 실록산막의 탄소량/실리콘량과 비유전율이 개시되어 있다. 일례로서 나타낸 유기 실록산막의 탄소량/실리콘량(X선 광전자분광에 의한 분석 결과)은 0.60.비유전율은 1.97으로 하고 있다.
더욱이 특허문헌 2에는, 플라즈마계 유기 실록산막의 제법이 개시되어 있다.실록산 골격을 형성하는 원료로서 디에톡시메틸실란을, 막중에 빈 구멍을 형성하는 열분해성 물질로서 알파터피넨을 진공실에 도입해서 플라즈마 화학기상증착법으로 중합반응시킨 후, 어닐을 해서 알파터피넨을 제거하고 있다. 이와 같이 하여 얻어진 플라즈마계 유기 실록산막의 탄소량/실리콘량(X선 광전자분광에 의한 분석결과)은 0.69∼O.75, 비유전율은 2.10∼2.80으로 하고 있다.
이상에 나타난 문헌 이외에도, 비유전율이 2.5 이하인 포러스 유기 실록산막에 관련된 기술은 다수 보고되어 있다. 또한, 포러스 유기 실록산막을 층간 절연막으로서 이용한 반도체장치의 제작예도 동일하게 다수 보고되어 있다(예컨대 특허문헌 3).
한편, 포러스 유기 실록산막이나 그것을 층간 절연막으로서 이용한 반도체장치의 신뢰성을 염려하는 보고가 되어 있다. 비특허문헌 3에 의하면, 저유전율막을 층간 절연막으로서 장기적으로 계속해서 사용했을 경우, 전계 스트레스에 의해 비유전율이 상승해 버리는 것이 지적되어 있다. 즉 저유전율막의 비유전율에는 수명이 있는 것을 시사하고 있다. 문헌에 개시된 예에서는, 어떤 포러스 유기 실록산막(비유전율 2.3)의 경우, 실제 사용 조건에서 약 100년의 비유전율 수명이 있다고 하고 있다. 또한, 어떤 포러스 유기 실록산막(비유전율 2.4)의 경우, 실제 사용 조 건에서 비유전율 수명이 약 30일밖에 되지 않는다고 하고 있다. 만일 비유전율 수명이 약 30일 밖에 되지 않는 포러스 유기 실록산막을 층간 절연막에 이용한 경우, 그 반도체장치의 배선간 용량수명도 약 30일 밖에 되지 않는다고 예상된다. 그러나, 일반적으로 반도체장치에는 10년 이상의 성능보증이 필요하고, 이와 같이 비유전율 수명이 짧은 포러스 유기 실록산막은 층간 절연막으로서 부적격이다.
특허문헌 1:일본국특개 2001-122611호 공보
특허문헌 2:일본국특개 2004-6822호 공보
특허문헌 3:일본국특개 2003-243384호 공보
비특허문헌 1:인터내셔널ㆍ테크놀로지ㆍ로드맵ㆍ포ㆍ세미콘덕터즈 2003에디션, 인터내셔널ㆍ로드맵 위원회편, 2003년(International Technology Roadmap for Semiconductors 2003 Edition, International Roadmap Commitee, 2003)
비특허문헌 2:테크니컬ㆍ다이제스트ㆍ오브ㆍ아이트리플이ㆍ인터내셔널ㆍ디바이스ㆍ미팅(Technical Digest of IEEE International Devices Meeting), 2003년, p.35.5.1-35.5.4
비특허문헌 3:자널ㆍ오브ㆍ더ㆍ일렉트로케미컬ㆍ서사이어티(Jarnal of The Electrochemical Society), 150권, 12호, 2003년, p. F203~F205
발명의 개시
발명이 해결하고자 하는 과제
상기 유기 실록산막의 과제를 감안하여, 본 발명은 비유전율이 낮은 유기 실록산막의 비유전율 수명을 길게 하는 재료설계지침을 제공하는 것을 목적으로 한다. 또한, 유기 실록산막을 층간 절연막으로서 이용한 고성능, 고신뢰의 반도체장치 및 평면표시장치를 제공하는 것을 목적으로 한다.
과제를 해결하기 위한 수단
상기 과제는, 비유전율이 2.1 이하인 유기 실록산막에 있어서, 실리콘량에 대한 탄소량(이하, 탄소량/실리콘량)을 원소비로 0.10 이상 0.55 이하로 함으로써 달성할 수 있다. 이하에, 실험사실을 근거하여 그 근거를 서술한다.
탄소량/실리콘량이 0.45로부터 O.65이며, 비유전율이 2.1인 유기 실록산막을 복수 준비하고, 비유전율 수명을 측정했다. 여기에서, 탄소량/실리콘량, 비유전율, 비유전율 수명은 이하의 측정방법에 따라 측정되었다.
[탄소량/실리콘량의 측정방법]
유기 실록산막으로부터 탄소량/실리콘량을 정량적으로 측정하기 위해서는, 오제전자분광(AES)에 의한 분석을 이용하는 것이 바람직하다. 푸리에 변환형 적외분광(FT-IR)은 정량이 부족하기 때문에 부적당하다. 본 발명에 있어서 유기 실록산막의 탄소량/실록산량은, 유기 실록산막의 청정표면을 AES분석장치 내에서 빔 지름 1㎛에서 측정했을 때의 탄소 원소 농도와 실리콘 원소 농도와의 비이다. 구체적으로는, 기판상에 막두께 200nm±20nm의 유기 실록산막만이 형성된 시료를 약 1cm 각으로 성형하고, AES 분석장치(피지컬 일렉트로닉스사 PHI670)에 도입했다. 이어서, AES분석장치 내에서, 아르곤 분압 10mPa, 이온 가속전압 1.5kV의 아르곤 스팩 조건에서 유기 실록산막을 표면으로부터 50nm 정도 에칭하여, 청정표면을 노출시켰다. 그 후, 가속전압 10kV, 빔 전류 10nA, 빔 지름 1㎛의 전자선으로 탄소 원소 농도와 실리콘 원소 농도를 측정하고, 탄소량/실리콘량을 산출했다. 상기 측정조건에 있어서, 두께 200nm±20nm 실리콘 열산화막의 탄소량/실리콘량은 0.00, 두께 200nm±20nm 단결정 탄화 실리콘막의 탄소량/실리콘량은 1.00이었다. 이와 같이 미리 원소 조성을 알고 있는 실리콘 열산화막이나 단결정 탄화 실리콘막을 이용하여, AES분석장치가 충분히 교정되어 있는 것을 확인하는 것이 바람직하다. 또, 반도체장치나 평면표시장치 등의 디바이스에 조립된 유기 실록산막의 탄소량/실리콘량을 측정하는 경우는, 유기 실리콘막이 디바이스의 가장 표면에 노출하고 있지 않기 때문에 분석을 할 수 없다. 그 경우는, 디바이스를 약 1cm 각으로 성형한 후, 유기 실리콘막이 다시 표면에 노출할 때까지 연마하면 좋다. 그 시료를 AES분석장치에 도입한 후, 상술과 동일한 조건의 아르곤스팩 조건에서 청정표면을 노출시키고, 상술과 동일조건의 전자선으로 탄소 원소 농도와 실리콘 원소 농도를 측정하면 좋다.
[비유전율의 측정방법]
여기에서, 본 발명에 있어서의 유기 실록산막의 비유전율은, 140℃±5℃, 습도 10% 이하의 분위기하에서 측정된 값을 말하고, 알루미늄 전극과 n형 실리콘 기판 사이의 전하용량의 측정으로부터 요구된다. 구체적으로는, 우선, 비유전율 측정용 유기 실록산막을 형성한다. 예컨대, n형 실리콘 기판(저항율<10Ωcm) 위에 유기 실록산막을 막두께가 200nm±20nm로 되도록 형성한다. 이어서, 이 유기 실록산막 위에, 진공증착장치에서 직경 2nm의 원형 알루미늄 전극을, 두께 약 100nm로 되도록 진공증착한다. 이것에 의해, 유기 실록산막이 알루미늄 전극과 n형 실리콘 기판과의 사이에 배치된 소위 MIS구조샘플이 형성된다. 이어서, 이 MIN구조샘플의 전하용량을, LF임피던스애널라이저(아질렌트사제:HP4192A)로 유도체 테스트ㆍ픽스쳐(아질렌트사제:HP16451B)를 접속한 장치를 이용하여, 기판온도 140℃, 질소퍼지분위기 중에서 주파수 10kHz로 측정한다. 그리고, 전하용량의 측정값을 하기식(1);
유기 실록산막의 비유전율=3.597×10-5×전하용량(pF)×유기 실록산막의 막두께(nm)…(1),
에 대입하여, 실리카계 피막의 비유전율을 산출한다.
[비유전율 수명의 측정방법]
상기, [비유전율의 측정방법]에서 나타난 MIS구조샘플을 이용한다. MIS구조샘플의 알루미늄 전극과 n형 실리콘 기판에 전계강도 0.5~8.0MV/cm의 전계를 pA미터/DC볼티지소스미터(아딜렌트사제 HP4140B)를 이용하여 인가했다. 이와 같이 전계를 계속 인가하면서 비유전율을 계속 측정하면, 어느 시간에서 비유전율이 상승하고, 그 후 이일정하게 된다. 각각의 전계강도에서 비유전율이 상승하는 시간을 측정하고, 세로축:그 시간의 상용대수로 하고, 가로축:전계강도로 한 그래프를 작성한다. 이 그래프에 있어서 전계강도 0.2MV/cm로의 외삽치를 비유전율 수명이라 정의한다.
이상의 측정방법을 이용하여 측정한, 유기 실록산막의 탄소량/실리콘량과 실제 사용 전계강도에 있어서의 비유전율 수명의 관계는, 예컨대, 도 1과 같이 된다. 즉 탄소량/실리콘량이 작을수록 비유전율 수명이 길고, 탄소량/실리콘량이 0.55 이하일 때에 비유전율 수명이 길게 된다(예컨대, 도 1에서는 10년 이상). 또, 탄소량/실리콘량에는 하한이 있고, 탄소량/실리콘량이 0.10보다 작게 되면 흡습의 문제가 생긴다. 이와 같은 이유로부터, 탄소량/실리콘량으 0.10 이상 0.55 이하이면 바람직하고, 0.25 이상 0.55 이하이면 보다 바람직하고, 0.40 이상 0.55 이하이면 특히 바람직하다. 또한, 상한으로서 0.5 이하로 하는 것도 가능하고, 0.45 이하로 하는 것도 가능하다.
탄소량/실리콘량이 0.55에서, 비유전율이 1.8에서 2.3의 유기 실록산막의 실제 사용 전계강도에 있어서의 비유전율 상승률(비유전율 수명에 있어서 비유전율이 상승한 비율)을 도 2에 나타낸다. 즉, 비유전율이 2.1 이하일 때에는 비유전율 상승률이 10%로 상회하고, 비유전율이 상승하는 정도가 크게 되는 것을 알 수 있다. 비유전율 상승률이 10%를 상회하는 것은, 예컨대, 45nm 세대의 LSI에서 필요로 되는 비유전율 2.1의 유기 실록산막의 경우, 비유전율이 2.3까지 상승해 버리는 것을 의미한다. 즉, 65nm 세대의 LSIDPTJ 필요로 되는 비유전율과 동등해지기 때문에, 세대가 후퇴한 것과 등가로 된다. 한쪽에서 비유전율이 2.1보다 큰 경우는, 비유전율 상승률이 10%보다 작게 되기 때문에, 비유전율의 상승이 문제로 되지 않는 정도로 작다. 본 발명은, 이와 같이 비유전율 2.1 이하의 경우에 문제로 되는 비유전율 상승율이라 하는 새로운 과제를 발견하고, 그것을 해결하는 것이다.
탄소량/실리콘량이 비유전율의 수명에 관계되는 원인을, 도 3에 근거해서 설명한다. 도 3은, 유기 실록산막의 초기막과 비유전율 상승후(비유전율 수명의 직후)의 푸리에 변환형 적외분광 스펙트럼을 비교하고 있다. 도면에 의하면, 유기 실록산막의 유기기인 메틸기가 비유전율 수명의 직후에 거의 완전히 파괴되어 있다.이것은 전계 스트레스에 의한 파괴이며, 즉 탄소량/실리콘량이 많을 수록, 전계 스트레스에 의해 메틸기가 파괴되는 확률이 높아지게 되어, 비유전율 수명이 짧아지게 된다고 생각된다.
또한, 비유전율이 작을 수록 비유전율 상승률이 큰 원인을 설명한다. 비유전율이 작을수록 유기 실리콘막 중의 빈 구명은 많아지게 되는 경향이 있기 때문에, 비유전율 수명에 있어서 메틸기가 파괴되었을 때의 흡습량이 많아지게 되기 때문이라고 생각된다.
본 발명의 유기 실록산막의 비유전율은 2.1 이하인 것이 바람직하다. 재료의 기계적 강도의 저하에 의한 프로세스 내성을 억제하기 위해서는 비유전율은 1.5 이상 2.1 이하인 것이 보다 바람직하다. 또한, 충분한 프로세스 내성을 갖게 하기 위해서는 비유전율은 1.8 이상 2.1 미만인 것이 바람직하다. 또한, 상한으로서 2.0 이하로 할 수도 있고, 1.9 이하로 할 수도 있다.
본 발명에 의해 얻어지는 유기 실록산막은, 예컨대, 폴리실록산을 함유하는 원료액을 기판위에 도포하는 공정을 이용해서 형성할 수 있다. 이 때, 상기 원료액중에 감광제를 추가하여, 또한 리소그래피 공정을 병용해서 상기 유기 실록산막을 패터닝해도 좋다.
이와 같은 원료액으로서는, 예컨대, 일본국 특개 2004-277501호 공보, WO05/036269호 공보, 일본국 특개 2000-21245호 공보, 일본국 특개평 9-213797호 공보 등에 기대한 것을 사용할 수 있다.
더욱이 상기 유기 실록산막은, 예컨대, 플라즈마 화학기상증착 또는 열화학기상증착에 의해 기판위에 막을 퇴적하는 공정을 이용하여 형성할 수 있다.
도 1은 유기 실록산막의 탄소량/실리콘량과 실제 사용 전계강도에 있어서의 비유전율 수명의 관계를 나타내는 그래프이다.
도 2는 유기 실록산막의 비유전율과 실제 사용 전계강도에 있어서의 비유전율 상승율의 관계를 나타내는 그래프이다.
도 3은 유기 실록산막의 초기막과 비유전율 상승후의 푸리에 변환형 적외분광 스펙트럼의 비교를 나타내는 그래프이다.
도 4는 본 발명의 실시예 5에 있어서의 배선 형성 공정을 설명하는 요부 단면도(그 1)이다.
도 5는 본 발명의 실시예 5에 있어서의 배선 형성 공정을 설명하는 요부 단면도(그 2)이다.
도 6은 본 발명의 실시예 5에 있어서의 배선 형성 공정을 설명하는 요부 단면도(그 3)이다.
도 7은 본 발명의 실시예 5에 있어서의 배선 형성 공정을 설명하는 요부 단면도(그 4)이다.
도 8은 본 발명의 실시예 5에 있어서의 배선 형성 공정을 설명하는 요부 단면도(그 5)이다.
도 9는 본 발명의 실시예 5에 있어서의 배선 형성 공정을 설명하는 요부 단 면도(그 6)이다.
도 10은 본 발명의 실시예 5에 있어서의 배선 형성 공정을 설명하는 요부 단면도(그 7)이다.
도 11은 본 발명의 실시예 5에 있어서의 배선 형성 공정을 설명하는 요부 단면도(그 8)이다.
도 12는 본 발명의 실시예 5에 있어서의 배선 형성 공정을 설명하는 요부 단면도(그 9)이다.
도 13은 본 발명의 실시예 5에 있어서의 배선 형성 공정을 설명하는 요부 상면도이다.
도 14는 본 발명의 실시예 6에 있어서의 배선 형성 공정을 설명하는 요부 단면도(그 1)이다.
도 15는 본 발명의 실시예 6에 있어서의 배선 형성 공정을 설명하는 요부 단면도(그 2)이다.
도 16은 본 발명의 실시예 6에 있어서의 배선 형성 공정을 설명하는 요부 단면도(그 3)이다.
도 17은 본 발명의 실시예 6에 있어서의 배선 형성 공정을 설명하는 요부 단면도(그 4)이다.
도 18은 본 발명의 실시예 6에 있어서의 배선 형성 공정을 설명하는 요부 단면도(그 5)이다.
도 19는 본 발명의 실시예 6에 있어서의 배선 형성 공정을 설명하는 요부 단 면도(그 6)이다.
도 20은 본 발명의 실시예 6에 있어서의 배선 형성 공정을 설명하는 요부 단면도(그 7)이다.
도 21은 본 발명의 실시예 6에 있어서의 배선 형성 공정을 설명하는 요부 단면도(그 8)이다.
도 22는 본 발명의 실시예 6에 있어서의 배선 형성 공정을 설명하는 요부 단면도(그 9)이다.
도 23은 본 발명의 실시예 6에 있어서의 배선 형성 공정을 설명하는 요부 상면도이다.
<부호의 설명>
1 … 실리콘 기판,
2 … 소자 분리 구조체,
3 … 불순물 확산층,
4 … 게이트 전극,
5 … 제 1의 층간 절연막,
6 … 콘택트플러그,
7 … 제 2의 층간 절연막,
8 … 유기 실록산막,
9 … 보호절연막,
10 … 제 1층 배선용 홈,
11 … 배리어 메탈,
12 … 구리막,
13 … 배리어 절연막,
14 … 층간 접속용 구멍,
15 … 제 2층 배선용 홈,
17 … 알루미늄 합금,
18 … 제 3의 층간 절연막,
19 … 텅스텐 막.
발명을 실시하기 위한 최선의 형태
이하, 실시예를 이용해서 본 발명을 구체적으로 설명하지만, 본 발명은 이들의 실시예에 한정되지 않고, 널리 응용이 가능하다.
<실시예 1>
테트라에톡시실란 100.0g과 메틸트리에톡시실란 70.Og을 프로필렌글리콜모노프로필에테르 392.4g에 용해시킨 용액을 준비했다. 이 용액중에, 70% 질산 0.47g을 용해시킨 물 50.3g을 교반하에서 30분 걸려서 적하했다. 적하 종료후, 5시간 반응시켜서 폴리실록산 용액을 얻었다. 이어서, 이 폴리실록산 용액중에 20% 폴리메틸메타크릴레이트를 용해시킨 γ-부틸락톤 용액 110.6g을 첨가했다. 마지막으로, 감압하, 탕욕(湯浴) 중에서 생성 에탄올을 증류 제거하여, 폴리실록산과 폴리메타크릴레이트를 포함하는 유기 실록산 도포액 680g을 얻었다.
얻어진 유기 실록산 도포액을, n형 실리콘 기판에 회전수 1500rpm, 회전시 문 30초의 조건에서 회전 도포했다. 계속해서, 질소 분위기하의 핫플레이트에서 150℃, 30초의 베이크 및 250℃, 1분의 베이크를 차례로 실시하여 도포막 중의 용매를 휘발시켰다. 더욱이, 세로형 석영로를 이용해서 질소분위기중에서 400℃, 30분의 베이크를 실시해서 도포막을 최종 경화시킴과 동시에 막중의 폴리메타크릴레이트를 열분해시켰다.
이와 같이 해서 얻어진 도포계 유기 실록산막의 탄소량/실리콘량을 전술한 [탄소량/실리콘량의 측정방법]에 따라 측정한 바 0.45이며, 상기 유기 실록산 도포액중에 포함되는 폴리실록산의 탄소량/실리콘량의 이론계산치 0.45와 거의 일치했다. 또한, 이 도포계 유기 실록산막의 비유전율을 전술의 [비유전율의 측정방법」에 따라 측정한 바 2.0이었다. 더욱이, 이 도포계 유기 실록산막의 비유전율 수명을 전술의 [비유전율 수명의 측정방법]에 따라 측정한 바, 실제 사용 전계강도 0.2MV/cm에 있어서의 비유전율 수명은 4.0×1010초(10년 이상)이었다. 즉, 본 실시예에서 제작한 도포계 유기 실록산막을 반도체장치의 층간 절연막으로서 10년간 사용해도, 그 사이의 비유전율의 변화가 적은 것이 보증되었다.
<실시예 2>
테트라에톡시실란 100.0g과 메틸트리에톡시실란 85.6g을 프로필렌글리콜모노프로필에테르 433.9g에 용해시킨 용액을 준비했다. 이 용액중에, 70% 질산 0.50g을 용해시킨 물 54.5g을 교반하에서 30분 걸려 적하했다. 적하 종료후, 5시간 반응시 켜 폴리실록산 용액을 얻었다. 이어서, 이 폴리실록산 용액중에 20% 폴리메틸메타크릴레이트를 용해시킨 γ-부틸락톤 용액 152.9g을 첨가했다. 마지막으로, 감압하, 탕욕 중에서 생성 에탄올을 증류 제거하여, 폴리실록산과 폴리메타크릴레이트를 포함하는 유기 실록산 도포액 750g을 얻었다.
얻어진 유기 실록산 도포액을, n형 실리콘 기판에 회전수 1500rpm, 회전시간 30초의 조건에서 회전 도포했다. 계속해서, 질소분위기하의 핫플레이트에서 150℃, 30초의 베이크 및 250℃, 1분의 베이크를 순차로 실시하여 도포막 중의 용매를 휘발시켰다. 더욱이, 세로형 석영로를 이용하여 질소분위기 중에서 400℃, 30분의 베이크를 실시하여 도포막을 최종 경화시킴과 동시에 막중의 폴리메타크릴레이트를 열분해시켰다.
이와 같이 하여 얻어진 도포계 유기 실록산막의 탄소량/실리콘량을 전술한 [탄소량/실리콘량의 측정방법]을 따라서 측정한 바 0.50이며, 상기 유기 실록산 도포액 중에 포함되는 폴리실록산의 탄소량/실리콘량의 계산치 0.50과 거의 일치하였다. 또한, 이 도포계 유기 실록산막의 비유전율을 전술한 [비유전율의 측정방법]에 따라서 측정한 바 2.0이었다. 더욱이, 이 도포계 유기 실록산막의 비유전율 수명을 전술한 [비유전율 수명의 측정방법]에 따라서 측정한 바, 실제 사용 전계강도 0.2MV/cm에 있어서의 비유전율 수명은 3.0×109초(10년 이상)이었다. 즉, 본 실시예에서 제작한 도포계 유기 실록산막을 반도체장치의 층간 절연막으로서 10년간 사용해도, 그 사이의 비유전율의 변화가 적은 것이 보증되었다.
<실시예 3>
테트라에톡시실란 10O.0g과 메틸트리에톡시실란 104.6g을 프로필렌글리콜모노프로필에테르 484.1g에 용해시킨 용액을 준비했다. 이 용액중에, 70% 질산 0.55g을 용해시킨 물 59.6g을 교반하에서 30분 걸려서 적하했다. 적하 종료후, 5시간 반응시켜서 폴리실록산 용액을 얻었다. 이어서, 이 폴리실록산 용액중에 20% 폴리메틸메타크릴레이트를 용해시킨 γ-부틸락톤 용액 170.6g을 첨가했다. 마지막으로, 감압하, 탕욕 중에서 생성 에탄올을 증류 제거하여, 폴리실록산과 폴리메타크릴레이트를 포함하는 유기 실록산 도포액 840g을 얻었다.
얻어진 유기 실록산 도포액을, n형 실리콘 기판에 회전수 1500rpm, 회전시간 30초의 조건에서 회전 도포했다. 계속해서, 질소분위기하의 핫플레이트에서 150℃, 30초의 베이크, 및 250℃, 1분의 베이크를 순차로 실시하여 도포막중의 용매를 휘발시켰다. 더욱이, 세로형 석영로를 이용해서 질소분위기중에서 400℃, 30분의 베이크를 실시하여 도포막을 최종 경화시킴과 동시에 막중의 폴리메타크릴레이트를 열분해시켰다.
이와 같이 하여 얻어진 도포계 유기 실록산막의 탄소량/실리콘량을 전술한 [탄소량/실리콘량의 측정방법]에 따라서 측정한 바 0.55이고, 상기 유기 실록산 도포액 중에 포함되는 폴리실록산의 탄소량/실리콘량의 이론계산치 0.55와 거의 일치했다. 또한, 이 도포계 유기 실록산막의 비유전율을 전술한 [비유전율의 측정방법]에 따라 측정한 바, 2.0이었다. 더욱이, 이 도포계 유기 실록산막의 비유전율 수명을 전술의 [비유전율 수명의 측정방법]에 따라서 측정한 바, 실제 사용 전계강도 0.2MV/cm에 있어서의 비유전율 수명은 3.5×108초(10년 이상)이었다. 즉, 본 실시예에서 제작한 도포계 유기 실록산막을 반도체장치의 층간 절연막으로서 10년간 사용하여도, 그 사이의 비유전율의 변화가 적은 것이 보증되었다.
<실시예 4>
플라즈마 화학기상증착장치의 진공실에, 메틸트리에톡시실란, 에틸벤젠, 일산화질소, 헬륨을, 각각의 유량이 180sccm, 100sccm, 40sccm, 600sccm으로 되도록 도입했다. 진공실의 압력은 12Torr이었다. 계속해서, 파워 300W의 RF플라즈마를 14초간 인가해서 진공실에 배치된 n형 실리콘 기판위에 에틸벤젠을 포함하는 폴리실록산막을 퇴적시켰다. 이때의 기판온도는 130℃이었다. 그 후, 이 폴리실록산막을 세로형 석영로로에서 질소분위기중 400℃, 30분 베이크하여 막 중의 에틸벤젠을 제거했다.
이와 같이 하여 얻어진 플라즈마계 유기 실록산막의 탄소량/실리콘량을 전술한 [탄소량/실리콘량의 측정방법]에 따라 측정한 바, 0.47이었다. 또한, 이 도포계 유기 실록산막의 비유전율을 전술한 [비유전율의 측정방법]에 따라서 측정한 바 2.1이었다. 더욱이, 이 도포계 유기 실록산막의 비유전율 수명을 전술한 [비유전율 수명의 측정방법]에 따라서 측정한 바, 실제 사용 전계강도 0.2MV/cm에 있어서의 비유전율 수명은 3.6×1010초(10년 이상)이었다. 즉, 본 실시예에서 제작한 플라즈마계 유기 실록산막을 반도체장치의 층간 절연막으로서 10년간 사용해도, 그 사이의 비유전율의 변화가 적은 것이 보증되었다.
<실시예 5>
실시예 1∼4에 나타난 유기 실록산막을 층간 절연막으로서 이용하여, 반도체장치에 있어서의 다층 구리배선을 제작했다. 도 4∼13을 참조하면서, 이하에 그 제작방법을 설명한다. 도 4에 나타낸 바와 같이, 실리콘 기판(1)의 표면에 소자분리 구조체(2)에 둘러싸여진 불순물 확산층(3)과 게이트 전극(4)으로 구성되는 트랜지스터가 존재한다. 더욱이, 트랜지스터를 피복하도록 제 1의 층간 절연막(5)이 형성되어 있고, 상층과의 전기적 도통 때문에 불순물 확산층(3) 콘택트 플러그(6)가 접속되어 있다. 콘택트 플러그(6)의 형성후, 에칭 스토퍼막으로서 두께 30nm의 제 2의 층간 절연막(7)을 성막했다. 그 위에, 실시예 1∼4의 어느 하나에 기재된 유기 실록산막(8)을 150nm 성막했다. 더욱이, 유기 실록산막(8)의 보호막으로서 보호 절연막(9)을 50nm 성막했다. 제 1층 배선을, 이하에 나타내는 싱글 다머신법에 의해 형성했다.
우선 도 5에 나타난 바와 같이, 보호절연막(9)의 위에 레지스트 패턴을 형성하고, 드라이 에칭에 의해 제 1층 배선용 홈(10)을 형성한 후, 레지스트 패턴을 제거했다. 계속해서 도 6에 나타낸 바와 같이, 스퍼터링법을 이용해서 배리어 메탈(11)로서 질화 탄탈과 탄탈의 적층막을 합계 15nm 성막하고, 스퍼터링법과 전해 도금법을 이용해서 합계 400nm의 구리막(12)을 제 1층 배선용 홈(10) 내에 매립했다. 더욱이 도 7과 같이, 배선용 홈의 밖의 여분인 금속막을, 구리막(12), 배리어 메탈(51)의 순서로 화학기계연마법에 의해 제거하고, 보호 절연막(9)을 노출시키는 것으로 제 1 배층 배선을 완성했다.
다음에 제 2층 배선을, 이하와 같이 층간접속과 배선층을 동시에 형성할 수 있는 듀얼ㆍ다머신법에 의해 형성했다.
우선 도 8에 나타낸 바와 같이, 노출한 구리막(12)과 보호 절연막(9) 위에 두께 30nm의 배리어 절연막(13)과 300nm의 유기 실록산막(8)을 이 순서로 성막 후, 그 위에 보호 절연막(9)을 더 형성했다. 계속해서 도 9에 나타낸 바와 같이, 레지스트 패턴 형성과 드라이 에칭 및 레지스트 제거를 반복하는 것에, 층간접속용 구멍(14)과 제 2층 배선용 홈(15)을 형성했다. 더욱이 도 10에 나타낸 바와 같이, 도6과 동일한 방법으로 배리어 메탈(11)과 구리막(12)을 층간 접속용 구멍(14)과 제 2층 배선용 홈(15)내에 동시에 매립했다.
마지막으로, 도 11에 나타낸 바와 같이, 제 2층 배선용 홈(15)의 밖의 여분의 금속막을 화학기계연마법에 의해 제거하고, 제 2층 배선을 완성했다.
이 후, 도 12에 나타낸 바와 같이 제 2층 배선과 동일한 공정을 반복하는 것에 의해 제 3층 배선을 형성했다. 제 4층 배선 이후의 배선층을 형성하는 것에 관해서도, 배선층의 두께를 자유롭게 변경하면서 상기 공정의 반복으로 실현할 수 있다. 최상층 배선을 형성한 후에는, 방습막으로서 플라즈마 질화 실리콘막으로 최상층 배선을 피복하고, 응력완화막으로서 폴리이미드막을 더 형성했다(도시하지 않음).
이상의 도 4∼도 12는, 배선 형성공정의 단면도를 나타낸 것이지만, 입체적 구조를 보다 용이하게 이해하기 위해서, 도 13은, 도 12의 상면도를 나타낸다. 여기에서, 도 12는, 도 13의 A-A단면을 나타내고 있다. 배리어 메탈(11)과 구리 막(12)으로 이루어진 제 3층 배선이 보호절연막(9)으로 둘러싸여 평행으로 배치되어 있다. 16은 도 12의 단면도에 대응하는 절단선을 나타내고 있다. 또 제 1층 배선은 제 3층 배선과 평행으로, 제 2층 배선은 제 3층 배선과 직행하여 배치되어 있고, 따라서 상하에 인접하는 층의 배선은 서로 직행하고 있다.
이와 같은 배선 형성공정에서 얻어진 다층 구리배선에 있어서, 배선 사이에 존재하는 실시예 1∼4의 유기 실록산막의 탄소량/실리콘량을 전술한 [탄소량/실리콘량의 측정방법]에 따라서 측정했다. 그 결과, 실시예 1∼4의 어느 쪽의 유기 실록산막을 이용한 경우라도, 탄소량/실리콘량은 각 실시예에 기재된 수치와 거의 같았다. 요컨대 유기 실록산막의 탄소량/실리콘량은, 배선 형성공정의 전후에서 거의 불변이었다. 또한, 배선간 전기용량을 측정한 바, 실시예 1∼3의 유기 실록산막을 이용했을 경우는 O.4pF/cm, 실시예 4의 유기 실록산막을 이용했을 경우는 0.48pF/cm이었다. 더욱이, 배선간 전기용량 수명을 측정한 바, 실제 사용 전계강도 O.2MV/cm에 있어서의 배선간 전기용량 수명은 각 실시예에 기재된 유기 실록산막의 비유전율 수명과 거의 같고, 어느 것이나 10년 이상이었다. 즉, 실시예 1∼4에 나타낸 유기 실록산막을 층간 절연막으로서 반도체장치에 있어서의 다층 구리배선을 제작했을 경우, 10년간 사용해도, 그 사이의 배선간 용량의 변화가 적은 것이 보증되었다.
<실시예 6>
실시예 1∼4에 나타난 유기 실록산막을 층간 절연막으로서 이용하여, 반도체장치의 다층 알루미늄 합금배선을 제작했다. 도 14∼23을 참조하면서, 이하에 그 제작방법을 설명한다.
도 14에 나타낸 바와 같이, 실리콘 기판(1) 위에 소자분리 구조체(2), 불순물 확산층(3), 게이트 전극(4), 제 1의 층간 절연막(5), 콘택트 플러그(6)가 형성되어 있다. 이 위에, 30nm의 배리어 메탈(11), 250nm의 알루미늄 합금(17), 30nm의 배리어 메탈(11)을, 이 순서로 스퍼터링법으로 형성했다. 배리어 메탈막(11)으로서는, 질화 티탄막을 이용했다. 이들의 금속막을 레지스트 패턴과 드라이 에칭을 이용해서 가공후, 레지스트를 제거하여 제 1층 배선을 형성했다. 계속해서, 제 1층 배선을 피복하도록, 제 3의 층간 절연막(18)을 50nm, 유기 실록산막(8)을 400nm 성막했다. 더욱이 유기 실록산막(8)의 위에 보호 절연막(9)을 600nm 성막하이었다. 그 후, 화학기계연마법에 의해 300nm 상당의 보호 절연막(9)을 깎아 취하고, 평탄화를 행하이었다.
다음에 도 15에 나타낸 바와 같이, 레지스트 패턴과 드라이 에칭을 이용해서 가공후, 레지스트를 제거해서 층간접속용 구멍(14)을 형성했다. 계속해서 도 6에 나타낸 바와 같이, 질화 티탄막으로 이루어지는 배리어 메탈(11)을 30nm, 화학기 층 증착법으로 텅스텐 막(19)을 300nm, 각각 성막해서 층간접속용 구멍(14)을 매립했다. 이 후 도 17과 같이, 층간접속용 구멍(14)의 밖의 여분인 금속막을 화학기계 연마법에 의해 제거했다.
제 2층 배선 이후의 공정은, 제 1층 배선을 형성한 공정과 동일하다. 즉 도 18과 같이, 배리어 메탈(11)과 알루미늄 합금(17)으로 이루어지는 제 2층 배선 위에, 제 3의 절연막(18), 유기 실록산막(8), 보호 절연막(9)을 이 순서로 형성했다. 다음에 도 19와 같이 층간 접속용 구멍(14)을 형성하고, 도 20과 같이 배리어 메탈(11)과 텅스텐 막(19)을 성막 후, 도 21와 같이 층간 접속용 구멍(14)의 밖의 여분의 금속막을 제거했다.
이후, 도 22에 나타낸 바와 같이 제 2 배선층과 동일한 공정을 반복하는 것에 의해 제 3층 배선을 형성했다. 제 4층 배선 이후의 배선층의 형성에 관해서도, 배선층의 두께를 자유롭게 변경하면서 상기 공정의 반복에서으로 실현된다. 최상층 배선을 형성한 후는, 방습막으로서 플라즈마 질화실리콘막에서 최상층 배선을 피복하고, 더욱이 응력완화막으로서 폴리이미드막을 형성했다(도시하지 않음).
이상 도 14∼22는, 배선 형성 공정의 단면도를 나타내는 것이지만, 입체적 구조를 보다 용이하게 이해하기 위해서, 도 23에 도 22의 상면도를 나타낸다. 여기에서, 도 22은, 도 23의 A-A단면을 나타내고 있다. 최상면에 배리어 메탈(11)을 갖는 제 3층 배선이 보호 절연막(9) 위에 서로 평행으로 배치되어 있다. 20은 도 22의 단면도에 대응하는 절단선을 나타내고 있다. 또 제 1층 배선은 제 3층 배선과 평행으로, 제 2층 배선은 제 3층 배선과 직행하여 배치되고 있고, 따라서 상하에 인접하는 층의 배선은 서로 직행하고 있다.
이와 같은 배선 형성 공정에서 얻어진 다층 알루미늄 합금배선에 있어서, 배선간에 존재하는 실시예 1∼4의 유기 실록산막의 탄소량/실리콘량을 전술한 [탄소량/실리콘량의 측정방법]에 따라서 측정했다. 그 결과, 실시예 1∼4의 어느 하나의 유기 실록산막을 이용한 경우에서도, 탄소량/실리콘량은 각 실시예에 기재된 수치와 거의 같았다. 요컨대 유기 실록산막의 탄소량/실리콘량은, 배선 형성 공정의 전 후에서 거의 불변이었다. 또한, 배선간 전기 용량을 측정한 바, 실시예 1∼3의 유기 실록산막을 이용한 경우는 0.5pF/cm, 실시예 4의 유기 실록산막을 이용한 경우는 0.52pF/cm이었다. 더욱이, 배선간 전기용량 수명을 측정한 바, 실제 사용 전계강도 0.2MV/cm에 있어서의 배선간 전기용량 수명은 각 실시예에 기재된 유기 실록산막의 비유전율 수명과 거의 같고, 어느 것이나 10년 이상이었다. 즉, 실시예 1∼4에 나타낸 유기실록산막을 층간 절연막으로서 반도체장치에 있어서의 다층 알루미늄 합금 배선을 제작한 경우, 10년 사용해도, 그 사이의 배선간 용량의 변화가 적은 것이 보증되었다.
이하에 나타내는 실시예 7 내지 10은, 본원 발명의 최선의 실시형태는 아니지만, 상기 실시예 1 내지 6에 나타난 실시형태와의 비교예로서 나타낸다.
<실시예 7>
테트라에톡시실란 100.0g과 메틸트리에톡시실란 128.4g을 프로필렌글리콜모노프로필에테르 547.6g에 용해시킨 용액을 준비했다. 이 용액중에, 70% 질산 0.61g을 용해시킨 물 66.1g을 교반하에서 30분 걸려서 적하했다. 적하 종료후, 5시간 반응시켜 폴리실록산 용액을 얻었다. 이어서, 이 폴리실록산 용액 중에 20% 폴리메틸메타크릴레이트를 용해시킨 γ-부틸락톤 용액 193.Og을 첨가했다. 마지막으로, 감압하, 탕욕 중에서 생성 에탄올을 증류 제거하여, 폴리실록산과 폴리메타크릴레이트를 포함하는 유기실록산 도포액 940g을 얻었다.
얻어진 유기 실록산 도포액을, n형 실리콘 기판에 회전수 1500rpm, 회전시간 30초의 조건에서 회전 도포했다. 계속해서, 질소분위기하의 핫플레이트에서 150℃, 30초의 베이크, 및 250℃, 1분의 베이크를 순차 실시해서 도포막 중의 용매를 휘발시켰다. 더욱이, 세로형 석영로를 이용해서 질소분위기 중에서 400℃, 30분의 베이크를 실시하여 도포막을 최종 경화시킴과 동시에 막중의 폴리메타크릴레이트를 열분해시켰다.
이와 같이 얻어진 도포계 유기 실록산막의 탄소량/실리콘량을 전술한 「탄소량/실리콘량의 측정방법]에 따라서 측정한 바 0.60이고, 상기 유기 실록산 도포액중에 포함되는 폴리실록산의 탄소량/실리콘량의 이론계산치 0.60과 거의 일치했다. 또한, 이 도포계 유기 실록산막의 비유전율을 전술한 [비유전율의 측정방법]에 따라서 측정한 바, 2.00이었다. 더욱이, 이 도포계 유기 실록산막의 비유전율 수명을 전술한 [비유전율 수명의 측정방법]에 따라서 측정한 바, 실제 사용 전계강도 0.2MV/cm에 있어서의 비유전율 수명은 4.5×107초(10년 이하)이었다. 또한, 비유전율 수명에 있어서의 비유전율 상승율은 18%이었다. 즉, 본 실시예에서 제작한 도포계 유기 실록산막을 반도체장치의 층간 절연막으로서 10년간 사용한 경우, 10년 이내에 비유전율이 2ㆍ36까지 상승해 버리는 것이 나타났다.
<실시예 8>
테트라에톡시실란 100.0g과 메틸트리에톡시실란 159.0g을 프로필렌글리콜모노프로필에테르 629.4g에 용해시킨 용액을 준비했다. 이 용액중에, 70% 질산 0.69g을 용해시킨 물 74.4g을 교반하에서 30분 걸려서 적하했다. 적하 종료후, 5시간 반응시켜 폴리실록산 용액을 얻었다. 이어서, 이 폴리실록산 용액중에 20% 폴리메틸 메타크릴레이트를 용해시킨 γ-부틸락톤 용액 221.8g을 첨가했다. 마지막으로, 감압하, 탕욕 중에서 생성 에탄올을 증류 제거하여, 폴리실록산과 폴리메타크릴레이트를 포함하는 유기 실록산 도포액 1080g을 얻었다.
얻어진 유기 실록산 도포액을, n형 실리콘 기판에 회전수 1500rpm, 회전시 문 30초의 조건에서 회전 도포했다. 계속해서, 질소분위기하의 핫플레이트에서 150℃, 30초의 베이크, 및 250℃, 1분의 베이크를 순차 실시하여 도포막중의 용매를 휘발시켰다. 더욱이, 세로형 석영로를 이용해서 질소 분위기중에서 400℃, 30분의 베이크를 실시하여 도포막을 최종 경화시킴과 동시에 막중의 폴리메타크릴레이트를 열분해시켰다.
이와 같이 하여 얻어진 도포계 유기 실록산막의 탄소량/실리콘량을 전술한 [탄소량/실리콘량의 측정방법]에 따라서 측정한 바 0.65이고, 상기 유기 실록산 도포액 중에 포함되는 폴리실록산의 탄소량/실리콘량의 이론계산치 O.65과 거의 일치했다. 또한, 이 도포계 유기 실록산막의 비유전율을 전술한 [비유전율의 측정방법]에 따라서 측정한 바, 2.00이었다. 더욱이, 이 도포계 유기 실록산막의 비유전율 수명을 전술한 [비유전율 수명의 측정방법]에 따라서 측정한 바, 실제 사용 전계강도 0.2MV/cm에 있어서의 비유전율 수명은 1.5×107초(10년 이하)였다. 또한, 비유전율 수명에 있어서의 비유전율 상승율은 18%이었다. 즉, 본 실시예에서 제작한 도포계 유기 실록산막을 반도체장치의 층간 절연막으로서 10년간 사용한 경우, 10년 이내에 비유전율이 2.36까지 상승해버리는 것이 나타났다.
<실시예 9>
플라즈마 화학기상증착장치의 진공실에, 메틸트리에톡시실란, 에틸벤젠, 일산화 질소, 헬륨을, 각각의 유량이 200sccm, 100sccm, 20sccm, 60Osccm이 되도록 도입했다. 진공실의 압력은 12Torr이었다. 계속해서, 파워 300W의 RF플라즈마를 140초간 인가해서 진공실에 배치된 n형 실리콘 기판 위에 에틸벤젠을 포함하는 폴리실록산막을 퇴적시켰다. 이 때의 기판온도는 130℃이었다. 그 후, 이 폴리실록산막을 세로형 석영로에서 질소분위기중 400℃, 30분 베이크하여 막중의 에틸벤젠을 제거했다.
이와 같이 하여 얻어진 플라즈마계 유기 실록산막의 탄소량/실리콘량을 전술한 [탄소량/실리콘량의 측정방법]에 따라 측정한 바, 0.62이었다. 또한, 이 도포계 유기 실록산막의 비유전율을 전술한 [비유전율의 측정방법]에 따라서 측정한 바 2. 1이었다. 더욱이, 이 도포계 유기 실록산막의 비유전율 수명을 전술한 [비유전율 수명의 측정방법]에 따라서 측정한 바, 실제 사용 전계강도 0.2MV/cm에 있어서의 비유전율 수명은 4.8×107초(10년 이하)이었다. 또한, 비유전율 수명에 있어서의 비유전율 상승율은 11%이었다. 즉, 본 실시예에서 제작한 플라즈마계 유기 실록산막을 반도체장치의 층간 절연막으로서 10년간 사용한 경우, 10년 이내에 비유전율이 2.33까지 상승해 버리는 것이 나타났다.
<실시예 10>
비교예 1∼3에 나타낸 유기 실록산막을 층간 절연막으로서 이용하고, 반도체 장치에 있어서의 다층 구리배선을 제작했다. 다층 구리배선 형성방법은, 실시예 5에 나타낸 것과 동일하다.
제작한 다층 구리배선에 있어서, 배선 사이에 존재하는 비교예 1∼3의 유기 실록산막의 탄소량/실리콘량을 전술한 [탄소량/실리콘량의 측정방법]에 따라서 측정했다. 그 결과, 비교예 1∼4의 어느 하나의 유기 실록산막을 이용했을 경우라도, 탄소량/실리콘량은 각 실시예에 기재된 수치와 거의 같았다. 요컨대 유기 실록산막의 탄소량/실리콘량은, 배선 형성공정의 전후에서 거의 불변이었다. 또한, 배선간 전기용량을 측정한 바, 비교예 1 및 2의 유기 실록산막을 이용한 경우는 O.45pF/cm, 비교예 3의 유기 실록산막을 이용한 경우는 0.48pF/cm이었다. 더욱이, 배선간 전기용량 수명을 측정한 바, 실제 사용 전계강도 0.2MV/cm에 있어서 배선간 전기용량 수명은 각 실시예에 기재된 유기 실록산막의 비유전율 수명과 거의 같고, 모두 10년 이하였다. 또한, 배선간 전기용량 수명에 있어서 배선간 용량 상승율은 10% 이상이었다. 즉, 비교예 1∼3에 나타낸 유기 실록산막을 층간 절연막으로서 반도체장치에 있어서의 다층 구리배선을 제작한 경우, 10년 이내에 배선간 용량이 10% 이상으로도 상승해 버리는 것이 나타났다.
이상에서 설명한 바와 같이, 본 발명에 의하면, 유기 실록산막의 비유전율 수명을 길게 할 수 있다. 나아가서는, 장기의 신뢰성을 가지면서 비유전율이 낮은 포러스 유기 실록산막이 실현되고, 또한, 이 포러스 유기 실록산막을, 예컨대, 층간 절연막으로서 이용하면, 고성능, 고신뢰의 반도체장치 및 평면표시장치를 실현 할 수 있다.

Claims (26)

  1. 비유전율이 2.1 이하이고, 또한, 적어도 실리콘, 산소, 탄소, 수소를 포함하는 유기 실록산막에 있어서,
    상기 유기 실록산막의 실리콘량에 대한 탄소량이 원소비로 0.10 이상 0.55 이하인 것을 특징으로 하는 유기 실록산막.
  2. 제 1항에 있어서, 비유전율이 1.5 이상 2.1 이하인 것을 특징으로 하는 유기 실록산막.
  3. 제 1항에 있어서, 비유전율이 1.8 이상 2.1 이하인 것을 특징으로 하는 유기 실록산막.
  4. 제 1항에 있어서, 상기 유기 실록산막의 실리콘량에 대한 탄소량이 원소비로 O.25 이상 O.55 이하인 것을 특징으로 하는 유기 실록산막.
  5. 제 1항에 있어서, 상기 유기 실록산막의 실리콘량에 대한 탄소량이 원소비로 0.40 이상 0.55 이하인 것을 특징으로 하는 유기 실록산막.
  6. 제 1항에 있어서, 상기 유기 실록산막의 주된 유기기가 메틸기인 것을 특징 으로 하는 유기 실록산막.
  7. 제 1항에 있어서, 상기 유기 실록산막을 형성하는 공정에 적어도 폴리실록산을 함유하는 원료액을 기판 위에 도포하는 공정을 포함하는 것을 특징으로 하는 유기 실록산막.
  8. 제 6항에 있어서, 상기 유기 실록산막을 형성하는 공정에 적어도 폴리실록산을 함유하는 원료액을 기판 위에 도포하는 공정을 포함하는 것을 특징으로 하는 유기 실록산막.
  9. 제 1항에 있어서, 상기 막을 형성하는 공정에 적어도 플라즈마 화학기상증착 또는 열화학기상증착에 의해 기판 위에 막을 퇴적하는 공정을 포함하는 것을 특징으로 하는 유기 실록산막.
  10. 제 6항에 있어서, 상기 막을 형성하는 공정에 적어도 플라즈마 화학기상증착 또는 열화학기상증착에 의해 기판 위에 막을 퇴적하는 공정을 포함하는 것을 특징으로 하는 유기 실록산막.
  11. 실리콘량에 대한 탄소량이 원소비로 0.10 이상 0.55 이하이도록 한 폴리실록산을 포함하는 것을 특징으로 하는 원료액.
  12. 제 11항에 있어서, 실리콘량에 대한 탄소량이 원소비로 0.25 이상 0.55 이하이도록 한 폴리실록산을 포함하는 것을 특징으로 하는 원료액.
  13. 제 11항에 있어서, 실리콘량에 대한 탄소량이 원소비로 0.40 이상 0.55 이하이도록 한 폴리실록산을 포함하는 것을 특징으로 하는 원료액.
  14. 제 11항에 있어서, 비유전율이 2.1 이하인 유기 실록산막을 제조하기 위해 사용되는 것을 특징으로 하는 원료액.
  15. 제 11항에 있어서, 비유전율이 1.5 이상 2.1 이하인 유기 실록산막을 제조하기 위해 사용되는 것을 특징으로 하는 원료액.
  16. 제 11항에 있어서, 비유전율이 1.8 이상 2.1 이하인 유기 실록산막을 제조하기 위해 사용되는 것을 특징으로 하는 원료액.
  17. 제 1항에 기재된 유기 실록산막을 층간 절연재료로서 포함하는 것을 특징으로 하는 반도체장치.
  18. 제 6항에 기재된 유기 실록산막을 층간 절연재료로서 포함하는 것을 특징으 로 하는 반도체장치.
  19. 제 17항에 있어서, 구리를 배선재료로 이용한 다층 배선구조에 있어서, 상기 다층 배선구조의 층간 절연막으로서 유기 실록산막을 이용한 것을 특징으로 하는 반도체장치.
  20. 제 18항에 있어서, 구리를 배선재료에 이용한 다층 배선구조에 있어서, 상기 다층 배선구조의 층간 절연막으로서 유기 실록산막을 이용한 것을 특징으로 하는 반도체장치.
  21. 제 17항에 있어서, 알루미늄 합금을 배선재료에 이용한 다층 배선구조에 있어서, 상기 다층 배선구조의 층간 절연막으로서 유기 실록산막을 이용한 것을 특징으로 하는 반도체장치.
  22. 제 18항에 있어서, 알루미늄 합금을 배선재료에 이용한 다층 배선구조에 있어서, 상기 다층 배선구조의 층간 절연막으로서 유기 실록산막을 이용한 것을 특징으로 하는 반도체장치.
  23. 제 1항에 기재된 유기 실록산막을 포함하는 것을 특징으로 하는 평면표시장치.
  24. 제 6항에 기재된 유기 실록산막을 포함하는 것을 특징으로 하는 평면표시장치.
  25. 제 1항에 기재된 유기 실록산막을 층간 절연재료로서 포함하는 것을 특징으로 하는 평면표시장치.
  26. 제 6항에 기재된 유기 실록산막을 층간 절연재료로서 포함하는 것을 특징으로 하는 평면표시장치.
KR1020067026621A 2004-06-21 2005-06-17 유기 실록산막, 그것을 이용한 반도체장치, 및,평면표시장치, 및, 원료액 KR100856953B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020067026621A KR100856953B1 (ko) 2004-06-21 2005-06-17 유기 실록산막, 그것을 이용한 반도체장치, 및,평면표시장치, 및, 원료액

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2004-00182357 2004-06-21
KR1020067026621A KR100856953B1 (ko) 2004-06-21 2005-06-17 유기 실록산막, 그것을 이용한 반도체장치, 및,평면표시장치, 및, 원료액

Publications (2)

Publication Number Publication Date
KR20070019770A KR20070019770A (ko) 2007-02-15
KR100856953B1 true KR100856953B1 (ko) 2008-09-04

Family

ID=41646177

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020067026621A KR100856953B1 (ko) 2004-06-21 2005-06-17 유기 실록산막, 그것을 이용한 반도체장치, 및,평면표시장치, 및, 원료액

Country Status (1)

Country Link
KR (1) KR100856953B1 (ko)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020075669A (ko) * 2001-03-27 2002-10-05 삼성전자 주식회사 실록산계 수지 및 이를 이용한 반도체 층간 절연막의형성방법
KR20030024002A (ko) * 2001-09-14 2003-03-26 삼성전자주식회사 실록산계 수지 및 이를 이용한 반도체 층간 절연막의 형성방법
JP2003179232A (ja) * 2001-12-10 2003-06-27 Toshiba Corp 平面表示装置及びその製造方法
JP2003309173A (ja) * 2002-04-18 2003-10-31 Hitachi Ltd 半導体装置及びその製造方法
WO2004023539A1 (ja) 2002-09-06 2004-03-18 Asahi Glass Company, Limited 半導体集積回路用絶縁膜研磨剤組成物および半導体集積回路の製造方法
KR20040031036A (ko) * 2001-09-03 2004-04-09 동경 엘렉트론 주식회사 유기실록산막의 처리 방법 및 장치

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020075669A (ko) * 2001-03-27 2002-10-05 삼성전자 주식회사 실록산계 수지 및 이를 이용한 반도체 층간 절연막의형성방법
KR20040031036A (ko) * 2001-09-03 2004-04-09 동경 엘렉트론 주식회사 유기실록산막의 처리 방법 및 장치
KR20030024002A (ko) * 2001-09-14 2003-03-26 삼성전자주식회사 실록산계 수지 및 이를 이용한 반도체 층간 절연막의 형성방법
JP2003179232A (ja) * 2001-12-10 2003-06-27 Toshiba Corp 平面表示装置及びその製造方法
JP2003309173A (ja) * 2002-04-18 2003-10-31 Hitachi Ltd 半導体装置及びその製造方法
WO2004023539A1 (ja) 2002-09-06 2004-03-18 Asahi Glass Company, Limited 半導体集積回路用絶縁膜研磨剤組成物および半導体集積回路の製造方法

Also Published As

Publication number Publication date
KR20070019770A (ko) 2007-02-15

Similar Documents

Publication Publication Date Title
US7329601B2 (en) Method of manufacturing semiconductor device
US6531193B2 (en) Low temperature, high quality silicon dioxide thin films deposited using tetramethylsilane (TMS) for stress control and coverage applications
KR100433938B1 (ko) 다공성 절연 화합물 및 이것의 제조 방법
JP4461215B2 (ja) 低誘電率絶縁材料とそれを用いた半導体装置
KR100372625B1 (ko) 반도체 장치 제조 방법
US9385085B2 (en) Interconnects with fully clad lines
US8445377B2 (en) Mechanically robust metal/low-k interconnects
US8399349B2 (en) Materials and methods of forming controlled void
EP1245628B1 (en) Composition for preparing substances having nano-pores
US20080009141A1 (en) Methods to form SiCOH or SiCNH dielectrics and structures including the same
EP1308476B1 (en) Insulation film forming material, insulation film, method for forming the insulation film, and semiconductor device
TWI400754B (zh) A precursor film composition of a porous film and a method for producing the same, a porous film and a method for producing the same, and a semiconductor device
KR20080018809A (ko) 반도체 디바이스의 제조 방법
US8106385B2 (en) Organic siloxane film, semiconductor device using the same, flat panel display device, and raw material liquid
KR100875695B1 (ko) 계면 러프니스 완화막, 계면 러프니스 완화막 형성 재료,이들을 이용한 배선층 및 반도체 장치, 및 반도체 장치의제조 방법
US20100301495A1 (en) Semiconductor device and method for manufacturing same
KR100856953B1 (ko) 유기 실록산막, 그것을 이용한 반도체장치, 및,평면표시장치, 및, 원료액
Grill Low and ultralow dielectric constant films prepared by plasma‐enhanced chemical vapor deposition
KR20040084737A (ko) 반도체 장치의 제조 방법
US8974870B2 (en) Fabrication of porogen residues free low-k materials with improved mechanical and chemical resistance
Loboda et al. Deposition of low-K dielectric films using trimethylsilane
Ming et al. Preparation of porous ultra low k films using different sacrificial porogen precursors for 28 nM technological node
KR20130014608A (ko) 반도체 장치 및 그 제조 방법
JP4935111B2 (ja) 絶縁膜形成用組成物、半導体装置用絶縁膜、その製造方法および半導体装置
Mallikarjunan et al. Electrical behavior of Cu thin fluorinated PECVD oxide MIS capacitors

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110720

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20120817

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee