KR101725273B1 - 처리 장치, 처리 방법 및 기억 매체 - Google Patents

처리 장치, 처리 방법 및 기억 매체 Download PDF

Info

Publication number
KR101725273B1
KR101725273B1 KR1020100047505A KR20100047505A KR101725273B1 KR 101725273 B1 KR101725273 B1 KR 101725273B1 KR 1020100047505 A KR1020100047505 A KR 1020100047505A KR 20100047505 A KR20100047505 A KR 20100047505A KR 101725273 B1 KR101725273 B1 KR 101725273B1
Authority
KR
South Korea
Prior art keywords
processing
gas
pressure
substrate
introducing
Prior art date
Application number
KR1020100047505A
Other languages
English (en)
Other versions
KR20100129684A (ko
Inventor
와타루 시미즈
카즈히로 쿠보타
다이스케 하야시
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20100129684A publication Critical patent/KR20100129684A/ko
Application granted granted Critical
Publication of KR101725273B1 publication Critical patent/KR101725273B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76826—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by contacting the layer with gases, liquids or plasmas
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/935—Gas flow control

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Vapour Deposition (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

저유전율막의 데미지 회복 처리를 행할 때에, 회복 처리에 기여하는 처리 가스의 양을 충분히 확보하면서 처리 가스의 사용량을 감소시킬 수 있는 처리 방법을 제공하는 것이다. 표면 부분에 데미지층이 형성된 저유전율막을 가지는 피처리 기판이 수용된 처리 용기 내로 메틸기를 가지는 처리 가스를 도입하여 저유전율막에 형성된 데미지층에 회복 처리를 실시하는 처리 방법으로서, 감압 상태로 된 처리 용기 내로 희석 가스를 도입하여 처리 용기 내의 압력을 회복 처리 시의 처리 압력보다 저압인 제 1 압력까지 상승시키고(공정 3), 그 후 희석 가스를 정지하고 처리 가스를 처리 용기 내의 피처리 기판의 존재 영역으로 도입하여 처리 용기 내의 압력을 회복 처리 시의 처리 압력인 제 2 압력까지 상승시키고(공정 4), 이 처리 압력을 유지하고 피처리 기판에 대하여 회복 처리를 행한다(공정 5).

Description

처리 장치, 처리 방법 및 기억 매체{PROCESSING APPARATUS, PROCESSING METHOD AND STORAGE MEDIUM}
본 발명은, 예를 들면 다마신법에 의해 형성되는 반도체 장치에서 층간 절연막으로서 이용되는 저유전율막에 에칭 또는 애싱에 의해 형성된 데미지를 회복하는 처리를 행하는 처리 장치, 처리 방법 및 그러한 처리 방법을 실행하는 프로그램이 기억된 기억 매체에 관한 것이다.
최근, 반도체 디바이스의 고속화, 배선 패턴의 미세화, 고집적화의 요구에 대응하여 배선 간의 용량의 저하, 배선의 도전성 향상 및 일렉트로마이그레이션(electromigration) 내성의 향상이 요구되고 있고, 그에 대응하여 배선 재료에 종래의 알루미늄(Al) 또는 텅스텐(W)보다 도전성이 높으며 일렉트로마이그레이션 내성이 뛰어난 구리(Cu)가 이용되고 있고, Cu 배선을 형성하는 기술로서 미리 층간 절연막 등에 배선홈 또는 접속홀을 형성하고 그 중에 Cu를 매립하는 다마신법이 다용되고 있다(예를 들면, 특허 문헌 1 참조).
한편, 반도체 장치의 미세화에 수반하여 층간 절연막이 가지는 기생 용량은 배선의 퍼포먼스를 향상시킴에 있어서 중요한 인자로 되고 있고, 층간 절연막으로서 저유전율 재료로 구성된 저유전율막(Low-k막)이 이용되고 있다. Low-k막을 구성하는 재료로서는 메틸기 등의 알킬기를 말단기로서 가지는 것이 일반적으로 이용되고 있다.
그런데, 상기와 같은 종래의 다마신 프로세스에서는, 에칭 또는 레지스트막 제거(애싱) 시에 Low-k막이 데미지를 받는다. 이러한 데미지는 Low-k막의 유전율의 상승을 초래하여 층간 절연막으로서 Low-k막을 이용하는 효과가 손상된다.
이 종류의 데미지를 회복시키는 기술로서, 특허 문헌 2에는 에칭 또는 레지스트막 제거 후에 실릴화제를 이용한 회복 처리를 행하는 것이 제안되어 있다. 이 처리는, 데미지를 받아 말단기가 -OH기가 된 데미지층의 표면을 실릴화제와 같은 메틸기를 가지는 처리 가스로 개질(改質)하여 메틸기 또는 메틸기를 포함한 기를 말단기로 하는 것이다.
이러한 회복 처리를 행하기 위한 실릴화제 등의 처리 가스는 고가의 것이 많기 때문에, 최대한 그 사용량을 줄이도록 N2 등의 희석 가스로 희석하여 이용하는 것이 시도되고 있다.
일본특허공개공보 2002-083869호 일본특허공개공보 2006-049798호
그러나, 메인의 처리 가스를 희석 가스로 희석하여 챔버 내로 도입하면, 희석 가스에 의해 희석됨으로써 단순히 처리 가스의 농도가 저하되고 반응량도 저하되기 때문에, 충분한 회복 처리를 행할 수 없는 경우도 생긴다. 또한, 이러한 회복 처리는 Low-k막이 형성된 반도체 웨이퍼(이하, 간단히 웨이퍼라고 기재함)를 재치대에 재치하고, 웨이퍼를 재치하면서 재치대에 설치된 히터에 의해 행해지는데, 챔버 내는 감압 상태이기 때문에 웨이퍼가 처리 온도가 될 때까지 시간이 걸리므로, 희석 가스로 희석한 처리 가스를 챔버 내로 도입할 경우에는 처리 온도가 되기까지 도입한 처리 가스가 불필요해진다.
본 발명은 이러한 사정을 감안하여 이루어진 것으로, 저유전율막의 데미지 회복 처리를 행할 때에, 회복 처리에 기여하는 처리 가스의 양을 충분히 확보하면서 처리 가스의 사용량을 감소시킬 수 있는 처리 방법을 제공하는 것을 목적으로 한다. 또한, 이들 방법을 실시하기 위한 프로그램을 기억한 기억 매체를 제공하는 것을 목적으로 한다.
상기 과제를 해결하기 위하여, 표면 부분에 데미지층이 형성된 저유전율막을 가지는 피처리 기판이 수용된 처리 용기 내로 메틸기를 가지는 처리 가스를 도입하여 상기 저유전율막에 형성된 데미지층에 회복 처리를 실시하는 처리 방법으로서, 소정의 감압 상태로 된 상기 처리 용기 내로 희석 가스를 도입하여 상기 처리 용기 내의 압력을 회복 처리 시의 처리 압력보다 저압인 제 1 압력까지 상승시키는 공정과, 상기 처리 용기 내의 압력을 상기 제 1 압력까지 상승시킨 후, 상기 희석 가스를 정지하고 상기 처리 가스를 상기 처리 용기 내의 피처리 기판의 존재 영역으로 도입하여 상기 처리 용기 내의 압력을 회복 처리 시의 처리 압력인 제 2 압력까지 상승시키는 공정과, 상기 처리 압력을 유지하고 피처리 기판에 대하여 회복 처리를 행하는 공정을 가지는 것을 특징으로 하는 처리 방법을 제공한다.
본 발명에서, 상기 처리 가스를 상기 처리 용기 내에 수용된 피처리 기판의 직상(直上) 위치로부터 상기 처리 용기 내로 도입하는 것이 바람직하다. 또한, 상기 처리 가스의 도입 또는 상기 희석 가스의 도입 시에는, 상기 처리 용기 내로 가스를 도입하면서 상기 처리 용기 내의 배기량을 조정하는 압력 조정 기구에 의해 상기 처리 용기 내의 압력을 조정할 수 있다. 또한, 상기 회복 처리 시에는 상기 처리 용기 내를 밀봉함으로써, 내부의 압력을 처리 압력으로 유지할 수 있다.
피처리 기판은 상기 처리 용기에 수평하게 배치되고, 상기 처리 가스는 피처리 기판의 상방의 피처리 기판의 중앙부에 대응하는 위치에 설치되고 피처리 기판의 직경보다 작은 직경의 처리 가스 토출(吐出) 영역으로부터 상기 처리 용기 내로 도입되도록 할 수 있다. 이 경우에, 상기 희석 가스는 상기 처리 용기 내의 피처리 기판의 상방의 피처리 기판의 외측에 대응하는 위치에 설치된 희석 가스 토출 영역으로부터 상기 처리 용기 내로 도입되도록 할 수 있다. 이와 같이 희석 가스가 도입되는 것과 같은 구성의 경우에, 상기 희석 가스의 도입에 앞서, 상기 희석 가스 토출 영역 및 상기 처리 가스 토출 영역으로부터 상기 희석 가스 및 상기 처리 가스를 동시에 상기 처리 용기 내로 도입하여, 상기 처리 용기 내의 압력을 상기 제 1 압력보다 낮은 제 3 압력까지 상승시키는 공정을 더 가지는 것이 바람직하다.
또한, 본 발명은 컴퓨터 상에서 동작하고 처리 장치를 제어하는 프로그램이 기억된 기억 매체로서, 상기 프로그램은 실행 시에 상기 처리 방법이 행해지도록 컴퓨터에 상기 처리 장치를 제어시키는 것을 특징으로 하는 기억 매체를 제공한다.
본 발명에 따르면, 소정의 감압 상태로 된 상기 처리 용기 내로 희석 가스를 도입하여 상기 처리 용기 내의 압력을 회복 처리 시의 처리 압력보다 저압인 제 1 압력까지 상승시키고, 그 후 희석 가스를 정지하고 상기 처리 가스를 상기 처리 용기 내의 피처리 기판의 존재 영역으로 도입하여 상기 처리 용기 내의 압력을 회복 처리 시의 처리 압력인 제 2 압력까지 상승시키고, 그 처리 압력으로 저유전율막의 데미지층의 회복 처리를 행하는데, 처리 용기를 소정 압력의 희석 가스로 채우고 나서 희석 가스를 정지하고 피처리 기판의 존재 영역으로 처리 가스를 도입함으로써, 처리 가스는 처리 용기의 주위로 쉽게 확산되지 않아 피처리 기판의 근방 영역에서 처리 가스 농도가 높은 영역이 형성되고 처리 용기의 전체에 걸쳐 균일한 농도로 처리 가스가 공급되는 경우에 비해, 피처리 기판의 회복 처리에 기여하는 처리 가스의 양을 증가시켜 처리 가스로서 충분한 양을 확보하면서 처리 가스의 도입량 자체를 감소시킬 수 있다.
도 1은 본 발명의 방법이 실시 가능한 처리 장치의 일례를 도시한 단면도이다.
도 2는 도 1의 처리 장치에 이용되는 가스 도입 헤드를 도시한 저면도이다.
도 3은 도 1의 처리 장치에 의해 실시되는 본 발명의 일실시예의 처리 방법을 나타낸 플로우 차트이다.
도 4는 도 3의 처리 방법 시의 가스의 도입 타이밍 및 챔버 내의 압력의 변화를 나타낸 차트이다.
도 5는 챔버 내에 희석 가스가 채워진 상태에서 챔버 내로 처리 가스를 도입했을 때의 상태를 도시한 모식도이다.
도 6은 종래의 시퀀스(비교예)와 본 발명의 시퀀스(실험예)로 가스 도입하여 회복 처리를 행했을 때의 웨이퍼면 내에서의 회복 처리 전후의 막 두께 차이(Δt)를 나타낸 그래프이다.
도 7은 처리 가스인 TMSDMA의 유량을 100, 300, 500 mL/min(sccm)로 변화시켜 실험예의 시퀀스로 가스 도입하여 회복 처리를 행했을 때의 웨이퍼면 내에서의 회복 처리 전후의 막 두께 차이(Δt)를 비교예와 비교하여 나타낸 그래프이다.
도 8은 본 발명의 방법이 실시 가능한 처리 장치의 다른 예를 도시한 단면도이다.
도 9는 도 8의 처리 장치에 이용되는 가스 도입 헤드를 도시한 저면도(底面圖)이다.
도 10은 도 8의 처리 장치에 의해 실시되는 본 발명의 다른 실시예의 처리 방법을 나타낸 플로우 차트이다.
도 11은 도 10의 처리 방법 시의 가스의 도입 타이밍 및 챔버 내의 압력의 변화를 나타낸 차트이다.
도 12는 도 10의 공정 13 시의 챔버 내의 상태를 도시한 모식도이다.
이하, 첨부 도면을 참조하여 본 발명의 실시예에 대하여 설명한다. 도 1은 본 발명의 방법이 실시 가능한 처리 장치의 일례를 도시한 단면도, 도 2는 도 1의 처리 장치에 이용되는 가스 도입 헤드를 도시한 저면도이다.
이 처리 장치(1)는 피처리 기판인 웨이퍼(W)를 수용하는 챔버(11)를 구비하고 있고, 챔버(11)의 내부에는 피처리 기판인 웨이퍼(W)를 수평하게 지지하기 위한 재치대(12)가 설치되어 있다. 이 재치대(12)는 챔버(11)의 저부(底部) 중앙으로부터 상방으로 연장되는 원통 형상의 지지 부재(13)에 의해 지지되어 있다. 또한 재치대(12)에는 저항 가열형 히터(15)가 매립되어 있고, 이 히터(15)는 히터 전원(16)으로부터 급전됨으로써 재치대(12)를 가열하고, 그 열로 재치대(12) 상의 웨이퍼(W)를 가열한다. 또한 재치대(12)에는 열전대(熱電對)(도시하지 않음)가 삽입되어 있어 웨이퍼(W)를 소정의 온도로 제어 가능하게 되어 있다. 재치대(12)에는 웨이퍼(W)를 지지하여 승강시키기 위한 3 개(2 개만 도시)의 웨이퍼 지지 핀(18)이 재치대(12)의 표면에 대하여 돌출 및 함몰 가능하게 설치되어 있다.
챔버(11)의 상부는 개구부로 되어 있고, 챔버(11)의 상단부를 따라 링 형상의 리드(lid)(19)가 설치되어 있다. 그리고, 이 리드(19)에 의해 처리 가스 및 희석 가스를 도입하는 가스 도입 헤드(20)가 지지되고, 이 가스 도입 헤드(20)는 씰링 부재(도시하지 않음)에 의해 챔버(11)에 대하여 기밀하게 씰링되어 있다. 이 가스 도입 헤드(20)의 상부의 중앙에는 처리 가스를 공급하는 처리 가스 공급 배관(21)과 희석 가스를 공급하는 희석 가스 공급 배관(22)이 접속되어 있다. 가스 도입 헤드(20)의 내부에는 처리 가스 공급 배관(21)으로 연결되는 처리 가스 유로(23)와, 희석 가스 공급 배관(22)으로 연결되는 희석 가스 유로(24)가 형성되어 있고 , 처리 가스 유로(23)로부터 분기하여 가스 도입 헤드(20)의 저면에 이르는 3 개의 처리 가스 토출홀(25)이 형성되고, 희석 가스 유로(24)로부터 분기하여 가스 도입 헤드(20)의 저면에 이르는 3 개의 희석 가스 토출홀(26)이 형성되어 있다. 도 2에 도시한 바와 같이, 처리 가스 토출홀(25) 및 희석 가스 토출홀(26)은 가스 도입 헤드(20)의 저면의 중앙부에 교호(交互)로, 정육각형의 각 정점의 위치가 되도록 배치되어 있다. 따라서, 3 개의 처리 가스 토출홀(25)이 존재하는 처리 가스 토출 영역 및 3 개의 희석 가스 토출홀(26)이 존재하는 희석 가스 토출 영역은 웨이퍼(W)의 직경보다 작고 웨이퍼(W)의 직상(直上) 위치에 설치되어 있어, 처리 가스 및 희석 가스 모두 웨이퍼(W)의 존재 영역으로 도입되게 된다.
처리 가스 공급 배관(21)의 타단에는 기화기(27)가 접속되어 있다. 또한 기화기(27)에는, 처리 가스를 공급하기 위한 액체 상태의 약제를 저장하는 약제 저장부(29)로부터 연장되는 약제 배관(28)이 접속되어 있고, 이 약제 저장부(29)로부터 액체 상태의 약제가 가스 압송(壓送) 등에 의해 약제 배관(28)을 거쳐 기화기(27)로 보내진다. 그리고, 기화기(27)에서 기화되어 생성된 처리 가스가 처리 가스 공급 배관(21)으로 보내진다. 처리 가스 공급 배관(21)에는 처리 가스의 유량을 제어하기 위한 매스 플로우 콘트롤러(30)와 밸브(31)가 설치되어 있다. 또한, 약제 배관(28)에는 밸브(32)가 설치되어 있다.
처리 가스는, 에칭 또는 애싱에 의해 데미지를 받은 Low-k막의 데미지 부분을 메틸기(-CH3)에 의해 회복(수복)시키는 것이며, 메틸기(-CH3)를 가지는 것이 이용된다. 메틸기를 가지는 처리 가스로서는, TMSDMA(N-Trimethylsilyldimethylamine), DMSDMA(Dimethylsilyldimethylamine), TMDS(1, 1, 3, 3-Tetramethyldisilazane), TMSPyrole(1-Trimethylsilylpyrole), BSTFA(N, O-Bis(trimethylsilyl)trifluoroacetamide), BDMADMS(Bis(dimethylamino) dimethylsilane) 등의 실릴화제를 들 수 있다. 실릴화제에 의해 데미지를 회복시키는 경우에는, 데미지 부분을 Si-CH3로 치환한다. 메틸기를 가지는 처리 가스로서는, 그 밖에 DPM(Dipivaloyl Methane), DMC(Dimetylcarbonate), 아세틸 아세톤 등을 들 수 있다.
희석 가스 공급 배관(22)의 타단에는 희석 가스를 공급하는 희석 가스 공급원(33)이 접속되어 있다. 또한 희석 가스 공급 배관(22)에는, 희석 가스의 유량을 제어하는 매스 플로우 콘트롤러(34) 및 그 전후에 밸브(35)가 설치되어 있다. 희석 가스로서는 N2 가스를 이용할 수 있다. 또한, Ar 가스 등의 희(希)가스를 이용할 수도 있다.
챔버(11)의 측벽에는 웨이퍼 반입출구(37)가 설치되어 있고, 이 웨이퍼 반입출구(37)는 게이트 밸브(38)에 의해 개폐 가능하게 되어 있다. 그리고, 게이트 밸브(38)를 개방한 상태로 챔버(11)에 인접하는, 반송 장치를 구비하고 진공으로 유지된 반송실(도시하지 않음)과의 사이에서 웨이퍼(W)의 반입출이 행해지도록 되어 있다.
챔버(11)의 저부의 주연부에는 배기관(39)이 접속되어 있고, 배기관(39)에는 진공 펌프 등을 가지는 배기 기구(40)가 설치되어 있다. 배기관(39)의 배기 기구(40)의 상류측에는 자동 압력 제어 밸브(APC)(41) 및 개폐 밸브(42)가 설치되어 있다. 따라서, 챔버(11) 내의 압력을 압력 센서(도시하지 않음)에 의해 검출하면서 자동 압력 제어 밸브(APC)(41)의 개방 정도를 제어하면서 배기 기구(40)에 의해 챔버(11) 내를 배기함으로써, 챔버(11) 내를 소정의 압력으로 제어하는 것이 가능하다. 또한, 처리 시에 챔버(11) 내의 압력이 소정의 값이 되었을 때에, 개폐 밸브(42)에 의해 처리 가스의 밀봉이 가능하다.
처리 장치(1)는 제어부(50)를 가지고 있다. 제어부(50)는 처리 장치(1)의 각 구성부를 제어하기 위한 것이며, 이들 각 구성부를 실제로 제어하는 마이크로 프로세서(컴퓨터)를 가지는 프로세스 콘트롤러(51)를 구비하고 있다. 프로세스 콘트롤러(51)에는 오퍼레이터가 처리 장치(1)를 관리하기 위하여 커멘드 등의 입력 조작을 행하는 키보드, 또는 처리 장치(1)의 가동 상황을 가시화하여 표시하는 디스플레이 등으로 이루어지는 유저 인터페이스(52)가 접속되어 있다. 또한 프로세스 콘트롤러(51)에는, 처리 장치(1)의 각 구성부인 제어 대상을 제어하기 위한 제어 프로그램, 또는 처리 장치(1)에 소정의 처리를 행하게 하기 위한 프로그램, 즉 처리 레시피가 저장된 기억부(53)가 접속되어 있다. 처리 레시피는 기억부(53) 중의 기억 매체에 기억되어 있다. 기억 매체는 하드 디스크와 같은 고정적인 것이어도 좋고, CDROM, DVD, 플래쉬 메모리 등의 휴대 가능한 것이어도 좋다. 그리고 필요에 따라, 유저 인터페이스(52)로부터의 지시 등으로 임의의 처리 레시피를 기억부(53)로부터 호출하여 프로세스 콘트롤러(51)에 실행시킴으로써, 프로세스 콘트롤러(51)의 제어 하에 소정의 처리가 행해진다.
이어서, 이와 같이 구성되는 처리 장치(1)에 의해, 표면 부분에 데미지층이 형성된 Low-k막을 가지는 웨이퍼(W)에 대하여 회복 처리를 행하는 본 실시예에 따른 처리 방법에 대하여 설명한다. 여기서는, 듀얼 다마신법 등에 의해 배선홈 또는 접속홀을 형성하기 위한 에칭 또는 애싱 시에, Low-k막의 표면 부분에 형성된 데미지층에 대하여 메틸기(-CH3)를 가지는 처리 가스에 의해 회복 처리를 실시한다.
Low-k막으로서는, SOD(Spin on Dielectric) 장치로 형성되는 MSQ(methyl-hydrogen-SilsesQuioxane)(다공(多孔)질 또는 치밀(緻密)질), CVD로 형성되는 무기 절연막 중 하나인 SiOC계 막(종래의 SiO2막의 Si-O 결합에 메틸기(-CH3)를 도입하여 Si-CH3 결합을 혼합시킨 것으로, Black Diamond(Applied Materials사), Coral(Novellus사), Aurora(ASM사) 등이 이에 해당하고, 치밀질인 것 및 포러스(다공질)인 것의 양방 모두 존재함) 등이 적용 가능하다. 이들은 Si를 함유하고 있지만, SiLK 등의 Si를 함유하지 않은 C와 O와 H를 가지는 것도 적용 가능하다. 또한 Low-k막으로서, CF 계 절연막의 적용 가능성도 생각된다.
도 3은 본 실시예의 처리 방법을 나타낸 플로우 차트이며, 도 4는 이 때의 가스의 도입 타이밍 및 챔버 내의 압력의 변화를 나타낸 차트이다.
우선, 게이트 밸브(38)를 열어 반입출구(37)를 거쳐 에칭 데미지 또는 애싱 데미지가 형성된 Low-k막을 가지는 웨이퍼(W)를 챔버(11)로 반입하고, 소정의 온도로 가열된 재치대(12) 상에 재치한다(공정 1). 그리고, 챔버(11) 내를 배기하여 소정 압력의 진공 상태로 한다(공정 2). 이어서, 희석 가스 공급원(33)으로부터 희석 가스 공급 배관(22) 및 가스 도입 헤드(20)의 희석 가스 유로(24) 및 희석 가스 토출홀(26)을 거쳐 챔버(11) 내로 희석 가스를 도입한다(공정 3). 이 때, 챔버(11) 내로 도입된 희석 가스는 챔버(11) 내의 전체에 균일하게 퍼져, 도 4에 나타낸 바와 같이 챔버(11) 내의 압력이 상승된다. 그리고, 희석 가스의 도입은 챔버(11) 내의 압력이 처리 압력보다 낮은 제 1 압력이 될 때까지 계속된다. 이 때의 희석 가스 유량은 100 ~ 7000 mL/min(sccm)가 바람직하다. 또한, 희석 가스로서는 N2 가스를 적합하게 이용할 수 있고, 그 밖에 Ar 가스 등의 희가스를 이용할 수도 있다. 또한 제 1 압력은, 회복 처리의 압력의 40 ~ 96%인 것이 바람직하다. 예를 들면, 처리 압력이 667 Pa(5 Torr)인 경우에는 267 ~ 640 Pa(2.0 ~ 4.8 Torr)의 범위가 바람직하다. 이 때의 챔버(11) 내의 압력의 조정은, 챔버(11) 내로 희석 가스를 도입하면서 자동 압력 제어 밸브(APC)(41)에 의해 행해진다.
챔버(11) 내의 압력이 제 1 압력에 도달한 시점에 희석 가스의 공급을 정지하고, 약제 저장부(29)로부터 가스 압송 등에 의해, 예를 들면 TMSDMA 등의 실릴화제 또는 DMC 등 처리 가스를 생성하기 위한 액체 상태의 약제를 약제 공급 배관(28)을 거쳐 기화기(27)로 공급하고, 기화기(27)로 기화되어 형성된 메틸기를 포함한 처리 가스를 처리 가스 공급 배관(21) 및 가스 도입 헤드(20)의 처리 가스 유로(23) 및 처리 가스 토출홀(25)을 거쳐 챔버(11)로 도입한다(공정 4). 이에 따라, 도 4에 나타낸 바와 같이 챔버(11) 내의 압력은 더욱 상승한다. 그리고, 처리 가스의 도입은 처리 압력인 제 2 압력까지 계속된다. 이 때의 처리 가스의 유량은 50 ~ 1000 mL/min(sccm)가 바람직하다. 처리 가스의 유량이 너무 적으면 처리 시간이 길어지고, 처리 가스의 유량이 너무 많으면 처리 가스의 사용량을 감소시키는 효과가 작아진다.
챔버(11) 내가 처리 압력에 도달한 시점에 처리 가스의 공급을 정지하고, 밸브(42)를 닫아 처리 가스를 챔버(11) 내에 밀봉하고, 챔버(11) 내의 압력을 처리 압력으로 유지하여 Low-k막의 회복 처리를 행한다(공정 5). 이 회복 처리에서의 웨이퍼(W)의 온도는 150 ~ 300℃인 것이 바람직하다. 또한, 회복 처리 시의 챔버 내의 압력은 667 ~ 4000 Pa(5 ~ 30 Torr)이 바람직하다. 또한 회복 처리 시간은, 10 ~ 420 sec 정도가 바람직하다.
회복 처리 시에는 에칭 및 애싱의 데미지에 의해 표면에 데미지층이 생긴 Low-k막에 메틸기를 가지는 처리 가스를 작용시켜, 데미지층의 OH기를 메틸기 또는 메틸기를 포함하는 기로 치환한다. 이에 따라, 데미지에 의해 상승된 비유전율(k 치)이 저하된다.
이와 같이 하여 회복 처리가 종료된 후, 배기 기구(40)에 의해 챔버(11) 내를 배기하면서 희석 가스 공급원(33)으로부터 퍼지 가스로서 희석 가스를 챔버(11) 내로 도입하여 챔버(11) 내의 퍼지를 행하고(공정 6), 그 후 게이트 밸브(38)를 열어 반입출구(37)로부터 회복 처리 후의 웨이퍼(W)를 반출한다(공정 7).
이상과 같은 처리 방법에서는, 먼저 챔버(11) 내로 희석 가스를 도입하여 챔버(11) 내를 희석 가스로 채워 처리 압력보다 낮은 압력으로 한 후, 웨이퍼(W)에 대응하는 위치(웨이퍼(W)의 직상)로부터 챔버(11) 내의 웨이퍼(W)의 존재 영역으로 처리 가스를 도입하여 처리 압력까지 상승시키는데, TMSDMA 등의 처리 가스와 N2 등의 희석 가스는 분자량이 크게 상이하여 진공 중에서 서로 분자량이 상이한 가스는 쉽게 혼합되지 않기 때문에, 나중에 도입한 처리 가스는 희석 가스에 의해 채워져 있는 챔버(11) 내의 주위로는 쉽게 확산되지 않아, 도 5에 도시한 바와 같이 웨이퍼(W)의 근방 영역에서 처리 가스의 농도가 높은 영역(C)이 형성된다. 이와 같이 웨이퍼(W) 근방 영역에 국부적으로 처리 가스의 농도가 높은 영역이 형성됨으로써, 챔버(11)의 전체에 걸쳐 균일한 농도인 경우에 비해 웨이퍼(W)의 회복 처리에 기여하는 처리 가스의 양을 증가시켜, 처리 가스로서 충분한 양을 확보하면서 처리 가스의 도입량 자체는 감소시킬 수 있다. 처리 가스는 시간 경과에 따라 챔버(11)의 주위로 확산되지만, 웨이퍼(W)의 근방 영역의 처리 가스 농도를 일정 기간 높게 유지할 수 있으므로, 충분히 회복 처리 반응을 진행시킬 수 있다. 처리 가스가 쉽게 확산되지 않도록 하여 처리를 촉진시킨다는 관점에서는, 처리 가스와 희석 가스의 분자량의 차이가 큰 편이 바람직하다.
이어서, 이상과 같은 장치를 이용하여 실제로 회복 처리를 행한 실험 결과에 대하여 설명한다. 여기서는, 처리 가스로서 메틸기를 가지는 실릴화제인 TMSDMA를 이용하고 희석 가스로서 N2 가스를 이용하여, 데미지를 받은 Low-k막을 모의(模擬)한 OH기를 함유하는 포토레지스트막에서의 처리 전과 처리 후의 막 두께 변화(Δt)에 의해 회복 처리의 정도를 파악했다. 실제로 Low-k막을 형성한 웨이퍼에 에칭 및 애싱 처리를 실시하여 데미지를 도입해서 회복 처리의 정도를 파악하고자 하면, 샘플 메이킹이 어렵고 정밀도가 낮다고 하는 문제가 있는데, 회복 처리의 본질이 OH기를 메틸기 또는 메틸기를 함유하는 기로 치환하는 점에 있는 것에 감안하면, 이와 같이 OH기를 함유하는 포토레지스트막에 회복 처리를 행함으로써, 간이하고 정밀도 높게 회복 처리의 정도를 파악할 수 있다.
기준이 되는 레시피로서는 이하의 것을 이용했다.
처리 압력(챔버 내 전압(全壓)) : 667 Pa(5 Torr)
TMSDMA 분압 : 100 Pa(0.75 Torr)
TMSDMA 유량 : 500 mL/min(sccm)
N2 유량 ; : 2833 mL/min(sccm)
온도 : 250℃
시간 : 10 sec
먼저 상기 기준 조건(조건 A)에서, 종래의 희석 가스 및 처리 가스를 동시에 도입하는 조건(비교예)과, N2 가스를 먼저 도입하고 이어서 처리 가스를 도입한다고 하는 조건(실험예)으로 회복 처리를 행하여, 웨이퍼면 내에서의 회복 처리 전후의 막 두께 차이(Δt)를 구했다. 그 결과를 도 6에 나타낸다. 이 도에 나타낸 바와 같이, 조건 A의 경우, 비교예에서는 Δt가 87.6 nm ± 33.6%였던 것이 실험예에서는 209.8 nm ± 5.5%가 되어, 실험예가 회복 처리의 정도가 2 배 이상 높다는 것을 알 수 있다. 이어서, 기준 조건인 조건 A로부터 웨이퍼 온도 250℃를 180℃로 저하시키고, 처리 시간을 25 sec로 연장한 조건(조건 B)에 대하여, 실험예 및 비교예에서 회복 처리 전후의 막 두께 차이(Δt)를 구했다. 그 결과도 도 6에 나타낸다. 이 도에 나타낸 바와 같이, 조건 B에서, 비교예에서는 Δt가 41.8 nm ± 16.7%이고 실험예에서는 107.2 nm ± 19.6%가 되어, 기준 조건인 조건 A보다 전체적으로 회복 처리의 정도가 낮지만, 역시 실험예가 회복의 정도가 2 배 이상 높다는 것을 알 수 있다. 또한, 기준 조건인 조건 A의 TMSDMA 분압을 400 Pa(3 Torr)로 상승시킨 것(조건 C), 조건 B의 TMSDMA 분압을 400 Pa(3 Torr)로 상승시킨 것(조건 D)에 대해서도 마찬가지로, 실험예 및 비교예에서 회복 처리 전후의 막 두께 차이(Δt)를 구했다. 그 결과도 도 6에 나타낸다. 이 도에 나타낸 바와 같이, 조건 C에서, 비교예에서는 Δt가 186.5 nm ± 12.1%이고 실험예에서는 223.1 nm ± 4.4%가 되고, 조건 D에서, 비교예에서는 Δt가 82.5 nm ± 34.5%이고 실험예에서는 125.1 nm ± 14.2%가 되어, 비교예보다 실험예가 회복의 정도가 높은 것을 알 수 있다. 그리고 회복의 정도 등으로부터 판단하여 실험예 중의 이들 조건 A ~ D 중에서는 조건 A가 가장 좋다고 판단했다.
이어서, 상기 기준 조건인 조건 A의 TMSDMA의 유량을 100, 300, 500 mL/min(sccm)로 변화시켜 실험예의 시퀀스로 회복 처리를 행했다. 구체적으로는, TMSDMA의 유량을 100 mL/min(sccm)로 했을 경우에는 최초의 N2 가스 도입 단계에서 8.0 sec만에 목표 압력인 567 Pa(4.25 Torr)에 달하고, 그 후 TMSDMA 도입 단계에서 12.0 sec만에 처리 압력인 667 Pa(5 Torr)에 달하고, 그 후 챔버 내에 TMSDMA를 밀봉하여 10 sec의 회복 처리를 행했다. 또한, TMSDMA의 유량을 300 mL/min(sccm)로 했을 경우에는, 최초의 N2 가스 도입 단계에서 8.0 sec만에 목표 압력인 567 Pa(4.25 Torr)에 달하고, 그 후 TMSDMA 도입 단계에서 7.5 sec만에 처리 압력인 667 Pa(5 Torr)에 달하고, 그 후 챔버 내에 TMSDMA를 밀봉하여 10 sec의 회복 처리를 행했다. TMSDMA의 유량을 500 mL/min(sccm)로 했을 경우에는, 최초의 N2 가스 도입 단계에서 7.8 sec만에 목표 압력인 567 Pa(4.25 Torr)에 달하고, 그 후 TMSDMA 도입 단계에서 7.0 sec만에 처리 압력인 667 Pa(5 Torr)에 달하고, 그 후 챔버 내에 TMSDMA를 밀봉하여 10 sec의 회복 처리를 행했다.
이들 조건과 회복 처리의 결과를 도 7에 나타낸다. 또한 도 7에는, 비교를 위하여 상기 조건 A에서 N2와 TMSDMA를 동시에 도입한 비교예의 결과도 함께 나타낸다. 도 7에 나타낸 바와 같이, TMSDMA의 유량에 상관없이 Δt가 비교예의 2 배 이상으로 양호한 값을 나타낸다. 또한, 처리의 로그를 적분하여 TMSDMA의 사용량을 구한 결과, 조건 A에서 N2와 TMSDMA를 동시에 도입한 비교예의 사용량을 1.00이라고 하면, TMSDMA의 유량이 100 mL/min(sccm)인 경우에는 0.30, 300 mL/min(sccm)인 경우에는 0.58, 500 mL/min(sccm)인 경우에는 0.94로 모두 비교예보다 사용량이 적고, 특히 100 mL/min(sccm)인 경우에 적은 사용량이 되었지만, 100 mL/min(sccm)는 TMSDMA 도입에 의한 압력 상승에 시간이 걸려 스루풋의 관점에서 바람직하지 않다. 이에 반해, TMSDMA가 300 mL/min인 경우에는 TMSDMA 도입에 의한 압력 상승의 시간이 짧고, Δt의 양도 비교예의 2 배 이상이며, TMSDMA의 사용량이 비교예의 58%로 매우 양호한 특성을 나타냈다.
이어서, 본 발명의 방법이 실시 가능한 다른 장치에 대하여 설명한다. 도 8은 본 발명의 방법이 실시 가능한 처리 장치의 다른 예를 도시한 단면도, 도 9는 도 8의 처리 장치에 이용되는 가스 도입 헤드를 도시한 저면도이다. 이 장치는, 가스 도입 헤드의 구조가 상이한 것 외에는 도 1의 장치와 동일한 구성을 가지고 있으므로, 도 1의 장치와 동일한 것에는 동일한 부호를 부여하고 설명을 생략한다.
도 8의 처리 장치에서는, 도 1의 처리 장치에서의 가스 도입 헤드(20) 대신에 가스 도입 헤드(20’)를 가지고 있다. 가스 도입 헤드(20’)는 가스 도입 헤드(20)와 마찬가지로, 리드(19)에 지지되고 씰링 부재(도시하지 않음)에 의해 챔버(11)에 대하여서 기밀하게 씰링되어 있다. 가스 도입 헤드(20’)의 상부에는 처리 가스를 공급하는 처리 가스 공급 배관(21)과 희석 가스를 공급하는 희석 가스 공급 배관(22)이 접속되고, 그 내부에 처리 가스 공급 배관(21)으로 연결되는 처리 가스 유로(61)와, 희석 가스 공급 배관(22)으로 연결되는 희석 가스 유로(63)가 형성되어 있다. 처리 가스 공급 배관(21)은 가스 도입 헤드(20’)의 상면의 중심에 접속되고, 처리 가스 유로(61)는 가스 도입 헤드(20’)의 중심을 하방으로 연장되고 가스 도입 헤드(20’)의 저면 중심으로 개구되어 처리 가스 토출홀(61a)로서 형성되어 있다. 따라서, 처리 가스 토출홀(61a)에 의한 처리 가스 토출 영역은 웨이퍼(W)의 직경보다 작고 웨이퍼(W)의 직상 영역에 설치되어 있어, 처리 가스가 웨이퍼(W)의 존재 영역으로 도입되게 된다. 한편, 희석 가스 공급 배관(22)은 가스 도입 헤드(20’)의 상면의 중심으로부터 벗어난 위치에 접속되고, 희석 가스 유로(63)는 이로부터 하방으로 연장되어 있고, 가스 도입 헤드(20’)의 내부에 그 주연부 근방까지 수평하게 연장되어 원판 형상으로 형성된 가스 확산 공간(64)에 접속되어 있다. 도 9에 도시한 바와 같이, 가스 확산 공간(64)으로부터는 재치대(12)에 재치된 웨이퍼(W)의 외측에 대응되는 위치에 복수의 희석 가스 토출홀(65)이 원둘레 형상으로 형성되어 있다. 이에 따라, 희석 가스는 희석 가스 토출홀(65)로부터 웨이퍼(W)가 존재하지 않는 영역으로 토출된다.
이 장치에서도 기본적으로 도 3의 플로우 차트와 마찬가지로, 웨이퍼(W)를 챔버(11)로 반입하여 재치대(12) 상에 재치하고, 챔버(11) 내를 배기하여 소정 압력의 진공 상태로 한 후, 먼저 희석 가스를 흐르게 하여 챔버(11) 내를 처리 압력보다 낮은 소정의 압력으로 조정하고, 이어서 처리 가스를 흐르게 하여 챔버(11) 내의 가스 압력을 처리 압력까지 상승시켜 챔버(11) 내의 압력을 처리 압력으로 유지하고, Low-k막의 회복 처리를 행한다. 이에 따라, 도 1의 장치의 경우와 마찬가지로, 처리 가스가 웨이퍼(W)에 대응하는 부분으로 도입되므로 웨이퍼(W)의 근방 영역에 국부적으로 처리 가스의 농도가 높은 영역이 형성되고, 챔버(11) 전체에 걸쳐 균일한 농도인 경우에 비해, 웨이퍼(W)의 회복 처리에 기여하는 처리 가스의 양을 증가시켜 처리 가스로서 충분한 양을 확보하면서 처리 가스의 도입량 자체는 감소시킬 수 있다.
그런데, Low-k막으로서는 다공질의 것이 존재하는데, 다공질의 Low-k막을 수용한 챔버에 먼저 희석 가스를 흐르게 하면 희석 가스가 Low-k막의 기공(氣孔) 중으로 유입되고, 이어서 처리 가스를 흐르게 하더라도 기공 중에 처리 가스가 도달하지 못하여 회복 처리가 충분히 진행되지 않을 우려가 있다. 도 8의 장치를 이용했을 경우에는, 이를 회피하기 위하여 이하와 같은 방법을 이용할 수 있다. 도 10은 그 방법을 나타내는 플로우 차트이며, 도 11은 그 때의 가스의 도입 타이밍 및 챔버 내의 압력 변화를 나타내는 차트이다. 우선, 도 3의 공정 1 및 공정 2와 마찬가지로, 게이트 밸브(38)를 열어 반입출구(37)를 거쳐 에칭 데미지 또는 애싱 데미지가 형성된 Low-k막을 가지는 웨이퍼(W)를 챔버(11)로 반입하여, 소정의 온도로 가열된 재치대(12) 상에 재치하고(공정 11), 챔버(11) 내를 배기하여 소정 압력의 진공 상태로 한다(공정 12). 이어서, 도 3의 플로우 차트에 나타내는 방법과는 달리, 희석 가스와 처리 가스를 동시에 챔버(11) 내로 도입하여, 챔버(11) 내의 압력을 상기 제 1 압력보다 낮은 제 3 압력까지 상승시킨다(공정 13). 이 공정 13에 의해 Low-k막의 기공을 처리 가스로 채울 수 있다. 즉, 도 8의 장치에서는 희석 가스가 웨이퍼(W)의 외측 영역으로 공급되고 처리 가스가 웨이퍼(W)에 대응되는 영역으로 공급되므로, 도 12에 도시한 바와 같이, 먼저 희석 가스와 처리 가스의 양방을 흐르게 해도 웨이퍼(W)에는 거의 처리 가스만을 공급할 수 있어, Low-k막의 기공으로 희석 가스가 유입되어 회복 처리를 방해하는 것을 회피할 수 있다. 또한, 이 때의 처리 가스는 Low-k막의 기공을 채우는 것만으로 충분하기 때문에 제 3 압력은 낮게 설정할 수 있고, 처리 가스와 함께 희석 가스를 도입하므로 공정 13에 사용하는 처리 가스의 양은 적어도 된다. 한편, 도 1의 장치의 경우에는, 희석 가스도 웨이퍼(W)의 대응 부분으로 도입되기 때문에, 이러한 효과를 얻는 것이 곤란하다.
이 공정 13의 후에, 도 10에 나타낸 바와 같이 처리 가스를 정지하고, 도 3의 공정 3과 마찬가지로 희석 가스만을 도입하여 챔버(11) 내를 제 1 압력까지 상승시키고(공정 14), 그 후 도 3의 공정 4 ~ 7과 동일한 공정인 공정 15 ~ 18을 실시한다.
또한 도 8의 장치는, 희석 가스가 챔버(11) 내의 웨이퍼(W)의 외측 영역으로 공급되고 처리 가스가 웨이퍼(W)에 대응하는 영역으로 공급되기 때문에, 도 3 또는 도 10과 같은 순차적인 가스 공급이 아니라, 희석 가스와 처리 가스를 동시에 공급하더라도 처리 가스가 웨이퍼(W)의 외방으로 확산하는데 시간이 걸리기 때문에, 일정 기간 웨이퍼(W)의 존재 영역에 처리 가스 농도가 높은 영역을 형성할 수 있어, 적은 처리 가스의 사용량으로 Low-k막에 대하여 충분한 회복 처리를 행할 수 있는 가능성이 있다.
또한, 본 발명은 상기 실시예에 한정되지 않고 다양하게 변형 가능하다. 예를 들면, 상기 실시예에서는 처리 가스로서 실릴화제 등의 다양한 것을 예시했지만, 메틸기를 가지는 처리 가스이면 이들에 한정되지 않는다. 또한, 본 발명에 적용되는 Low-k막에 대해서도 상기 예시의 것에 한정되지 않고, 데미지를 받아 OH기가 존재하게 되는 것이면 적용 가능하다. 또한, 상기 실시예에서는 회복 처리 시에 챔버 내를 밀봉하는 것으로 했지만, 자동 압력 제어 밸브를 이용하여 압력 제어를 행하면서 회복 처리를 행해도 좋다.
또한, 도 1의 장치에서는 가스 도입 헤드의 중앙에 처리 가스 토출홀을 3개 형성하고, 도 8의 장치에서는 가스 도입 헤드의 중심에 1 개의 가스 토출홀(61a)을 형성하고, 웨이퍼보다 소경인 처리 가스 토출 영역을 구성하여 웨이퍼 중앙의 직상 위치로부터 처리 가스를 공급하도록 했지만, 챔버 내의 웨이퍼의 존재 영역으로 처리 가스를 도입할 수 있으면, 이들 구성에 한정되는 것은 아니다.
또한, 상기 실시예에서는 피처리 기판으로서 반도체 웨이퍼를 이용한 예를 나타냈지만, 이에 한정되지 않고, FPD(플랫 패널 디스플레이)용 기판 등 다른 기판이어도 좋다.
1, 1’: 처리 장치
11 : 챔버
12 : 재치대
15 : 히터
20, 20’: 가스 도입 헤드
21 : 처리 가스 공급 배관
22 : 희석 가스 공급 배관
25, 61a : 처리 가스 토출홀
26, 65 : 희석 가스 토출홀
50 : 제어부
51 : 프로세스 콘트롤러
52 : 유저 인터페이스
53 : 기억부(기억 매체)
W : 웨이퍼

Claims (14)

  1. 표면 부분에 데미지층이 형성된 저유전율막을 가지는 피처리 기판이 수용된 처리 용기 내로 메틸기를 가지는 처리 가스를 도입하여 상기 저유전율막에 형성된 데미지층에 회복 처리를 실시하는 처리 방법으로서,
    상기 피처리 기판을 미리 정해진 온도로 가열된 재치대 상에 재치하는 공정과,
    그 후 소정의 감압 상태로 된 상기 처리 용기 내로 희석 가스를 도입하여 상기 처리 용기 내의 압력을 회복 처리 시의 처리 압력보다 저압인 제 1 압력까지 상승시키는 공정과,
    상기 처리 용기 내의 압력을 상기 제 1 압력까지 상승시킨 후, 상기 희석 가스를 정지하고 상기 처리 가스를 상기 처리 용기 내의 피처리 기판의 존재 영역으로 도입하여 상기 처리 용기 내의 압력을 회복 처리 시의 처리 압력인 제 2 압력까지 상승시키는 공정과,
    상기 처리 압력을 유지하고 피처리 기판에 대하여 회복 처리를 행하는 공정을 가지는 것을 특징으로 하는 처리 방법.
  2. 표면 부분에 데미지층이 형성된 저유전율막을 가지는 피처리 기판이 수용된 처리 용기 내로 메틸기를 가지는 처리 가스를 도입하여 상기 저유전율막에 형성된 데미지층에 회복 처리를 실시하는 처리 방법으로서,
    미리 정해진 감압 상태로 된 상기 처리 용기 내로 희석 가스를 도입하여 상기 처리 용기 내의 압력을 회복 처리 시의 처리 압력보다 저압인 제 1 압력까지 상승시키는 공정과,
    상기 처리 용기 내의 압력을 상기 제 1 압력까지 상승시킨 후, 상기 희석 가스를 정지하고, 상기 처리 가스를 상기 처리 용기 내의 피처리 기판의 존재 영역으로 도입하여 상기 처리 용기 내의 압력을 회복 처리 시의 처리 압력인 제 2 압력까지 상승시키는 공정과,
    상기 처리 압력을 유지하고 피처리 기판에 대하여 회복 처리를 행하는 공정을 가지고,
    상기 회복 처리 시에는 상기 처리 용기 내를 밀봉함으로써, 그 내부의 압력을 처리 압력으로 유지하는 것을 특징으로 하는 처리 방법.
  3. 표면 부분에 데미지층이 형성된 저유전율막을 가지는 피처리 기판이 수용된 처리 용기 내로 메틸기를 가지는 처리 가스를 도입하여 상기 저유전율막에 형성된 데미지층에 회복 처리를 실시하는 처리 방법으로서,
    미리 정해진 감압 상태로 된 상기 처리 용기 내로 희석 가스를 도입하여 상기 처리 용기 내의 압력을 회복 처리 시의 처리 압력보다 저압인 제 1 압력까지 상승시키는 공정과,
    상기 처리 용기 내의 압력을 상기 제 1 압력까지 상승시킨 후, 상기 희석 가스를 정지하고, 상기 처리 가스를 상기 처리 용기 내의 피처리 기판의 존재 영역으로 도입하여 상기 처리 용기 내의 압력을 회복 처리 시의 처리 압력인 제 2 압력까지 상승시키는 공정과,
    상기 처리 압력을 유지하고 피처리 기판에 대하여 회복 처리를 행하는 공정을 가지고,
    상기 희석 가스는 상기 처리 용기 내의 피처리 기판의 상방의 피처리 기판의 외측에 대응하는 위치에 형성된 희석 가스 토출 영역으로부터 상기 처리 용기 내로 도입되는 것을 특징으로 하는 처리 방법.
  4. 제 3 항에 있어서,
    상기 희석 가스의 도입에 앞서, 상기 희석 가스 토출 영역 및 처리 가스 토출 영역으로부터 상기 희석 가스 및 상기 처리 가스를 동시에 상기 처리 용기 내로 도입하여 상기 처리 용기 내의 압력을 상기 제 1 압력보다 낮은 제 3 압력까지 상승시키는 공정을 더 가지는 것을 특징으로 하는 처리 방법.
  5. 제 1 항에 있어서,상기 처리 가스를 상기 처리 용기 내에 수용된 피처리 기판의 직상(直上) 위치로부터 상기 처리 용기 내로 도입하는 것을 특징으로 하는 처리 방법.
  6. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
    상기 처리 가스의 도입 또는 상기 희석 가스의 도입 시에는, 상기 처리 용기 내로 가스를 도입하면서 상기 처리 용기 내의 배기량을 조정하는 압력 조정 기구에 의해 상기 처리 용기 내의 압력을 조정하는 것을 특징으로 하는 처리 방법.
  7. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
    피처리 기판은 상기 처리 용기에 수평하게 배치되고, 상기 처리 가스는 피처리 기판의 상방의 피처리 기판의 중앙부에 대응되는 위치에 형성되고 피처리 기판의 직경보다 작은 직경의 처리 가스 토출 영역으로부터 상기 처리 용기 내로 도입되는 것을 특징으로 하는 처리 방법.
  8. 컴퓨터 상에서 동작하고 처리 장치를 제어하는 프로그램이 기억된 기억 매체로서, 상기 프로그램은 실행 시에 청구항 1 내지 청구항 4 중 어느 한 항의 처리 방법이 행해지도록 컴퓨터에 상기 처리 장치를 제어시키는 것을 특징으로 하는 기억 매체.
  9. 표면 부분에 데미지층이 형성된 저유전율막을 가지는 피처리 기판에 대해 메틸기를 가지는 처리 가스를 이용해 상기 저유전율막에 형성된 데미지층에 회복 처리를 실시하는 처리 장치로서,
    피처리 기판을 수용하는 처리 용기와,
    상기 처리 용기 내에서 피처리 기판을 지지하는 재치대와,
    상기 처리 용기 내에서 피처리 기판을 가열하는 히터와,
    상기 처리 용기 내에 상기 메틸기를 가지는 처리 가스 및 희석 가스를 도입하는 가스 도입부와,
    상기 가스 도입부에 접속하여 상기 처리 가스를 공급하는 처리 가스 공급 배관과,
    상기 가스 도입부에 접속하여 상기 희석 가스를 공급하는 희석 가스 공급 배관과,
    상기 처리 가스 및 상기 희석 가스의 유량을 제어하는 유량 제어부와,
    상기 처리 용기 내를 배기하는 배기 기구와,
    상기 피처리 기판을 재치대에 재치하고 히터에 의해 가열한 상태에서, 상기 유량 제어부에 의해 유량을 제어하여 상기 희석 가스 공급 배관 및 상기 가스 도입부를 통해 상기 처리 용기 내에 상기 희석 가스를 도입하고, 상기 배기 기구에 의해 상기 처리 용기 내의 압력을 회복 처리 시의 처리 압력보다 저압인 제 1 압력까지 상승시키고, 그 후 상기 희석 가스를 정지하고, 상기 처리 가스 공급 배관 및 상기 가스 도입부를 통해 상기 처리 가스를 상기 처리 용기 내의 피처리 기판의 존재 영역으로 도입하고, 상기 처리 용기 내의 압력을 회복 처리 시의 처리 압력인 제 2 압력까지 상승시키고, 상기 처리 용기 내를 상기 제2 압력으로 유지하고 피처리 기판에 대해 회복 처리를 행하여 상기 저유전율 막에 형성된 데미지층을 회복하도록 제어하는 제어부
    를 포함하는 것을 특징으로 하는 처리 장치.
  10. 제 9 항에 있어서,
    상기 가스 도입부는 상기 희석 가스를 도입하기 위한 희석 가스 토출홀과 상기 처리 가스를 도입하기 위한 처리 가스 토출홀을 가지는 것을 특징으로 하는 처리 장치.
  11. 제 10 항에 있어서,
    상기 가스 도입부는 상기 재치대와 대향하도록, 또한 그 중앙 영역이 상기 재치대에서의 피처리 기판의 존재 영역의 중앙 영역과 일치하도록 설치되고, 상기 처리 가스 토출홀과 상기 희석 가스 토출홀은 상기 가스 도입부의 중앙 영역에 교호로 형성되는 것을 특징으로 하는 처리 장치.
  12. 제 10 항에 있어서,
    상기 가스 도입부는 상기 재치대와 대향하도록, 또한 그 중앙 영역이 상기 재치대에서의 피처리 기판의 존재 영역의 중앙 영역과 일치하도록 설치되고, 상기 처리 가스 토출홀은 상기 가스 도입부의 중앙 영역에만 형성되고, 상기 희석 가스 토출홀은 상기 피처리 기판이 존재하지 않는 영역에 대향하는 영역에만 형성되는 것을 특징으로 하는 처리 장치.
  13. 삭제
  14. 삭제
KR1020100047505A 2009-06-01 2010-05-20 처리 장치, 처리 방법 및 기억 매체 KR101725273B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2009-132150 2009-06-01
JP2009132150A JP5261291B2 (ja) 2009-06-01 2009-06-01 処理方法および記憶媒体

Publications (2)

Publication Number Publication Date
KR20100129684A KR20100129684A (ko) 2010-12-09
KR101725273B1 true KR101725273B1 (ko) 2017-04-10

Family

ID=43220700

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100047505A KR101725273B1 (ko) 2009-06-01 2010-05-20 처리 장치, 처리 방법 및 기억 매체

Country Status (5)

Country Link
US (1) US8048687B2 (ko)
JP (1) JP5261291B2 (ko)
KR (1) KR101725273B1 (ko)
CN (1) CN101901781B (ko)
TW (1) TWI489548B (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4924245B2 (ja) * 2007-07-02 2012-04-25 東京エレクトロン株式会社 半導体製造装置、半導体装置の製造方法及び記憶媒体
US8282984B2 (en) * 2007-12-03 2012-10-09 Tokyo Electron Limited Processing condition inspection and optimization method of damage recovery process, damage recovering system and storage medium
JP5538128B2 (ja) * 2010-08-09 2014-07-02 東京エレクトロン株式会社 排気方法およびガス処理装置
JP5941623B2 (ja) * 2011-03-25 2016-06-29 東京エレクトロン株式会社 処理方法および記憶媒体
JP6257442B2 (ja) * 2014-05-15 2018-01-10 東京エレクトロン株式会社 減圧処理装置における排ガス防爆方法
KR20180030280A (ko) 2016-09-12 2018-03-22 삼성전자주식회사 배선 구조체를 갖는 반도체 소자
JP6811146B2 (ja) * 2017-06-23 2021-01-13 東京エレクトロン株式会社 ガス供給系を検査する方法
JP6811147B2 (ja) * 2017-06-23 2021-01-13 東京エレクトロン株式会社 ガス供給系を検査する方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007227375A (ja) * 2006-02-17 2007-09-06 Hanyang Univ Industry-Univ Cooperation Foundation 遠距離プラズマ発生装置
JP2007335465A (ja) * 2006-06-12 2007-12-27 Hitachi High-Technologies Corp プラズマ処理装置
JP2009010043A (ja) * 2007-06-26 2009-01-15 Tokyo Electron Ltd 基板処理方法，基板処理装置，記録媒体

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2549317B2 (ja) * 1990-03-29 1996-10-30 ホーヤ株式会社 レジストパターンの形成方法
JPH075695A (ja) * 1993-03-16 1995-01-10 Japan Synthetic Rubber Co Ltd レジスト表面の処理方法
US5738731A (en) * 1993-11-19 1998-04-14 Mega Chips Corporation Photovoltaic device
JP4484345B2 (ja) 2000-09-11 2010-06-16 東京エレクトロン株式会社 半導体装置及びその製造方法
US7387868B2 (en) * 2002-03-04 2008-06-17 Tokyo Electron Limited Treatment of a dielectric layer using supercritical CO2
CN1981375A (zh) * 2004-07-02 2007-06-13 东京毅力科创株式会社 半导体器件的制造方法
JP5057647B2 (ja) * 2004-07-02 2012-10-24 東京エレクトロン株式会社 半導体装置の製造方法および半導体装置の製造装置
JP4903374B2 (ja) * 2004-09-02 2012-03-28 ローム株式会社 半導体装置の製造方法
JP2006086411A (ja) * 2004-09-17 2006-03-30 Dainippon Screen Mfg Co Ltd 基板処理装置
US7678712B2 (en) * 2005-03-22 2010-03-16 Honeywell International, Inc. Vapor phase treatment of dielectric materials
JP4657859B2 (ja) * 2005-09-09 2011-03-23 ローム株式会社 多孔質薄膜の製造方法、多孔質薄膜およびこれを用いた半導体装置
JP5019741B2 (ja) * 2005-11-30 2012-09-05 東京エレクトロン株式会社 半導体装置の製造方法および基板処理システム
JP4716370B2 (ja) * 2006-03-27 2011-07-06 東京エレクトロン株式会社 低誘電率膜のダメージ修復方法及び半導体製造装置
JP5100057B2 (ja) * 2006-08-18 2012-12-19 東京エレクトロン株式会社 半導体装置の製造方法
JP2008192642A (ja) * 2007-01-31 2008-08-21 Tokyo Electron Ltd 基板処理装置
US8715455B2 (en) * 2007-02-06 2014-05-06 Tokyo Electron Limited Multi-zone gas distribution system for a treatment system
JP4800235B2 (ja) * 2007-02-14 2011-10-26 東京エレクトロン株式会社 処理方法
JPWO2008117798A1 (ja) * 2007-03-26 2010-07-15 東京エレクトロン株式会社 窒化珪素膜の形成方法、不揮発性半導体メモリ装置の製造方法、不揮発性半導体メモリ装置およびプラズマ処理装置
CN101689492B (zh) * 2007-07-12 2012-04-04 应用材料公司 处理基板边缘区域的装置与方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007227375A (ja) * 2006-02-17 2007-09-06 Hanyang Univ Industry-Univ Cooperation Foundation 遠距離プラズマ発生装置
JP2007335465A (ja) * 2006-06-12 2007-12-27 Hitachi High-Technologies Corp プラズマ処理装置
JP2009010043A (ja) * 2007-06-26 2009-01-15 Tokyo Electron Ltd 基板処理方法，基板処理装置，記録媒体

Also Published As

Publication number Publication date
US20100304505A1 (en) 2010-12-02
JP5261291B2 (ja) 2013-08-14
JP2010278392A (ja) 2010-12-09
US8048687B2 (en) 2011-11-01
TWI489548B (zh) 2015-06-21
CN101901781A (zh) 2010-12-01
CN101901781B (zh) 2013-02-13
TW201117289A (en) 2011-05-16
KR20100129684A (ko) 2010-12-09

Similar Documents

Publication Publication Date Title
KR101725273B1 (ko) 처리 장치, 처리 방법 및 기억 매체
US20090001046A1 (en) Substrate processing method, substrate processing apparatus and recording medium
US8262921B2 (en) Substrate processing method, substrate processing apparatus and recording medium
JP2007324350A (ja) 熱処理方法および熱処理装置、ならびに基板処理装置
JP2006049798A (ja) 溝配線または接続孔を有する半導体装置の製造方法
US8187981B2 (en) Substrate processing method, substrate processing system, and computer-readable storage medium
US7799703B2 (en) Processing method and storage medium
JP2010027786A (ja) 基板処理方法、基板処理装置および記憶媒体
US20190304791A1 (en) Method of Manufacturing Semiconductor Device, Substrate Processing Apparatus and Non-transitory Computer-readable Recording Medium
JP3992588B2 (ja) 成膜方法
US20120006782A1 (en) Substrate processing method and substrate processing apparatus
US20090325393A1 (en) Heat treatment method and heat treatment apparatus
US20100050867A1 (en) Gas treatment apparatus, gas treatment method, and storage medium
US20080052886A1 (en) Degas chamber for fabricating semiconductor device and degas method employing the same
US20120031266A1 (en) Exhausting method and gas processing apparatus
US20110177695A1 (en) Substrate processing method and storage medium
JP2003234402A (ja) 半導体製造方法及び半導体製造装置
TWI619185B (zh) Semiconductor device manufacturing method, substrate processing device, and program
JP5535368B2 (ja) 処理装置
JP5941623B2 (ja) 処理方法および記憶媒体
WO2014046081A1 (ja) 基板処理装置及び半導体装置の製造方法
JP2011040563A (ja) 基板の処理方法及び基板の処理装置
JP4889376B2 (ja) 脱水方法および脱水装置、ならびに基板処理方法および基板処理装置
JP2006120678A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant