JP2001127152A - 低誘電率絶縁膜の形成方法及び該方法で形成された低誘電率絶縁膜及び該低誘電率絶縁膜を用いた半導体装置 - Google Patents
低誘電率絶縁膜の形成方法及び該方法で形成された低誘電率絶縁膜及び該低誘電率絶縁膜を用いた半導体装置Info
- Publication number
- JP2001127152A JP2001127152A JP30191099A JP30191099A JP2001127152A JP 2001127152 A JP2001127152 A JP 2001127152A JP 30191099 A JP30191099 A JP 30191099A JP 30191099 A JP30191099 A JP 30191099A JP 2001127152 A JP2001127152 A JP 2001127152A
- Authority
- JP
- Japan
- Prior art keywords
- dielectric constant
- low dielectric
- film
- insulating film
- insulation film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Formation Of Insulating Films (AREA)
- Processes Of Treating Macromolecular Substances (AREA)
- Compositions Of Macromolecular Compounds (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【課題】 低誘電率絶縁膜の形成方法及び該方法で形成
された低誘電率絶縁膜及び該低誘電率絶縁膜を用いた半
導体装置に関し、誘電率が低く、且つ、耐熱性及び耐湿
性に優れた絶縁膜を容易に作成できるようにし、高速動
作が可能であると共に信頼性が高い半導体装置を実現し
ようとする。 【解決手段】 一般式１と一般式２の中から選ばれたシ
ロキサン樹脂に一般式３に示す重量平均分子量が５００
〜２００００のポリカルボシランをシロキサン樹脂に対
し１０〜７０重量部を添加した組成物を溶剤に稀釈して
塗布溶液とし、塗布溶液をスピン・コートしてから温度
を１２０〔℃〕〜２５０〔℃〕で溶剤乾燥とシロキサン
の架橋を行ない、温度が３００〔℃〕以上で且つ酸素濃
度が１００〔ｐｐｍ〕以下の不活性雰囲気中にてポリカ
ルボシランを揮発または分解除去する。
された低誘電率絶縁膜及び該低誘電率絶縁膜を用いた半
導体装置に関し、誘電率が低く、且つ、耐熱性及び耐湿
性に優れた絶縁膜を容易に作成できるようにし、高速動
作が可能であると共に信頼性が高い半導体装置を実現し
ようとする。 【解決手段】 一般式１と一般式２の中から選ばれたシ
ロキサン樹脂に一般式３に示す重量平均分子量が５００
〜２００００のポリカルボシランをシロキサン樹脂に対
し１０〜７０重量部を添加した組成物を溶剤に稀釈して
塗布溶液とし、塗布溶液をスピン・コートしてから温度
を１２０〔℃〕〜２５０〔℃〕で溶剤乾燥とシロキサン
の架橋を行ない、温度が３００〔℃〕以上で且つ酸素濃
度が１００〔ｐｐｍ〕以下の不活性雰囲気中にてポリカ
ルボシランを揮発または分解除去する。
Description
【０００１】
【発明の属する技術分野】本発明は、誘電率が低く、且
つ、耐熱性及び耐湿性に優れた低誘電率絶縁膜の形成方
法及び該方法で形成された低誘電率絶縁膜及び該低誘電
率絶縁膜を用いた半導体装置に関する。
つ、耐熱性及び耐湿性に優れた低誘電率絶縁膜の形成方
法及び該方法で形成された低誘電率絶縁膜及び該低誘電
率絶縁膜を用いた半導体装置に関する。
【０００２】
【従来の技術】一般に、半導体装置の多層配線に於い
て、信号伝播速度の低下は配線抵抗と配線間の寄生容量
に依って決定され、現在、半導体装置では、高集積化に
依って配線幅及び配線間隔が共に狭くなり、配線抵抗の
上昇と配線間寄生容量の増大を招来している。
て、信号伝播速度の低下は配線抵抗と配線間の寄生容量
に依って決定され、現在、半導体装置では、高集積化に
依って配線幅及び配線間隔が共に狭くなり、配線抵抗の
上昇と配線間寄生容量の増大を招来している。
【０００３】通常、絶縁膜の容量は配線厚を薄くして断
面積を小さくすれば低減できるのであるが、配線厚を薄
くすると配線抵抗は上昇するので、このような手段は半
導体装置の高速化に結び付かない。
面積を小さくすれば低減できるのであるが、配線厚を薄
くすると配線抵抗は上昇するので、このような手段は半
導体装置の高速化に結び付かない。
【０００４】従って、半導体装置を高速化するには、配
線の低抵抗化と絶縁膜の低誘電率化が必須であり、半導
体装置の性能を支配する大きな要素となる。
線の低抵抗化と絶縁膜の低誘電率化が必須であり、半導
体装置の性能を支配する大きな要素となる。
【０００５】ところで、配線間の容量増大に起因する信
号伝播速度の配線遅延をＴ、配線抵抗をＲ、配線間の容
量をＣとすると、配線遅延Ｔは、 Ｔ∝ＣＲ ・・・・（１） で表され、そして、容量Ｃは、 Ｃ＝ε0 εＳ／ｄ ・・・・（２） ε：誘電率 ε0 ：真空の誘電率 Ｓ：電極面積 ｄ：配線間隔 で表される。
号伝播速度の配線遅延をＴ、配線抵抗をＲ、配線間の容
量をＣとすると、配線遅延Ｔは、 Ｔ∝ＣＲ ・・・・（１） で表され、そして、容量Ｃは、 Ｃ＝ε0 εＳ／ｄ ・・・・（２） ε：誘電率 ε0 ：真空の誘電率 Ｓ：電極面積 ｄ：配線間隔 で表される。
【０００６】前記各式からすると、配線遅延Ｔを小さく
するには、配線抵抗Ｒを上昇させることなく、絶縁膜の
低誘電率化を実現できれば大変有効な手段になることが
看取できる。
するには、配線抵抗Ｒを上昇させることなく、絶縁膜の
低誘電率化を実現できれば大変有効な手段になることが
看取できる。
【０００７】従来、半導体装置に於ける絶縁材料として
は、二酸化シリコン（ＳｉＯ2 ）、窒化シリコン（Ｓｉ
Ｎ）、燐珪酸ガラス（ｐｈｏｓｐｈｏ−ｓｉｌｉｃａｔ
ｅｇｌａｓｓ：ＰＳＧ）などの無機材料、ポリイミドな
どの有機系高分子材料が用いられてきた。
は、二酸化シリコン（ＳｉＯ2 ）、窒化シリコン（Ｓｉ
Ｎ）、燐珪酸ガラス（ｐｈｏｓｐｈｏ−ｓｉｌｉｃａｔ
ｅｇｌａｓｓ：ＰＳＧ）などの無機材料、ポリイミドな
どの有機系高分子材料が用いられてきた。
【０００８】然しながら、誘電率の面から見ると、半導
体装置に多用されているＣＶＤ（ｃｈｅｍｉｃａｌ ｖ
ａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ）成長のＳｉＯ2 膜で
誘電率は約４程度である。
体装置に多用されているＣＶＤ（ｃｈｅｍｉｃａｌ ｖ
ａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ）成長のＳｉＯ2 膜で
誘電率は約４程度である。
【０００９】近年、低誘電率のＣＶＤ成長絶縁膜として
ＳｉＯＦ膜が知られていて、その誘電率は約３．３〜
３．５と低いのであるが、吸湿性が高いことから、時間
の経過と共に成膜当初に比較して誘電率が上昇する旨の
問題がある。
ＳｉＯＦ膜が知られていて、その誘電率は約３．３〜
３．５と低いのであるが、吸湿性が高いことから、時間
の経過と共に成膜当初に比較して誘電率が上昇する旨の
問題がある。
【００１０】また、低誘電率の絶縁膜としてＳｉＯ2 を
多孔質化した膜も現れているが、ＳｉＯ2 の構造欠陥で
あるＳｉＯＨが微量ではあるが含まれていて、吸湿に依
って誘電率の変動が起こること、或いは、多孔質の細孔
サイズを制御することができず、均一な多孔質膜の形成
が困難であることなどの問題がある。
多孔質化した膜も現れているが、ＳｉＯ2 の構造欠陥で
あるＳｉＯＨが微量ではあるが含まれていて、吸湿に依
って誘電率の変動が起こること、或いは、多孔質の細孔
サイズを制御することができず、均一な多孔質膜の形成
が困難であることなどの問題がある。
【００１１】更にまた、有機系高分子材料を用いた膜で
は、ガラス転移温度が２００〔℃〕〜３５０〔℃〕と低
く、熱膨張率も大きいことから、配線へのダメージが問
題となる。
は、ガラス転移温度が２００〔℃〕〜３５０〔℃〕と低
く、熱膨張率も大きいことから、配線へのダメージが問
題となる。
【００１２】
【発明が解決しようとする課題】本発明では、誘電率が
低く、且つ、耐熱性及び耐湿性に優れた絶縁膜を容易に
作成できるようにし、高速動作が可能であると共に信頼
性が高い半導体装置を実現しようとする。
低く、且つ、耐熱性及び耐湿性に優れた絶縁膜を容易に
作成できるようにし、高速動作が可能であると共に信頼
性が高い半導体装置を実現しようとする。
【００１３】
【課題を解決するための手段】本発明では、絶縁膜を多
孔質化して誘電率を低下させる技術の範疇に入るのであ
るが、その絶縁膜は吸湿性が低く、また、多孔質を構成
する細孔の大きさは略均一であると共に均一に分散した
ものとなる。
孔質化して誘電率を低下させる技術の範疇に入るのであ
るが、その絶縁膜は吸湿性が低く、また、多孔質を構成
する細孔の大きさは略均一であると共に均一に分散した
ものとなる。
【００１４】即ち、従来の多孔質絶縁膜に於いて問題と
なった吸湿性はシラノールに依るものである為、本発明
では、シラノールをカルボシランで変性することで吸湿
性を解消し、また、カルボシランはシロキサン樹脂に対
して相溶性が高いことから均一に分散できることが判
り、その結果、３０〔Å〕以下の細孔を均一に形成する
ことができた。
なった吸湿性はシラノールに依るものである為、本発明
では、シラノールをカルボシランで変性することで吸湿
性を解消し、また、カルボシランはシロキサン樹脂に対
して相溶性が高いことから均一に分散できることが判
り、その結果、３０〔Å〕以下の細孔を均一に形成する
ことができた。
【００１５】本発明に於いて、シロキサン樹脂に添加す
るポリカルボシランはＳｉＨ結合を有し、吸湿性が高い
シラノールが存在した場合には化学反応を生じる為、シ
ラノールが少なく、耐湿性が高い絶縁膜を形成すること
ができる。また、カルボシランはシロキサン樹脂との相
溶性が高く、膜中に均一に分散することができる。更に
また、温度を３５０〔℃〕にすることで、カルボシラン
は揮発、或いは、分解除去され、膜中にカルボシラン結
合をもつ２０〔μｍ〕以下の細孔を形成することができ
るので、カルボシランをシロキサン樹脂に対して１０重
量部以上添加することで得られた絶縁膜は誘電率を２．
５以下まで低減させることができる。
るポリカルボシランはＳｉＨ結合を有し、吸湿性が高い
シラノールが存在した場合には化学反応を生じる為、シ
ラノールが少なく、耐湿性が高い絶縁膜を形成すること
ができる。また、カルボシランはシロキサン樹脂との相
溶性が高く、膜中に均一に分散することができる。更に
また、温度を３５０〔℃〕にすることで、カルボシラン
は揮発、或いは、分解除去され、膜中にカルボシラン結
合をもつ２０〔μｍ〕以下の細孔を形成することができ
るので、カルボシランをシロキサン樹脂に対して１０重
量部以上添加することで得られた絶縁膜は誘電率を２．
５以下まで低減させることができる。
【００１６】ここで、カルボシランの添加を７０重量部
以上にすると、誘電率を１．６以下にすることが可能な
のであるが、そのようにした場合、細孔の割合が多過ぎ
て膜の強度が低下する。
以上にすると、誘電率を１．６以下にすることが可能な
のであるが、そのようにした場合、細孔の割合が多過ぎ
て膜の強度が低下する。
【００１７】本発明に於いて、低誘電率絶縁膜を形成す
るには、基板上に当該組成物をスピン・コート法に依っ
て塗布し、温度を１２０〔℃〕〜２５０〔℃〕として溶
剤の乾燥及びシロキサン樹脂の一部架橋を行なった後、
温度を３００〔℃〕以上にした熱処理を行なってポリカ
ルボシランを揮発または分解除去する工程を経ることで
実現する。
るには、基板上に当該組成物をスピン・コート法に依っ
て塗布し、温度を１２０〔℃〕〜２５０〔℃〕として溶
剤の乾燥及びシロキサン樹脂の一部架橋を行なった後、
温度を３００〔℃〕以上にした熱処理を行なってポリカ
ルボシランを揮発または分解除去する工程を経ることで
実現する。
【００１８】前記したように、シロキサン樹脂の一部架
橋を行なった場合、その後、ポリカルボシランを３００
〔℃〕以上の温度で除去する際、溶融を抑制することが
できる為、細孔サイズの制御が可能である。
橋を行なった場合、その後、ポリカルボシランを３００
〔℃〕以上の温度で除去する際、溶融を抑制することが
できる為、細孔サイズの制御が可能である。
【００１９】シロキサン樹脂の一部架橋は、１２０
〔℃〕〜２５０〔℃〕の温度で熱処理することが望まし
く、これは、１２０〔℃〕未満の温度では溶剤が乾燥し
ないことやシロキサン樹脂の一部を架橋できないこと、
また、２５０〔℃〕を越える温度ではポリカルボシラン
が一部揮発して細孔径の制御が困難となり、不均一な絶
縁膜となることに依る。
〔℃〕〜２５０〔℃〕の温度で熱処理することが望まし
く、これは、１２０〔℃〕未満の温度では溶剤が乾燥し
ないことやシロキサン樹脂の一部を架橋できないこと、
また、２５０〔℃〕を越える温度ではポリカルボシラン
が一部揮発して細孔径の制御が困難となり、不均一な絶
縁膜となることに依る。
【００２０】本発明に於けるベース樹脂として用いるシ
ロキサン樹脂及びラダー型シロキサンの重量平均分子量
は５００から２００００の範囲が好ましく、重量平均分
子量が５００未満であると溶剤乾燥時に揮発が起こって
膜厚の制御が困難になり、また、２００００を越えると
溶剤乾燥時に架橋が過剰に進行し、後に実施されるポリ
カルボシランの揮発及び分解除去が困難になる。
ロキサン樹脂及びラダー型シロキサンの重量平均分子量
は５００から２００００の範囲が好ましく、重量平均分
子量が５００未満であると溶剤乾燥時に揮発が起こって
膜厚の制御が困難になり、また、２００００を越えると
溶剤乾燥時に架橋が過剰に進行し、後に実施されるポリ
カルボシランの揮発及び分解除去が困難になる。
【００２１】また、本発明に於いて用いるポリカルボシ
ランは、重量平均分子量は５００から２００００の範囲
が好ましく、重量平均分子量が５００未満であると溶剤
乾燥時に揮発が起こって細孔を形成することができず、
また、２００００を越えると前記したように揮発及び分
解除去が困難になる。
ランは、重量平均分子量は５００から２００００の範囲
が好ましく、重量平均分子量が５００未満であると溶剤
乾燥時に揮発が起こって細孔を形成することができず、
また、２００００を越えると前記したように揮発及び分
解除去が困難になる。
【００２２】前記したところから、本発明に依る低誘電
率絶縁膜の形成方法及び該方法で形成された低誘電率絶
縁膜及び該低誘電率絶縁膜を用いた半導体装置に於いて
は、 （１）形成方法の発明に於いては、前記一般式１及び前
記一般式２の中から選ばれたシロキサン樹脂に前記一般
式３に示す重量平均分子量が５００〜２００００のポリ
カルボシランを該シロキサン樹脂に対し１０〜７０重量
部を添加した組成物を溶剤に稀釈して塗布溶液を作成す
る工程と、該塗布溶液をスピン・コートしてから温度を
１２０〔℃〕〜２５０〔℃〕として溶剤乾燥及びシロキ
サンの架橋を行なう工程と、温度が３００〔℃〕以上で
且つ酸素濃度が１００〔ｐｐｍ〕以下である不活性雰囲
気中でポリカルボシランを揮発または分解除去する工程
とが含まれてなることを特徴とするか、又は、
率絶縁膜の形成方法及び該方法で形成された低誘電率絶
縁膜及び該低誘電率絶縁膜を用いた半導体装置に於いて
は、 （１）形成方法の発明に於いては、前記一般式１及び前
記一般式２の中から選ばれたシロキサン樹脂に前記一般
式３に示す重量平均分子量が５００〜２００００のポリ
カルボシランを該シロキサン樹脂に対し１０〜７０重量
部を添加した組成物を溶剤に稀釈して塗布溶液を作成す
る工程と、該塗布溶液をスピン・コートしてから温度を
１２０〔℃〕〜２５０〔℃〕として溶剤乾燥及びシロキ
サンの架橋を行なう工程と、温度が３００〔℃〕以上で
且つ酸素濃度が１００〔ｐｐｍ〕以下である不活性雰囲
気中でポリカルボシランを揮発または分解除去する工程
とが含まれてなることを特徴とするか、又は、
【００２３】（２）低誘電率絶縁膜の発明に於いては、
前記一般式１及び前記一般式２の中から選ばれたシロキ
サン樹脂に前記一般式３に示す重量平均分子量が５００
〜２００００のポリカルボシランを該シロキサン樹脂に
対し１０〜７０重量部を添加した組成物からなり、シラ
ノール結合がシリコン原子に対して１〔％〕未満である
と共に分子構造内にカルボシラン結合を含み且つ細孔径
が３０〔ｎｍ〕以下であることを特徴とするか、又は、
前記一般式１及び前記一般式２の中から選ばれたシロキ
サン樹脂に前記一般式３に示す重量平均分子量が５００
〜２００００のポリカルボシランを該シロキサン樹脂に
対し１０〜７０重量部を添加した組成物からなり、シラ
ノール結合がシリコン原子に対して１〔％〕未満である
と共に分子構造内にカルボシラン結合を含み且つ細孔径
が３０〔ｎｍ〕以下であることを特徴とするか、又は、
【００２４】（３）半導体装置の発明に於いては、基板
上に形成された層間絶縁膜が前記一般式１及び前記一般
式２の中から選ばれたシロキサン樹脂に前記一般式３に
示す重量平均分子量が５００〜２００００のポリカルボ
シランを該シロキサン樹脂に対し１０〜７０重量部を添
加した組成物からなり、シラノール結合がシリコン原子
に対して１〔％〕未満であると共に分子構造内にカルボ
シラン結合を含み且つ細孔径が３０〔ｎｍ〕以下である
低誘電率絶縁膜であることを特徴とする。
上に形成された層間絶縁膜が前記一般式１及び前記一般
式２の中から選ばれたシロキサン樹脂に前記一般式３に
示す重量平均分子量が５００〜２００００のポリカルボ
シランを該シロキサン樹脂に対し１０〜７０重量部を添
加した組成物からなり、シラノール結合がシリコン原子
に対して１〔％〕未満であると共に分子構造内にカルボ
シラン結合を含み且つ細孔径が３０〔ｎｍ〕以下である
低誘電率絶縁膜であることを特徴とする。
【００２５】前記手段を採ることに依り、絶縁膜の誘電
率は３以下にすることができ、そして、吸湿に依る誘電
率の上昇は発生せず、従って、半導体装置に於ける低誘
電率の層間絶縁膜として有効であり、この絶縁膜を用い
た半導体装置の動作速度及び信頼性は向上する。
率は３以下にすることができ、そして、吸湿に依る誘電
率の上昇は発生せず、従って、半導体装置に於ける低誘
電率の層間絶縁膜として有効であり、この絶縁膜を用い
た半導体装置の動作速度及び信頼性は向上する。
【００２６】
【発明の実施の形態】実施例１ テトラエトキシシラン２０．８〔ｇ〕（０．１〔ｍｏ
ｌ〕）、メチルトリエトキシシラン１７．８〔ｇ〕
（０．１〔ｍｏｌ〕）、メチルイソブチルケトン３９．
６〔ｇ〕の２００〔ｍｌ〕を反応容器に仕込み、４００
〔ｐｐｍ〕の硝酸水を１６．２〔ｇ〕（０．９〔ｍｏ
ｌ〕）を１０〔分〕間で滴下し、滴下終了後、２〔時
間〕の熟成反応を行なった。
ｌ〕）、メチルトリエトキシシラン１７．８〔ｇ〕
（０．１〔ｍｏｌ〕）、メチルイソブチルケトン３９．
６〔ｇ〕の２００〔ｍｌ〕を反応容器に仕込み、４００
〔ｐｐｍ〕の硝酸水を１６．２〔ｇ〕（０．９〔ｍｏ
ｌ〕）を１０〔分〕間で滴下し、滴下終了後、２〔時
間〕の熟成反応を行なった。
【００２７】次いで、硫酸マグネシウム５〔ｇ〕を添加
し、過剰の水分を除去した後、ロータリ．エバポレータ
に於いて、前記熟成反応に依って生成されたエタールを
反応溶液が５０〔ｍｌ〕になるまで除去した。
し、過剰の水分を除去した後、ロータリ．エバポレータ
に於いて、前記熟成反応に依って生成されたエタールを
反応溶液が５０〔ｍｌ〕になるまで除去した。
【００２８】次いで、得られた反応溶液にメチルイソブ
チルケトンを２０〔ｍｌ〕添加し、温度を２００〔℃〕
にしたオーブンに於いてメチルイソブチルケトンを除去
したところ、溶液の固形分濃度は１７．４〔重量％〕で
あった。
チルケトンを２０〔ｍｌ〕添加し、温度を２００〔℃〕
にしたオーブンに於いてメチルイソブチルケトンを除去
したところ、溶液の固形分濃度は１７．４〔重量％〕で
あった。
【００２９】次いで、前記溶液に重量平均分子量５３０
０のポリカルボシランを固形分に対して５から８０重量
部を添加し、低誘電率絶縁膜材料を作成した。
０のポリカルボシランを固形分に対して５から８０重量
部を添加し、低誘電率絶縁膜材料を作成した。
【００３０】次いで、スピン・コート法を適用すること
に依り、前記低誘電率絶縁膜材料をＳｉウエハ上に３０
００回転、２０〔秒〕で塗布した後、温度を２００
〔℃〕として溶剤乾燥を行ない、酸素濃度１００〔ｐｐ
ｍ〕以下の窒素雰囲気中で温度を４００〔℃〕として３
０〔分〕のアニールを行なって多孔質絶縁膜を形成し
た。
に依り、前記低誘電率絶縁膜材料をＳｉウエハ上に３０
００回転、２０〔秒〕で塗布した後、温度を２００
〔℃〕として溶剤乾燥を行ない、酸素濃度１００〔ｐｐ
ｍ〕以下の窒素雰囲気中で温度を４００〔℃〕として３
０〔分〕のアニールを行なって多孔質絶縁膜を形成し
た。
【００３１】実施例２ テトラエトキシシラン２０．８〔ｇ〕（０．１〔ｍｏ
ｌ〕）、トリエトキシシラン１６．４〔ｇ〕（０．１
〔ｍｏｌ〕）、メチルイソブチルケトン３７．２〔ｇ〕
の２００〔ｍｌ〕を反応容器に仕込み、４００〔ｐｐ
ｍ〕の硝酸水を１６．２〔ｇ〕（０．９〔ｍｏｌ〕）を
１０〔分〕間で滴下し、滴下終了後、２〔時間〕の熟成
反応を行なった。
ｌ〕）、トリエトキシシラン１６．４〔ｇ〕（０．１
〔ｍｏｌ〕）、メチルイソブチルケトン３７．２〔ｇ〕
の２００〔ｍｌ〕を反応容器に仕込み、４００〔ｐｐ
ｍ〕の硝酸水を１６．２〔ｇ〕（０．９〔ｍｏｌ〕）を
１０〔分〕間で滴下し、滴下終了後、２〔時間〕の熟成
反応を行なった。
【００３２】次いで、硫酸マグネシウム５〔ｇ〕を添加
し、過剰の水分を除去した後、ロータリ．エバポレータ
に於いて、前記熟成反応に依って生成されたエタールを
反応溶液が５０〔ｍｌ〕になるまで除去した。
し、過剰の水分を除去した後、ロータリ．エバポレータ
に於いて、前記熟成反応に依って生成されたエタールを
反応溶液が５０〔ｍｌ〕になるまで除去した。
【００３３】次いで、得られた反応溶液にメチルイソブ
チルケトンを２０〔ｍｌ〕添加し、温度を２００〔℃〕
にしたオーブンに於いてメチルイソブチルケトンを除去
したところ、溶液の固形分濃度は１６．８〔重量％〕で
あった。
チルケトンを２０〔ｍｌ〕添加し、温度を２００〔℃〕
にしたオーブンに於いてメチルイソブチルケトンを除去
したところ、溶液の固形分濃度は１６．８〔重量％〕で
あった。
【００３４】次いで、前記溶液に重量平均分子量５３０
０のポリカルボシランを固形分に対して５から８０重量
部を添加し、低誘電率絶縁膜材料を作成した。
０のポリカルボシランを固形分に対して５から８０重量
部を添加し、低誘電率絶縁膜材料を作成した。
【００３５】次いで、スピン・コート法を適用すること
に依り、前記低誘電率絶縁膜材料をＳｉウエハ上に３０
００回転、２０〔秒〕で塗布した後、温度を２００
〔℃〕として溶剤乾燥を行ない、酸素濃度１００〔ｐｐ
ｍ〕以下の窒素雰囲気中で温度を４００〔℃〕として３
０〔分〕のアニールを行なって多孔質絶縁膜を形成し
た。
に依り、前記低誘電率絶縁膜材料をＳｉウエハ上に３０
００回転、２０〔秒〕で塗布した後、温度を２００
〔℃〕として溶剤乾燥を行ない、酸素濃度１００〔ｐｐ
ｍ〕以下の窒素雰囲気中で温度を４００〔℃〕として３
０〔分〕のアニールを行なって多孔質絶縁膜を形成し
た。
【００３６】実施例３ 窒素ガス導入管、液体用定量ポンプを装備した反応容器
に硫酸８８〔ｇ〕（０．９〔ｍｏｌ〕）、発煙硫酸（６
０〔％〕ＳＯ4 ）３３〔ｇ〕を仕込み、トルエン８７
〔ｇ〕（０．９５〔ｍｏｌ〕を定量ポンプにて２〔ｍｌ
／分〕の条件で滴下し、滴下終了後、１〔時間〕の熟成
反応を行なった。
に硫酸８８〔ｇ〕（０．９〔ｍｏｌ〕）、発煙硫酸（６
０〔％〕ＳＯ4 ）３３〔ｇ〕を仕込み、トルエン８７
〔ｇ〕（０．９５〔ｍｏｌ〕を定量ポンプにて２〔ｍｌ
／分〕の条件で滴下し、滴下終了後、１〔時間〕の熟成
反応を行なった。
【００３７】次いで、トリクロロシラン４１〔ｇ〕
（０．３〔ｍｏｌ〕）をトルエンに２０〔重量％〕とな
るに希釈した原料溶液を定量ポンプにて２〔ｍｌ／分〕
の条件で滴下し、滴下終了後、２時間の熟成反応を行な
った。
（０．３〔ｍｏｌ〕）をトルエンに２０〔重量％〕とな
るに希釈した原料溶液を定量ポンプにて２〔ｍｌ／分〕
の条件で滴下し、滴下終了後、２時間の熟成反応を行な
った。
【００３８】次いで、得られた反応溶液に５０重量
〔％〕硫酸水溶液を１００〔ｍｌ〕添加し、沈殿したト
ルエンスルホン酸を濾過してから分液ロートを用いて過
剰の硫酸水を除去した。
〔％〕硫酸水溶液を１００〔ｍｌ〕添加し、沈殿したト
ルエンスルホン酸を濾過してから分液ロートを用いて過
剰の硫酸水を除去した。
【００３９】次いで、前記溶液に炭酸カルシウム２
〔ｇ〕を用いて残留硫酸を中和し、硫酸マグネシウム５
〔ｇ〕で脱水した後、ロータリ．エバポレータを用いて
トルエンを完全に除去することで水素シルセスキオキサ
ン樹脂の固形物１５〔ｇ〕が得られた。
〔ｇ〕を用いて残留硫酸を中和し、硫酸マグネシウム５
〔ｇ〕で脱水した後、ロータリ．エバポレータを用いて
トルエンを完全に除去することで水素シルセスキオキサ
ン樹脂の固形物１５〔ｇ〕が得られた。
【００４０】次いで、水素シルセスキオキサン樹脂をメ
チルイソブチルケトン７０〔ｇ〕に溶解させ、固形分濃
度１７．５〔％〕の溶液を作成した。
チルイソブチルケトン７０〔ｇ〕に溶解させ、固形分濃
度１７．５〔％〕の溶液を作成した。
【００４１】次いで、前記溶液に重量平均分子量５３０
０のポリカルボシランを固形分に対して５から８０重量
部を添加し、低誘電率絶縁膜材料を作成した。
０のポリカルボシランを固形分に対して５から８０重量
部を添加し、低誘電率絶縁膜材料を作成した。
【００４２】次いで、スピン・コート法を適用すること
に依り、前記低誘電率絶縁膜材料をＳｉウエハ上に３０
００回転、２０〔秒〕で塗布した後、温度を２００
〔℃〕として溶剤乾燥を行ない、酸素濃度１００〔ｐｐ
ｍ〕以下の窒素雰囲気中で温度を４００〔℃〕として３
０〔分〕のアニールを行なって多孔質絶縁膜を形成し
た。
に依り、前記低誘電率絶縁膜材料をＳｉウエハ上に３０
００回転、２０〔秒〕で塗布した後、温度を２００
〔℃〕として溶剤乾燥を行ない、酸素濃度１００〔ｐｐ
ｍ〕以下の窒素雰囲気中で温度を４００〔℃〕として３
０〔分〕のアニールを行なって多孔質絶縁膜を形成し
た。
【００４３】実施例４ 窒素ガス導入管、液体用定量ポンプを装備した反応容器
に硫酸８８〔ｇ〕（０．９〔ｍｏｌ〕）を仕込み、トル
エン８７〔ｇ〕（０．９５〔ｍｏｌ〕を定量ポンプにて
２〔ｍｌ／分〕の条件で滴下し、滴下終了後、１〔時
間〕の熟成反応を行なった。
に硫酸８８〔ｇ〕（０．９〔ｍｏｌ〕）を仕込み、トル
エン８７〔ｇ〕（０．９５〔ｍｏｌ〕を定量ポンプにて
２〔ｍｌ／分〕の条件で滴下し、滴下終了後、１〔時
間〕の熟成反応を行なった。
【００４４】次いで、トリクロロシラン３６〔ｇ〕
（０．２７〔ｍｏｌ〕）、フルオロトリクロロシラン
４．６〔ｇ〕をトルエンに２０〔重量％〕となるに希釈
した原料溶液を定量ポンプにて２〔ｍｌ／分〕の条件で
滴下し、滴下終了後、２時間の熟成反応を行なった。
（０．２７〔ｍｏｌ〕）、フルオロトリクロロシラン
４．６〔ｇ〕をトルエンに２０〔重量％〕となるに希釈
した原料溶液を定量ポンプにて２〔ｍｌ／分〕の条件で
滴下し、滴下終了後、２時間の熟成反応を行なった。
【００４５】次いで、得られた反応溶液に５０重量
〔％〕硫酸水溶液を１００〔ｍｌ〕添加し、沈殿したト
ルエンスルホン酸を濾過してから分液ロートを用いて過
剰の硫酸水を除去した。
〔％〕硫酸水溶液を１００〔ｍｌ〕添加し、沈殿したト
ルエンスルホン酸を濾過してから分液ロートを用いて過
剰の硫酸水を除去した。
【００４６】次いで、前記溶液に炭酸カルシウム２
〔ｇ〕を用いて残留硫酸を中和し、硫酸マグネシウム５
〔ｇ〕で脱水した後、ロータリ．エバポレータを用いて
トルエンを完全に除去することで水素シルセスキオキサ
ン樹脂の固形物１５〔ｇ〕が得られた。
〔ｇ〕を用いて残留硫酸を中和し、硫酸マグネシウム５
〔ｇ〕で脱水した後、ロータリ．エバポレータを用いて
トルエンを完全に除去することで水素シルセスキオキサ
ン樹脂の固形物１５〔ｇ〕が得られた。
【００４７】次いで、水素シルセスキオキサン樹脂をメ
チルイソブチルケトン７０〔ｇ〕に溶解させ、固形分濃
度１７．５〔％〕の溶液を作成した。
チルイソブチルケトン７０〔ｇ〕に溶解させ、固形分濃
度１７．５〔％〕の溶液を作成した。
【００４８】次いで、前記溶液に重量平均分子量５３０
０のポリカルボシランを固形分に対して５から８０重量
部を添加し、低誘電率絶縁膜材料を作成した。
０のポリカルボシランを固形分に対して５から８０重量
部を添加し、低誘電率絶縁膜材料を作成した。
【００４９】次いで、スピン・コート法を適用すること
に依り、前記低誘電率絶縁膜材料をＳｉウエハ上に３０
００回転、２０〔秒〕で塗布した後、温度を２００
〔℃〕として溶剤乾燥を行ない、酸素濃度１００〔ｐｐ
ｍ〕以下の窒素雰囲気中で温度を４００〔℃〕として３
０〔分〕のアニールを行なって多孔質絶縁膜を形成し
た。
に依り、前記低誘電率絶縁膜材料をＳｉウエハ上に３０
００回転、２０〔秒〕で塗布した後、温度を２００
〔℃〕として溶剤乾燥を行ない、酸素濃度１００〔ｐｐ
ｍ〕以下の窒素雰囲気中で温度を４００〔℃〕として３
０〔分〕のアニールを行なって多孔質絶縁膜を形成し
た。
【００５０】実施例１乃至４に依って形成した多孔質絶
縁膜に直径１〔ｍｍ〕φの金電極を形成し誘電率を測定
したところ、ポリカルボシランの添加量を増加させると
共に誘電率は低下した。
縁膜に直径１〔ｍｍ〕φの金電極を形成し誘電率を測定
したところ、ポリカルボシランの添加量を増加させると
共に誘電率は低下した。
【００５１】図１は実施例１乃至４についてポリカルボ
シランの添加量と誘電率との関係を表す線図であり、図
では、横軸にはポリカルボシラン添加量〔重量部〕を、
縦軸には誘電率をそれぞれ採ってある。
シランの添加量と誘電率との関係を表す線図であり、図
では、横軸にはポリカルボシラン添加量〔重量部〕を、
縦軸には誘電率をそれぞれ採ってある。
【００５２】図から明らかなように、実施例１乃至４の
全てに於いて、ポリカルボシランの添加量を増加させる
と誘電率は低下することが看取されよう。
全てに於いて、ポリカルボシランの添加量を増加させる
と誘電率は低下することが看取されよう。
【００５３】実施例１乃至４に依って形成した多孔質絶
縁膜に直径２〔ｍｍ〕φのスタッド・ピンをエポキシ接
着剤を用いて貼付し、セバスチャン測定器に依って密着
性を測定したところ、ポリカルボシランを７０〔重量
部〕以上添加すると膜強度が急激に低下した。
縁膜に直径２〔ｍｍ〕φのスタッド・ピンをエポキシ接
着剤を用いて貼付し、セバスチャン測定器に依って密着
性を測定したところ、ポリカルボシランを７０〔重量
部〕以上添加すると膜強度が急激に低下した。
【００５４】図２は実施例１乃至４についてポリカルボ
シランの添加量と膜強度との関係を表す線図であり、図
では、横軸にはポリカルボシラン添加量〔重量部〕を、
縦軸には膜強度〔ｋｇ／ｃｍ2 〕をそれぞれ採ってあ
る。
シランの添加量と膜強度との関係を表す線図であり、図
では、横軸にはポリカルボシラン添加量〔重量部〕を、
縦軸には膜強度〔ｋｇ／ｃｍ2 〕をそれぞれ採ってあ
る。
【００５５】図から明らかなように、実施例１乃至４の
全てに於いて、ポリカルボシランの添加量を増加させた
場合、７０〔重量部〕までは膜強度が殆ど変化しないの
であるが、それを越えた点で急激に低下することが看取
されよう。
全てに於いて、ポリカルボシランの添加量を増加させた
場合、７０〔重量部〕までは膜強度が殆ど変化しないの
であるが、それを越えた点で急激に低下することが看取
されよう。
【００５６】実施例１乃至４に依って形成した多孔質絶
縁膜を走査型電子顕微鏡で断面を観察したところ、細孔
径は２０〔ｎｍ〕以下であった。
縁膜を走査型電子顕微鏡で断面を観察したところ、細孔
径は２０〔ｎｍ〕以下であった。
【００５７】図３は本発明の物の発明に於ける実施の形
態１である半導体装置を表す要部切断側面図である。
態１である半導体装置を表す要部切断側面図である。
【００５８】図に於いて、１０はシリコン基板、１２は
素子間分離膜、１４はゲート電極、１６はサイド・ウォ
ール絶縁膜、１８Ｓはソース領域、１８Ｄはドレイン領
域、２０は燐珪酸ガラスからなる層間絶縁膜、２１はス
トッパ膜、２４はバリヤ膜、２６はＷからなる導電プラ
グ、２８はバリヤ膜、３０は導体配線、３２は上乗せメ
タル膜、３４は配線保護膜、３６は低誘電率絶縁膜、３
８はキャップ膜をそれぞれ示している。
素子間分離膜、１４はゲート電極、１６はサイド・ウォ
ール絶縁膜、１８Ｓはソース領域、１８Ｄはドレイン領
域、２０は燐珪酸ガラスからなる層間絶縁膜、２１はス
トッパ膜、２４はバリヤ膜、２６はＷからなる導電プラ
グ、２８はバリヤ膜、３０は導体配線、３２は上乗せメ
タル膜、３４は配線保護膜、３６は低誘電率絶縁膜、３
８はキャップ膜をそれぞれ示している。
【００５９】図４乃至図７は図３に見られる半導体装置
を製造する工程を説明する為の工程要所に於ける半導体
装置を表す要部切断側面図であり、以下、これ等の図を
参照しつつ説明する。尚、図３に於いて用いた記号と同
記号は同部分を表すか或いは同じ意味を持つものとす
る。
を製造する工程を説明する為の工程要所に於ける半導体
装置を表す要部切断側面図であり、以下、これ等の図を
参照しつつ説明する。尚、図３に於いて用いた記号と同
記号は同部分を表すか或いは同じ意味を持つものとす
る。
【００６０】図４（Ａ）参照 ４−（１） 通常の技法を適用することに依り、シリコン基板１０に
ＳｉＯ2 からなる素子間分離膜１２、ゲート絶縁膜上の
ゲート電極１４、ゲート電極１４の側面を覆うＳｉＯ2
からなるサイド・ウォール絶縁膜１６、ソース領域１８
Ｓ、ドレイン領域１８Ｄを形成する。
ＳｉＯ2 からなる素子間分離膜１２、ゲート絶縁膜上の
ゲート電極１４、ゲート電極１４の側面を覆うＳｉＯ2
からなるサイド・ウォール絶縁膜１６、ソース領域１８
Ｓ、ドレイン領域１８Ｄを形成する。
【００６１】図４（Ｂ）参照 ４−（２） ＣＶＤ（ｃｈｅｍｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉ
ｔｉｏｎ）法を適用することに依り、全面に燐珪酸ガラ
ス（ｐｈｏｓｐｈｏ−ｓｉｌｉｃａｔｅｇｌａｓｓ：Ｐ
ＳＧ）からなる層間絶縁膜２０を形成する。
ｔｉｏｎ）法を適用することに依り、全面に燐珪酸ガラ
ス（ｐｈｏｓｐｈｏ−ｓｉｌｉｃａｔｅｇｌａｓｓ：Ｐ
ＳＧ）からなる層間絶縁膜２０を形成する。
【００６２】４−（３） 引き続きＣＶＤ法を適用することに依り、層間絶縁膜２
０上にＳｉＮからなるストッパ膜２１を形成する。
０上にＳｉＮからなるストッパ膜２１を形成する。
【００６３】図５（Ａ）参照 ５−（１） 通常のレジスト・プロセス、及び、エッチング・ガスを
ＣＦ4 ＋ＣＨ＋ＣＦ3 ＋Ｏ2 とするドライ・エッチング
法を適用することに依り、ストッパ膜２１及び層間絶縁
膜２０のエッチングを行なって、ドレイン領域１８Ｄ上
に電極取り出し用のコンタクト・ホール２２を形成す
る。
ＣＦ4 ＋ＣＨ＋ＣＦ3 ＋Ｏ2 とするドライ・エッチング
法を適用することに依り、ストッパ膜２１及び層間絶縁
膜２０のエッチングを行なって、ドレイン領域１８Ｄ上
に電極取り出し用のコンタクト・ホール２２を形成す
る。
【００６４】図５（Ｂ）参照 ５−（２） スパッタリング法を適用することに依り、厚さが例えば
５０〔ｎｍ〕のＴｉＮからなるバリヤ膜２４を形成す
る。
５０〔ｎｍ〕のＴｉＮからなるバリヤ膜２４を形成す
る。
【００６５】５−（３） ＷＦ6 と水素とを混合して還元することでコンタクト・
ホール２２を埋め込むブランケットＷ膜を形成する。
ホール２２を埋め込むブランケットＷ膜を形成する。
【００６６】５−（４） 化学的機械研磨（ｃｈｅｍｉｃａｌ ｍｅｃｈａｎｉｃ
ａｌ ｐｏｌｉｓｈｉｎｇ：ＣＭＰ）法を適用すること
に依り、ブランケットＷ膜の研磨を行なって、コンタク
ト・ホール２２内にＷからなる導電プラグ２６を形成す
る。
ａｌ ｐｏｌｉｓｈｉｎｇ：ＣＭＰ）法を適用すること
に依り、ブランケットＷ膜の研磨を行なって、コンタク
ト・ホール２２内にＷからなる導電プラグ２６を形成す
る。
【００６７】図６参照 ６−（１） スパッタリング法を適用することに依り、ＴｉＮ膜／Ａ
ｌ＋１〔％〕Ｃｕ膜／ＴｉＮ膜を５０〔ｎｍ〕／４５０
〔ｎｍ〕／５０〔ｎｍ〕の厚さで順に積層形成する。
ｌ＋１〔％〕Ｃｕ膜／ＴｉＮ膜を５０〔ｎｍ〕／４５０
〔ｎｍ〕／５０〔ｎｍ〕の厚さで順に積層形成する。
【００６８】６−（２） リソグラフィ技術に於けるレジスト・プロセスで形成し
た配線パターンのレジスト膜をマスクとして、ＨＣｌガ
スを原料とするＣｌプラズマ法を適用することに依り、
ＴｉＮ膜／Ａｌ＋１〔％〕Ｃｕ膜／ＴｉＮ膜をパターニ
ングしてバリヤ膜２８、導体配線３０、上乗せメタル膜
３２とする。
た配線パターンのレジスト膜をマスクとして、ＨＣｌガ
スを原料とするＣｌプラズマ法を適用することに依り、
ＴｉＮ膜／Ａｌ＋１〔％〕Ｃｕ膜／ＴｉＮ膜をパターニ
ングしてバリヤ膜２８、導体配線３０、上乗せメタル膜
３２とする。
【００６９】６−（３） テトラエチル・オキシシリケート（Ｓｉ（ＯＣ2 Ｈ5 ）
4 ：ＴＥＯＳ）を原料とするＣＶＤ法を適用することに
依り、厚さを例えば５０〔ｎｍ〕としてＳｉＯ2 からな
る配線保護膜３４を形成する。
4 ：ＴＥＯＳ）を原料とするＣＶＤ法を適用することに
依り、厚さを例えば５０〔ｎｍ〕としてＳｉＯ2 からな
る配線保護膜３４を形成する。
【００７０】６−（４） さきに説明した実施例１乃至実施例４と同じ手段を適用
することに依り、平面に於ける厚さが例えば５００〔ｎ
ｍ〕となるように低誘電率絶縁膜３６を形成する。
することに依り、平面に於ける厚さが例えば５００〔ｎ
ｍ〕となるように低誘電率絶縁膜３６を形成する。
【００７１】６−（５） ＴＥＯＳを原料とするＣＶＤ法を適用することに依り、
厚さを例えば１０００〔ｎｍ〕としてＳｉＯ2 からなる
キャップ膜３８を形成する。
厚さを例えば１０００〔ｎｍ〕としてＳｉＯ2 からなる
キャップ膜３８を形成する。
【００７２】６−（６） ＣＭＰ法を適用することに依り、キャップ膜３８を研磨
し、配線以外の部分に於いて厚さが１２００〔ｎｍ〕と
なるように平坦化した。
し、配線以外の部分に於いて厚さが１２００〔ｎｍ〕と
なるように平坦化した。
【００７３】図７（Ａ）参照 ７−（１） 前記工程５−（１）と同様のプロセスで、キャップ膜３
８の表面から導体配線３０の上乗せメタル膜３２に達す
るコンタクト・ホールを形成し、次いで、前記工程５−
（２）乃至５−（４）と同様のプロセスで、バリヤ膜４
０で覆われた導電プラグ４２を形成する。
８の表面から導体配線３０の上乗せメタル膜３２に達す
るコンタクト・ホールを形成し、次いで、前記工程５−
（２）乃至５−（４）と同様のプロセスで、バリヤ膜４
０で覆われた導電プラグ４２を形成する。
【００７４】図７（Ｂ）参照 ７−（１） 前記工程６−（１）乃至６−（６）と同様のプロセスで
第二層目配線層４３を形成した、尚、この後、必要に応
じて更に多層の配線を形成して良い。
第二層目配線層４３を形成した、尚、この後、必要に応
じて更に多層の配線を形成して良い。
【００７５】前記工程を適用して配線層、ビア層、絶縁
層の形成を繰り返し、配線どうしを１００万個のビアに
接続した三層配線を形成し、ビアコンタクト抵抗の歩留
りを調べたところ９０〔％〕以上であった。
層の形成を繰り返し、配線どうしを１００万個のビアに
接続した三層配線を形成し、ビアコンタクト抵抗の歩留
りを調べたところ９０〔％〕以上であった。
【００７６】図８は本発明の物の発明に於ける実施の形
態２である半導体装置を表す要部切断側面図であり、図
４に於いて用いた記号と同記号は同部分を表すか或いは
同じ意味を持つものとする。
態２である半導体装置を表す要部切断側面図であり、図
４に於いて用いた記号と同記号は同部分を表すか或いは
同じ意味を持つものとする。
【００７７】図に於いて、１０はシリコン基板、１２は
素子間分離膜、１４はゲート電極、１６はサイド・ウォ
ール絶縁膜、１８Ｓはソース領域、１８Ｄはドレイン領
域、２０は燐珪酸ガラスからなる層間絶縁膜、２１はス
トッパ膜、２４はバリヤ膜、２６はＷからなる導電プラ
グ、５０は低誘電率絶縁膜、５１はバリヤ膜、５２はス
トッパ膜、５３は銅配線、５４は拡散防止膜、５５は低
誘電率絶縁膜、５６はストッパ膜、５７は低誘電率絶縁
膜、５８はストッパ膜、５９は拡散防止膜、６０はバリ
ヤ膜、６１は銅配線をそれぞれ示している。
素子間分離膜、１４はゲート電極、１６はサイド・ウォ
ール絶縁膜、１８Ｓはソース領域、１８Ｄはドレイン領
域、２０は燐珪酸ガラスからなる層間絶縁膜、２１はス
トッパ膜、２４はバリヤ膜、２６はＷからなる導電プラ
グ、５０は低誘電率絶縁膜、５１はバリヤ膜、５２はス
トッパ膜、５３は銅配線、５４は拡散防止膜、５５は低
誘電率絶縁膜、５６はストッパ膜、５７は低誘電率絶縁
膜、５８はストッパ膜、５９は拡散防止膜、６０はバリ
ヤ膜、６１は銅配線をそれぞれ示している。
【００７８】図８を参照しつつ物の発明に於ける実施の
形態２の半導体装置を製造する工程について説明する
が、シリコン基板１０に諸要素を作り込み、Ｗからなる
導電プラグ２６を形成するまでの工程は実施の形態１の
半導体装置を製造する工程と全く同じであるから、その
後の工程から説明することとし、また、その工程も実施
の形態１の製造工程の応用で対応することができる。
形態２の半導体装置を製造する工程について説明する
が、シリコン基板１０に諸要素を作り込み、Ｗからなる
導電プラグ２６を形成するまでの工程は実施の形態１の
半導体装置を製造する工程と全く同じであるから、その
後の工程から説明することとし、また、その工程も実施
の形態１の製造工程の応用で対応することができる。
【００７９】さて、導電プラグ２６を形成した後、さき
に説明した方法の発明に於ける実施例１乃至実施例４と
同じ手段を適用することに依り、平面に於ける厚さが例
えば４５０〔ｎｍ〕となるように低誘電率絶縁膜５０を
形成する。
に説明した方法の発明に於ける実施例１乃至実施例４と
同じ手段を適用することに依り、平面に於ける厚さが例
えば４５０〔ｎｍ〕となるように低誘電率絶縁膜５０を
形成する。
【００８０】次いで、シラン及びアンモニアガスを用い
たＣＶＤ法を適用することに依り、厚さを例えば５０
〔ｎｍ〕としてＳｉＮからなるストッパ膜５２形成す
る。
たＣＶＤ法を適用することに依り、厚さを例えば５０
〔ｎｍ〕としてＳｉＮからなるストッパ膜５２形成す
る。
【００８１】次いで、通常のレジスト・プロセス、及
び、エッチング・ガスをＣＦ4 ＋ＣＨＦ3 とするフッ素
プラズマに依るドライ・エッチング法を適用することに
依り、ストッパ膜５２及び低誘電率絶縁膜５０のエッチ
ングを行ない、導電プラグ２６とコンタクト可能な第一
層目配線溝を形成する。
び、エッチング・ガスをＣＦ4 ＋ＣＨＦ3 とするフッ素
プラズマに依るドライ・エッチング法を適用することに
依り、ストッパ膜５２及び低誘電率絶縁膜５０のエッチ
ングを行ない、導電プラグ２６とコンタクト可能な第一
層目配線溝を形成する。
【００８２】次いで、第一層目配線溝を形成するマスク
として用いたレジスト膜を残したまま、スパッタリング
法を適用することに依り、銅がＳｉＯ2 に拡散すること
を防止する厚さ５０〔ｎｍ〕のＴａＮからなるバリヤ膜
及び銅を電解鍍金する際に電極として働く厚さ５０〔ｎ
ｍ〕の銅からなるシード膜を形成する。尚、図では、こ
のバリヤ膜＋シード膜を記号５１で表示してある。
として用いたレジスト膜を残したまま、スパッタリング
法を適用することに依り、銅がＳｉＯ2 に拡散すること
を防止する厚さ５０〔ｎｍ〕のＴａＮからなるバリヤ膜
及び銅を電解鍍金する際に電極として働く厚さ５０〔ｎ
ｍ〕の銅からなるシード膜を形成する。尚、図では、こ
のバリヤ膜＋シード膜を記号５１で表示してある。
【００８３】次いで、電解鍍金法を適用することに依
り、厚さ６００〔ｎｍ〕の銅を堆積してから、ＣＭＰ法
を適用することに依り、配線パターン以外の銅を除去
し、配線溝を埋めた第一層目銅配線５３を形成する。
り、厚さ６００〔ｎｍ〕の銅を堆積してから、ＣＭＰ法
を適用することに依り、配線パターン以外の銅を除去
し、配線溝を埋めた第一層目銅配線５３を形成する。
【００８４】次いで、銅の拡散を防止する為、シランと
アンモニアのガスを用いたプラズマＣＶＤ法を適用する
ことに依り、厚さが５０〔ｎｍ〕のＳｉＮからなる拡散
防止膜５４を形成する。
アンモニアのガスを用いたプラズマＣＶＤ法を適用する
ことに依り、厚さが５０〔ｎｍ〕のＳｉＮからなる拡散
防止膜５４を形成する。
【００８５】次いで、方法の発明に於ける実施例１乃至
実施例４と同じ手段を適用することに依り、平面に於け
る厚さが例えば６５０〔ｎｍ〕となるように低誘電率絶
縁膜５５を形成する。
実施例４と同じ手段を適用することに依り、平面に於け
る厚さが例えば６５０〔ｎｍ〕となるように低誘電率絶
縁膜５５を形成する。
【００８６】次いで、シランとアンモニアのガスを用い
たプラズマＣＶＤ法を適用することに依り、厚さが５０
〔ｎｍ〕のＳｉＮからなる拡散防止膜５６を形成する。
たプラズマＣＶＤ法を適用することに依り、厚さが５０
〔ｎｍ〕のＳｉＮからなる拡散防止膜５６を形成する。
【００８７】次いで、方法の発明に於ける実施例１乃至
実施例４と同じ手段を適用することに依り、平面に於け
る厚さが例えば４００〔ｎｍ〕となるように低誘電率絶
縁膜５７を形成する。
実施例４と同じ手段を適用することに依り、平面に於け
る厚さが例えば４００〔ｎｍ〕となるように低誘電率絶
縁膜５７を形成する。
【００８８】次いで、ＴＥＯＳを原料とするＣＶＤ法を
適用することに依り、厚さを例えば５０〔ｎｍ〕として
ＳｉＯ2 からなるストッパ膜５８形成する。
適用することに依り、厚さを例えば５０〔ｎｍ〕として
ＳｉＯ2 からなるストッパ膜５８形成する。
【００８９】次いで、シランとアンモニアのガスを用い
たプラズマＣＶＤ法を適用することに依り、厚さが５０
〔ｎｍ〕のＳｉＮからなる拡散防止膜５９を形成する。
たプラズマＣＶＤ法を適用することに依り、厚さが５０
〔ｎｍ〕のＳｉＮからなる拡散防止膜５９を形成する。
【００９０】次いで、通常のレジスト・プロセス、及
び、エッチング・ガスをＣＦ4 ＋ＣＨＦ3 ＋Ｏ2 （Ｓｉ
Ｎ用）、ＣＦ4 ＋ＣＨＦ3 （ＴＥＯＳ、ＳｉＯ2 用）、
ＣＦ4＋ＣＨＦ3 （低誘電率絶縁膜用）とするドライ・
エッチング法を適用することに依り、コンタクト・ホー
ル・パターンの開口をもったレジスト膜をマスクとし、
拡散防止膜５９、ストッパ膜５８、低誘電率絶縁膜５
７、ストッパ膜５６、低誘電率絶縁膜５５、拡散防止膜
５４をエッチングして、第二層目導電プラグを埋め込む
為のコンタクト・ホールを形成する。
び、エッチング・ガスをＣＦ4 ＋ＣＨＦ3 ＋Ｏ2 （Ｓｉ
Ｎ用）、ＣＦ4 ＋ＣＨＦ3 （ＴＥＯＳ、ＳｉＯ2 用）、
ＣＦ4＋ＣＨＦ3 （低誘電率絶縁膜用）とするドライ・
エッチング法を適用することに依り、コンタクト・ホー
ル・パターンの開口をもったレジスト膜をマスクとし、
拡散防止膜５９、ストッパ膜５８、低誘電率絶縁膜５
７、ストッパ膜５６、低誘電率絶縁膜５５、拡散防止膜
５４をエッチングして、第二層目導電プラグを埋め込む
為のコンタクト・ホールを形成する。
【００９１】次いで、通常のレジスト・プロセス、及
び、エッチング・ガスをＣＦ4 ＋ＣＨＦ3 ＋Ｏ2 （Ｓｉ
Ｎ用）、ＣＦ4 ＋ＣＨＦ3 （ＴＥＯＳ、ＳｉＯ2 用）、
ＣＦ4＋ＣＨＦ3 （低誘電率絶縁膜用）とするドライ・
エッチング法を適用することに依り、第二層目配線溝パ
ターンの開口をもったレジスト膜をマスクとして、拡散
防止膜５９、ストッパ膜５８、低誘電率絶縁膜５７、ス
トッパ膜５６をエッチングして、第二層目銅配線を埋め
込む為の配線溝を形成する。
び、エッチング・ガスをＣＦ4 ＋ＣＨＦ3 ＋Ｏ2 （Ｓｉ
Ｎ用）、ＣＦ4 ＋ＣＨＦ3 （ＴＥＯＳ、ＳｉＯ2 用）、
ＣＦ4＋ＣＨＦ3 （低誘電率絶縁膜用）とするドライ・
エッチング法を適用することに依り、第二層目配線溝パ
ターンの開口をもったレジスト膜をマスクとして、拡散
防止膜５９、ストッパ膜５８、低誘電率絶縁膜５７、ス
トッパ膜５６をエッチングして、第二層目銅配線を埋め
込む為の配線溝を形成する。
【００９２】次いで、第二層目配線溝を形成するマスク
として用いたレジスト膜を残したまま、スパッタリング
法を適用することに依り、銅がＳｉＯ2 に拡散すること
を防止する厚さ５０〔ｎｍ〕のＴａＮからなるバリヤ膜
及び銅を電解鍍金する際に電極として働く厚さ５０〔ｎ
ｍ〕の銅からなるシード膜を形成する。尚、図では、こ
のバリヤ膜＋シード膜を記号６０で表示してある。
として用いたレジスト膜を残したまま、スパッタリング
法を適用することに依り、銅がＳｉＯ2 に拡散すること
を防止する厚さ５０〔ｎｍ〕のＴａＮからなるバリヤ膜
及び銅を電解鍍金する際に電極として働く厚さ５０〔ｎ
ｍ〕の銅からなるシード膜を形成する。尚、図では、こ
のバリヤ膜＋シード膜を記号６０で表示してある。
【００９３】次いで、電解鍍金法を適用することに依
り、厚さ１４００〔ｎｍ〕の銅を堆積してから、ＣＭＰ
法を適用することに依り、配線パターン以外の銅を除去
し、コンタクト・ホール及び配線溝を埋めた導電プラグ
及び第二層目銅配線６１を形成する。尚、この後、必要
に応じて更に多層の配線を形成することができる。
り、厚さ１４００〔ｎｍ〕の銅を堆積してから、ＣＭＰ
法を適用することに依り、配線パターン以外の銅を除去
し、コンタクト・ホール及び配線溝を埋めた導電プラグ
及び第二層目銅配線６１を形成する。尚、この後、必要
に応じて更に多層の配線を形成することができる。
【００９４】第二層目銅配線、及び、第二層目配線に関
連する導電プラグは、同時且つ一体的に形成されるもの
であり、いわゆる、デュアル・ダマシン法を適用して形
成されている。
連する導電プラグは、同時且つ一体的に形成されるもの
であり、いわゆる、デュアル・ダマシン法を適用して形
成されている。
【００９５】
【発明の効果】本発明に依る低誘電率絶縁膜の形成方法
及び該方法で形成された低誘電率絶縁膜及び該低誘電率
絶縁膜を用いた半導体装置に於いては、シロキサン樹脂
に重量平均分子量５００〜２００００のポリカルボシラ
ンを添加し、溶媒乾燥及び架橋反応を行ない、且つ、３
００〔℃〕以上でポリカルボシランの揮発及び分解除去
を行なって、細孔が３０〔Å〕以下の低誘電率絶縁膜を
実現している。
及び該方法で形成された低誘電率絶縁膜及び該低誘電率
絶縁膜を用いた半導体装置に於いては、シロキサン樹脂
に重量平均分子量５００〜２００００のポリカルボシラ
ンを添加し、溶媒乾燥及び架橋反応を行ない、且つ、３
００〔℃〕以上でポリカルボシランの揮発及び分解除去
を行なって、細孔が３０〔Å〕以下の低誘電率絶縁膜を
実現している。
【００９６】前記構成を採ることに依り、絶縁膜の誘電
率は３以下にすることができ、そして、吸湿に依る誘電
率の上昇は発生せず、従って、半導体装置に於ける低誘
電率の層間絶縁膜として有効であり、この絶縁膜を用い
た半導体装置の動作速度及び信頼性は向上する。
率は３以下にすることができ、そして、吸湿に依る誘電
率の上昇は発生せず、従って、半導体装置に於ける低誘
電率の層間絶縁膜として有効であり、この絶縁膜を用い
た半導体装置の動作速度及び信頼性は向上する。
【図１】実施例１乃至４についてポリカルボシランの添
加量と誘電率との関係を表す線図である。
加量と誘電率との関係を表す線図である。
【図２】実施例１乃至４についてポリカルボシランの添
加量と膜強度との関係を表す線図である。
加量と膜強度との関係を表す線図である。
【図３】本発明の物の発明に於ける実施の形態１である
半導体装置を表す要部切断側面図である。
半導体装置を表す要部切断側面図である。
【図４】図３に見られる半導体装置を製造する工程を説
明する為の工程要所に於ける半導体装置を表す要部切断
側面図である。
明する為の工程要所に於ける半導体装置を表す要部切断
側面図である。
【図５】図３に見られる半導体装置を製造する工程を説
明する為の工程要所に於ける半導体装置を表す要部切断
側面図である。
明する為の工程要所に於ける半導体装置を表す要部切断
側面図である。
【図６】図３に見られる半導体装置を製造する工程を説
明する為の工程要所に於ける半導体装置を表す要部切断
側面図である。
明する為の工程要所に於ける半導体装置を表す要部切断
側面図である。
【図７】図３に見られる半導体装置を製造する工程を説
明する為の工程要所に於ける半導体装置を表す要部切断
側面図である。
明する為の工程要所に於ける半導体装置を表す要部切断
側面図である。
【図８】本発明の物の発明に於ける実施の形態２である
半導体装置を表す要部切断側面図である。
半導体装置を表す要部切断側面図である。
１０ シリコン基板 １２ 素子間分離膜 １４ ゲート電極 １６ サイド・ウォール絶縁膜 １８Ｓ ソース領域 １８Ｄ ドレイン領域 ２０ 燐珪酸ガラスからなる層間絶縁膜 ２１ ストッパ膜 ２４ バリヤ膜 ２６ Ｗからなる導電プラグ ２８ バリヤ膜 ３０ 導体配線 ３２ 上乗せメタル膜 ３４ 配線保護膜 ３６ 低誘電率絶縁膜 ３８ キャップ膜
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 21/90 Ｖ (72)発明者 鈴木 克己 神奈川県川崎市中原区上小田中４丁目１番 １号 富士通株式会社内 Ｆターム(参考） 4F070 AA59 AA60 AB22 BA02 BA04 CB11 FA04 GA01 GA06 GB04 4H049 VN01 VP05 VP10 VQ02 VQ21 VQ77 VQ79 VQ88 VS77 VS79 VS88 VU21 VU24 VW02 4J002 CP021 CP031 CP041 CP212 GQ05 5F033 HH09 HH11 HH32 HH33 JJ11 JJ19 JJ32 JJ33 KK01 KK09 KK11 KK32 KK33 MM01 MM02 MM08 MM12 MM13 NN06 NN07 PP04 PP06 PP15 QQ09 QQ11 QQ25 QQ37 QQ48 RR06 RR14 RR23 SS01 SS02 SS04 SS11 SS22 WW03 WW04 XX01 XX24 XX27
Claims (3)
- 【請求項１】一般式１ 【化１】 及び一般式２ 【化２】 の中から選ばれたシロキサン樹脂に一般式３ 【化３】 に示す重量平均分子量が５００〜２００００のポリカル
ボシランを該シロキサン樹脂に対し１０〜７０重量部を
添加した組成物を溶剤に稀釈して塗布溶液を作成する工
程と、 該塗布溶液をスピン・コートしてから温度を１２０
〔℃〕〜２５０〔℃〕として溶剤乾燥及びシロキサンの
架橋を行なう工程と、 温度が３００〔℃〕以上で且つ酸素濃度が１００〔ｐｐ
ｍ〕以下である不活性雰囲気中でポリカルボシランを揮
発または分解除去する工程とが含まれてなることを特徴
とする低誘電率絶縁膜の形成方法。 - 【請求項２】一般式１及び一般式２の中から選ばれたシ
ロキサン樹脂に一般式３に示す重量平均分子量が５００
〜２００００のポリカルボシランを該シロキサン樹脂に
対し１０〜７０重量部を添加した組成物からなり、シラ
ノール結合がシリコン原子に対して１〔％〕未満である
と共に分子構造内にカルボシラン結合を含み且つ細孔径
が３０〔ｎｍ〕以下であることを特徴とする低誘電率絶
縁膜。 - 【請求項３】基板上に形成された層間絶縁膜が一般式１
及び一般式２の中から選ばれたシロキサン樹脂に一般式
３に示す重量平均分子量が５００〜２００００のポリカ
ルボシランを該シロキサン樹脂に対し１０〜７０重量部
を添加した組成物からなり、シラノール結合がシリコン
原子に対して１〔％〕未満であると共に分子構造内にカ
ルボシラン結合を含み且つ細孔径が３０〔ｎｍ〕以下で
ある低誘電率絶縁膜であることを特徴とする半導体装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30191099A JP4756526B2 (ja) | 1999-10-25 | 1999-10-25 | 多孔質化低誘電率絶縁膜の形成方法及び該方法で形成された多孔質化低誘電率絶縁膜及び該多孔質化低誘電率絶縁膜を用いた半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30191099A JP4756526B2 (ja) | 1999-10-25 | 1999-10-25 | 多孔質化低誘電率絶縁膜の形成方法及び該方法で形成された多孔質化低誘電率絶縁膜及び該多孔質化低誘電率絶縁膜を用いた半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001127152A true JP2001127152A (ja) | 2001-05-11 |
| JP4756526B2 JP4756526B2 (ja) | 2011-08-24 |
Family
ID=17902593
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30191099A Expired - Fee Related JP4756526B2 (ja) | 1999-10-25 | 1999-10-25 | 多孔質化低誘電率絶縁膜の形成方法及び該方法で形成された多孔質化低誘電率絶縁膜及び該多孔質化低誘電率絶縁膜を用いた半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4756526B2 (ja) |
Cited By (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002284998A (ja) * | 2001-03-23 | 2002-10-03 | Fujitsu Ltd | シリコン系組成物、低誘電率膜、半導体装置および低誘電率膜の製造方法 |
| JP2004006607A (ja) * | 2002-01-31 | 2004-01-08 | Tosoh Corp | 有機シラン化合物を含んでなる絶縁膜用材料、その製造方法および半導体デバイス |
| WO2005068540A1 (ja) * | 2004-01-16 | 2005-07-28 | Jsr Corporation | 絶縁膜形成用組成物およびその製造方法、ならびにシリカ系絶縁膜およびその形成方法 |
| WO2005068539A1 (ja) * | 2004-01-16 | 2005-07-28 | Jsr Corporation | ポリマーの製造方法、ポリマー、絶縁膜形成用組成物、絶縁膜の製造方法、および絶縁膜 |
| JP2005200571A (ja) * | 2004-01-16 | 2005-07-28 | Jsr Corp | ポリマーの製造方法、ポリマー、ポリマー膜形成用組成物、ポリマー膜の形成方法およびポリマー膜 |
| WO2005082976A1 (ja) * | 2004-02-26 | 2005-09-09 | Jsr Corporation | ポリマーおよびその製造方法、絶縁膜形成用組成物、ならびに絶縁膜およびその形成方法 |
| JP2005272816A (ja) * | 2004-02-26 | 2005-10-06 | Jsr Corp | ポリマーおよびその製造方法、絶縁膜形成用組成物、ならびに絶縁膜およびその形成方法 |
| WO2005108469A1 (ja) * | 2004-05-11 | 2005-11-17 | Jsr Corporation | 有機シリカ系膜の形成方法、有機シリカ系膜、配線構造体、半導体装置、および膜形成用組成物 |
| WO2005108468A1 (ja) * | 2004-05-11 | 2005-11-17 | Jsr Corporation | 有機シリカ系膜の形成方法、有機シリカ系膜、配線構造体、半導体装置、および膜形成用組成物 |
| WO2005108516A1 (ja) * | 2004-05-11 | 2005-11-17 | Jsr Corporation | 絶縁膜形成用組成物およびその製造方法、ならびにシリカ系絶縁膜およびその形成方法 |
| JP2005353929A (ja) * | 2004-06-14 | 2005-12-22 | Samsung Electronics Co Ltd | 半導体装置の製造方法 |
| JP2006073890A (ja) * | 2004-09-03 | 2006-03-16 | Jsr Corp | 絶縁膜形成用組成物、絶縁膜、およびその形成方法 |
| KR100703763B1 (ko) * | 2000-03-29 | 2007-04-05 | 후지쯔 가부시끼가이샤 | 저유전율 피막 형성 재료, 및 이를 사용한 피막과 반도체 장치 |
| JP2008052203A (ja) * | 2006-08-28 | 2008-03-06 | Nissan Chem Ind Ltd | ポリカルボシランを含むレジスト下層膜形成組成物 |
| JP2008210929A (ja) * | 2007-02-26 | 2008-09-11 | Jsr Corp | 膜およびその形成方法、ならびに半導体装置 |
| US8580907B2 (en) | 2007-07-06 | 2013-11-12 | Fujitsu Limited | Insulating film material, multilayer wiring board and production method thereof, and semiconductor device and production method thereof |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS644984B2 (ja) * | 1985-08-27 | 1989-01-27 | Teijin Ltd | |
| JPH02222511A (ja) * | 1989-02-23 | 1990-09-05 | Showa Electric Wire & Cable Co Ltd | 耐熱コイルの製造方法 |
-
1999
- 1999-10-25 JP JP30191099A patent/JP4756526B2/ja not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS644984B2 (ja) * | 1985-08-27 | 1989-01-27 | Teijin Ltd | |
| JPH02222511A (ja) * | 1989-02-23 | 1990-09-05 | Showa Electric Wire & Cable Co Ltd | 耐熱コイルの製造方法 |
Cited By (34)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100703763B1 (ko) * | 2000-03-29 | 2007-04-05 | 후지쯔 가부시끼가이샤 | 저유전율 피막 형성 재료, 및 이를 사용한 피막과 반도체 장치 |
| JP2002284998A (ja) * | 2001-03-23 | 2002-10-03 | Fujitsu Ltd | シリコン系組成物、低誘電率膜、半導体装置および低誘電率膜の製造方法 |
| JP4545973B2 (ja) * | 2001-03-23 | 2010-09-15 | 富士通株式会社 | シリコン系組成物、低誘電率膜、半導体装置および低誘電率膜の製造方法 |
| JP2004006607A (ja) * | 2002-01-31 | 2004-01-08 | Tosoh Corp | 有機シラン化合物を含んでなる絶縁膜用材料、その製造方法および半導体デバイス |
| US7875317B2 (en) | 2004-01-16 | 2011-01-25 | Jsr Corporation | Composition for forming insulating film, method for producing same, silica-based insulating film, and method for forming same |
| JP2005200571A (ja) * | 2004-01-16 | 2005-07-28 | Jsr Corp | ポリマーの製造方法、ポリマー、ポリマー膜形成用組成物、ポリマー膜の形成方法およびポリマー膜 |
| WO2005068538A1 (ja) * | 2004-01-16 | 2005-07-28 | Jsr Corporation | ポリマーの製造方法、ポリマー、絶縁膜形成用組成物、絶縁膜の製造方法、および絶縁膜 |
| US7528207B2 (en) | 2004-01-16 | 2009-05-05 | Jsr Corporation | Method for producing polymer, polymer, composition for forming insulating film, method for producing insulating film, and insulating film |
| WO2005068541A1 (ja) * | 2004-01-16 | 2005-07-28 | Jsr Corporation | 有機シリカ系膜の形成方法、有機シリカ系膜、配線構造体、半導体装置、および膜形成用組成物 |
| WO2005068540A1 (ja) * | 2004-01-16 | 2005-07-28 | Jsr Corporation | 絶縁膜形成用組成物およびその製造方法、ならびにシリカ系絶縁膜およびその形成方法 |
| JP5110243B2 (ja) * | 2004-01-16 | 2012-12-26 | Ｊｓｒ株式会社 | ポリマーの製造方法 |
| JP5105041B2 (ja) * | 2004-01-16 | 2012-12-19 | Ｊｓｒ株式会社 | 絶縁膜形成用組成物およびその製造方法、ならびにシリカ系絶縁膜およびその形成方法 |
| KR101185644B1 (ko) | 2004-01-16 | 2012-09-24 | 제이에스알 가부시끼가이샤 | 절연막 형성용 조성물 및 그의 제조 방법, 및 실리카절연막 및 그의 형성 방법 |
| JP5013045B2 (ja) * | 2004-01-16 | 2012-08-29 | Ｊｓｒ株式会社 | ポリマーの製造方法 |
| JP4530130B2 (ja) * | 2004-01-16 | 2010-08-25 | Ｊｓｒ株式会社 | ポリマー膜の形成方法 |
| KR101129875B1 (ko) | 2004-01-16 | 2012-03-28 | 제이에스알 가부시끼가이샤 | 중합체의 제조 방법, 중합체, 절연막 형성용 조성물,절연막의 제조 방법 및 절연막 |
| WO2005068539A1 (ja) * | 2004-01-16 | 2005-07-28 | Jsr Corporation | ポリマーの製造方法、ポリマー、絶縁膜形成用組成物、絶縁膜の製造方法、および絶縁膜 |
| US8404786B2 (en) | 2004-02-26 | 2013-03-26 | Jsr Corporation | Polymer and process for producing the same, composition for forming insulating film, and insulating film and method of forming the same |
| JP2005272816A (ja) * | 2004-02-26 | 2005-10-06 | Jsr Corp | ポリマーおよびその製造方法、絶縁膜形成用組成物、ならびに絶縁膜およびその形成方法 |
| WO2005082976A1 (ja) * | 2004-02-26 | 2005-09-09 | Jsr Corporation | ポリマーおよびその製造方法、絶縁膜形成用組成物、ならびに絶縁膜およびその形成方法 |
| KR101168452B1 (ko) | 2004-05-11 | 2012-07-25 | 제이에스알 가부시끼가이샤 | 절연막 형성용 조성물, 그의 제조 방법, 실리카계 절연막및 그의 형성 방법 |
| WO2005108516A1 (ja) * | 2004-05-11 | 2005-11-17 | Jsr Corporation | 絶縁膜形成用組成物およびその製造方法、ならびにシリカ系絶縁膜およびその形成方法 |
| US7736748B2 (en) | 2004-05-11 | 2010-06-15 | Jsr Corporation | Insulating-film-forming composition, method of producing the same, silica-based insulating film, and method of forming the same |
| WO2005108469A1 (ja) * | 2004-05-11 | 2005-11-17 | Jsr Corporation | 有機シリカ系膜の形成方法、有機シリカ系膜、配線構造体、半導体装置、および膜形成用組成物 |
| WO2005108468A1 (ja) * | 2004-05-11 | 2005-11-17 | Jsr Corporation | 有機シリカ系膜の形成方法、有機シリカ系膜、配線構造体、半導体装置、および膜形成用組成物 |
| US8268403B2 (en) | 2004-05-11 | 2012-09-18 | Jsr Corporation | Method for forming organic silica film, organic silica film, wiring structure, semiconductor device, and composition for film formation |
| JP2005350651A (ja) * | 2004-05-11 | 2005-12-22 | Jsr Corp | 絶縁膜形成用組成物およびその製造方法、ならびにシリカ系絶縁膜およびその形成方法 |
| JP2005350653A (ja) * | 2004-05-11 | 2005-12-22 | Jsr Corp | 有機シリカ系膜の形成方法、有機シリカ系膜、配線構造体、半導体装置、および膜形成用組成物 |
| JP2005353929A (ja) * | 2004-06-14 | 2005-12-22 | Samsung Electronics Co Ltd | 半導体装置の製造方法 |
| JP4499487B2 (ja) * | 2004-06-14 | 2010-07-07 | 三星電子株式会社 | 半導体装置の製造方法 |
| JP2006073890A (ja) * | 2004-09-03 | 2006-03-16 | Jsr Corp | 絶縁膜形成用組成物、絶縁膜、およびその形成方法 |
| JP2008052203A (ja) * | 2006-08-28 | 2008-03-06 | Nissan Chem Ind Ltd | ポリカルボシランを含むレジスト下層膜形成組成物 |
| JP2008210929A (ja) * | 2007-02-26 | 2008-09-11 | Jsr Corp | 膜およびその形成方法、ならびに半導体装置 |
| US8580907B2 (en) | 2007-07-06 | 2013-11-12 | Fujitsu Limited | Insulating film material, multilayer wiring board and production method thereof, and semiconductor device and production method thereof |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4756526B2 (ja) | 2011-08-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3886779B2 (ja) | 絶縁膜形成用材料及び絶縁膜の形成方法 | |
| US6958525B2 (en) | Low dielectric constant film material, film and semiconductor device using such material | |
| US6395607B1 (en) | Integrated circuit fabrication method for self-aligned copper diffusion barrier | |
| US8445377B2 (en) | Mechanically robust metal/low-k interconnects | |
| US6703324B2 (en) | Mechanically reinforced highly porous low dielectric constant films | |
| TW584916B (en) | Method of manufacturing semiconductor device having multilevel wiring | |
| JP4756526B2 (ja) | 多孔質化低誘電率絶縁膜の形成方法及び該方法で形成された多孔質化低誘電率絶縁膜及び該多孔質化低誘電率絶縁膜を用いた半導体装置 | |
| KR100612064B1 (ko) | 구리/저유전율의 상호 접속 구조를 위한 개선된 화학적 평탄화 성능 | |
| JP2007273494A (ja) | 絶縁膜形成用組成物及び半導体装置の製造方法 | |
| JP3483500B2 (ja) | 絶縁膜形成材料、絶縁膜形成方法及び半導体装置 | |
| JP2000273176A (ja) | 絶縁膜形成方法及び半導体装置 | |
| JP2004296476A (ja) | 半導体装置の製造方法 | |
| JP2004253626A (ja) | 多孔性絶縁膜、電子装置及びそれらの製造方法 | |
| JPH09241518A (ja) | 樹脂組成物および多層配線形成方法 | |
| JP4257272B2 (ja) | 半導体装置及びその製造方法 | |
| JP2003273098A (ja) | 低誘電率膜形成用組成物、低誘電率膜及びその製造方法、並びに半導体装置 | |
| JP4467215B2 (ja) | 多孔質絶縁膜の形成方法及び半導体装置の製造方法 | |
| JP2006351877A (ja) | 積層体の製造方法、半導体デバイスおよび半導体デバイスの製造方法 | |
| JPH10209144A (ja) | 低誘電率絶縁膜及びこれを用いた半導体装置 | |
| JP2004281535A (ja) | 被膜形成材料、絶縁膜の製造方法及び半導体装置 | |
| JP2005142433A (ja) | 半導体装置の製造方法 | |
| JP2004186593A (ja) | 低誘電率絶縁膜及びその製造方法並びに半導体装置 | |
| JP2002231714A (ja) | 低誘電率絶縁膜形成組成物及びそれから形成した低誘電率絶縁膜を含む半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060925 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101102 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101224 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110125 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110414 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20110421 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110524 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110525 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140610 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |