CN101960582A - 布线基板、半导体装置以及半导体装置的制造方法 - Google Patents

布线基板、半导体装置以及半导体装置的制造方法 Download PDF

Info

Publication number
CN101960582A
CN101960582A CN2008801278680A CN200880127868A CN101960582A CN 101960582 A CN101960582 A CN 101960582A CN 2008801278680 A CN2008801278680 A CN 2008801278680A CN 200880127868 A CN200880127868 A CN 200880127868A CN 101960582 A CN101960582 A CN 101960582A
Authority
CN
China
Prior art keywords
mentioned
dielectric film
strengthening layer
film
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2008801278680A
Other languages
English (en)
Other versions
CN101960582B (zh
Inventor
尾崎史朗
中田义弘
今田忠纮
小林靖志
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of CN101960582A publication Critical patent/CN101960582A/zh
Application granted granted Critical
Publication of CN101960582B publication Critical patent/CN101960582B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02167—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon carbide not containing oxygen, e.g. SiC, SiC:H or silicon carbonitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02203—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02304—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment formation of intermediate layers, e.g. buffer layers, layers to improve adhesion, lattice match or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02345—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light
    • H01L21/02348—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light treatment by exposure to UV light
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/312—Organic layers, e.g. photoresist
    • H01L21/3121—Layers comprising organo-silicon compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76825—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by exposing the layer to particle radiation, e.g. ion implantation, irradiation with UV light or electrons etc.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/31504—Composite [nonstructural laminate]
    • Y10T428/31652—Of asbestos
    • Y10T428/31663—As siloxane, silicone or silane

Abstract

本发明的目的在于提供能够提高绝缘膜相互之间的粘附性，从而可提高半导体装置的多层布线形成工艺中的成品率和可靠性的布线基板、半导体装置以及半导体装置的制造方法。本发明涉及一种布线基板，其特征在于，包括由硅化合物构成的第一绝缘膜、形成于改第一绝缘膜上的粘附强化层以及形成于该粘附强化层上且由硅化合物构成的第二绝缘膜，上述第一绝缘膜和上述第二绝缘膜是通过由具有下述通式(1)所表示的结构的构成成分进行结合，在通式(1)中，X＝2Y，X表示1以上的整数。Si-CXHY-Si……通式(1)。

Description

布线基板、半导体装置以及半导体装置的制造方法
技术领域
本发明涉及布线基板、半导体装置和半导体装置的制造方法，特别是涉及要求响应速度的高速化的布线基板、半导体装置和半导体装置的制造方法。
背景技术
半导体装置的多层布线是由Cu布线和层间绝缘膜来构成，在该多层布线中，信号传播速度的降低取决于布线电阻和布线之间的寄生电容。近年来，由于装置的高集成化，布线宽度、布线间隔变窄，布线电阻升高，布线间的寄生电容増大。虽然绝缘膜的容量可通过使布线厚度变薄，从而使截面积变小来降低，但是，使布线厚度变薄会导致布线电阻的进一步升高，因此与高速化不相顺应。为了追求高速化，布线的低电阻化和绝缘膜的低介电常数化是必需的。此外，布线的低电阻化和绝缘膜的低介电常数化，被推测为决定装置性能的较大的关键因素。但是，若为了绝缘膜的低介电常数化而提高有机基的含量时，会使膜发生疏水化，降低绝缘膜相互之间的粘附性。
如上所述，当层叠的绝缘膜相互之间的粘附性降低的情况下，研磨工序中发生膜剥落，成品率和可靠性降低。为了对此进行抑制，虽然已探讨了利用粘附性强化材料或等离子体、臭氧的粘附性强化方法，不过，尚未达到问题的充分解决(例如，参照专利文献1)。
因此，将低介电常数层间绝缘膜适用于多层布线之际，粘附性的强化成为重要的课题。
此外，下述专利文献2～3中，公开了采用电子射线对绝缘膜进行照射的技术。
专利文献1：日本特开2007-141875号公报
专利文献2：日本特开2005-64516号公报
专利文献3：日本特开2006-261440号公报
发明内容
本发明的课题在于，解决以往的上述问题，并达到下述目的。
即、本发明的目的在于提供能够提高绝缘膜相互之间的粘附性，从而可提高半导体装置的多层布线形成工艺中的成品率和可靠性的布线基板、半导体装置以及半导体装置的制造方法。
作为用于解决上述课题的方法，为如下所述。即：
本发明的布线基板，其特征在于，包括由硅化合物构成的第一绝缘膜、形成于该该第一绝缘膜上的粘附强化层以及形成于该粘附强化层上并由硅化合物构成的第二绝缘膜；上述第一绝缘膜和上述第二绝缘膜是通过由具有下述通式(1)所表示的结构的构成成分进行结合。
Si-CXHY-Si……通式(1)
在上述通式(1)中，X＝2Y，X表示1以上的整数。
该布线基板之中，上述第一绝缘膜和上述第二绝缘膜，是通过具有上述通式(1)所示的结构的构成成分来进行结合，因此，能够提高绝缘膜相互之间的粘附性，从而可提高半导体装置的多层布线形成工艺中的成品率和可靠性。
本发明的半导体装置，是具有多层布线的半导体装置，其特征在于，上述多层布线包括由硅化合物构成的第一绝缘膜、形成于该第一绝缘膜上的粘附强化层以及形成于该粘附强化层上并由硅化合物构成的第二绝缘膜；上述第一绝缘膜和上述第二绝缘膜，是通过具有下述通式(1)所示的结构的构成成分来进行结合。
Si-CXHY-Si……通式(1)
在上述通式(1)中，X＝2Y，X表示1以上的整数。
该半导体装置中，上述第一绝缘膜和上述第二绝缘膜是通过具有上述通式(1)所示的结构的构成成分来进行结合，因此，能够提高绝缘膜相互之间的粘附性，从而可提高半导体装置的多层布线形成工艺中的成品率和可靠性。
本发明的半导体装置的制造方法，是包含形成多层布线的工序的半导体装置的制造方法，其特征在于，形成所述多层布线的工序包括：形成由硅化合物构成的第一绝缘膜的工序；在该第一绝缘膜上形成由对活性能量线具有反应性的材料所构成的粘附强化层的工序；在该粘附强化层上形成由上述活性能量线能够透过的硅化合物构成的第二绝缘膜的工序；以及，从所述第二绝缘膜侧照射上述活性能量线，在所述第一绝缘膜和所述第二绝缘膜之间形成具有下述通式(1)所示的结构的构成成分的工序。
Si-CXHY-Si……通式(1)
在上述通式(1)中，X＝2Y，X表示1以上的整数。
该半导体装置的制造方法中，形成由硅化合物构成的第一绝缘膜，在该第一绝缘膜上形成由对活性能量线具有反应性的材料所构成的粘附强化层，在该粘附强化层上形成由上述活性能量线能够透过的硅化合物构成的第二绝缘膜，并从上述第二绝缘膜侧照射上述活性能量线，在上述第一绝缘膜和上述第二绝缘膜之间，形成具有下述通式(1)所表示的结构的构成成分。
Si-CXHY-Si……通式(1)
在上述通式(1)中，X＝2Y，X表示1以上的整数。
根据本发明，能够解决以往存在的问题并能够达到上述目的。
根据本发明，能够提高绝缘膜相互之间的粘附性，从而能够提供可提高半导体装置的多层布线形成工艺中的成品率和可靠性的布线基板、半导体装置和半导体装置的制造方法。
附图说明
图1A是表示本发明布线基板的一个例子的图(其1)。
图1B是表示本发明布线基板的一个例子的图(其2)。
图2A是表示本发明半导体装置制造方法的一个例子的工序图(其1)。
图2B是表示本发明半导体装置制造方法的一个例子的工序图(其2)。
图2C是表示本发明半导体装置制造方法的一个例子的工序图(其3)。
图2D是表示本发明半导体装置制造方法的一个例子的工序图(其4)。
图2E是表示本发明半导体装置制造方法的一个例子的工序图(其5)。
图2F是表示本发明半导体装置制造方法的一个例子的工序图(其6)。
图2G是表示本发明半导体装置制造方法的一个例子的工序图(其7)。
图2H是表示本发明半导体装置制造方法的一个例子的工序图(其8)。
图2I是表示本发明半导体装置制造方法的一个例子的工序图(其9)。
图2J是表示本发明半导体装置制造方法的一个例子的工序图(其10)。
图2K是表示本发明半导体装置制造方法的一个例子的工序图(其11)。
图2L是表示本发明半导体装置制造方法的一个例子的工序图(其12)。
图3是表示高压水银灯的发光光谱的图。
具体实施方式
(布线基板)
本发明的布线基板具有第一绝缘膜(图1A和图1B中的1)、粘附强化层(图1A和图1B中的2)以及第二绝缘膜(图1A和图1B中的3)，另外按需要还具有其它的层(图1B中的4)。
<第一绝缘膜和第二绝缘膜的结合>
上述第一绝缘膜和上述第二绝缘膜，是通过具有下述通式(1)所表示的结构的构成成分进行结合。
Si-CXHY-Si……通式(1)
在上述通式(1)中，X＝2Y，X表示1以上的整数。
具有上述通式(1)所表示的结构的构成成分是通过下述方法生成：在上述第一绝缘膜的表面上形成上述粘附强化层，在上述粘附强化层的表面上形成上述第二绝缘膜，从上述第二绝缘膜的上方照射活性能量线(参照图1A和图1B)。即：通过将在上述粘附强化层与上述第一绝缘膜之间的界面以及上述粘附强化层与第二绝缘膜之间的界面形成的Si-CXHY和活性能量线反应，由此进行因夺氢(hydrogen abstraction、H引き抜き)引发的自由基聚合(下述反应式(1))。
2Si-CH3→Si-CXHY-Si+H2……反应式(1)
此外，优选上述粘附强化层比上述第二绝缘膜含有更多的具有上述Si-CXHY-Si所表示的结构的构成成分，更优选包含在上述粘附强化层中的具有上述Si-CXHY-Si所表示的结构的构成成分的比率(A)与包含在上述第二绝缘膜中的具有上述Si-CXHY-Si所表示的结构的构成成分的比率(B)之比A/B为1.1以上。
此外，当在上述粘附强化层与上述第一绝缘膜之间的界面以及上述粘附强化层与第二绝缘膜之间的界面上形成有Si-OH的情况下，通过使该Si-OH与活性能量线反应，由此进行因夺氢引发的自由基聚合(下述反应式(2))。
2Si-OH→Si-O-Si+H2O……反应式(2)
此外，与上述第一绝缘膜和第二绝缘膜之间的界面中的Si-OH，是通过照射臭氧、活性氧、等离子体、紫外线、电子射线、X射线中的至少1种来形成。通过形成该Si-OH，上述第一绝缘膜和第二绝缘膜之间的界面得以亲水化。
对于具有上述Si-CXHY-Si所表示结构的构成成分、具有上述Si-O-Si所表示结构的构成成分的存在，可通过FT-IR、XPS进行确认。
<粘附强化层与第一绝缘膜和第二绝缘膜之间的辨别>
上述粘附强化层与上述第一绝缘膜(下层)和第二绝缘膜(上层)之间的辨别，是通过采用X射线光电子分析装置(AXIS-HSi，KRATOSANALYTICAL株式会社)分析组成来进行。从上述第二绝缘膜表面开始的纵深(上述第一绝缘膜)方向上测得组成分布的过程中，将从碳的组成提高4％的检测点至到达第一绝缘膜(下层)的范围，作为粘附强化层。
<第一绝缘膜>
作为上述第一绝缘膜，只要是由硅化合物构成的绝缘膜就没有特别限制，可以根据目的进行适当选择，例如，可以举出除含有硅之外还含有碳、氧、氮、氢等中的至少任意一种的SiO2膜、SiN膜、SiC膜、SiOC膜、SiCN膜等。
<粘附强化层>
作为上述粘附强化层，只要是形成于上述第一绝缘膜上的粘附强化层就没有特别限制，可以根据目的进行适当选择，优选形成上述粘附强化层的材料是对红外线、可见光、紫外线、电子射线、X射线等的活性能量线具有反应性的材料，例如，优选为含有对活性能量线具有反应性的有机烷氧基硅烷的材料、含有碱性添加剂和有机烷氧基硅烷的材料。
《对活性能量线具有反应性的有机烷氧基硅烷》
作为上述对活性能量线具有反应性的有机烷氧基硅烷，没有特别限制，可以根据目的进行适当选择，例如，可列举乙烯基三乙酰氧基硅烷、乙烯基三(甲氧基乙氧基)硅烷、3-苯基氨基丙基三甲氧基硅烷等。
这些之中，特别优选具有不饱和键的乙烯类的烷氧基硅烷化合物。
《碱性添加剂》
作为上述碱性添加剂，没有特别限制，可以根据目的进行适当选择，例如，只要是赋予有机烷氧基硅烷碱性的添加剂，就没有特别限制，可以根据目的进行适当选择，不过，基于与有机烷氧基硅烷的亲和力高的观点，优选具有含氮的碱性官能团的添加剂。
作为上述具有含氮的碱性官能团的添加剂，没有特别限制，可以根据目的进行适当选择，例如，可列举1，2-乙烷二胺、N-{(乙烯基苯基)甲基}等。
《有机烷氧基硅烷》
作为与上述碱性添加剂共同添加的有机烷氧基硅烷，没有特别限制，可以根据目的进行适当选择，例如，可列举N-{3-(三甲氧基甲硅烷基)丙基}等。
<第二绝缘膜>
作为上述第二绝缘膜，只要是形成于上述粘附强化层上、且由硅化合物构成的绝缘膜就没有特别限制，可以根据目的进行适当选择，例如，可列举除含有硅之外还含有碳、氧、氮、氢等中的至少任意一种的SiO2膜、SiN膜、SiC膜、SiOC膜、SiCN膜等的多孔质膜。
<其它的层>
作为上述其它的层，只要不损害本发明的效果就没有特别限制，可以根据目的进行适当选择。
(半导体装置)
本发明的半导体装置具有多层布线，另外按需要还具有其它的部件。
<多层布线>
上述多层布线具有上述第一绝缘膜、上述粘附强化层以及上述第二绝缘膜，另外按需要还具有其它的层。
《第一绝缘膜》
作为上述第一绝缘膜，只要是由硅化合物构成的绝缘膜就没有特别限制，可以根据目的进行适当选择，例如，可以举出除含有硅之外还含有碳、氧、氮、氢等中的至少任意一种的SiO2膜、SiN膜、SiC膜、SiOC膜、SiCN膜等。
《粘附强化层》
作为上述粘附强化层，只要是形成于上述第一绝缘膜上的粘附强化层，就没有特别限制，可以根据目的进行适当选择，优选形成上述粘附强化层的材料为对红外线、可见光、紫外线、电子射线、X射线等的活性能量线具有反应性的材料，例如，优选含有对活性能量线具有反应性的有机烷氧基硅烷的材料、含有碱性添加剂和有机烷氧基硅烷的材料。
《第二绝缘膜》
作为上述第二绝缘膜，只要是形成于上述粘附强化层上且由硅化合物构成的绝缘膜就没有特别限制，可以根据目的进行适当选择，例如，可列举除含有硅之外还含有碳、氧、氮、氢等中的至少任意一种的SiO2膜、SiN膜、SiC膜、SiOC膜、SiCN膜等的多孔质膜。
《其它的层》
作为上述其它的层，只要不损害本发明的效果就没有特别限制，可以根据目的进行适当选择，例如，可列举布线层和除了上述第一绝缘膜、上述粘附强化层以及上述第二绝缘膜以外的层间绝缘膜。
《<布线层>》
作为上述布线层，对于其材料、结构、厚度等没有特别限定，可以根据目的进行适当选择，但基于提高电路的集成度的观点，作为上述结构优选为层叠结构(多层结构)。
《<层间绝缘膜>》
作为上述层间绝缘膜，没有特别限制，可以根据目的进行适当选择，例如，可列举阻挡膜等，具体而言，例如可列举采用等离子CVD法形成的掺碳二氧化硅膜(Carbon Doped SiO2膜)、SiC:H膜、SiC:N膜、SiC:O:H膜和SiO2膜，和采用旋转涂敷法形成的有机SOG(Spin on Glass：旋转涂布玻璃)和无机SOG等。其中，当上述第二绝缘膜(多孔质膜)的形成是采用旋转涂敷法来进行的情况下，优选有机SOG和无机SOG。这种情况下，可以一并施行上述第二绝缘膜(多孔质膜)和上述层间绝缘膜的形成以及紫外线固化(紫外线处理)，能够实现制造工序的简略化。
对于上述层间绝缘膜的材料、形状、结构、厚度、密度等，没有特别限制，可以根据目的进行适当选择，但作为上述厚度优选为5～300nm，更优选为5～180nm。
当上述厚度小于5nm时，上述曝光的光对上述层间绝缘膜的损伤会变得显著；当上述厚度超过300nm时，在膜的上下固化的进展程度中会产生差异。
此外，作为上述密度，优选为1～3g/cm3，更优选为1～2.5g/cm3。
当上述密度为小于1g/cm3时，存在膜强度显著降低的情况，当超过3g/cm3时，存在难以将上述层间绝缘膜维持在低介电常数的情况。
<其它的部件>
作为上述其它的部件，没有特别限制，可以根据目的进行适当选择，例如，可列举栅极、漏极、源极等的各种半导体装置中通常的构成部件。
(半导体装置的制造方法)
上述半导体装置的制造方法，至少包括形成上述多层布线的多层布线形成工序。
<多层布线形成工序>
上述多层布线形成工序是形成上述多层布线的工序。
上述多层布线形成工序，至少包括第一绝缘膜形成工序、上述粘附强化层形成工序、第二绝缘膜形成工序以及活性能量照射工序，另外根据需要，还含有适当选择的其它工序。
《第一绝缘膜形成工序》
上述第一绝缘膜形成工序，是形成第一绝缘膜的工序。具体而言，以2000rpm将含有上述硅化合物的涂敷液进行旋转涂敷，在150℃、250℃、350℃的温度下各按1分钟进行预焙，从而使涂敷液中的水、乙醇等的溶剂挥发，形成第一绝缘膜。作为上述旋转涂敷条件，例如，旋转速度为100～10000rpm左右、优选为800～5000rpm，时间为1秒～10分钟左右、优选为10～90秒。此外，上述预焙，可根据目的选择相适宜的温度、环境气体等的条件，作为上述温度优选为50～350℃。此外，作为上述溶剂，没有特别限制，可以根据目的进行适当选择，例如，可列举环己烷、甲基异丁基酮、丁酮、甲基溶纤剂、乙基溶纤剂、辛烷、癸烷、丙二醇、丙二醇单甲醚、丙二醇单甲醚乙酸酯。
作为上述第一绝缘膜，只要是由硅化合物构成的绝缘膜就没有特别限制，可以根据目的进行适当选择，例如，可以举出除含有硅之外还含有碳、氧、氮、氢等中的至少任意一种的SiO2膜、SiN膜、SiC膜、SiOC膜、SiCN膜等。
《粘附强化层形成工序》
上述粘附强化层形成工序，是在上述第一绝缘膜上形成对上述活性能量线具有反应性的材料所构成的粘附强化层的工序。具体而言，在上述第一绝缘膜上，将含有对上述活性能量线具有反应性的材料的涂敷液以1500rpm进行旋转涂敷，在150℃的温度下进行1分钟预焙，从而使涂敷液中的水、乙醇等的溶剂挥发，形成粘附强化层。作为上述旋转涂敷条件，例如，旋转速度为100～10000rpm左右、优选为800～5000rpm，时间为1秒～10分钟左右、优选为10～90秒。此外，上述预焙，可根据目的选择相适宜的温度、环境气体等的条件，不过，作为上述温度优选为50～350℃。此外，作为上述溶剂，没有特别限制，可以根据目的进行适当选择，例如，可列举环己烷、甲基异丁基酮、丁酮、甲基溶纤剂、乙基溶纤剂、辛烷、癸烷、丙二醇、丙二醇单甲醚、丙二醇单甲醚乙酸酯。
作为上述粘附强化层，只要是形成于上述第一绝缘膜上的粘附强化层就没有特别限制，可以根据目的进行适当选择，优选形成上述粘附强化层的材料为对红外线、可见光、紫外线、电子射线、X射线等的活性能量线具有反应性的材料，例如，优选含有对活性能量线具有反应性的有机烷氧基硅烷的材料、含有碱性添加剂和有机烷氧基硅烷的材料。
《第二绝缘膜形成工序》
上述第二绝缘膜形成工序，是在上述粘附强化层上形成由上述活性能量线能够透过的硅化合物构成的第二绝缘膜的工序。具体而言，在上述粘附强化层上，将含有上述活性能量线能够透过的硅化合物的涂敷液以2000rpm进行旋转涂敷，在150℃、250℃、350℃的温度下各按1分钟进行预焙，从而使涂敷液中的水、乙醇等的溶剂挥发，形成第二绝缘膜。作为上述旋转涂敷条件，例如，旋转速度为100～10000rpm左右、优选为800～5000rpm，时间为1秒～10分钟左右、优选为10～90秒。此外，上述预焙，可根据目的选择相适宜的温度、环境气体等的条件，不过，作为上述温度，优选50～350℃。此外，作为上述溶剂，没有特别限制，可以根据目的进行适当选择，例如，可列举环己烷、甲基异丁基酮、丁酮、甲基溶纤剂、乙基溶纤剂、辛烷、癸烷、丙二醇、丙二醇单甲醚、丙二醇单甲醚乙酸酯。
作为上述第二绝缘膜，只要是由上述活性能量线能够透过的硅化合物构成的绝缘膜就没有特别限制，可以根据目的进行适当选择，例如，可列举除含有硅之外还含有碳、氧、氮、氢等中的至少任意一种的SiO2膜、SiN膜、SiC膜、SiOC膜、SiCN膜等的多孔质膜。
《活性能量照射工序》
上述活性能量照射工序，是从上述第二绝缘膜侧照射上述活性能量线，在上述第一绝缘膜和上述第二绝缘膜之间，形成具有下述通式(1)所表示的结构的构成成分的工序。
Si-CXHY-Si……通式(1)
在上述通式(1)中，X＝2Y，X表示1以上的整数。
在此，所谓“从第二绝缘膜侧照射活性能量”，不仅包括通过第二绝缘膜照射活性能量的情况，还包括如图1B所示的通过除此以外的层(例如，图1B中的其它的层4)来照射活性能量的情况。
上述活性能量线是选自红外线、可见光、紫外线、电子射线和X射线所组成的组中的一种或多种进行组合的能量线，其中，优选具有图3所示的发光光谱、光照度的高压水银灯(UVL-7000H4-N、USHIO电机株式会社制造)的紫外线。
《其它工序》
作为上述其它工序，只要不损害本发明的效果就没有特别限制，可以根据目的进行适当选择，例如，可以举出与上述活性能量照射同时进行50～470℃热处理的热处理工序；为在第一绝缘膜和第二绝缘膜的界面上形成Si-OH而进行亲水化，照射臭氧、活性氧、等离子、紫外线、电子射线、X射线中的至少任意一种的照射工序等。
下面，通过实施例和比较例对本发明进行更具体地说明，然而，本发明并不受下述实施例的限定。
第一绝缘膜形成材料的制备
在反应容器中装入10g聚碳硅烷(“NIPSI-L”、Nippon Carbon Co.，Ltd.制造、重均分子量＝约400)、60g(0.6mol)甲基异丁基酮以及9g(0.2mol)乙醇，在60℃的恒温下，采用滴液漏斗并以2ml/min的条件，滴下60～61质量％的10g硝酸水溶液(在水中0.1mol)滴液，滴液结束后进行7小时的熟化反应。
接下来，采用分液漏斗，使反应物溶解在二乙醚中，添加大量的水和碳酸氢钠，水洗至pH成为5，去除过剩的硝酸。为了去除用于去除硝酸的水，进行过滤之后，添加200ml甲基异丁基酮，采用旋转蒸发器去除二乙醚直至反应溶液成为100ml，制备出第一绝缘膜材料。
所制备的第一绝缘膜形成材料的固体成分浓度为15.6质量％(聚碳硅烷树脂的重均分子量为400)。
第二绝缘膜形成材料的制备
在200ml的反应容器中装入20.8g(0.1mol)四乙氧基硅烷、17.8g(0.1mol)甲基三乙氧基硅烷、23.6g(0.1mol)环氧丙氧基丙基三甲氧基硅烷以及39.6g甲基异丁基酮，用10分钟滴下16.2g(0.9mol)的1质量％的四甲基氢氧化铵水溶液，滴下结束后进行2小时的熟化反应。
接着，添加5g硫酸镁，去除过剩的水分之后，采用旋转蒸发器，去除由熟化反应生成的乙醇直至反应溶液成为50ml。
在所得到的反应溶液中，添加20ml甲基异丁基酮，采用200℃的烘箱去除甲基异丁基酮，制备出第二绝缘膜形成材料。
所制备的第二绝缘膜形成材料的固体成分浓度是18.2质量％(硅氧烷树脂的重均分子量为172000)。
(实施例1)
<多层布线和半导体装置的制造>
如下所述地制造本发明的多层布线和半导体装置。首先，如图2A所示，采用LOCOS(LOCal Oxidation of Silicon)法，在半导体基板10上形成元件分离膜12。根据元件分离膜12，划定元件区域14。此外，作为半导体基板10，采用硅基板。
接下来，在元件区域14上，通过栅极绝缘膜16形成栅极18。接着，在栅极18的侧面，形成侧壁(side wall)绝缘膜20。进而，以侧壁绝缘膜20和栅极18作为掩模，向半导体基板10内导入杂质，从而在栅极18的两侧的半导体基板10内形成源极/漏极扩散层22。其结果，形成了包括栅极18和源极/漏极扩散层22的晶体管24。
如图2B所示，采用CVD法，在形成有晶体管24的半导体基板10的整个面上，形成由硅氧化膜构成的层间绝缘膜26。并且，在层间绝缘膜26上形成由等离子CVD法形成的SiN膜构成的膜厚50nm的阻挡膜28。此外，阻挡膜28在下述工序中，在采用化学机械研磨法(CMP)对钨膜34等进行研磨时起到阻挡作用(参照图2C)，在多孔质绝缘膜38等上形成沟槽46时则起到蚀刻阻挡的作用(参照图2F)。接下来，采用光刻(フオトグラフイ)技术，形成到达源极/漏极扩散层22的接触孔30(参照图2B)。
接着，采用溅射法，在整面形成由膜厚50nm的TiN膜构成的粘附层32。此外，通过粘附层32，能够确保对后述的导体插件34的基底的粘附性。接下来，采用CVD法，在粘附层32的整个面上形成膜厚1μm的钨膜34之后，采用化学机械研磨法(CMP)，对粘附层32和钨膜34进行研磨直至阻挡膜28的表面露出为止。其结果，如图2C所示，在接触孔30内埋入由钨构成的导体插件34。
接下来，采用旋转涂敷法，在整个面涂敷上述第一绝缘膜形成材料，于200℃进行预焙使得涂敷液中的溶剂挥发，如图2D所示，形成由膜厚50nm的聚碳硅烷构成的层间绝缘膜(第一绝缘膜)36。
其后，在层间绝缘膜36的整个面，旋转涂敷含有乙烯基三乙酰氧基硅烷(サイラエ一スS200、Chisso Corporation制造、1质量％)的涂敷液，并在100℃进行预焙使得涂敷液中的溶剂挥发，形成粘附强化层(未图示)(粘附性强化层形成处理)。
进而，在粘附强化层的整个面，旋转涂敷上述第二绝缘膜形成材料，并在200℃进行预焙，以使涂敷液中的溶剂挥发，形成厚度达160nm的、由多孔质二氧化硅构成的多孔质绝缘膜(第二绝缘膜)38。并且，采用具有如图3所示的发光光谱和光照度的紫外线(活性能量线)，以250mW/cm2(UVD-S254、USHIO电机)的光照度，对多孔质绝缘膜38照射10分钟，使层间绝缘膜36和多孔质绝缘膜38进行结合。
接着，如图2E所示，在形成有多孔质绝缘膜38的半导体基板10的整个面上，采用CVD法形成膜厚30nm的层间绝缘膜40。
接下来，如图2F所示，在层间绝缘膜40的整个面上，采用旋转涂敷法形成光致抗蚀膜42。并且，采用光刻技术，在光致抗蚀膜42上形成开口部44。在此，开口部44是用于形成下述第一层布线(第一金属布线层)50(参照图2G)的部分，具有可使布线宽度达到100nm、布线间隔达到100nm的尺寸的开口。
并且，将光致抗蚀膜42作为掩模，对层间绝缘膜40、多孔质绝缘膜38以及层间绝缘膜36进行蚀刻处理。此外，蚀刻处理是采用以CF4气体和CHF3气体作为原料的氟等离子来进行。此时，阻挡膜28起到蚀刻阻挡的作用。如此以来，在层间绝缘膜40、多孔质绝缘膜38以及层间绝缘膜36上形成用于埋入布线的沟槽(trench)46。此外，导体插件34的上面成为在沟槽46内露出的状态。然后，剥离光致抗蚀膜42。
接下来，采用溅射法在整个面上形成膜厚为10nm的、由TaN构成的阻挡膜(未图示)。此外，阻挡膜具有防止下述布线中的Cu向多孔质绝缘膜38扩散的作用。接着，采用溅射法在整个面形成膜厚为10nm的由Cu构成的种子膜(Seed film)(未图示)。此外，在采用电镀法形成由Cu构成的布线时，种子膜起到电极的作用。如此以来，如图2G所示，形成由阻挡膜和种子膜构成的层叠膜48。
接着，采用电镀法形成膜厚为600nm的Cu膜50。
进而，采用化学机械研磨法(CMP)，对Cu膜50和层叠膜48进行研磨，直至层间绝缘膜40的表面露出为止。其结果，由Cu构成的布线50埋入沟槽46内。以上的布线50的制造工艺，是被称作单镶嵌(Single Damascene)法的工艺。
接着，旋转涂敷上述第一绝缘膜形成材料，并在200℃进行预焙，以使涂敷液中的溶剂挥发，如图2G所示，形成膜厚为50nm的由聚碳硅烷构成的层间绝缘膜52。
然后，对层间绝缘膜52的整个面旋转涂敷含有乙烯基三乙酰氧基硅烷(サイラエ一スS200、Chisso Corporation制造、1质量％)的涂敷液，并在100℃进行预焙，以使涂敷液中的溶剂挥发，形成粘附强化层(未图示)(粘附性强化层形成处理)。
接下来，如图2H所示，按照与多孔质绝缘膜38的形成同样的方法，在粘附强化层的整个面形成膜厚为180nm的由多孔质二氧化硅构成的多孔质绝缘膜54。接着，将紫外线(活性能量线)以250mW/cm2(UVD-S254、USHIO电机)的光照度对多孔质绝缘膜54进行10分钟的照射，使得层间绝缘膜52和多孔质绝缘膜54进行结合。此外，紫外线的照射是采用与照射多孔质绝缘膜38同样的条件来进行。
接着，在形成有多孔质绝缘膜54的半导体基板10的整个面上，旋转涂敷上述第一绝缘膜形成材料，并在200℃进行预焙，以使涂敷液中的溶剂挥发，形成膜厚为50nm的由聚碳硅烷构成的层间绝缘膜56。
然后，在层间绝缘膜56的整个面上，旋转涂敷含有乙烯基三乙酰氧基硅烷(サイラエ一スS200、Chisso Corporation、1质量％)的涂敷液，并在100℃进行预焙，以使涂敷液中的溶剂挥发，形成粘附强化层(未图示)(粘附性强化层形成处理)。
接着，如图2I所示，采用与多孔质绝缘膜38的形成同样的方法，形成膜厚为160nm的由多孔质二氧化硅构成的多孔质绝缘膜58。接着，对多孔质绝缘膜58，以250mW/cm2(UVD-S254、USHIO电机)的光照度，照射紫外线(活性能量线)10分钟，使层间绝缘膜56和多孔质绝缘膜58进行结合。此外，紫外线的照射，是采用与照射多孔质绝缘膜38同样的条件来进行。接着，采用CVD法，在多孔质绝缘膜58的整个面上形成膜厚为30nm的层间绝缘膜60。
接下来，如图2J所示，采用旋转涂敷法，在整个面上形成光致抗蚀膜62。并且，采用光刻技术，在光致抗蚀膜62上形成开口部64。在此，开口部64用于形成到达第一层布线(第一金属布线层)50的接触孔66。接着，以光致抗蚀膜62为掩模，对层间绝缘膜60、多孔质绝缘膜58、层间绝缘膜56、多孔质绝缘膜54以及层间绝缘膜52进行蚀刻处理。此外，蚀刻处理是采用以CF4气体和CHF3气体作为原料的氟等离子，并通过适当地改变蚀刻气体的组成比或蚀刻时的压力等来进行。如此以来，形成到达布线50的接触孔66。然后，剥离光致抗蚀膜62。
接下来，如图2K所示，采用旋转涂敷法，在整个面上形成光致抗蚀膜68。接着，采用光刻技术，在光致抗蚀膜68上形成开口部70。在此，开口部70用于形成第二层布线(第二金属布线层)76a(参照图2L)。
接着，以光致抗蚀膜68为掩模，对层间绝缘膜60、多孔质绝缘膜58以及层间绝缘膜56进行蚀刻处理。此外，在蚀刻处理中，采用以CF4气体和CHF3气体作为原料的氟等离子。如此以来，形成了用于在层间绝缘膜60、多孔质绝缘膜58以及层间绝缘膜56埋入布线76a的沟槽72。沟槽72形成为与接触孔66相连接的状态。
接下来，采用溅射法，在整个面上形成膜厚为10nm的、由TaN构成的阻挡膜(未图示)。此外，该阻挡膜具有防止后述的布线76a和导体插件76b中的Cu向多孔质绝缘膜54和58中扩散的功能。接着，采用溅射法，在整个面上形成膜厚为10nm的、由Cu构成的种子膜(未图示)。此外，在采用电镀法形成由Cu构成的布线76a和导体插件76b时，种子膜起到作为电极的作用。如此以来，形成由阻挡膜和种子膜构成的层叠膜74。
接着，采用电镀法，形成膜厚为1400nm的Cu膜76。
进而，采用化学机械研磨法(CMP)，对Cu膜76和层叠膜74进行研磨直至使层间绝缘膜60的表面露出为止。其结果，在接触孔66内埋入由Cu构成的导体插件76b，同时在沟槽72内埋入了由Cu构成的布线76a。此外，导体插件76b和布线76a形成为一体。将上述导体插件76b和布线76a一并形成的制造工艺，是被称作双镶嵌(Dual Damascene)法的工艺。
接着，采用CVD，在整个面上形成膜厚为30nm的层间绝缘膜78。
此后，通过适当地重复进行这些工序，形成未图示的第三层布线(第三金属布线层)，制造出半导体装置。
如上所述地，以使100万个导体插件进行串联式电连接方式形成布线和导体插件，并测定成品率，其结果为100％。
<粘附强化层和第二绝缘膜中的Si-CxHy-Si结合的检测>
粘附强化层中的Si-CxHy-Si结合的比率(A)以及第二绝缘膜中的Si-CxHy-Si结合的比率(B)，是通过对采用XPS检测所得到的Si 2p光谱进行波形分离来进行检测。通过计算所检测的A和B之比，从而得到A/B。结果如表1所示。
<粘附性(膜剥离数和粘附强度)的评价方法>
第一绝缘膜和第二绝缘膜相互之间的粘附性，是通过下述方式进行评价：制作10个在硅基板上形成第一绝缘膜和第二绝缘膜以及在上述绝缘膜的界面形成有粘附强化层的试样，采用旋拉(Stud-pull)试验机(セバスチヤンフアイブ(Sebastian five)，クアツドグル一プ)实施拉伸强度试验，按所确认的膜剥离的试样数进行评价。结果如表1所示。此外，计算出所确认膜剥离的试样的拉伸强度的检测值的平均值，用所算出的值计算粘附强度。结果如表1所示。此外，在完全没有发现膜剥离的条件中，拉伸强度试验的检测上限值为600(kg/cm2)，因此，粘附强度为大于600(kg/cm2)。
(实施例2)
除了采用加速电压为2.5KeV的电子射线进行照射来取代实施例1中以紫外线作为活性能量线进行照射以外，与实施例1同样地施行多层布线和半导体装置的制造、粘附强化层和第二绝缘膜中的Si-CxHy-Si结合的检测、以及粘附性(膜剥离数和粘附强度)的评价方法。结果如表1所示。
(实施例3)
除了采用乙烯基三(甲氧基乙氧基)硅烷代替实施例1的粘附强化层形成用涂敷液中所含有的乙烯基三乙酰氧基硅烷以外，与实施例1同样地施行多层布线和半导体装置的制造、粘附强化层和第二绝缘膜中的Si-CxHy-Si结合的检测以及粘附性(膜剥离数和粘附强度)的评价方法。结果如表1所示。
(实施例4)
除了采用加速电压为2.5KeV的电子射线进行照射来取代实施例3中以紫外线作为活性能量线进行照射以外，与实施例3同样地施行多层布线和半导体装置的制造、粘附强化层和第二绝缘膜中的Si-CxHy-Si结合的检测、以及粘附性(膜剥离数和粘附强度)的评价方法。结果如表1所示。
(实施例5)
除了采用乙烯基三甲氧基硅烷代替实施例1的粘附强化层形成用涂敷液中所含有的乙烯基三乙酰氧基硅烷以外，与实施例1同样地施行多层布线和半导体装置的制造、粘附强化层和第二绝缘膜中的Si-CxHy-Si结合的检测以及粘附性(膜剥离数和粘附强度)的评价方法。结果如表1所示。
(实施例6)
除了采用加速电压为2.5KeV的电子射线进行照射来取代实施例5中以紫外线作为活性能量线进行照射以外，与实施例5同样地施行多层布线和半导体装置的制造、粘附强化层和第二绝缘膜中的Si-CxHy-Si结合的检测、以及粘附性(膜剥离数和粘附强度)的评价方法。结果如表1所示。
(实施例7)
除了采用3-苯基氨基丙基三甲氧基硅烷代替实施例1的粘附强化层形成用涂敷液中所含有的乙烯基三乙酰氧基硅烷以外，与实施例1同样地施行多层布线和半导体装置的制造、粘附强化层和第二绝缘膜中的Si-CxHy-Si结合的检测以及粘附性(膜剥离数和粘附强度)的评价方法。结果如表1所示。
(实施例8)
除了采用加速电压为2.5KeV的电子射线进行照射来取代实施例7中以紫外线作为活性能量线进行照射以外，与实施例7同样地施行多层布线和半导体装置的制造、粘附强化层和第二绝缘膜中的Si-CxHy-Si结合的检测、以及粘附性(膜剥离数和粘附强度)的评价方法。结果如表1所示。
(实施例9)
除了采用1，2-乙烷二胺、N-{3-(三甲氧基甲硅烷基)丙基}、和N-{(乙烯基苯基)甲基}的混合物(Z-6032、东丽株式会社制造)代替实施例1的粘附强化层形成用涂敷液中所含有的乙烯基三乙酰氧基硅烷以外，与实施例1同样地施行多层布线和半导体装置的制造、粘附强化层和第二绝缘膜中的Si-CxHy-Si结合的检测以及粘附性(膜剥离数和粘附强度)的评价方法。结果如表1所示。
(实施例10)
除了采用加速电压为2.5KeV的电子射线进行照射来取代实施例9中以紫外线作为活性能量线进行照射以外，与实施例9同样地施行多层布线和半导体装置的制造、粘附强化层和第二绝缘膜中的Si-CxHy-Si结合的检测、以及粘附性(膜剥离数和粘附强度)的评价方法。结果如表1所示。
(比较例1)
除了不进行实施例1中的“粘附性强化层形成处理”和“活性能量线(紫外线)照射”以外，与实施例1同样地施行多层布线和半导体装置的制造、粘附强化层和第二绝缘膜中的Si-CxHy-Si结合的检测、以及粘附性(膜剥离数和粘附强度)的评价方法。结果如表1所示。
(比较例2)
除了不进行实施例1中的“粘附性强化层形成处理”以外，与实施例1同样地施行多层布线和半导体装置的制造、粘附强化层和第二绝缘膜中的Si-CxHy-Si结合的检测、以及粘附性(膜剥离数和粘附强度)的评价方法。结果如表1所示。
(比较例3)
除了不进行实施例2中的“粘附性强化层形成处理”以外，与实施例2同样地施行多层布线和半导体装置的制造、粘附强化层和第二绝缘膜中的Si-CxHy-Si结合的检测、以及粘附性(膜剥离数和粘附强度)的评价方法。结果如表1所示。
表1
Figure BPA00001214290200191
根据表1可知，实施例1～10和比较例1～3相比，其成品率和粘附强度得到提高。因而，通过本发明能够提高绝缘膜相互之间的粘附性，从而可提高半导体装置的多层布线形成工艺中的成品率和可靠性。

Claims (15)

1.一种布线基板，其特征在于，
具有由硅化合物构成的第一绝缘膜、形成于该第一绝缘膜上的粘附强化层和形成于该粘附强化层上并由硅化合物构成的第二绝缘膜；
所述第一绝缘膜和所述第二绝缘膜是通过具有下述通式(1)所表示的结构的构成成分进行结合，
Si-CXHY-Si……通式(1)
在上述通式(1)中，X＝2Y，X表示1以上的整数。
2.如权利要求1所述的布线基板，其中，形成上述粘附强化层的材料含有对活性能量线具有反应性的有机烷氧基硅烷。
3.如权利要求2所述的布线基板，其中，上述活性能量线是选自由红外线、可见光、紫外线、电子射线和X射线组成的组中的一种或多种加以组合的能量线。
4.如权利要求1所述的布线基板，其中，形成上述粘附强化层的材料含有碱性添加剂和有机烷氧基硅烷。
5.如权利要求1～4中任一项所述的布线基板，其中，上述粘附强化层含有比上述第二绝缘膜更多的具有上述通式(1)所表示结构的构成成分。
6.一种半导体装置，其具有多层布线，其特征在于，
所述多层布线具有由硅化合物构成的第一绝缘膜、形成于该第一绝缘膜上的粘附强化层和形成于该粘附强化层上并由硅化合物构成的第二绝缘膜；
所述第一绝缘膜和所述第二绝缘膜是通过具有下述通式(1)所表示的结构的构成成分进行结合，
Si-CXHY-Si……通式(1)
在上述通式(1)中，X＝2Y，X表示1以上的整数。
7.如权利要求6所述的半导体装置，其中，形成上述粘附强化层的材料，含有对活性能量线具有反应性的有机烷氧基硅烷。
8.如权利要求7所述的半导体装置，其中，上述活性能量线是选自由红外线、可见光、紫外线、电子射线和X射线组成的组中的一种或多种加以组合的能量线。
9.如权利要求6所述的半导体装置，其中，形成上述粘附强化层的材料含有碱性添加剂和有机烷氧基硅烷。
10.如权利要求6～9中的任一项所述的半导体装置，其中，上述粘附强化层含有比上述第二绝缘膜更多的具有上述通式(1)所表示结构的构成成分。
11.一种半导体装置的制造方法，包括形成多层布线的工序，其特征在于，上述形成多层布线的工序包括：
形成由硅化合物构成的第一绝缘膜的工序；
在该第一绝缘膜上形成由对活性能量线具有反应性的材料构成的粘附强化层的工序；
在该粘附强化层上形成由所述活性能量线能够透过的硅化合物构成的第二绝缘膜的工序；以及，
从所述第二绝缘膜侧照射所述活性能量线，在所述第一绝缘膜和所述第二绝缘膜之间形成具有下述通式(1)所表示的结构的构成成分的工序，
Si-CXHY-Si……通式(1)
在上述通式(1)中，X＝2Y，X表示1以上的整数。
12.如权利要求11所述的半导体装置的制造方法，其中，上述活性能量线是选自由红外线、可见光、紫外线、电子射线和X射线组成的组中的一种或多种加以组合的能量线。
13.如权利要求11或12所述的半导体装置的制造方法，其中，形成上述粘附强化层的材料含有对上述活性能量线具有反应性的有机烷氧基硅烷。
14.如权利要求11或12所述的半导体装置的制造方法，其中，形成上述粘附强化层的材料含有碱性添加剂和有机烷氧基硅烷。
15.如权利要求11～14中的任一项所述的半导体装置的制造方法，其中，上述粘附强化层含有比所述第二绝缘膜更多的具有上述通式(1)所表示结构的构成成分。
CN2008801278680A 2008-03-24 2008-03-24 布线基板、半导体装置以及半导体装置的制造方法 Active CN101960582B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2008/055390 WO2009118805A1 (ja) 2008-03-24 2008-03-24 配線基板、半導体装置及び半導体装置の製造方法

Publications (2)

Publication Number Publication Date
CN101960582A true CN101960582A (zh) 2011-01-26
CN101960582B CN101960582B (zh) 2013-06-12

Family

ID=41113050

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008801278680A Active CN101960582B (zh) 2008-03-24 2008-03-24 布线基板、半导体装置以及半导体装置的制造方法

Country Status (5)

Country Link
US (1) US8390099B2 (zh)
JP (1) JP5267552B2 (zh)
KR (1) KR101123522B1 (zh)
CN (1) CN101960582B (zh)
WO (1) WO2009118805A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012119532A (ja) * 2010-12-01 2012-06-21 Seiko Epson Corp 薄膜トランジスタ形成用基板、半導体装置、電気装置
JP6206096B2 (ja) 2013-10-31 2017-10-04 富士通株式会社 半導体装置の製造方法
US10655019B2 (en) * 2015-06-30 2020-05-19 Taiwan Semiconductor Manufacturing Company, Ltd. Priming material for substrate coating

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050113498A1 (en) * 2001-01-11 2005-05-26 Melvin Auerbach Sealing strip composition
US7147900B2 (en) * 2003-08-14 2006-12-12 Asm Japan K.K. Method for forming silicon-containing insulation film having low dielectric constant treated with electron beam radiation
JP2006351877A (ja) * 2005-06-16 2006-12-28 Fujitsu Ltd 積層体の製造方法、半導体デバイスおよび半導体デバイスの製造方法
CN101021680A (zh) * 2006-02-14 2007-08-22 富士通株式会社 形成曝光光线阻挡膜的材料、多层互连结构及其制造方法以及半导体器件

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5527872A (en) * 1990-09-14 1996-06-18 At&T Global Information Solutions Company Electronic device with a spin-on glass dielectric layer
JP3498619B2 (ja) * 1999-02-12 2004-02-16 ヤマハ株式会社 半導体装置とその製法
JP2001164184A (ja) 1999-12-10 2001-06-19 Fujitsu Ltd 被覆形成用塗布液及び被覆膜及びそれを用いた半導体装置
US6761975B1 (en) 1999-12-23 2004-07-13 Honeywell International Inc. Polycarbosilane adhesion promoters for low dielectric constant polymeric materials
CA2426081C (en) * 2000-10-11 2012-02-07 Chemetall Gmbh Method for pretreating and/or coating metallic surfaces with a paint-like coating prior to forming and use of substrates coated in this way
US7144827B2 (en) * 2002-01-17 2006-12-05 Silecs Oy Poly(organosiloxane) materials and methods for hybrid organic-inorganic dielectrics for integrated circuit applications
JP3781730B2 (ja) 2002-03-04 2006-05-31 日本エー・エス・エム株式会社 低誘電率及び高機械的強度を有するシリコン系絶縁膜の形成方法
JP4311947B2 (ja) * 2003-02-17 2009-08-12 東京エレクトロン株式会社 半導体装置
US7189781B2 (en) * 2003-03-13 2007-03-13 H.B. Fuller Licensing & Finance Inc. Moisture curable, radiation curable sealant composition
US6803412B2 (en) * 2003-03-13 2004-10-12 H.B. Fuller Licensing & Financing Inc. Moisture curable hot melt sealants for glass constructions
TW200428470A (en) 2003-06-05 2004-12-16 Semiconductor Leading Edge Tec Method for manufacturing semiconductor device
JP3843275B2 (ja) * 2003-06-05 2006-11-08 株式会社ルネサステクノロジ 半導体装置の製造方法
JP2005217142A (ja) 2004-01-29 2005-08-11 Semiconductor Leading Edge Technologies Inc 半導体装置の製造方法
JP5204370B2 (ja) 2005-03-17 2013-06-05 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP4616154B2 (ja) 2005-11-14 2011-01-19 富士通株式会社 半導体装置の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050113498A1 (en) * 2001-01-11 2005-05-26 Melvin Auerbach Sealing strip composition
US7147900B2 (en) * 2003-08-14 2006-12-12 Asm Japan K.K. Method for forming silicon-containing insulation film having low dielectric constant treated with electron beam radiation
JP2006351877A (ja) * 2005-06-16 2006-12-28 Fujitsu Ltd 積層体の製造方法、半導体デバイスおよび半導体デバイスの製造方法
CN101021680A (zh) * 2006-02-14 2007-08-22 富士通株式会社 形成曝光光线阻挡膜的材料、多层互连结构及其制造方法以及半导体器件

Also Published As

Publication number Publication date
CN101960582B (zh) 2013-06-12
US20100320618A1 (en) 2010-12-23
US8390099B2 (en) 2013-03-05
JPWO2009118805A1 (ja) 2011-07-21
KR20100120300A (ko) 2010-11-15
KR101123522B1 (ko) 2012-03-12
WO2009118805A1 (ja) 2009-10-01
JP5267552B2 (ja) 2013-08-21

Similar Documents

Publication Publication Date Title
KR100632162B1 (ko) 반도체 다층 배선판 및 그 형성방법
EP1390972B1 (en) Method of fabicating low-dielectric constant interlevel dielectric films for beol interconnects with enhanced adhesion and low-defect density
CN101689412B (zh) 绝缘膜材料、多层布线基板及其制造方法和半导体装置及其制造方法
CN1839468B (zh) 使用甲硅烷基化剂修复低k介电材料的损伤
KR100758892B1 (ko) 밀착 강화층 형성용 재료, 밀착 강화층, 반도체 장치 및 그제조 방법
CN101231949A (zh) 提高两个不同层之间粘附强度的半导体结构和方法
JP2001185547A (ja) 極限低誘電率膜のためのキャッピング層
CN1832128A (zh) 制造互连结构的方法及由其制造的互连结构
KR100785727B1 (ko) 절연막 형성용 조성물 및 반도체 장치의 제조 방법
CN101021680B (zh) 形成曝光光线阻挡膜的材料、多层互连结构及其制造方法以及半导体器件
CN101960582B (zh) 布线基板、半导体装置以及半导体装置的制造方法
JP2001127152A (ja) 低誘電率絶縁膜の形成方法及び該方法で形成された低誘電率絶縁膜及び該低誘電率絶縁膜を用いた半導体装置
JP5131267B2 (ja) 表面疎水化膜形成材料、多層配線構造、半導体装置および半導体装置の製造方法
CN101257003B (zh) 绝缘膜材料、多层互连结构及其制造方法和半导体器件的制造方法
CN101627463B (zh) 半导体装置和半导体装置的制造方法
CN101649053B (zh) 硅化合物、多层布线装置及其制造方法
JP2009033089A (ja) 半導体装置の製造方法および半導体装置
CN100501941C (zh) 金属还原方法,多层互连结构及制法,半导体器件及制法
KR20090023276A (ko) 반도체 장치의 제조 방법
JP2006351877A (ja) 積層体の製造方法、半導体デバイスおよび半導体デバイスの製造方法
JP2003273098A (ja) 低誘電率膜形成用組成物、低誘電率膜及びその製造方法、並びに半導体装置
JP4257272B2 (ja) 半導体装置及びその製造方法
JP2004281535A (ja) 被膜形成材料、絶縁膜の製造方法及び半導体装置
JP2004186593A (ja) 低誘電率絶縁膜及びその製造方法並びに半導体装置
CN101131926A (zh) 绝缘膜、半导体器件及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant