TWI317158B - Method of manufacturing semiconductor device - Google Patents
Method of manufacturing semiconductor device Download PDFInfo
- Publication number
- TWI317158B TWI317158B TW095105920A TW95105920A TWI317158B TW I317158 B TWI317158 B TW I317158B TW 095105920 A TW095105920 A TW 095105920A TW 95105920 A TW95105920 A TW 95105920A TW I317158 B TWI317158 B TW I317158B
- Authority
- TW
- Taiwan
- Prior art keywords
- film
- forming
- gas
- semiconductor device
- interlayer insulating
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 39
- 239000004065 semiconductor Substances 0.000 title claims description 35
- 239000007789 gas Substances 0.000 claims description 111
- 229920002120 photoresistant polymer Polymers 0.000 claims description 62
- 239000011229 interlayer Substances 0.000 claims description 56
- 239000010410 layer Substances 0.000 claims description 34
- 239000000463 material Substances 0.000 claims description 25
- 238000000034 method Methods 0.000 claims description 23
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 claims description 18
- 239000000945 filler Substances 0.000 claims description 17
- 230000008569 process Effects 0.000 claims description 15
- 238000010438 heat treatment Methods 0.000 claims description 14
- 238000012545 processing Methods 0.000 claims description 14
- 238000005268 plasma chemical vapour deposition Methods 0.000 claims description 12
- 239000004575 stone Substances 0.000 claims description 8
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 claims description 6
- RUDFQVOCFDJEEF-UHFFFAOYSA-N yttrium(III) oxide Inorganic materials [O-2].[O-2].[O-2].[Y+3].[Y+3] RUDFQVOCFDJEEF-UHFFFAOYSA-N 0.000 claims description 5
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 4
- 229910020177 SiOF Inorganic materials 0.000 claims description 4
- 238000005530 etching Methods 0.000 claims description 4
- QJGQUHMNIGDVPM-UHFFFAOYSA-N nitrogen group Chemical group [N] QJGQUHMNIGDVPM-UHFFFAOYSA-N 0.000 claims description 4
- 230000003647 oxidation Effects 0.000 claims description 4
- 238000007254 oxidation reaction Methods 0.000 claims description 4
- SIWVEOZUMHYXCS-UHFFFAOYSA-N oxo(oxoyttriooxy)yttrium Chemical compound O=[Y]O[Y]=O SIWVEOZUMHYXCS-UHFFFAOYSA-N 0.000 claims description 4
- 229910052902 vermiculite Inorganic materials 0.000 claims description 4
- 235000019354 vermiculite Nutrition 0.000 claims description 4
- 239000010455 vermiculite Substances 0.000 claims description 4
- 229910000420 cerium oxide Inorganic materials 0.000 claims description 3
- 239000004020 conductor Substances 0.000 claims description 3
- BMMGVYCKOGBVEV-UHFFFAOYSA-N oxo(oxoceriooxy)cerium Chemical compound [Ce]=O.O=[Ce]=O BMMGVYCKOGBVEV-UHFFFAOYSA-N 0.000 claims description 3
- 230000009977 dual effect Effects 0.000 claims description 2
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 claims description 2
- 229910001936 tantalum oxide Inorganic materials 0.000 claims description 2
- 229910000449 hafnium oxide Inorganic materials 0.000 claims 4
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 claims 4
- KPUWHANPEXNPJT-UHFFFAOYSA-N disiloxane Chemical class [SiH3]O[SiH3] KPUWHANPEXNPJT-UHFFFAOYSA-N 0.000 claims 2
- 241000282320 Panthera leo Species 0.000 claims 1
- 230000003667 anti-reflective effect Effects 0.000 claims 1
- PXRMLPZQBFWPCV-UHFFFAOYSA-N dioxasilirane Chemical compound O1O[SiH2]1 PXRMLPZQBFWPCV-UHFFFAOYSA-N 0.000 claims 1
- 239000010408 film Substances 0.000 description 313
- 230000000052 comparative effect Effects 0.000 description 35
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 27
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 19
- 239000000126 substance Substances 0.000 description 19
- 238000005229 chemical vapour deposition Methods 0.000 description 18
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 15
- 229910052757 nitrogen Inorganic materials 0.000 description 13
- 239000010409 thin film Substances 0.000 description 11
- 230000007246 mechanism Effects 0.000 description 10
- 238000011109 contamination Methods 0.000 description 9
- 239000002994 raw material Substances 0.000 description 9
- 230000015572 biosynthetic process Effects 0.000 description 8
- 238000004458 analytical method Methods 0.000 description 7
- 150000002500 ions Chemical class 0.000 description 7
- 239000007788 liquid Substances 0.000 description 6
- 229910001925 ruthenium oxide Inorganic materials 0.000 description 6
- WOCIAKWEIIZHES-UHFFFAOYSA-N ruthenium(iv) oxide Chemical compound O=[Ru]=O WOCIAKWEIIZHES-UHFFFAOYSA-N 0.000 description 6
- 230000008020 evaporation Effects 0.000 description 5
- 238000001704 evaporation Methods 0.000 description 5
- 229910000069 nitrogen hydride Inorganic materials 0.000 description 5
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 description 4
- 239000001307 helium Substances 0.000 description 4
- 229910052734 helium Inorganic materials 0.000 description 4
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 4
- 238000011056 performance test Methods 0.000 description 4
- 229910052707 ruthenium Inorganic materials 0.000 description 4
- 238000010025 steaming Methods 0.000 description 4
- 239000002253 acid Substances 0.000 description 3
- 230000002378 acidificating effect Effects 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 3
- 239000003989 dielectric material Substances 0.000 description 3
- 239000000428 dust Substances 0.000 description 3
- 238000002329 infrared spectrum Methods 0.000 description 3
- 239000003999 initiator Substances 0.000 description 3
- 239000007800 oxidant agent Substances 0.000 description 3
- 230000001590 oxidative effect Effects 0.000 description 3
- 229920000642 polymer Polymers 0.000 description 3
- 238000001179 sorption measurement Methods 0.000 description 3
- 238000012360 testing method Methods 0.000 description 3
- 238000007740 vapor deposition Methods 0.000 description 3
- PPBRXRYQALVLMV-UHFFFAOYSA-N Styrene Chemical compound C=CC1=CC=CC=C1 PPBRXRYQALVLMV-UHFFFAOYSA-N 0.000 description 2
- 229910021529 ammonia Inorganic materials 0.000 description 2
- 239000012296 anti-solvent Substances 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 238000000465 moulding Methods 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 229910052715 tantalum Inorganic materials 0.000 description 2
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 2
- NNJPGOLRFBJNIW-HNNXBMFYSA-N (-)-demecolcine Chemical compound C1=C(OC)C(=O)C=C2[C@@H](NC)CCC3=CC(OC)=C(OC)C(OC)=C3C2=C1 NNJPGOLRFBJNIW-HNNXBMFYSA-N 0.000 description 1
- YRNZHLMOKLSXHC-UHFFFAOYSA-N 1,1,3,3-tetrachloroguanidine Chemical compound ClN(C(N(Cl)Cl)=N)Cl YRNZHLMOKLSXHC-UHFFFAOYSA-N 0.000 description 1
- 244000132059 Carica parviflora Species 0.000 description 1
- 235000014653 Carica parviflora Nutrition 0.000 description 1
- 108020004705 Codon Proteins 0.000 description 1
- 229910018565 CuAl Inorganic materials 0.000 description 1
- 244000241257 Cucumis melo Species 0.000 description 1
- 235000015510 Cucumis melo subsp melo Nutrition 0.000 description 1
- 241000238631 Hexapoda Species 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 238000004833 X-ray photoelectron spectroscopy Methods 0.000 description 1
- FJJCIZWZNKZHII-UHFFFAOYSA-N [4,6-bis(cyanoamino)-1,3,5-triazin-2-yl]cyanamide Chemical compound N#CNC1=NC(NC#N)=NC(NC#N)=N1 FJJCIZWZNKZHII-UHFFFAOYSA-N 0.000 description 1
- JCUYZJUOBZNANV-UHFFFAOYSA-N [Ru]=O.[N] Chemical compound [Ru]=O.[N] JCUYZJUOBZNANV-UHFFFAOYSA-N 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 239000003054 catalyst Substances 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 229910001873 dinitrogen Inorganic materials 0.000 description 1
- 238000010494 dissociation reaction Methods 0.000 description 1
- 230000005593 dissociations Effects 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 239000012776 electronic material Substances 0.000 description 1
- 239000000839 emulsion Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 125000001495 ethyl group Chemical group [H]C([H])([H])C([H])([H])* 0.000 description 1
- 239000012634 fragment Substances 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-M hydroxide Chemical compound [OH-] XLYOFNOQVPJJNP-UHFFFAOYSA-M 0.000 description 1
- 150000002466 imines Chemical class 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 238000005065 mining Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 210000003205 muscle Anatomy 0.000 description 1
- 230000003472 neutralizing effect Effects 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 238000005121 nitriding Methods 0.000 description 1
- 125000001297 nitrogen containing inorganic group Chemical group 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
- 230000008961 swelling Effects 0.000 description 1
- 230000001960 triggered effect Effects 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B01—PHYSICAL OR CHEMICAL PROCESSES OR APPARATUS IN GENERAL
- B01D—SEPARATION
- B01D35/00—Filtering devices having features not specifically covered by groups B01D24/00 - B01D33/00, or for applications not specifically covered by groups B01D24/00 - B01D33/00; Auxiliary devices for filtration; Filter housing constructions
- B01D35/14—Safety devices specially adapted for filtration; Devices for indicating clogging
- B01D35/153—Anti-leakage or anti-return valves
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01M—TESTING STATIC OR DYNAMIC BALANCE OF MACHINES OR STRUCTURES; TESTING OF STRUCTURES OR APPARATUS, NOT OTHERWISE PROVIDED FOR
- G01M3/00—Investigating fluid-tightness of structures
- G01M3/02—Investigating fluid-tightness of structures by using fluid or vacuum
- G01M3/04—Investigating fluid-tightness of structures by using fluid or vacuum by detecting the presence of fluid at the leakage point
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
- H01L21/76808—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving intermediate temporary filling with material
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
Description
1317158 九、發明說明： C發明戶斤屬之技術領诚】 參考相關文件 、 本申請案依據並主張2005年11月29日提出申請之較早 5曰本專利申請案第2005-344263號之優先權權利，其全部内 容已併入本文以供參考。 發明領域 φ 本發明關於一種製造具一層疊佈線結構之一半導體裝 置之方法。 10 C先前技術】 ' 發明背景 ^ 近年來，隨著半導體裝置之功能擴展和性能改良，安 裝於晶片上之電晶體數量在顯著增加同時也減小晶片尺 寸。因為此類具有減小晶片尺寸之高度集成半導體裝置要 15求更多佈線，所以具更高密度之佈線結構獲得發展。 Φ 但是，增加佈線結構密度導致由佈線間距離減少所引 起之佈線電容C增加、由佈線寬度減少所引起之佈線阻抗R 增加、及隨之發生的RC佈線延遲增加。 解決辦法係_錢人製鄉成佈線結 該等問題之一 線層之佈線。更具體地， 佈線溝槽、用Cu填充該| 2〇構，其中利用Cu佈線以降低佈線阻抗R及最終減少佈線延 遲。該雙欲入製程用於同時形成作為垂直佈線之通孔和佈 "亥雙肷入製則於形成通路孔和
1317158
為減小佈線電容之目M A “低介電值薄膜，’）製成之,4用# ι *數材料(所謂的 ^ 之賴被料層間絕緣薄膜。依八 電值溥膜具有低於傳統用作層間絕、-” ⑸〇2’相對介電常數：4·3)之—介 :獏 之示例包括SiOC、多孔矽低，丨电值溥獏 10 15 亞胺系列和咖η(ΤΜ_之有機絕緣薄膜。及魏 低介電值薄膜不僅具有相對低的介電常數 比乳化石夕薄膜更低的密度。因此’低介電值薄膜容“有 =型過程中所利用之加工氣體，氣體、水、r -在^後的熱處理過程中膨脹。哕 脹氣體施加很大應力於低介電值薄膜和佈線層上，且二： 起破裂。 且了刃 TEOS乳化石夕薄膜（後文稱作“te〇s薄膜，，）用於 低介電值_表面’以防止„切的氣體等進人低介電 膜。TE〇S薄膜比低介電值_更緻f加工^ 等自外部進入低介電值薄膜。 、 在低介電值薄膜裏形成良好佈線結構製程中，由0 增強型光阻材料製成之光阻___。舉例而言，^ 正型It况中’當化學增強型光阻材料曝糾，酸性物質 生以t成潛像。然後’當該^^物質經受熱處理時，該於 性物質起作用並降解為防溶劑，以提供為一鹼性顯影二 命之,曰像。如果低介電值相用作層間絕緣薄膜，則内含 於低介電值賴之氣體產生•物f，該驗性物質中和^ 20 1317158 在於該等光阻薄膜潛像區内之酸性物質。因此該酸性物質 總量太少’以致於不能作用為防溶劑，導致光阻薄膜之不 良顯影，即’所謂的“光阻污染”（或簡稱“污染，，）。 專利文獻1揭示用於防止驗性物f擴散之具有te〇s薄 5膜之-層疊結構。依據專利文如，如第i圖所*，一層疊 結構100包括置於低介電值薄膜104和氮化料膜1〇2之間 之TEOS薄膜103,以防止低介電值薄膜1〇4接觸用於形成氮 化矽薄膜102之氮氣和氨氣，因此防止光阻污染。 〈專利文獻1 >日本專利早期公開公佈f虎第2〇〇4 6627 10號。 -般而言，TEQS_储衫㈣為㈣料之液體 TEOS、以及用作為氧化劑之氧氣㈣混合該蒸鍵過的 TEOS ’利用電漿化學氣相沉積(CVD)裝置，加以形成。在 —典型電衆CVD裝置之-加工腔内，丁職和〇2氣之混合氣 15體被電漿解離，從而在加熱晶圓表面上引發一反應。作為 該反應之一結果，一 TEOS薄膜形成。換言之，用於形成 TEOS薄臈之電漿CVD裝置需要設有蒸鍍機構以蒸鍍液體 TEOS ’且因此具有比僅用氣體作為原材料之電漿cvd裝置 更複雜之機構。這就表示包括此類TEOS薄膜之半導體裝置 20生產需要更高裝置成本和更高製造成本。 t發明内容;J 發明概要 本發明可解決上述之至少一個問題。具體地，本發明 係關於用低製造成本製造一半導體裝置，同時形成一良好 7 1317158 佈線結構之一方法。 4據本t月之方面’提供包含具有—垂直佈線部段 的一佈線結構之一半導體裝置之—製造方法。該方法包人 在一佈線層上形成低介電常數材料製成之-層間絕緣薄^ 5之一步驟、藉軸1H顧和co遺體之CVD在該層間絕緣 薄膜上形成-氧化石夕薄膜之一步驟、形成一化學增強型光 阻薄膜以覆蓋該氧化石夕薄膜之—步驟、及在該垂直佈線部 段即將被形成于該化學増強型光阻薄膜上之一位置内 一第一開孔之一步驟。
1〇依據該方法，該氧化石夕薄膜藉利用SiH,氣體和C〇2氣體 之㈣形成於該層間絕緣薄膜上。既然含氮氣體‘NH3 氣和N2氣’不用作該氧化石夕薄膜之原材料，因此在該氧化 石夕薄膜成型過程中阻止其中含氮和離子之該等氣體侵入該 層間絕緣薄膜#氧切薄膜本體實質不含&，且因此阻 15止NH3氣、麟、及自該等氣體解離的離子通過其處。換 言之’該氧化石夕薄膜防止源自該層間絕緣薄膜内部的氣之 驗性物質生成。因此，光阻薄膜内之光阻污染得到防止， 而一良好佈線結構亦形成。 20 而且’既㈣氧化發薄膜係利用SiH4氣體和C02氣體形 成二因此用於形成該氧切薄膜之_cvd裝置不需要設有 …鑛機構不同于用於形成TE〇s薄膜之CVD裝置，其需 要汉有*鍍機構以供蒸制於TE ◦ s薄膜原材料之液體 TE0目此肖於*成該氧化⑪丨㈣之該cVD裝置也可用 于形成其餘賴’例如抗㈣賴。射之，祕形成該 8 Ϊ317158 氧化謂獻c辦K多魏性制擴展。因此，製造 成本得以降低。
10 15
20 依據本發明之另~方面，提供製造包含利用一雙嵌入 製程所形狀-佈線結構之—半導體裝置之__方法。該方 法包含：順次形成—第1間絕緣_和n I絕緣 薄膜之—步驟’該和第二層_緣薄膜之至少1中 Γ者係由一低介電常數材料製成；藉利用SiH4氣體和C〇2 乳體之CVD在該第二層間麟薄膜上形成-氧⑽薄膜之 -步驟；形成-第-化學增強型光阻薄膜以覆蓋該氧化石夕 薄膜之-步驟；在該第—化學增強型光阻薄膜上形成一開 =之-圖案之-步驟；形成一通路孔以延伸穿過該氧化石夕 缚膜、該第-層間絕緣薄膜、及該第二層間絕緣薄膜，同 時利用形成於該第-化學增強型光阻_上之該圖案作為 -罩’之—步驟；用—填料填充該通路孔之—步驟；形成 :第二化學增強型光阻薄膜以覆蓋該第二層間絕緣薄膜和 該填料之-步驟；在包括該祕孔之該第二化學增強型光 阻薄膜之一區内形成一佈線溝槽之—圖案之一步驟；藉由 麵刻該第二層間絕緣薄膜’同時利用該第二化學增強^光 阻薄膜作為一罩’而形成該佈線溝槽之—步驟;用曰一導電 材料填充該通路孔和該佈線溝槽之—步驟。 依據該方法，該氧化石夕薄膜藉利用SiH4氣體純&氣體 之CVD，而形成於由該低介電質材料製成之該第二層間絕 緣薄膜上。*該上述方法，該方法可防止光阻污染，且可 形成-良好佈線結構。而且，既然該氧化料關利用观 9
1317158 氣體和C〇2氣體加以形成，因此用於形成該氧化矽薄膜之一 CVD裝置不需要設有一蒸鍍機構，不同于用於形成TE〇^$ 膜之CVD裝置，其需要設有蒸鍍機構以供蒸鍍用於TE〇s薄 膜原材料之液體TEOS。因此，用於形成該氧化矽薄膜之該 5 CVD裝置也可用于形成其餘薄膜，例如抗反射薄膜。換言 之，用於形成該氧化矽薄膜之CVD裝置之多功能性得到擴 展。因此’製造成本得以降低。 圖式簡單說明 第1圖揭示一相關領域半導體裝置之製造製程之一部 10 分； 第2-7圖揭示依據本發明一第一實施例之一半導體裝 置之一製造製程； 、 第8圖之圖表顯示示例！與對照示例咏2之氧化石夕薄膜 之紅外光譜； ' 15 第9圖之表格顯示示例1與對照示例1和2之氧化碎薄膜 之組份； ' 第10圖之表格顯示示例i與對照示例咏2之氧化 膜之性能； "第u圖之圖表顯示示例2之一氧化石夕薄膜之相對介電 20常數和薄膜形成壓力之間之一關係； 第12圖之圖表顯示示例3之氧化石夕薄膜之相對介電常 數和電漿輪入功率之一關係；以及 第U圖揭示依據本發明一第實 ^ ^ 例之一半導體裝置 之一製造製程之一部分。 10 I3l7l58 較佳實施例之詳細說明 參看所呈附圖，下列敍述提供本發明之例示性實施 $例。強調指出’ II利用SiHU和C〇2氣體所形成之一氧化石夕薄 5臈在隨後敍述中稱作“SiO薄膜’’。 (第—實施例） 第2-7圖揭示依據本發明—第一實施例之一半導體裝 置之製造製程。以下敍述參看第2-7圖之該第一實施例之 半導體裝置之一製造方法。 1〇 在第2圖所示之步驟中’ 一蓋層12、-第-層間絕緣薄 臈13、一SiO薄膜14、一第二層間絕緣薄膜15、一Si〇薄膜 16、及一抗反射薄膜18依此順序形成於一佈線層^上。在 該實施例中，該蓋層12係一SiC薄膜(具有例如7〇nm厚度）， 而該等第一和第二層間絕緣薄膜13和15均係作為低介電值 15薄膜（本文所用之低介電值薄膜界定為由具有低於4.3相對 介電常數之一介電材料製成之薄膜）之SiOC薄膜（分別具 有’舉例而言’ 550 nm厚度和37〇 nm厚度）。此類層利用 CVD(化學氣相沉積)裝置和濺鍍裝置形成。 第一和第二層間絕緣薄膜13和15可為該領域内所習知 20之任何低介電值薄膜。低介電值薄膜之非排他示例包括非 有機絕緣薄膜，例如SiOF和BSG(Si02-B203)薄膜(相對介電 常數：3.5-3.7) ’多孔矽石製成之薄膜(相對介電常數：2.4)， 例如奈米聚類石夕石（NCS)(Catalysts & Chemicals Industries Co.，Ltd.)和 Porous Silk(TM)Y(Dow Chemical Company)， 11 1317158 以及有機石夕氧炫•，例如多孔Black Diamond(TM)(Applied
Materials，Inc.)，CORAL(TM)(Novellus Systems，Inc.)(相 對介電常數：3.2)，及 HOSP(TM)(Honeywell Electronic Materials Inc)(相對介電常數：2.5)。 5 SiO薄膜14和16是利用電漿CVD裝置且同時被供應作 為原材料的SiH4和(：02混合氣體，加以形成。更具體地，si〇 薄膜14和16是在SiH4氣體流速係30
seem-100 seem、C02 氣 體流速係5000 sccm-20000 seem、加工腔内壓力係400 Pa-933 Pa(3托-7托）、電漿輸入功率係1〇〇 w_1〇〇〇 w、及晶 10圓加熱溫度係35〇°C-50(TC之條件下，加以形成。藉由供應 混有比SiH4氣體流速高得多之C〇2氣體之SiH4氣體，可獲得 實質不含氮之SiO薄膜14和16。 15 20 標準條件下之SiH4氣體和C〇2氣體之流速間之比值， 即，S1H4氣體流速：C〇2氣體流速，考量到⑽薄膜丄制6 品質，較佳介於i : 10〇W : 400範圍内。仰4氣體流速： C〇2氣體流速為何介於上述範圍較佳之原因如下：當標準條 件下SiH4氣體錢：Cq2氣航速似：刚或"=卿 氣體的Si完全被〇)2氣_化，從而提高si〇_i4和狀 品質。標準條件下卿氣體流速：CO!氣體流速可大則. 大於400，但S㈣賴和16之品^會提高。因此，考旦 =了供應C〇2氣體之CVD裝置電容，兩種氣體流速: 比值較佳為1:_或更低。而且，當卿氣體流速⑶ 於上述範圍時，薄膜14和16各自具有介於-2 5適祀圍内之-增長率，且也具有介於—所需小範圍 12 1317158 晶圓内部之薄膜厚度之一分佈寬度。 當晶圓加熱溫度低於350°C時，SiO薄膜14和16之品質 趨向於降低'當晶圓加熱溫度高於5 〇 〇艽時，因為佈線層1工 的C u膜之熱膨脹率比第一和第二層間絕緣薄膜丨3和丨5之熱 5膨脹率高得多，所以增加破壞風險之一應力就被施加於第 和第二層間絕緣薄膜13和15上。為防止該等低介電值薄 膜破壞’該晶圓加熱溫度較佳介於350°C-450°C之範圍内。 Si〇薄膜14和16之各自厚度介於，舉例而言，nm-100 nm 之範圍内。 1〇 在TE〇S(正矽酸乙酯）薄膜被用於代替si〇薄膜14和16 之相關領域技術情況中，用於形成TEOS薄膜之CVD裝置設 有供蒸錢液體TEOS之蒸鑛機構’故此可僅用於形成te〇S 薄獏。另一方面，用於此實施例之CVD裝置不必需蒸鍍機 構，原因為用於形成Si〇薄膜14和16之原材料係氣體，即 15 SlH4氣體和C〇2氣體。換言之，此實施例中用於形成&〇薄 膜14和16之CVD裝置呈多功能性。因此，裝置成本和製造 成本可減少。 因此所獲得之SiO薄膜14和16不含氮氣中的氮或者氨 氣中的氮，原因為既沒利用氮氣也沒利用氨氣。因而，在 20 si0薄膜14和16形成過程中可避免發生氮-源鹼性物質吸附 進第一和第二層間絕緣薄膜13和15。而且，如後文更詳細 述之，Si◦薄膜14和16本體實質不含氮或含N-H鹼性物質。 因此，SiO薄膜14和16不容許鹼性物質通過其處，且可防止 該等鹼性物質進入和擴散於一光阻薄膜20(見後述）内，即使 13 1317158 ，等臉性物質包含於第-層間絕緣薄膜13或第二層間絕緣 薄膜15内亦如此。因而防止了污染。
SiO薄膜14和16具有比低介電值薄膜更緻密之結構。但 是，藉由擇定sioc薄膜為用作第—和第二層間絕緣薄膜13 5和15之低介電值薄膜，緊密接觸可建立於⑽薄膜咐以 與第-和第二層間絕緣薄膜13和15之間，且該半導體裝置 之可靠性得到提升。產生此緊密接觸，肇因於⑽薄膜14 和16實質包含與該SiOC薄膜相同的元素。 抗反射薄膜18可由-含氮無機絕緣薄膜製成，例如氮 1〇化矽薄膜。抗反射薄膜18係利用電漿CVD裝置且同時供應 作為原材料的肌、_氣、及N2氣之混合氣體，加以形成7 抗反射薄膜18在，舉例而言，SiH4氣體流速係26〇似瓜， NH3氣流速係240 sccm，A氣體流速係9〇〇 sccm，加工腔内 的壓力係333 Pa(2.5托）’電漿輸入功率係120 w，以及晶圓 15加熱溫度係400它之條件下，加以形成。在此等條件下所形 成之氮化矽薄膜在KrF準分子雷射波長上，具有約14之衰 減係數。因為藉改變上述氣體之流速比值可容易控制氮化 矽薄膜之該係數，所以抗反射薄膜18可形成為具有不同衰 減係數之氮化矽薄膜之一雙層結構。在此情況中，在KrF 20準分子雷射波長上，該下層和該上層之衰減係數分別為約 4和約1.6。該下層形成於該等上述條件下，而該上層形成 於&私氣體流速係155 seem、NH3氣流速係940 seem、N2氣 體流速係900 seem、加工腔内的壓力係400 Pa(3.0托）、電漿 輸入功率係105 W、以及晶圓加熱溫度係4〇(TC之條件下。 14 1317158 雖然抗反射薄膜18含氮，但是Si〇薄膜16防止1^%氣和仏氣 擴散進低介電值薄膜所製成之第二層間絕緣薄膜15内。
SiO薄膜16和抗反射薄膜18可在相同電漿CVD裝置之 相同加工腔裏，在各自條件下順次形成。既然用於Si〇薄膜 5 16和抗反射薄膜18之原材料僅為氣體，因此藉改變用作原
材料之氣體就可容易形成Si0薄膜16和抗反射薄膜18。而 且’既然SiO薄膜16和抗反射薄膜18均可由該相同電漿CVD 裝置形成，因此裝置成本和製造成本可降低。 進。之S第2圖所示步驟裏，一化學增幅型光阻材料 10被施加至抗反射薄膜18表面，以形成光阻薄膜2〇。本文所 用之化學增幅㈣射為暴祕，譬如由K辦分子雷射和 ArF準分子雷射所產生，例如遠紫外線㈣，之—光阻材 料。此類化學增_光輯料(正型）之示例包括，作為光反 應引發劑之與特-丁氧碳醯基醋化之對-經基苯乙烯聚合 15物、及作為光反應引發劑之與四氯吼絲醋化之對輕基苯 乙烯聚合物。當該化學增幅型光阻材料曝光時，該光反應 引發劑被酸生成劑所生成之酸吸收。因此，該餘留聚合物 變得可溶於鹼性顯影劑内。 20 進言之，在第2圖所示步驟裏，利用，例如咖準分子 雷射器（波長：249 nm)產生遠紫外線輕射，-通路孔圖案被 曝光於光阻薄卿上。-潛_此形狀光阻薄卿上， 且酸性物質亦形成。既'然作為_終止層之SiO薄膜16佈置 於光阻薄㈣和第二層間絕緣_5之間，因此如薄膜^ 防止該等鹼性物質自第二層間絕緣薄膜Μ轉移至光阻薄膜 15 1317158 20，因此防止污染。 接下來，在第3圖所示步驟中，光阻薄膜2〇被顯影以在 一通路孔19a即將被形成之一位置形成一開孔。然後，執行 乾式I虫刻，利用如CF4氣和〇2氣，同時用光阻薄膜2〇遮罩， 5以形成該通路孔19a。因此所形成之通路孔19a延伸穿過抗 反射薄膜18、SiO薄膜16、第二層間絕緣薄膜15、Si〇薄膜 14、及第一層間絕緣薄膜13，使得蓋層12之表面被暴露。 之後，移除光阻薄膜20。 接下來，在第4圖所示步驟裏，一填料21被添加以覆蓋 10第3圖之結構’以及填充通路孔19a。填料21是由樹脂材料 製成，例如光阻材料。舉例而言，填料21可由一化學增幅 型光阻材料製成。該化學增幅型光阻材料可為正型或負 型。然後，該結構被加熱以固化填料21。如果填料不加 熱就完全固化，則無需加熱該結構。 15 進言之’在第4圖所示步驟襄，位於抗反射薄膜18上之 填料21藉乾式钮刻移除。填充進通路孔收之填料較佳具 有處於高於第二層間絕緣薄膜15表面水準且低於抗反射薄 膜18表面水準之一水準表面，以防止第二層間絕緣薄膜^ 側壁被姓刻。通路孔19a因此被防止沿側向增大使得良好 20 垂直佈線形成。 接下來，在第5圖所示步驟裏，—光阻薄膜_成於抗 反射薄賴表面上。-佈線溝槽15a之—圖案被暴露，從: 在光阻薄膜23上形成該圖案之一潛像。之後，該結構被挺 烤，例如在130°C時被烘烤9〇秒。 '、 16 1317158 進έ之，在第5圖所示步驟裏，光阻薄膜23被一顯影 劑，例如四曱基氫氧化錢(ΤΜΑΗ)，顯影’使得對應佈線溝 槽15a之一開孔23a形成。 進§之，在第5圖所示步驟裏，佈線溝槽15a藉乾式蝕 5刻形成。更具體地，當用光阻薄膜23遮罩時，抗反射薄膜 18、SiO薄膜16、及第二層間絕緣薄膜15藉利用，例如ch 和〇2,被蝕刻，以暴露Si0薄膜14表面。在蝕刻過程中，填 料21被部分蝕刻，使得填料21之表面水準被降低至si〇薄膜 14之近似表面水準。 10 進έ之，在第6圖所示步驟裏，光阻薄膜23和填料21 藉灰化步驟移除。然後位於通路孔19a底部之蓋層12、位於 佈線溝槽15a底部之Si〇薄膜14、及抗反射薄膜18藉乾式蝕 刻移除，使得佈線層11表面被暴露。 接下來，在第7圖所示步驟裏，由例如TiN薄膜製成之 15 一阻隔金屬層（未示)和由例如Cu膜製成之一種晶金屬層（未 示）藉濺鑛順次形成於通路孔19a之側壁表面和底面上。然 後，一Cu膜25(或一CuAl膜)藉電鍍形成以填充佈線溝槽15a 和通路孔19a，並覆蓋第6圖之結構。Cu膜25之表面藉CMP 磨光。該磨光終止於SiO薄膜16表面上，和(^膜乃相比其降 20低該磨光速度。強調指出，SiO薄膜16可藉第7圖所示之磨 光移除，或者亦可不被移除。借助上述步驟，該佈線結構 利用雙嵌入製程形成。 依據該第一實施例，由低介電值薄膜製成之第一和第 二層間絕緣薄膜13和15之表面，用利用SiH4氣體和c〇2氣體 17 1317158 之CVD所形成之對應si〇薄膜丨4和16覆蓋。既然NH3氣和N2 氣均不用於形成Si◦薄膜14和16，因而在SiO薄膜14和16成 型過程中’可防止第一和第二層間絕緣薄膜13和15被其中 的該等氣體和離子侵入。 5 Sl〇薄膜本體實質不含氮，故此不容許nh3氣、N2 氣、及自該等氣體解離的離子通過其處。換言之，Si〇薄膜 16防止NH3氣、Ns氣' 及自該等氣體解離的離子進入第二 層間絕緣薄膜15 ’而由氮化矽薄膜製成之抗反射薄膜18形 成於SiO薄膜16上。 10 因此’第二層間絕緣薄膜15内之氮-源或N-H-源鹼性物 質之產生可獲防止，因而防止光阻污染。結果，就形成該 良好佈線結構。 既然SiO薄膜14和16是利用SiH4氣體和C02氣體形成， 因而不需要使用蒸鍍機構，不同於使用蒸鍍機構以蒸鍍用 15作TEOS薄膜的原材料之形成TE〇s·膜情況。因此，用於 形成SiO薄膜14和16之電漿CVD裝置亦可用于形成其餘薄 膜，例如抗反射薄膜18。換言之，用於形成Si〇薄膜14和16 之電漿CVD裝置之多功能性可擴展。而且，Si〇薄膜16和抗 反射薄膜18可由同一電漿CVD裝置順次形成於該同一加工 20 腔内。此生產製程之簡化降低製造成本。 在相關領域技術内，既然用作形成TE〇s薄臈之一氧化 劑之〇2氣具有高氧化功率，因而蒸鍍的TE〇s和〇2氣之混合 氣體之反應經常造成該混合氣體穿過其中之管内生成灰 塵。灰塵污染電漿CVD裝置之加工腔，因此降低半導體裝 18 I317158 置之產率。在此實施例中，另—方面，既然具有低於〇2氣 的氧化功率之c〇2氣體被用作供形成Sio薄膜14和16之一氧 化劑’因而可降低灰塵生成。 雖然在該第一實施例中第一和第二層間絕緣薄膜13和 5 15都為低介電值薄膜，但是第一和第二層間絕緣薄膜邮 15之其中一者可由低介電值薄膜製成，而另一者可為—氧 化矽薄膜，例如TEOS薄膜。 雖然在該第一實施例中Si〇薄膜14和16也作用為蝕刻 終止層，但是蝕刻終止層亦可單獨設於對應si〇薄膜14和16 10之上或下。該等⑽終止層可由，例如Sic薄膜製成。該钱 刻終止層也可減化㈣膜製成。在此情形中，所形成之 SK)薄膜仲16各者夾人對應氮切賴，使得該等氮化石夕 薄膜保持不直接接觸第-和第二層間絕緣薄膜13和15。因 此，SiO薄膜16可防止NH3氣、①氣、及自該等氣體解離所 15生成之離子進入第一和第二層間絕緣薄膜13和15。 下列為該第-實施例之具體示例和對照示例。在示州 中，組份分析和性能測試，例如相對介電常數，實施於該 薄膜上。在舰抑制中，組份分析和性能測試以鱼 示例1相同方式，為對照之目的，實施於-TEQS薄膜和含 20 氮之一氧化矽薄膜上。 〈示例1> 在示例1中，該Si〇薄膜利用電聚CVD裝置加以形成。 為便於分析，該SiO薄膜厚度設定為· nm。對照示州之 丁刪薄膜和對照示例2之氧切_之各者厚度也設定為 19 1317158 400 nm。示例1之SiO薄膜在下列條件下形成。
SiH4氣體流速：50 seem C〇2氣體流速：10000 seem 加工腔内壓力：666 Pa(5托）
5 電漿輸入功率：500W 加熱溫度：400°C 〈對照示例1> 在非依據本發明之對照示例1中，形成具有4〇〇 ηιη厚度 之TEOS薄膜。該組份分析和該等性能測試以與示例丨相同 1〇之方式加以實施。對照示例1之TEOS薄膜在下列條件下形 成。 TE0S液體流速：2slm C〇2氣體流速：10000 seem 加工腔内壓力：666 Pa(5托）
15 加熱溫度：350°C 電漿輸入功率：1000 W <對照示例2> 在非依據本發明之對照示例2中’形成含氣並具有4〇〇 nm厚度之氧化矽薄膜。該組份分析和該等性能測試以與厂、 20 例1相同之方式加以實施。對照示例2之氧化石夕薄膜在下列 條件下形成。
SiH4氣體流速：150sccm N20氣體流速：7〇〇sccm N2氣體流速：2000 seem 20 1317158 加工腔内壓力：666 Pa(5托）
加熱溫度：400°C 電漿輸入功率：500 W 第8圖之圖表顯示示例1與對照示例1和2之紅外光譜。 5 參看第8圖’在利用SiH4氣體和Νβ氣體之對照示例2之氧化 矽薄膜情況中，在約3400 cm—1處觀察到肇因于N_H伸縮振 動之吸附。從該結果中推導出，對照示例2之氧化石夕薄膜容 許含N-H鹼性物質吸附進該低介電值薄膜’且因此存在光阻 污染之風險。另一方面，在示例1之SiO薄膜和對照示例工 10 之TE0S薄膜情況中，幾乎沒有發現肇因于N-H伸縮振動之 吸附。從該結果中推導出，示例1和對照示例i之薄膜各者 均比對照示例2之薄膜含更少的N - Η基，且示例1和對照示例 1裏之光阻污染風險低於對照示例2。 弟9圖之表格顯示示例1與對照示例1和2之氧化石夕薄膜 15 之組份。參看第9圖，利用X射線光電子光譜之組份分析之 結果顯示’對照示例2薄膜内所含之氮比例為3.39%，而示 例1薄膜和對照示例1薄膜内所含之氮比例則比對照示例2 内的低得多，其等分別為0.70%和0.76%。從該結果中也可 發1見’示例1和對照示例1内之光阻污染風險較低。 20 強調指出，示例1和對照示例1内的氮並不源自電漿 CVt)裳置加工腔内之污染。Axis-His(Kratos Analytical
Ine· ’）用於組份分析，而第9圖所示之比例（％)是用原子％ 表示。 第10圖之表格顯示示例1與對照示例1和2之氧化矽薄 21 1317158 膜之性能。如第10圖所示之，儘管對照示例iiTEOS薄膜 之相對介電常數為4.33，但示例1之SiO薄膜之相對介電常 數為4.04，其低於對照示例1的。從該結果中發現，示例i 裏之RC佈線延遲少於對照示例丨裏之RC佈線延遲。 5 示例1之薄膜密度與對照示例1之薄臈密度實質相同。 換言之，在示例1薄膜和對照示例丨薄膜之間不存在大的密 度差異。因此推導出，用於防止ΝΑ氣、乂氣、自該等氣 體解離之離子的通道之示例1和對照示例1之薄媒能力幾乎 在同一水準上。 1(> <示例2> 在示例2d、2-2、及2-3中，該等SiO薄膜利用電漿CVD 裝置形成’同時將加工腔内之壓力設定於自533 Pa至800 Pa(4托至6托）之不同水準。示例2-；1、2-2、及2-3之加工腔内 之壓力分別為533 Pa(6托）、666 Pa(5托）、及800 Pa(6托）。 15施加於示例2-1、2-2、及2-3中之薄膜成型而非加工腔内之 壓力之條件如下。
SiH4氣體流速：50 seem C〇2氣體流速：10000 seem 加熱溫度：40CTC 20 電漿輸入功率：500 W 第U圖之圖表顯示示例2-1--2-3之氧化矽薄膜之相 對介電常數和薄膜形成壓力之間之一關係。為解釋之目 的’第11圖之圖表也顯示第10圖之對照示例丨和2的薄膜之 相對介電常數。 22 1317158 如第11圖所7^之’示例2]、2_2、及2-3之所有SiO薄膜 之相對介t $料低於對照神Η之te〇s薄狀相對介電 常數。财之’在形成壓力介於533 pa__⑽托·蛾)範 圍内之薄膜處所形成之Si〇薄膜之相對介電常數低於對 ’’、、示例1之TEOS薄臈。因此，發現在減少佈線延遲時，示 例2- ：1、2-2、及2-3之Si0薄膜比對照示例i之TE〇s薄膜更有 效。
10 15
<示例3> 在不例3-卜3-2、3-3及3-4中，該等Si〇薄膜利用電漿 裝置形成，同時將電漿輸入功率設定於自3⑻w至6⑽ w之不同轉。神叫、3 2、3初奴魏輸入功率分 ^為300 W、_ w、 w、及_ w。施加於示例3卜 _4中之薄膜成型而非電聚輸人功率之條件如下。 幻队氣體流速：5〇 seem C〇2氧體流速：10000 seem 加工腔内壓力：666 Pa(5托）
加熱溫度：40CTC 介圖之圖表顯示示例^ _3-4之Si〇薄膜之相對 電节數和電漿輸入功率之一關係。為解釋目的，第12圖 圖表也顯示第10圖之對照示例丨和2的薄犋之相對介電
JkX r> ' 對介如第12圖所示之，示例3_2—3-4之所*Si〇薄膜之相 數’丨電常數均低於對照示例iiTEOS薄犋之相對介電常 。換言之，用介於400 W-600 W範圍内的電漿輸入功率所 23 I3l7l58 形成之SiO薄膜之相對介電常數低於對照示例1之te〇S薄 膜。因此，發現在減少佈線延遲時，示例3-2--3-4之Si〇 薄祺比對照示例1之TEOS薄膜更有效。 (第二實施例） 5 製造本發明一第二實施例之一半導體裝置之一方法， 與製造該第一實施例之一半導體裝置之方法幾乎相同，除 了一 SiO薄膜22形成于供形成一佈線溝槽圖案之一光阻薄 膜23下。 第13圖揭示依據本發明該第二實施例之半導體裝置之 1〇 —製造製程之一部分。以下參看該第一實施例之第2-4、6、 及7圖和第13圖，對製造該第二實施例之半導體裝置之該方 法進行敍述。 依據該第二實施例之半導體裝置之該製造製程，示於 第2-4圖之步驟首先實施。 15 接下來，在第13圖所示步驟中，具有如5〇 nm厚度之該
Si〇薄膜22形成於第4圖結構之表面上。利用形成第2圖所示 苐一實施例之SiO薄膜14和16之相同方法，形成si〇薄膜 22。更具體地，利用一電漿CVD裝置同時供應作為原材料 之含SiH4和C〇2之混合氣體，形成SiO薄膜22。供形成SiO 20 薄膜22之條件與形成第2圖第一實施例之SiO薄膜I4和16之 條件相同。 進言之，在第13圖所述步驟裏，一抗反射薄膜24形成 以覆蓋SiO薄膜22。利用形成第2圖所示第一實施例之抗反 射薄膜18之該相同方法，形成該抗反射薄膜24。 24 1317158 進言之，在第13圖所述步驟裏，該光阻薄膜23形成於 抗反射薄膜上，且對應該佈線溝槽之圖案之一潛像形成於 光阻薄膜23上。然後’光阻薄膜23被顯影以形成開孔23a。 之後’抗反射薄膜24、SiO薄膜22、抗反射薄膜18、SiO薄 5 膜16、及第二層間絕緣薄膜15被蝕刻，與此同時用具有開 孑L23a之光阻薄膜23遮罩’使得該佈線溝槽形成。然後，採 取第5-7圖之相同步驟，利用該雙嵌入製程形成一佈線結 構。 依據該第二實施例，既然Si0薄膜22形成於填料21表面 10 上，因此在通路孔19a成型和清洗過程中，吸附進第一或第 一層間絕緣薄膜13或15之驗性物質被阻止透過填料21到達 光阻薄膜23。因為該光阻污染故此被防止，所以一良好佈 線結構形成。而且，既然抗反射薄膜24形成於Si〇薄膜22 表面上’因此當暴露該配線溝槽圖案時返回至光阻薄膜23 15之反射光得以減少，因此使該佈線結構製造地更精良。雖 然較佳提供抗反射薄膜24，但如果佈線溝槽之寬度足夠 見，抗反射薄膜24可非必需。 儘管本發明依據較佳實施例進行敍述，但是對熟於此 技術領域者將會清晰地是，在不脫離所呈申請專利範圍所 2〇闡明之本發明範圍情況下，可做出變化和修正。 舉例而言’在形成該等第一和第二實施例裏之SiO薄膜 時所利用之雙嵌入製程，包括于形成通路孔之後形成佈線 奪槽仁疋其餘雙嵌入製程亦可被利用。本發明之SiO薄膜 $局限于利用該雙後入製程所形成之SiO薄膜 ，且可被廣泛 25 1317158 用作供層間絕緣薄膜，特別是供低介電值材料製成之層間 絕緣薄膜用，之保護膜。 L圖式簡單說明3 第1圖揭示一相關領域半導體裝置之製造製程之一部 5 分； 第2-7圖揭示依據本發明一第一實施例之一半導體裝 置之一製造製程； 第8圖之圖表顯示示例1與對照示例1和2之氧化石夕薄膜 之紅外光譜； 10 第9圖之表格顯示示例1與對照示例1和2之氧化矽薄膜 之組份； 第10圖之表格顯示示例1與對照示例1和2之氧化矽薄 膜之性能； 第11圖之圖表顯示示例2之一氧化矽薄膜之相對介電 15 常數和薄膜形成壓力之間之一關係； 第12圖之圖表顯示示例3之氧化矽薄膜之相對介電常 數和電漿輸入功率之一關係；以及 第13圖揭示依據本發明一第二實施例之一半導體裝置 之一製造製程之一部分。 20 【主要元件符號說明】 11…佈線層 15…第二層間絕緣薄膜 12…蓋層 15a…佈線溝槽 13…第一層間絕緣薄膜 16"_SiO薄膜 14".SiO薄膜 18…抗反射薄膜 26 1317158 19a…通路孔 24…抗反射薄膜 20…光阻薄膜 25…Cu膜 21…填料 100…層疊結構 22…SiO薄膜 102…氮化矽薄膜 23…光阻薄膜 103…TEOS薄膜 23a…開孔 104…低介電值薄膜 _ 27
Claims (1)
- B1獅°592。號㈣物細瓣正本十、申請專利範固： 替換頁 1.體=造包含具有—垂直佈線部段的佈線結構之半導 篮衮置之方法，其包含： 間二佈線層上形成-低介議材料所製成之層 藉利用S取氣體和c〇2氣體之c VD在該層間絕緣薄 膜上形成一氧化石夕薄膜； 藉CVD形成一含氮抗反射薄膜； 形成-化學增強型光阻薄膜以覆蓋該氧化石夕薄 膜；以及 在該垂直佈線部段將被形成之該化學增強型光阻 薄膜上之一位置内形成一第一開孔。 2· 一種製造包含具有一垂直佈線部段的佈線結構之半導 體袭置之方法，其包含： 在一佈線層上形成一低介電常數材料所製成之層 間絕緣薄膜； 藉利用SiH4氣體和C02氣體之CVD在該層間絕緣薄 膜上形成一氧化矽薄膜； 藉CVD形成一含氮抗反射薄膜； 形成一化學增強型光阻薄膜以覆蓋該氧化矽薄膜； 在該垂直佈線部段將被形成之該化學增強型光阻 薄膜上之一位置内形成一第一開孔； 藉蝕刻該氧化矽薄膜和該層間絕緣薄膜，同時利用 該化學增強型光阻薄膜作為一罩，而形成一第二開孔； 28 1317158以及 藉用一導電材料填充該第二開孔而形成該垂直佈 線部段。 3. 如申請專利範圍第1項之製造半導體裝置之方法，其中 形成該氧化矽薄膜的SiH4氣體之流速：該C02氣體之流 速，在標準條件下，係介於1 : 100-1 : 400之範圍内。 4. 如申請專利範圍第1項之製造半導體裝置之方法，其中 形成該氧化矽薄膜的加熱溫度係介於350°C-500°C之範 圍内。 5. 如申請專利範圍第1項之製造半導體裝置之方法，其中 形成該氧化矽薄膜的壓力係介於400 Pa-666 Pa之範圍 内。 6. 如申請專利範圍第1項之製造半導體裝置之方法，其中 形成該氧化矽薄膜的輸入功率係介於400 W-600 W之範 圍内。 7. 如申請專利範圍第1項之製造半導體裝置之方法，其中 該抗反射薄膜包括一氮化矽薄膜。 8. 如申請專利範圍第7項之製造半導體裝置之方法，其中 在形成該抗反射薄膜時，該抗反射薄膜是藉利用SiH4氣 體、NH3氣體、及N2氣體之電漿CVD而形成。 9. 如申請專利範圍第7項之製造半導體裝置之方法，其中 該氧化矽薄膜和該抗反射薄膜形成於同一加工腔内。 10. —種製造包含利用一雙嵌入製程所形成之一佈線結構 之一半導體裝置之方法，其包含： 29 1317158 f~-;—— 9年8Λ·微替換頁 依序形成一第一層間絕緣薄膜和一第二層間絕緣 薄膜，該等第一和第二層間絕緣薄膜之至少其中一者係 由一低介電常數材料製成； 藉利用SiH4氣體和C02氣體之CVD在該第二層間絕 緣薄膜上形成一氧化矽薄膜； 藉CVD形成一含氮抗反射薄膜； 形成一第一化學增強型光阻薄膜以覆蓋該氧化矽 薄膜； ® 在該第一化學增強型光阻薄膜上形成一開孔之圖 案； 形成一通路孔以延伸穿過該氧化矽薄膜、該第一層 間絕緣薄膜、及該第二層間絕緣薄膜，同時利用形成於 該第一化學增強型光阻薄膜上之該圖案作為一罩； 用一填料填充該通路孔； 形成一第二化學增強型光阻薄膜以覆蓋該第二層 間絕緣薄膜和該填料； ® 在包括該通路孔之該第二化學增強型光阻薄膜之 一區内形成一佈線溝槽之圖案； 藉由蝕刻該第二層間絕緣薄膜，同時利用該第二化 學增強型光阻薄膜作為一罩，而形成該佈線溝槽；以及 用一導電材料填充該通路孔和該佈線溝槽。 11.如申請專利範圍第1項之製造半導體裝置之方法，其中 該低介電常數材料係SiOC薄膜、SiOF薄膜、Si02-B203 薄膜、多孔矽石薄膜、及有機矽氧烷薄膜之任一者。 30 1317158 9§·1雜正替換貢; 12. 如申請專利範圍第2項之製造半導體裝置之方法，其中 該低介電常數材料係SiOC薄膜、SiOF薄膜、Si02-B203 薄膜、多孔矽石薄膜、及有機矽氧烷薄膜之任一者。 13. 如申請專利範圍第10項之製造半導體裝置之方法，其中該 低介電常數材料係SiOC薄膜、SiOF薄膜、Si02-B203薄膜、 多孔矽石薄膜、及有機矽氧烷薄膜之任一者。 31
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005344263A JP4533304B2 (ja) | 2005-11-29 | 2005-11-29 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW200721378A TW200721378A (en) | 2007-06-01 |
| TWI317158B true TWI317158B (en) | 2009-11-11 |
Family
ID=38088084
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW095105920A TWI317158B (en) | 2005-11-29 | 2006-02-22 | Method of manufacturing semiconductor device |
Country Status (5)
| Country | Link |
|---|---|
| US (2) | US20070123035A1 (zh) |
| JP (1) | JP4533304B2 (zh) |
| KR (1) | KR100725166B1 (zh) |
| CN (1) | CN1976000A (zh) |
| TW (1) | TWI317158B (zh) |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7968884B2 (en) * | 2006-12-05 | 2011-06-28 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| US8067772B2 (en) | 2006-12-05 | 2011-11-29 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| US7884019B2 (en) * | 2007-06-07 | 2011-02-08 | Texas Instruments Incorporated | Poison-free and low ULK damage integration scheme for damascene interconnects |
| JP2009127981A (ja) * | 2007-11-27 | 2009-06-11 | Semiconductor Energy Lab Co Ltd | クリーンルーム、成膜方法、および半導体装置の作製方法 |
| TWI535028B (zh) * | 2009-12-21 | 2016-05-21 | 半導體能源研究所股份有限公司 | 薄膜電晶體 |
| KR101836067B1 (ko) * | 2009-12-21 | 2018-03-08 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 박막 트랜지스터와 그 제작 방법 |
| US8476744B2 (en) | 2009-12-28 | 2013-07-02 | Semiconductor Energy Laboratory Co., Ltd. | Thin film transistor with channel including microcrystalline and amorphous semiconductor regions |
| US8704230B2 (en) | 2010-08-26 | 2014-04-22 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| US9230826B2 (en) | 2010-08-26 | 2016-01-05 | Semiconductor Energy Laboratory Co., Ltd. | Etching method using mixed gas and method for manufacturing semiconductor device |
| JP6061610B2 (ja) * | 2012-10-18 | 2017-01-18 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
| CN104733373B (zh) * | 2013-12-19 | 2018-05-04 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件的制造方法 |
| US10170354B2 (en) * | 2015-04-12 | 2019-01-01 | Tokyo Electron Limited | Subtractive methods for creating dielectric isolation structures within open features |
| US9859156B2 (en) * | 2015-12-30 | 2018-01-02 | Taiwan Semiconductor Manufacturing Co., Ltd. | Interconnection structure with sidewall dielectric protection layer |
| CN107665829B (zh) | 2017-08-24 | 2019-12-17 | 长江存储科技有限责任公司 | 晶圆混合键合中提高金属引线制程安全性的方法 |
Family Cites Families (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57192032A (en) * | 1981-05-22 | 1982-11-26 | Hitachi Ltd | Forming method for insulating film |
| US6562544B1 (en) * | 1996-11-04 | 2003-05-13 | Applied Materials, Inc. | Method and apparatus for improving accuracy in photolithographic processing of substrates |
| US6103456A (en) * | 1998-07-22 | 2000-08-15 | Siemens Aktiengesellschaft | Prevention of photoresist poisoning from dielectric antireflective coating in semiconductor fabrication |
| US6319815B1 (en) * | 1998-10-21 | 2001-11-20 | Tokyo Ohka Kogyo Co., Ltd. | Electric wiring forming method with use of embedding material |
| JP2001176965A (ja) * | 1999-12-20 | 2001-06-29 | Nec Corp | 半導体装置及びその製造方法 |
| JP4858895B2 (ja) * | 2000-07-21 | 2012-01-18 | 富士通セミコンダクター株式会社 | 半導体装置の製造方法 |
| JP4377040B2 (ja) * | 2000-07-24 | 2009-12-02 | Ｎｅｃエレクトロニクス株式会社 | 半導体の製造方法 |
| US6323123B1 (en) * | 2000-09-06 | 2001-11-27 | United Microelectronics Corp. | Low-K dual damascene integration process |
| US6962771B1 (en) * | 2000-10-13 | 2005-11-08 | Taiwan Semiconductor Manufacturing Company, Ltd. | Dual damascene process |
| JP2002151506A (ja) * | 2000-10-30 | 2002-05-24 | Applied Materials Inc | 気相堆積方法及び装置 |
| US6798043B2 (en) * | 2001-06-28 | 2004-09-28 | Agere Systems, Inc. | Structure and method for isolating porous low-k dielectric films |
| US6455417B1 (en) * | 2001-07-05 | 2002-09-24 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method for forming damascene structure employing bi-layer carbon doped silicon nitride/carbon doped silicon oxide etch stop layer |
| US6790770B2 (en) * | 2001-11-08 | 2004-09-14 | Taiwan Semiconductor Manufacturing Co., Ltd | Method for preventing photoresist poisoning |
| JP4778660B2 (ja) * | 2001-11-27 | 2011-09-21 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
| US6855629B2 (en) * | 2002-07-24 | 2005-02-15 | Samsung Electronics Co., Ltd. | Method for forming a dual damascene wiring pattern in a semiconductor device |
| JP2004014841A (ja) * | 2002-06-07 | 2004-01-15 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| US7109119B2 (en) * | 2002-10-31 | 2006-09-19 | Taiwan Semiconductor Manufacturing Company, Ltd. | Scum solution for chemically amplified resist patterning in cu/low k dual damascene |
| US6853043B2 (en) * | 2002-11-04 | 2005-02-08 | Applied Materials, Inc. | Nitrogen-free antireflective coating for use with photolithographic patterning |
| US6720256B1 (en) * | 2002-12-04 | 2004-04-13 | Taiwan Semiconductor Manufacturing Company | Method of dual damascene patterning |
| US20040185674A1 (en) * | 2003-03-17 | 2004-09-23 | Applied Materials, Inc. | Nitrogen-free hard mask over low K dielectric |
| US7030031B2 (en) * | 2003-06-24 | 2006-04-18 | International Business Machines Corporation | Method for forming damascene structure utilizing planarizing material coupled with diffusion barrier material |
| KR100632473B1 (ko) * | 2004-08-03 | 2006-10-09 | 삼성전자주식회사 | 염기성 물질 확산 장벽막을 사용하는 미세 전자 소자의듀얼 다마신 배선의 제조 방법 |
| US7550377B2 (en) * | 2006-06-22 | 2009-06-23 | United Microelectronics Corp. | Method for fabricating single-damascene structure, dual damascene structure, and opening thereof |
-
2005
- 2005-11-29 JP JP2005344263A patent/JP4533304B2/ja not_active Expired - Fee Related
-
2006
- 2006-02-22 US US11/358,715 patent/US20070123035A1/en not_active Abandoned
- 2006-02-22 TW TW095105920A patent/TWI317158B/zh active
- 2006-03-08 KR KR1020060021587A patent/KR100725166B1/ko active IP Right Grant
- 2006-03-10 CN CNA2006100547593A patent/CN1976000A/zh active Pending
-
2008
- 2008-07-18 US US12/219,271 patent/US7749897B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN1976000A (zh) | 2007-06-06 |
| US20070123035A1 (en) | 2007-05-31 |
| US7749897B2 (en) | 2010-07-06 |
| KR20070056891A (ko) | 2007-06-04 |
| JP2007150086A (ja) | 2007-06-14 |
| JP4533304B2 (ja) | 2010-09-01 |
| US20080305645A1 (en) | 2008-12-11 |
| KR100725166B1 (ko) | 2007-06-07 |
| TW200721378A (en) | 2007-06-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI317158B (en) | Method of manufacturing semiconductor device | |
| US7851384B2 (en) | Method to mitigate impact of UV and E-beam exposure on semiconductor device film properties by use of a bilayer film | |
| US8481423B2 (en) | Methods to mitigate plasma damage in organosilicate dielectrics | |
| US8445075B2 (en) | Method to minimize wet etch undercuts and provide pore sealing of extreme low k (k<2.5) dielectrics | |
| US7781332B2 (en) | Methods to mitigate plasma damage in organosilicate dielectrics using a protective sidewall spacer | |
| US7741224B2 (en) | Plasma treatment and repair processes for reducing sidewall damage in low-k dielectrics | |
| US7700479B2 (en) | Cleaning processes in the formation of integrated circuit interconnect structures | |
| US7638440B2 (en) | Method of depositing an amorphous carbon film for etch hardmask application | |
| US6927178B2 (en) | Nitrogen-free dielectric anti-reflective coating and hardmask | |
| JP5174435B2 (ja) | ウェットエッチングアンダカットを最小にし且つ超低ｋ（ｋ＜２．５）誘電体をポアシーリングする方法 | |
| JP2004241776A (ja) | 低ｋ誘電体フイルムの化学的処理 | |
| US6969683B2 (en) | Method of preventing resist poisoning in dual damascene structures | |
| TWI767096B (zh) | 半導體裝置之製造方法 | |
| US20040009676A1 (en) | Nitrogen-free dielectric anti-reflective coating and hardmask | |
| US6686272B1 (en) | Anti-reflective coatings for use at 248 nm and 193 nm | |
| KR100426147B1 (ko) | 층간 절연막을 형성하기위한 방법 및, 반도체 장치 | |
| US7094683B2 (en) | Dual damascene method for ultra low K dielectrics | |
| US8003549B1 (en) | Methods of forming moisture barrier for low K film integration with anti-reflective layers | |
| KR101106425B1 (ko) | 질소-비함유 유전성 반사방지 코팅부 및 하드마스크 | |
| US20070190804A1 (en) | Minimizing low-k dielectric damage during plasma processing | |
| JP2004165660A (ja) | 半導体素子の多孔性物質膜を形成する方法 | |
| TW200908146A (en) | Dielectric layer structure and manufacturing method thereof | |
| KR100541156B1 (ko) | 반도체 소자의 제조 방법 | |
| Leung et al. | Silicon-based dielectrics |