JP2000195955A - 埋込材およびこの埋込材を用いた配線形成方法 - Google Patents
埋込材およびこの埋込材を用いた配線形成方法Info
- Publication number
- JP2000195955A JP2000195955A JP11296612A JP29661299A JP2000195955A JP 2000195955 A JP2000195955 A JP 2000195955A JP 11296612 A JP11296612 A JP 11296612A JP 29661299 A JP29661299 A JP 29661299A JP 2000195955 A JP2000195955 A JP 2000195955A
- Authority
- JP
- Japan
- Prior art keywords
- via hole
- forming
- embedding material
- film
- resist mask
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
発生しないデユアルダマシン用の埋込材を提供する。 【解決手段】 熱架橋性化合物を有機溶媒に溶解した埋
込材にてビアホールの底部を埋めた状態でエッチングに
てトレンチホールを形成する。前記熱架橋性化合物とし
ては、メラミン誘導体、グアナミン誘導体、グリコール
ウリル誘導体、尿素誘導体およびスクシニルアミド誘導
体等のアミノ基をヒドロキシアルキル基、アルコキシア
ルキル基あるいはその両方で置換したものが挙げられ
る。
Description
する際にビアホールに充填する埋込材とこの埋込材を用
いた配線形成方法に関する。
を示す。従来の多層配線構造の形成方法にあっては、先
ず、図1(a)に示すように、基板上にアルミニウム
(Al)膜を形成し、この上にパターンを形成したレジ
ストマスクを設け、RIE(リアクティブ・イオン・エ
ッチング)にて同図(b)に示すようにアルミニウム
(Al)膜を選択的にエッチング、レジストマスクを除
去して下層配線を形成し、次いで、同図(c)に示すよ
うに、SOG(spin on glass:ケイ素化合物をアルコー
ル等の有機溶剤に溶解させた塗布液)を塗布、焼成し、
(図(c)ではAl配線上に直接SOG層を設けている
が、必要に応じ、Al配線とSOG層間にプラズマCV
D法による層間絶縁膜を設けることもある)次いで、同
図(d)に示すようにエッチバックによって平坦化し、
更に同図(e)に示すように、平坦化した上にSOGを
塗布、焼成し、この上に設けたレジストマスクを介し
て、同図(f)に示すように、このSOG膜に選択的エ
ッチングにてビアホールを形成し、このビアホールにA
l等を埋め込み、更に同図(g)に示すように、アルミ
ニウム(Al)膜を形成し、前記と同様にして同図
(h)に示すように、アルミニウム(Al)膜をエッチ
ングして上層配線を形成し、同図(i)に示すように、
SOGを塗布し、上層配線間をSOGで埋めることで多
層配線構造を形成するようにしている。実際の多層配線
は上記のようなエッチング技術を応用して、5層以上に
なっているものが多い。
は益々高まっており、ゲート長が0.15μm世代に突
入しつつある。この場合の配線材料として、従来のAl
に代り、Cuを用いた方が次のような点で半導体素子特
性の向上が図れることが分かっている。
ーション)耐性に優れ、低抵抗のため配線抵抗による信
号遅延を低減でき、高電流密度の使用が可能、即ち、許
容電流密度を3倍以上も緩和でき、配線幅を微細化でき
る。
が難しいことから、CuをエッチングしないでCuの多層
配線を実現する方法として銅ダマシン(象眼)法が注目
されている。
先ず、図2(a)に示すように、基板上にCVD法によ
り形成されるSiO2やSOGなどからなる層間絶縁膜を
形成し、この上にパターン化したレジストマスクを設
け、選択的エッチング、レジストマスクの除去にて同図
(b)に示すように、配線溝を形成し、次いで同図
(c)に示すように、バリヤメタルを堆積せしめ、同図
(d)に示すように、配線溝へCuを電解めっきなどに
よって埋め込んで下層配線を形成し、CMP(化学研
磨)によるバリヤメタルとCuの研磨を行った後、同図
(e)に示すように、この上に再び層間絶縁膜を形成す
る。以下同様にして、パターン形成したレジストマスク
を介して層間絶縁膜を選択的にエッチングして、同図
(f)に示すように、この層間絶縁膜にビアホール(コ
ンタクトホール)とトレンチホール(上層配線用の溝)
を形成(デユアルダマシン)し、同図(g)に示すよう
に、これらビアホールと上層配線用の溝に電解めっきな
どによってCuを埋め込んで上層配線を形成するように
している。
チホールを形成するデユアルダマシン法については、例
えば、月刊semiconductor world 1998.1のp108〜109に
開示されており、具体的に図3及び図4に基づいて説明
する。
ように、半導体基板上に順次第1の低誘電体膜、第1の
エッチングストッパ膜、第2の低誘電体膜及び第2のエ
ッチングストッパ膜を形成し、次いで同図(b)に示す
ように、前記第2のエッチングストッパ膜の上にビアホ
ール形成用のパターンを有するレジストマスクを形成
し、次いで同図(c)に示すように、前記レジストマス
クを介して第1の低誘電体膜までビアホールを形成し、
同図(d)に示すように、前記ビアホールにホトレジス
ト等の埋込材を充填し、この埋込材を加熱硬化せしめた
後、同図(e)に示すように、加熱硬化した埋込材をエ
ッチバックして所定厚みの埋込材をビアホールの底部に
残し、更に同図(f)に示すように、前記第2のエッチ
ングストッパ膜の上にトレンチホール形成用のパターン
を有するレジストマスクを形成し、同図(g)に示すよ
うに、前記レジストマスクを介して第2の低誘電体膜に
トレンチホールを形成するとともにビアホールの底部に
残った埋込材を除去し、この後前記トレンチホール及び
ビアホールにCu等の金属を埋め込むようにしている。
ように、半導体基板上に順次低誘電体膜及びエッチング
ストッパ膜を形成し、次いで同図(b)に示すように、
前記エッチングストッパ膜の上にビアホール形成用のパ
ターンを有するレジストマスクを形成し、次いで同図
(c)に示すように、前記レジストマスクを介して低誘
電体膜にビアホールを形成し、同図(d)に示すよう
に、前記ビアホールにホトレジスト等の埋込材を充填
し、この埋込材を加熱硬化せしめた後、同図(e)に示
すように、前記加熱硬化した埋込材をエッチバックして
所定厚みの埋込材をビアホールの底部に残し、更に同図
(f)に示すように、前記エッチングストッパ膜の上に
トレンチホール形成用のパターンを有するレジストマス
クを形成し、同図(g)に示すように、前記レジストマ
スクを介して低誘電体膜にトレンチホールを形成すると
ともにビアホールの底部に残った埋込材を除去し、この
後前記トレンチホール及びビアホールに金属を埋め込む
ようにしている。
もホトレジスト等の埋込材を使用せずに、先にトレンチ
ホールを形成し、次いでビアホールを形成する方法もあ
る。
シン法にあっては、ビアホールを形成した後にエッチン
グにてトレンチホールを形成する際、ビアホールの底部
から基板表面が露出していると、エッチングガスによっ
て基板表面が損傷し、配線不良等を引き起こすため、ホ
トレジスト組成物を保護膜としてビアホール底部に埋め
込んでいる。
るビアホール及びトレンチホールのアスペクト比(高さ
/幅)は4〜5或いはそれ以上となるので、埋込材とし
てはアスペクト比が4〜5或いはそれ以上の溝でも容易
に埋め込みが可能なものが要求される。
ペクト比が4〜5の溝に充填しようとすると、気泡が発
生し完全に保護膜として埋め込むことができず、これを
無視してホトレジスト組成物を埋込材として使用して
も、露光・現像後にビアホール底部に必要な膜厚の保護
膜を残すことができない。
の光吸収能の高い感光性成分の量を調整することが行わ
れているが、感光性成分の量を多くすると、露光光の透
過が悪くなり解像性が低下し、感光性成分の量を少なく
すると、露光光により全体が露光され必要な膜厚を確保
できないという問題がある。
発明に係る微細溝埋込材は、主として熱架橋性化合物を
例えば有機溶媒に溶解して構成される。また、本発明に
係る配線形成方法は、図3及び図4に示したデユアルダ
マシン法によって配線を形成する際に、前記微細溝埋込
材にてビアホールの底部を埋めた状態でトレンチホール
を形成するようにした。
導体、グアナミン誘導体、グリコールウリル誘導体、尿
素誘導体およびスクシニルアミド誘導体等のアミノ基を
ヒドロキシアルキル基、アルコキシアルキル基あるいは
その両方で置換したものが挙げられる。
シメチル化メラミン、メトキシメチル化ブトキシメチル
化メラミン、ブトキシメチル化メラミン、カルボキシル
基含有メトキシメチル化イソブトキシメチル化メラミ
ン、メトキシメチル化ベンゾグアナミン、メトキシメチ
ル化エトキシメチル化ベンゾグアナミン、メトキシメチ
ル化ブトキシメチル化ベンゾグアナミン、ブトキシメチ
ル化ベンゾグアナミン、カルボキシル基含有メトキシメ
チル化エトキシメチル化グリコールウリル、メチロール
化ベンゾグアナミン、ブトキシメチル化グリコールウリ
ル、メチロール化グリコールウリル等が挙げられる。こ
の中でもトリアジン環をその構造中に化合物が好まし
く、更にはメトキシメチル化ベンゾグアナミンが特に好
ましい。また、これら誘導体は2種以上を混合して用い
ることもできる。
溶解するものであればよく、例えばメチルアルコール、
エチルアルコール、プロピルアルコール、ブチルアルコ
ールのような1価アルコール、エチレングリコール、ジ
エチレングリコール、プロピレングリコールのような多
価アルコール、エチレングリコールモノメチルエーテ
ル、エチレングリコールモノエチルエーテル、エチレン
グリコールモノプロピルエーテル、エチレングリコール
モノブチルエーテル、プロピレングリコールモノメチル
エーテル、プロピレングリコールモノエチルエーテル、
プロピレングリコールモノプロピルエーテル、プロピレ
ングリコールモノブチルエーテル、エチレングリコール
モノメチルエーテルアセテート、エチレングリコールモ
ノエチルエーテルアセテート、プロピレングリコールモ
ノメチルエーテルアセテート、プロピレングリコールモ
ノエチルエーテルアセテートのような多価アルコール誘
導体、酢酸、プロピオン酸のような脂肪酸等を挙げるこ
とができる。これらの有機溶媒は単独で用いてもよい
し、2種以上組み合わせて用いてもよい。中でもプロピ
レングリコールモノメチルエーテル、プロピレングリコ
ールモノメチルエーテルアセテート等が好適に用いられ
る。
限定されない。つまり同じ5〜6核体の熱架橋性化合物
を用いた場合、濃度を上げると厚い膜が得られ、濃度を
下げると薄い膜が得られる。このことから、熱架橋性化
合物と有機溶剤の配合比は求める膜の膜厚に応じて決定
されるが、半導体素子の微細化の傾向から、0.2μm
以下のパターンが形成された基板に対しての埋込性を考
慮すると、配合比(熱架橋性化合物/(熱架橋性化合物
+有機溶剤))は0.1wt%〜50wt%、好ましく
は0.5wt%〜30wt%とするのが好ましい。特
に、0.1wt%〜3.5wt%程度まで熱架橋性化合
物の含有割合を低下せしめると、従来(図2)であれば
ビアホールを完全に埋めるまで埋込材を充填した後、エ
ッチバックによって所定厚みの埋込材をビアホールの底
部に残すようにしていたが、図5の(c)と(d)に示
すように、エッチバックの工程を経ることなく、いきな
りビアホールの底部に所定厚みの埋込材を充填すること
ができる。
活性剤等を加えることができる。添加剤としては相容性
のあるもので、架橋反応の促進剤として利用できるもの
であればよく、シュウ酸、マレイン酸、o−ヒドロキシ
安息香酸、3,5−ジニトロ安息香酸、2,6−ジヒドロキ
シ安息香酸、市販されているSAX(三井東圧化学社
製)などのカルボン酸類、P−トルエンスルホン酸とジ
アルキルアミノアルコールとのエステルなどの有機酸エ
ステルや2,2,’4,4’−テトラヒドロキシベンゾフェ
ノン等を、熱架橋性があり、熱架橋後はアルカリ不溶性
となる化合物に対して、5重量%未満の範囲で添加する
ことができる。さらに、塗布性の向上やストリエーショ
ン防止のための界面活性剤を添加することができる。こ
のような界面活性剤としてはサーフロンSC−103、
SR−100(旭硝子社製)、EFー351(東北肥料
社製)フロラードFc−431、フロラードFc−13
5、フロラードFc−98、フロラードFc−430、フ
ロラードFc−176(住友3M社製)等のフッ素系の
界面活性剤が挙げられ、その添加量は熱架橋性化合物に
対し、200ppm未満の範囲で選ぶのがよい。又、これ
以外の構成成分として高吸光性成分が含まれると、前述
した通り、配合量の調整等が困難である。そのため、こ
のような成分は含まれない。
は、フッ化ポリイミド、SiOF膜等あるいはシリカ系
の層間絶縁膜材料として知られる有機SOGあるいはP
−TEOS等の材料を用いることができ、特に有機SO
Gとしては、一般式RnSi(OR1)4-n(ただし、Rは
炭素数1〜4のアルキル基、アリール基であり、R1は
炭素数が1〜4のアルキル基であり、nは1〜2の整数
である。)で表されるアルコキシシラン化合物から選ば
れる少なくとも1種を含むアルコキシシラン化合物を有
機溶剤中、酸触媒下で加水分解し、縮合反応して得られ
る化合物を含んだ材料とすることができる。
例えば酸化シリコン膜(SiOx(xは任意の整数)の
他、これらの膜にP、B、As等をドーピングした膜
(BPSG膜、PSG膜、BSG膜あるいはAsSG膜
等)が含まれる)や窒化シリコン(SiN膜)等の膜が
提案されている また、第1及び第2のエッチングストッパ膜のエッチン
グレートの関係は、上層のエッチングレートの方が下層
のそれよりも速くなるように設定しなくてはならないこ
とを鑑みて適宜選択して用いることができる。ただし、
エッチングレートはエッチングガスの組成を変化させる
ことにより、コントロールすることが可能である。この
ようなエッチングガスとしては、CF 4、CHF3及びO
2の混合ガス、N2及びO2の混合ガスあるいはCl2ガス
等が用いられる。
u、Auが好ましく、Al、Al−Si−Cu、Al−Si等の
Al系の合金でもよい。また、リソグラフィー工程で使
用されるホトレジスト組成物としては、i線、g線用ポジ
・ネガ型ホトレジスト、化学増幅型ポジ・ネガ型ホトレ
ジスト、電子線用レジスト、X線レジストなど公知のも
のを、その目的によって使用することができる。さらに
は、ビアホールの径は0.20μm以下のものに対して
適用され得る。
をもつ無機酸又は有機酸を配合することができる。この
中の硫黄含有酸残基をもつ無機酸としては、硫酸、亜硫
酸、チオ硫酸などが挙げられるが、特に硫酸が好まし
い。一方、硫黄含有酸残基をもつ有機酸としては、有機
スルホン酸、有機硫酸エステル、有機亜硫酸エステルな
どが挙げられるが、特に有機スルホン酸、例えば、一般
式 R7−X (II) (式中のR7は、置換基を有しない若しくは有する炭化
水素基、Xはスルホン酸基である)で表される化合物が
好ましい。
水素基としては、炭素数1〜20のものが好ましく、こ
の炭化水素基は、飽和のものでも、不飽和のものでもよ
いし、直鎖状、枝分かれ状、環状のいずれでもあっても
よい。また、置換基としては、例えばフッ素原子などの
ハロゲン原子、スルホン酸基、カルボキシル基、水酸
基、アミノ基、シアノ基などが挙げられ、これらの置換
基は1個導入されていてもよいし、複数導入されていて
もよい。
例えばフェニル基、ナフチル基、アントリル基などでも
よいが、これらの中で特にフェニル基が好ましい。ま
た、これらの芳香族炭化水素基の芳香環には、炭素数1
〜20のアルキル基を1個又は複数個結合していてもよ
い。上記炭素数1〜20の炭化水素基は飽和のもので
も、不飽和のものでもよいし、また、直鎖状、枝分かれ
状、環状のいずれでもあってもよい。そのほか、この芳
香環は、フッ素原子などのハロゲン原子、スルホン酸
基、カルボキシル基、水酸基、アミノ基、シアノ基など
の置換基の1個又は複数個で置換されていてもよい。こ
のような有機スルホン酸としては、レジストパターン下
部の形状改善効果の点から、特にノナフルオロブタンス
ルホン酸、メタンスルホン酸、ドデシルベンゼンスルホ
ン酸又はそれらの混合物が好適である。
いし、2種以上を組み合わせて用いてもよい。その配合
量は、使用する酸の種類により異なるが、前記架橋剤1
00重量部に対し、通常0.1〜10重量部、好ましく
は1〜8重量部の範囲で選ばれる。
する。 (実施例1)あらかじめSiN層が蒸着されたSi基板上
に、第1層として有機SOGからなる低誘電気率膜、第
2層としてSiNからなるエッチングストッパー膜、第
3層として有機SOGよりなる低誘電体膜及び第4層と
してSiO2よりなるエッチングストッパー膜を形成し、
この基板に対し、露光により酸を発生する化合物を含む
ポジ型ホトレジスト組成物TDUR−P034(東京応
化工業(株)製)を塗布し、90℃で90秒間ベークし
ホトレジスト層を得た。該ホトレジスト膜に対して、マ
スクパターンを介して選択的に露光し、2.38wt%T
MAH(テトラメチルアンモニウムヒドロキシド)水溶
液にて現像し、CF4、CF3H及びO2の混合ガスを用
いてエッチングし、ビアホールを得た。該ビアホールに
対して、メトキシメチル化ベンゾグアナミンの30wt%
プロピレングリコールモノメチルエーテルアセテート溶
液を埋め込み180℃で90秒間加熱し、さらに表面を
CF4、CF3H及びO2の混合ガスよりなるエッチャン
トを用いてエッチバックすることによりビアホールの底
部に上記塗布液の保護膜層を形成した。該保護膜層が形
成された基板上に、再び上記と同様の操作でレジスト層
を塗布し配線溝(トレンチホール)用のレジストパター
ンを形成し、更にエッチングを施し、配線溝を得た。更
に、保護膜層を除去し、バリアメタルを蒸着した後、め
っき法によりCuを埋め込み配線パターンを得た。
れたSi基板上に、第1層として有機SOGからなる低
誘電体膜、第2層としてSiNからなるエッチングスト
ッパー膜を形成し、この基板に対し、露光により酸を発
生する化合物を含むポジ型ホトレジスト化合物TDUR
−P034(東京応化工業(株)製)を塗布し、90℃
で90秒間ベークしホトレジスト層を得た。該ホトレジ
スト膜に対して、マスクパターンを介して露光し、2.
38wt%TMAH(テトラメチルアンモニウムヒドロキ
シド)水溶液にて現像し、CF4、CF3H及びO2の混
合ガスを用いてエッチングし、ビアホールを得た。該ビ
アホールに対して、メトキシメチル化ベンゾグアナミン
の30wt%プロピレングリコールモノメチルエーテルア
セテート溶液を埋め込み180℃で90秒間加熱し、さ
らに表面をCF4、CF3H及びO2の混合ガスよりなる
エッチャントを用いてエッチバックすることによりビア
ホールの底部に上記塗布液の保護膜を形成した。該保護
膜層が形成された基板上に、再び上記と同様の操作でレ
ジスト層を塗布し配線溝(トレンチホール)用のレジス
トパターンを形成し、更にエッチングを施し、配線溝を
得た。更に、保護膜層を除去し、バリアメタルを蒸着し
た後、めっき法によりCuを埋め込み配線パターンを得
た。
ル化ベンゾグアナミンの30wt%プロピレングリコー
ルモノメチルエーテル溶液に、ドデシルベンゼンスルホ
ン酸を固形分濃度に対して5wt%添加した組成物を用
いた以外は、実施例1と同様の方法で配線パターンを得
た。
れたSi基板上に、第1層として有機SOGからなる低
誘電気率膜、第2層としてSiNからなるエッチングス
トッパー膜、第3層として有機SOGよりなる低誘電体
膜及び第4層としてSiO2よりなるエッチングストッパ
ー膜を形成し、この基板に対し、露光により酸を発生す
る化合物を含むポジ型ホトレジスト組成物TDUR−P
034(東京応化工業(株)製)を塗布し、90℃で9
0秒間ベークしホトレジスト層を得た。該ホトレジスト
膜に対して、マスクパターンを介して選択的に露光し、
2.38wt%TMAH(テトラメチルアンモニウムヒド
ロキシド)水溶液にて現像し、CF4、CF3H及びO2
の混合ガスを用いてエッチングし、ビアホールを得た。
該ビアホールに対して、メトキシメチル化ベンゾグアナ
ミンの1wt%プロピレングリコールモノメチルエーテル
アセテート溶液をビアホールの底部から所定厚みまで埋
め込み180℃で90秒間加熱し、ビアホールの底部に
上記塗布液の保護膜層を形成した。この場合は、(実施
例1)のエッチバックを行わない。該保護膜層が形成さ
れた基板上に、再び上記と同様の操作でレジスト層を塗
布し配線溝(トレンチホール)用のレジストパターンを
形成し、更にエッチングを施し、配線溝を得た。更に、
保護膜層を除去し、バリアメタルを蒸着した後、めっき
法によりCuを埋め込み配線パターンを得た。
れたSi基板上に、第1層として有機SOGからなる低
誘電気率膜、第2層としてSiNからなるエッチングス
トッパー膜、第3層として有機SOGよりなる低誘電体
膜及び第4層としてSiO2よりなるエッチングストッパ
ー膜を形成し、この基板に対し、露光により酸を発生す
る化合物を含むポジ型ホトレジスト組成物TDUR−P
034(東京応化工業(株)製)を塗布し、90℃で9
0秒間ベークしホトレジスト層を得た。該ホトレジスト
膜に対して、マスクパターンを介して選択的に露光し、
2.38wt%TMAH(テトラメチルアンモニウムヒド
ロキシド)水溶液にて現像し、CF4、CF3H及びO2
の混合ガスを用いてエッチングし、ビアホールを得た。
該ビアホールに対して、メトキシメチル化ベンゾグアナ
ミンの0.1wt%プロピレングリコールモノメチルエー
テルアセテート溶液をビアホールの底部に埋め込み18
0℃で90秒間加熱し、ビアホールの底部に上記塗布液
の保護膜層を形成した。この場合も(実施例3)と同様
にエッチバックを行わない。該保護膜層が形成された基
板上に、再び上記と同様の操作でレジスト層を塗布し配
線溝(トレンチホール)用のレジストパターンを形成
し、更にエッチングを施し、配線溝を得た。更に、保護
膜層を除去し、バリアメタルを蒸着した後、めっき法に
よりCuを埋め込み配線パターンを得た。
れたSi基板上に、第1層として有機SOGからなる低
誘電気率膜、第2層としてSiNからなるエッチングス
トッパー膜、第3層として有機SOGよりなる低誘電体
膜及び第4層としてSiO2よりなるエッチングストッパ
ー膜を形成し、この基板に対し、露光により酸を発生す
る化合物を含むポジ型ホトレジスト組成物TDUR−P
034(東京応化工業(株)製)を塗布し、90℃で9
0秒間ベークしホトレジスト層を得た。該ホトレジスト
膜に対して、マスクパターンを介して露光し、2.38
wt%TMAH(テトラメチルアンモニウムヒドロキシ
ド)水溶液にて現像し、CF4、CF3H及びO2の混合
ガスを用いてエッチングし、ビアホールを得た。該ビア
ホールに対して、アルカリ可溶性樹脂及び感光性成分よ
りなるポジ型ホトレジスト組成物であるTHMR−iP
3300(東京応化工業(株)製)を塗布し、90℃で
90秒間ベークし、さらに表面をCF4、CF3H及びO
2の混合ガスよりなるエッチャントを用いてエッチバッ
クすることによりビアホールの底部に上記レジストの保
護膜層の形成を試みた。ところが、このポジ型レジスト
組成物をビアホールに塗布したが、気泡が発生し、ビア
ホールを完全に隙間なく埋めることができなかった。
れたSi基板上に、第1層として有機SOGからなる低
誘電気率膜、第2層としてSiNからなるエッチングス
トッパー膜、第3層として有機SOGよりなる低誘電体
膜及び第4層としてSiO2よりなるエッチングストッパ
ー膜を形成し、この基板に対し、露光により酸を発生す
る化合物を含むポジ型ホトレジスト組成物TDUR−P
034(東京応化工業(株)製)を塗布し、90℃で9
0秒間ベークしホトレジスト層を得た。該ホトレジスト
膜に対して、マスクパターンを介して露光し、2.38
wt%TMAH(テトラメチルアンモニウムヒドロキシ
ド)水溶液にて現像し、CF4、CF3H及びO2の混合
ガスを用いてエッチングし、ビアホールを得た。該ビア
ホールに対して、露光により酸を発生する化合物を含む
ポジ型ホトレジスト化合物TDUR−P007(東京応
化工業(株)製)を塗布し、90℃で90秒間ベーク
し、更に表面をCF4、CF3H及びO2の混合ガスより
なるエッチャントを用いてエッチバックすることによ
り、ビアホールの底部に上記レジストの保護膜層を形成
した。該保護膜層が形成された基板上に、再び上記と同
様の操作でホトレジスト組成物を塗布しマスクパターン
を介して露光し、現像したが、ホールパターン内部のレ
ジストが全て露光され、求める保護膜層が残らなかっ
た。
デユアルダマシン法、特に先にビアホールを形成し、こ
の上にトレンチホールを形成する場合において、ビアホ
ールに埋設する埋込材として、主としてメトキシメチル
化ベンゾグアナミン等の熱架橋性化合物を有機溶媒に溶
解したものを用いたので、ビアホールに塗布する際に気
泡が発生することがなく、所定の厚みの保護膜を形成す
ることができる。
成工程を説明した図。
線構造の形成工程を説明した図。
を説明した図。
を説明した図。
ることで可能になったデユアルダマシン法を説明した図
Claims (6)
- 【請求項1】 ビアホールに充填する埋込材であって、
この埋込材は主として熱架橋性化合物を含有することを
特徴とする埋込材。 - 【請求項2】 請求項1に記載の埋込材において、前記
熱架橋性化合物が、ヒドロキシアルキル基またはアルコ
キシアルキル基あるいはその両方で置換されたアミノ基
を有する含窒素化合物であることを特徴とする埋込材。 - 【請求項3】 請求項2に記載の埋込材において、前記
含窒素化合物が、トリアジン化合物であることを特徴と
する埋込材。 - 【請求項4】 請求項3に記載の埋込材において、前記
トリアジン化合物が、ベンゾグアナミンであることを特
徴とする埋込材。 - 【請求項5】 以下の工程からなることを特徴とする配
線形成方法 (1)半導体基板上に順次第1の低誘電体膜、第1のエ
ッチングストッパ膜、第2の低誘電体膜及び第2のエッ
チングストッパ膜を形成する工程。 (2)前記第2のエッチングストッパ膜の上にビアホー
ル形成用のパターンを有するレジストマスクを形成する
工程。 (3)前記レジストマスクを介して第1の低誘電体膜ま
でビアホールを形成する工程。 (4)前記ビアホールに請求項1乃至請求項4のいずれ
かに記載の埋込材を充填し、この埋込材を加熱硬化せし
める工程。 (5)前記加熱硬化した埋込材を必要に応じてエッチバ
ックして所定厚みの埋込材をビアホールの底部に残す工
程。 (6)前記第2のエッチングストッパ膜の上にトレンチ
ホール形成用のパターンを有するレジストマスクを形成
する工程。 (7)前記レジストマスクを介して第2の低誘電体膜に
トレンチホールを形成するとともにビアホールの底部に
残った埋込材を除去する工程。 (8)前記トレンチホール及びビアホールに金属を埋め
込む工程。 - 【請求項6】 以下の工程からなることを特徴とする配
線形成方法 (1)半導体基板上に順次低誘電体膜及びエッチングス
トッパ膜を形成する工程。 (2)前記エッチングストッパ膜の上にビアホール形成
用のパターンを有するレジストマスクを形成する工程。 (3)前記レジストマスクを介して低誘電体膜にビアホ
ールを形成する工程。 (4)前記ビアホールに請求項1乃至請求項4のいずれ
かに記載の埋込材を充填し、この埋込材を加熱硬化せし
める工程。 (5)前記加熱硬化した埋込材を必要に応じてエッチバ
ックして所定厚みの埋込材をビアホールの底部に残す工
程。 (6)前記エッチングストッパ膜の上にトレンチホール
形成用のパターンを有するレジストマスクを形成する工
程。 (7)前記レジストマスクを介して低誘電体膜にトレン
チホールを形成するとともにビアホールの底部に残った
埋込材を除去する工程。 (8)前記トレンチホール及びビアホールに金属を埋め
込む工程。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP29661299A JP3734390B2 (ja) | 1998-10-21 | 1999-10-19 | 埋込材およびこの埋込材を用いた配線形成方法 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10-299190 | 1998-10-21 | ||
JP29919098 | 1998-10-21 | ||
JP29661299A JP3734390B2 (ja) | 1998-10-21 | 1999-10-19 | 埋込材およびこの埋込材を用いた配線形成方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000195955A true JP2000195955A (ja) | 2000-07-14 |
JP3734390B2 JP3734390B2 (ja) | 2006-01-11 |
Family
ID=26560757
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP29661299A Expired - Fee Related JP3734390B2 (ja) | 1998-10-21 | 1999-10-19 | 埋込材およびこの埋込材を用いた配線形成方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3734390B2 (ja) |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002043417A (ja) * | 2000-07-21 | 2002-02-08 | Fujitsu Ltd | 半導体装置とその製造方法 |
JP2002373936A (ja) * | 2001-06-14 | 2002-12-26 | Nec Corp | デュアルダマシン法による配線形成方法 |
JP2003528442A (ja) * | 1999-06-30 | 2003-09-24 | インテル・コーポレーション | デュアル・ダマシン処理中に下層の配線層を保護する方法 |
US6835652B2 (en) | 2002-04-17 | 2004-12-28 | Nec Electronics Corporation | Method of fabricating patterns with a dual damascene process |
US7030007B2 (en) | 2002-09-20 | 2006-04-18 | Mitsubishi Denki Kabushiki Kaisha | Via-filling material and process for fabricating semiconductor integrated circuit using the material |
JP2007036296A (ja) * | 2002-03-27 | 2007-02-08 | Matsushita Electric Ind Co Ltd | 電子デバイスの製造方法 |
US7179399B2 (en) | 2001-05-17 | 2007-02-20 | Tokyo Ohka Kogyo Co., Ltd. | Material for forming protective film |
KR100821959B1 (ko) * | 2001-04-27 | 2008-04-15 | 도쿄 오카 고교 가부시키가이샤 | 미세 홀(hole) 매립방법 |
JP2011009770A (ja) * | 2010-08-23 | 2011-01-13 | Fujitsu Semiconductor Ltd | 半導体装置 |
-
1999
- 1999-10-19 JP JP29661299A patent/JP3734390B2/ja not_active Expired - Fee Related
Cited By (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4675534B2 (ja) * | 1999-06-30 | 2011-04-27 | インテル・コーポレーション | デュアル・ダマシン処理中に下層の配線層を保護する方法 |
JP2003528442A (ja) * | 1999-06-30 | 2003-09-24 | インテル・コーポレーション | デュアル・ダマシン処理中に下層の配線層を保護する方法 |
JP2002043417A (ja) * | 2000-07-21 | 2002-02-08 | Fujitsu Ltd | 半導体装置とその製造方法 |
KR100821959B1 (ko) * | 2001-04-27 | 2008-04-15 | 도쿄 오카 고교 가부시키가이샤 | 미세 홀(hole) 매립방법 |
KR100890791B1 (ko) * | 2001-05-17 | 2009-03-31 | 도쿄 오카 고교 가부시키가이샤 | 보호막 형성용 재료 |
US7179399B2 (en) | 2001-05-17 | 2007-02-20 | Tokyo Ohka Kogyo Co., Ltd. | Material for forming protective film |
CN100346230C (zh) * | 2001-05-17 | 2007-10-31 | 东京応化工业株式会社 | 保护膜形成用材料 |
JP2002373936A (ja) * | 2001-06-14 | 2002-12-26 | Nec Corp | デュアルダマシン法による配線形成方法 |
JP2007036296A (ja) * | 2002-03-27 | 2007-02-08 | Matsushita Electric Ind Co Ltd | 電子デバイスの製造方法 |
JP4606399B2 (ja) * | 2002-03-27 | 2011-01-05 | パナソニック株式会社 | 電子デバイスの製造方法 |
US6835652B2 (en) | 2002-04-17 | 2004-12-28 | Nec Electronics Corporation | Method of fabricating patterns with a dual damascene process |
US7030007B2 (en) | 2002-09-20 | 2006-04-18 | Mitsubishi Denki Kabushiki Kaisha | Via-filling material and process for fabricating semiconductor integrated circuit using the material |
JP2011009770A (ja) * | 2010-08-23 | 2011-01-13 | Fujitsu Semiconductor Ltd | 半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
JP3734390B2 (ja) | 2006-01-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100363772B1 (ko) | 매립재 및 매립재를 이용한 배선형성 방법 | |
US6927495B2 (en) | Semiconductor device and method of manufacturing same | |
US6319821B1 (en) | Dual damascene approach for small geometry dimension | |
US20040087164A1 (en) | Scum solution for chemically amplified resist patterning in cu/low k dual damascene | |
US20080176404A1 (en) | Method for fabricating semiconductor device | |
US20060128156A1 (en) | Self-patterning of photo-active dielectric materials for interconnect isolation | |
JP4640657B2 (ja) | スピンオンフォトパターン形成性中間層誘電性材料の使用及びそれを利用する中間半導体素子構造体 | |
US6972258B2 (en) | Method for selectively controlling damascene CD bias | |
KR100802226B1 (ko) | 듀얼 다마신 패턴 형성 방법 | |
KR100632473B1 (ko) | 염기성 물질 확산 장벽막을 사용하는 미세 전자 소자의듀얼 다마신 배선의 제조 방법 | |
JP2006128543A (ja) | 電子デバイスの製造方法 | |
JP3734390B2 (ja) | 埋込材およびこの埋込材を用いた配線形成方法 | |
JP2002373936A (ja) | デュアルダマシン法による配線形成方法 | |
JP2007047580A (ja) | 多層レジスト法によるパターン形成方法 | |
KR100465057B1 (ko) | 반도체 소자의 듀얼 다마신 패턴 형성 방법 | |
US6693049B2 (en) | Method for filling fine hole | |
JP2006128542A (ja) | 電子デバイスの製造方法 | |
JP2003163265A (ja) | 配線構造およびその製造方法 | |
US7030007B2 (en) | Via-filling material and process for fabricating semiconductor integrated circuit using the material | |
JP2001345380A (ja) | 半導体装置の製造方法および半導体装置 | |
TWI707206B (zh) | 圖案製造方法以及用於製造半導體元件之含矽溶液 | |
JP2002270691A (ja) | 配線構造 | |
JP2002170882A (ja) | 配線構造の製造方法 | |
KR100890791B1 (ko) | 보호막 형성용 재료 | |
JP2002270690A (ja) | 半導体装置における配線構造 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040629 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20040914 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041004 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050322 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050520 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20050609 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050809 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050815 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20051018 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051018 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091028 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091028 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101028 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101028 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111028 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111028 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121028 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121028 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131028 Year of fee payment: 8 |
|
LAPS | Cancellation because of no payment of annual fees |