JP4640657B2 - スピンオンフォトパターン形成性中間層誘電性材料の使用及びそれを利用する中間半導体素子構造体 - Google Patents

スピンオンフォトパターン形成性中間層誘電性材料の使用及びそれを利用する中間半導体素子構造体 Download PDF

Info

Publication number
JP4640657B2
JP4640657B2 JP2006532955A JP2006532955A JP4640657B2 JP 4640657 B2 JP4640657 B2 JP 4640657B2 JP 2006532955 A JP2006532955 A JP 2006532955A JP 2006532955 A JP2006532955 A JP 2006532955A JP 4640657 B2 JP4640657 B2 JP 4640657B2
Authority
JP
Japan
Prior art keywords
layer
photopatternable
radiation
photoresist
wavelength
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006532955A
Other languages
English (en)
Other versions
JP2007503730A (ja
Inventor
リ，ウェイミン
サンデュー，ガーテジ・エス
Original Assignee
マイクロン テクノロジー， インク．
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by マイクロン テクノロジー， インク． filed Critical マイクロン テクノロジー， インク．
Publication of JP2007503730A publication Critical patent/JP2007503730A/ja
Application granted granted Critical
Publication of JP4640657B2 publication Critical patent/JP4640657B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G03F7/09—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers
    • G03F7/095—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers having more than one photosensitive layer
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G03F7/075—Silicon-containing compounds
    • G03F7/0757—Macromolecular compounds containing Si-O, Si-C or Si-N bonds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02134—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material comprising hydrogen silsesquioxane, e.g. HSQ
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02137—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material comprising alkyl silsesquioxane, e.g. MSQ
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen
    • H01L21/02216—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen the compound being a molecule comprising at least one silicon-oxygen bond and the compound having hydrogen or an organic group attached to the silicon or oxygen, e.g. a siloxane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02219—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and nitrogen
    • H01L21/02222—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and nitrogen the compound being a silazane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02345—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light
    • H01L21/02348—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light treatment by exposure to UV light
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/31504—Composite [nonstructural laminate]
    • Y10T428/31652—Of asbestos
    • Y10T428/31663—As siloxane, silicone or silane

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Architecture (AREA)
  • Structural Engineering (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Materials For Photolithography (AREA)

Description

発明の詳細な説明
技術分野
本発明は半導体加工技術に関し、更に詳しくは、スピンオンによる、更なる波長の放射線でフォトパターニングの可能な（以下、フォトパターン形成性と言う）中間層誘電性材料を用いることに関する。
背景
フォトレジスト層は、コンピュータチップや集積回路等の半導体素子を成形加工する際に小形化された電子部品を製作するために用いられる。成形加工中に、薄いフォトレジスト層が普通半導体基板へ塗布される。次いで該フォトレジスト層は焼付けられて該フォトレジスト中の溶媒を蒸発させ、そして該フォトレジストを該半導体基板上に固定する。該フォトレジスト材料にパターンを形成するために、該層の一部分がマスクを通して可視光、紫外(UV)線、電子線(EB)及びX線等の放射線で露光される。該放射線は、放射線で露光された該フォトレジスト層の一部分で光化学反応を起こさせ、これらの部分の溶解度を変化させる。該フォトレジスト層の未露光部分の溶解度は変化しない。該半導体基板は溶解させて除去させるように選択された現像溶液で処理される。該フォトレジスト層の露光部分が除去されるので、所望のパターンが該フォトレジスト層中に形成される。このパターンは湿式または乾式エッチング法等の慣用技法により下に横たわる該半導体素子の層へ転写される。該パターンが下に横たわる該半導体素子の層へ転写されると、該フォトレジスト層の残存部分は除去される。
半導体素子に対するメモリ要件が増加するにつれて、半導体素子の電子部品の寸法は小さくなっていった。この小さい寸法を達成するために、短い波長の放射線を感知する新しいフォトレジスト材料が開発された。というのはこの短い波長は半導体素子上により良好な解像特性を与えるからである。本明細書で用いられる用語”短い波長”はほぼ100nm乃至ほぼ300nmの波長をいう。この波長を感知するフォトレジスト材料はサブ半ミクロンの幾何学的模様が要求される場合に用いられる。例えば、249nmを感知するフォトレジスト材料が現在使われているが193nmを感知するフォトレジスト材料は開発中である。
スピンオンによるフォトパターン形成性中間層誘電体(ILD)材料は当技術分野では公知であり、クラリアント・インターナショナルリミテッド[Clariant International, Ltd. (ミュテンツ、スイス)]等から入手可能である。これらの中間層誘電体(ILD)材料は放射線で露光されるとシリカ型セラミック膜へ変換されるフォトレジスト材料である。中原らの欧州特許1239332で開示されているごとく、ポリシラザン(PAZ)化合物及び光酸発生剤(PAG)を含むフォトレジスト組成物を半導体ウエハーへ塗布してフォトレジスト層を形成する。該フォトレジスト層はマスクを通して360乃至430nmの放射線等の紫外(UV)放射線または電子線放射線で露光される。該フォトレジストの露光部分、すなわち非隠蔽部分では、該放射線は光化学反応を開始して該光酸発生剤(PAG)からプロトンを生成する。これらのプロトンは該化学反応から生成される酸から発生する。該フォトレジスト層の未露光部分、すなわち隠蔽部分では反応が起こらず、従って該フォトレジスト層のこれらの部分ではプロトンは生成されない。このプロトンは大気中の酸素(O2)及び/または水(H2O)と反応して該ポリシラザン(PSZ)中に存在するSi-N結合を開裂する。次いで、水(H2O)はこの開裂したポリシラザン(PSZ)と反応してSi-O結合を含むメチルシルセスキオキサン(MSQ)を形成する。該プロトンは該フォトレジスト層の露光部分においてのみ形成されるので、該フォトレジスト層の選択された部分は該シリカ型セラミック膜へ変換される。このシリカ型セラミック膜は水酸化テトラメチルアンモニウム(TMAH)を用いて選択的に除去され、該半導体基板上に所望のパターンを創り出す該フォトレジスト層の未露光部分が残る。これらの残存部分は次に360乃至430nmの放射線で露光されて該フォトレジスト層を該シリカ型セラミック膜へ変換する。該シリカ型セラミック膜は低誘電率を有し、良好な絶縁性を有し、熱、磨耗及び腐食耐性であり、半導体素子、液晶デスプレイ及び印刷回路基板に用いられて中間層誘電体を形成する。
放射線で露光されることにより絶縁性材料へ変換される更なるフォトレジスト材料がハワードの米国特許第6,350,706号に開示されている。深紫外(DUV)放射線で露光されることによりプラズマ重合したメチルシロキサンは選択的に酸化されたシロキサン、すなわち絶縁性材料へ変換される。半導体素子構造体は該フォトレジスト材料の露出部分を該絶縁性材料へ変換することにより形成される。該フォトレジスト材料を該絶縁性材料へ変換することにより、永久的な構造体が形成され、該フォトレジスト材料はエッチング方法により除去される必要がない。
これらのフォトレジスト材料の一つの不利な点はそれらが単一波長または狭い範囲の波長に感応することである。言い換えると、該ポリシラザン(PSZ)の該二酸化ケイ素型セラミック膜への変換は普通360乃至430nmの範囲の波長で最も効率的に起こる。これらの波長では現在開発され使用されている193nmまたは243nmのフォトレジストで達成される解像のような高解像は可能ではない。しかし、これらの後者の波長(193nmまたは243nm)はPSZを二酸化ケイ素型セラミック膜へ効率的に変換しない。従って、これらのフォトレジスト、すなわちILD材料を短い波長が所望の解像度を達成すために必須であるフロントエンド用途へ適用することは厳しく制限されている。更に、該パターニング工程と該変換工程の双方を最適化するのは可能ではなく、そしてそれ自体を使用者は妥協または選択してこれらの工程の各々を達成しなければならない。
該ILD材料がより広い適用範囲で有用であるためには、該ILD材料を更なる波長で、特に短い波長で使用できることが望ましい。また、パターニング工程と該変換工程の双方を、最適のパターニングの達成と最適の変換の達成との間で妥協しないですむ各工程の最適条件で行うことが望ましい。
発明の開示
本発明は中間半導体素子構造体の形成方法を含有する。該方法は、半導体基板上にフォトパターン形成性層を形成することを含有する。該フォトパターン形成性層は、放射線で露光するとシルセスキオキサン材料等の二酸化ケイ素系材料へ選択的に変換されるように配合された有機ケイ素フォトレジスト材料を含有する。キャップ層及びフォトレジスト層が該フォトパターン形成性層上に形成される。該キャップ層は誘電体反射防止被膜(DARC)、下部反射防止被膜(BARC)または金属被膜等の放射線を吸収または反射する材料を含有する。該キャップ層は無定形炭素またはダイアモンド様炭素を含有することができる。該フォトレジスト層を、該フォトレジスト層中に高解像パターンを創り出すために用いられる第1波長の放射線で露光すると、該キャップ層は該フォトパターン形成性層を該第1波長から保護する。しかし、該高解像パターンは次いで光リソグラフィ及びエッチング技法により該フォトパターン形成性層へ転写される。該フォトパターン形成性層の露出部分は第2波長の放射線で露光されることにより選択的に二酸化ケイ素系材料へ変換される。
本発明はまた中間半導体素子構造体を包含する。該中間半導体素子構造体は、半導体基板上に形成されたフォトパターン形成性層を含有する。該フォトパターン形成性層は、放射線で露光されるとシルセスキオキサン等の二酸化ケイ素系材料へ選択的に変換されるように配合された有機ケイ素フォトレジスト材料を含有する。放射線を吸収または反射する材料から形成されたキャップ層が該フォトパターン形成性層の少なくとも一部分上に形成される。フォトレジスト層は該キャップ層の少なくとも一部分上に形成される。該フォトレジスト層は、該フォトレジスト層及び該キャップ層中に高解像パターンを創り出すために用いることができるほぼ100nm乃至ほぼ500nmの範囲の波長に感応する。該キャップ層は該フォトパターン形成性層がこの放射線で露光されるのを保護する。該高解像パターンは次いで光リソグラフィ及びエッチング技法により該フォトパターン形成性層へ転写される。該フォトパターン形成性層の露出部分は異なる波長の放射線で露光されることにより二酸化ケイ素系材料へ選択的に変換される。
本明細書は、本発明とみなすところのものを特に指摘し、そして明確に請求する請求項で完結するが、添付図面と共に読まれるならば本発明の利点が本発明の以下の記載からより簡単に確認される。
本発明の実施のための最良の態様
追加の波長で使用可能なフォトパターン形成性スピンオン材料が開示される。該フォトパターン形成性スピンオン材料は層として半導体基板へ塗布され、そして放射線を吸収または反射するキャップ層で被覆される。該キャップ層は、放射線が該フォトパターン形成性層へ通るのを阻止することにより該フォトパターン形成性塗布層を該放射線から保護する。
本明細書において記載された方法及び構造体は半導体素子製造の完全な製造工程を形成しない。該製造工程の残りの部分は当業者の知るところである。従って、本発明の理解に必要な製造工程及び構造体のみが記載される。
図1Aに示すごとく、フォトパターン形成性層4が半導体ウェハーまたは半導体材料の層を含有する他の基板を含む半導体基板2上に形成される。本明細書において用いられる用語“半導体基板”はシリコンウェハー、シリコンオンインスレータ(SOI)基板、シリコンオンサファイア(SOS)基板、基材半導体基礎上のシリコンのエピタキシャル層及びシリコン-ゲルマニウム、ゲルマニウム、ガリウムヒ化物及びインジウムリン化物等の他の半導体材料を含む。
該フォトパターン形成性層4は放射線露光により選択的に二酸化ケイ素(SiO2)系材料へ変換するように配合された材料から形成される。該SiO2系物質はSiO2及びアルキル化または他の変性誘導体等のSiO2の誘導体を含む。該フォトパターン形成性層4はシリコンポリマー、ポリシリンまたはポリシラザン(PSZ)化合物等の有機ケイ素フォトレジスト材料を含み、該フォトパターン形成性層4の所望の物性によって当業者により選択される。本明細書において用いられる用語“ポリシラザン”すなわちPSZは多数のSi-N繰り返し単位を有するオリゴマー、環状、多環状、直鎖状ポリマーまたは樹脂状ポリマーをいう。一態様において、該有機ケイ素フォトレジスト材料は通常のポリシラザン(PSZ)化合物である。該フォトパターン形成性層4は単一の有機ケイ素フォトレジスト材料または有機ケイ素フォトレジスト材料の混合物を含む。例えば、ポリシラザン(PSZ)化合物が用いられる場合、該ポリシラザン(PSZ)化合物は単一のポリシラザン(PSZ)化合物、多種のポリシラザン(PSZ)化合物の混合物またはポリシラザン(PSZ)共重合体であっても良い。該ポリシラザン(PSZ)化合物は線状、環式または架橋構造を有してもよい。ポリシラザン(PSZ)化合物は当技術分野で公知であり、中原らの米国特許第5,905,130号に記載されているような公知の技術により合成することができる。
該フォトパターン形成性層4の材料が選択的に変換されるSiO2系材料はSi-O結合を有するシルセスキオキサン材料(SSQ)である。ルセスキオキサン(SSQ)材料は、当技術分野では公知であり、水素シルセスキオキサン(HSQ)、メチルシルセスキオキサン(MSQ)、ポリ水素シルセスキオキサン(pHSQ)、ヒドリオポリシルセスキオキサン(H-PSSQ)、メチルポリシルセスキオキサン(M-PSSQ)及びフェニルポリシルセスキオキサン(P-PSSQ)を含むがそれらに限定されない。一態様において、該SiO2系材料がメチルシルセスキオキサン(MSQ)である。
該フォトパターン形成性層4は該フォトパターン形成性層4の有機ケイ素フォトレジスト材料を選択的に該SiO2系材料へ変換する光化学反応を開始するための光酸発生剤(PAG)含んでもよい。この光酸発生剤(PAG)はトリアジン、オキサゾール、オキサジアゾール、チアゾール、置換2-ピロン、スルホン化合物、スルホネート化合物またはジアゾニウム塩、ヨードニウム塩またはスルホニウム塩等のオニウム塩化合物、ハロゲン化物またはエステルである。一態様において、該フォトパターン形成性層4は該ポリシラザン(PSZ)化合物及び該光酸発生剤(PAG) を含む。
該フォトパターン形成性層4は 浸漬塗布、バー塗布、回転塗布、ロール塗布、吹付塗布及び流れ塗布を含むがそれらに限定されない慣用の塗布技法により該半導体基板2上に形成される。該フォトパターン形成性層4を付着させるために用いられる塗布技法は該フォトパターン形成性層4に用いられる材料に依存する。一態様において、該フォトパターン形成性層4は該半導体基板2上に回転塗布される。該フォトパターン形成性層4はほぼ0.05μm乃至4μmの厚さに形成される。
キャップ層6が図1Bに示されるごとく該フォトパターン形成性層4上に形成される。該キャップ層6は放射線が該フォトパターン形成性層4に移るのを阻止することにより該光酸発生剤(PAG)の活性化を防ぐ。該キャップ層6は誘電体反射防止被膜(DARC)、下部反射防止被膜(BARC)及び金属被膜を含むがそれらに限定されない高度に光吸収性または高度に光反射性の材料から形成される。これらの被覆は慣用の無機または有機被膜である。例えば、該キャップ層6は無定形炭素(α-炭素)、炭化ケイ素、窒化チタン(TiN)、窒化ケイ素(SiN)及びオキシ窒化ケイ素(SiON)を含むがそれらに限定されない。該キャップ層6は慣用の蒸着技法により析出される。例えば、無機または金属被膜は化学気相成長(CVD)、真空蒸着またはスパッタリングにより蒸着される。有機被膜は回転塗装により付着される。
該キャップ層6は放射線が該フォトパターン形成性層4へ通るのを防ぐに十分な厚さで形成される。しかし、該キャップ層6の厚さは続く該半導体素子構造体の加工中に該キャップ層6をエッチングする能力に依存して限定される。例えば、該キャップ層6が厚すぎると、該キャップ層6を所望のエッチングができなくなる。例としてのみであるが、該キャップ層6はほぼ10 nm[100オングストローム(Å)]より厚い。該キャップ層6がα-炭素から形成される場合、その厚さはほぼ1,000乃至2,000Åである。該キャップ層6がSiONから形成される場合、厚さはほぼ400Å未満である。該キャップ層6が下部反射防止被膜(BARC)から形成される場合、厚さはほぼ300乃至3,000Åを超える。
図1Cに示されるように、フォトレジスト層8が該キャップ層6上に形成される。該フォトレジスト層8は高解像パターンを与えることのできる慣例のフォトレジスト材料から形成される。例えば、該フォトレジスト層8はほぼ100nm乃至ほぼ500nmの波長等の短い波長に感応するフォトレジスト材料から形成される。例えば、このフォトレジストは193nmまたは248nmの波長を感知することができる。
フォトレジスト層8及び該キャップ層6に所望のパターンを与えるために慣用の光リソグラフィ及びエッチンク加工が用いられる。該フォトレジスト層8の一部分が(図示されていない)マスクを通して第1波長10の放射線で露光される。この第１波長10の放射線は紫外線、遠紫外線またはX線である。該キャップ層6が存在する場合、該第1波長10の放射線は該フォトパターン形成性層4に達することができない。むしろ、該キャップ層6は該第1波長10を吸収または反射して該フォトパターン形成性層4を望ましくない露光から保護する。そのため、該キャップ層6を含む中間半導体素子構造体は該第1波長10として任意の波長の放射線で露光される。言い換えると、該中間半導体素子構造体は、該フォトレジスト層8をパターン化する最も効率的な波長であって該光酸発生剤(PAG)を開始する最も効率的な波長に限定されない波長等の任意の放射線波長で露光される。一態様において、該第1波長はほぼ100nm乃至ほぼ300nmの範囲にある。
該フォトレジスト層8の露光された部分は水酸化テトラメチルアンモニウム(TMAH)、コリン、ケイ酸ナトリウム、水酸化ナトリウムまたは水酸化カリウムの水溶液等の慣用の現像溶液を用いて除去される。該露光部分の代わりに、該フォトレジスト層8の未露光部分を当業者により選択される異なった現像溶液を用いて除去することも考えられる。図1Dに示されるように、該フォトレジスト層8のパターンは該キャップ層6を介して延長されて該フォトパターン形成性層4の一部を露出する。高解像フォトレジストが該フォトレジスト層8に用いられているので、該フォトパターン形成性層4へ転写されたパターンもまた高解像を有する。
該フォトパターン形成性層4の部分(第1波長の放射線で露光されていない部分)の上に横たわる該キャップ層6及びフォトレジスト層8を有するので、中間半導体素子構造体は、図1Eに示されるように、第2波長14の放射線で露光される。該第2波長14は、該フォトパターン形成性層4の露出部分中の該光酸発生剤(PAG)を活性化して光化学反応を開始するに十分な波長である。例えば、該第2波長14は最も効果的に該光酸発生剤を活性化する波長または波長範囲である。該第2波長14の放射線は紫外線、遠紫外線またはX線である。該活性化した該光酸発生剤(PAG)は該フォトパターン形成性層4の有機ケイ素フォトレジスト材料と反応するプロトン(またはその酸)を生成する。該光化学反応は、該フォトパターン形成性層4の露出部分をその中のSi-N結合を開裂してSi-O結合を形成することによりSiO2系部分12へ変換する。該光酸発生剤(PAG)は該露光部分においてのみ活性化されるので、該光化学反応はこれらの部分においてのみ起こり、該フォトパターン形成性層4を選択的に該SiO2系部分12へ変換する。
該キャップ層6が該フォトパターン形成性層4の部分の上に横たわるので、該中間半導体構造体は下に横たわる該フォトパターン形成性層の非露出部分に衝撃を与えない任意の波長の放射線でパターン化される。しかし、該フォトパターン形成性層4の露出部分は引き続き選択的に該SiO2系部分12へ変換されてもよい。従って、該パターニング及び該変換工程は、高解像の達成と該フォトパターン形成性層の該SiO2系部分12への効率的な変換との間で妥協することなしに各工程に最適の波長で行われる。
図1Fに示されるように、該フォトレジスト層8及び該キャップ層6は慣用の湿式または乾式エッチング法により該中間半導体素子構造体から除去される。該フォトレジスト層8及び該キャップ層6は該フォトパターン形成性層4をエッチングしないで同時に両層が除去されるエッチング法により除去される。例えば、該キャップ層6がα-炭素から形成されている場合、酸素プラズマを用いて該フォトレジスト層8及び該キャップ層6を除去する。該フォトレジスト層8及び該キャップ層6はまた多段エッチング法により別々に除去することもできる。
該フォトパターン形成性層4の残存部分は、図1Gに示されるように、適切な波長の放射線で露光することによりSiO2系部分12’へ変換される。望むならば、該SiO2系部分12’は次いでほぼ200℃より高い温度で酸素中で灰化処理し、次いで酸素中でのアニールまたは蒸気アニールによるごとく慣用技術によりSiO2へ変換される。
該キャップ層6は必要な光リソグラフィ及びエッチング処理を行った後に該半導体基板2上に残すことも考えられる。例えば、該フォトパターン形成性層4の材料が十分安定であるならば、その安定性を増すために該フォトパターン形成性層4をSiO2系物質へ変換する必要はなく、従って該キャップ層6の残存部を除去する必要はない。
一態様において、自己整合コンタクト(SAC)が形成される。この自己整合コンタクト(SAC)はディーラム(DRAM)メモリセルアレーにおけるごとくトランジスタゲート間に形成される。図2Aに示されるように、トランジスタゲート構造体20は半導体基板22上に形成される。これらのトランジスタゲート構造体20は慣用技術により形成され、ポリシリコン層、タングステンケイ化物及び複数の絶縁層等の複数の層を含む。フォトパターン形成性層24を該トランジスタゲート構造体20上に蒸着させてトランジスタゲート構造体20間の空間を満たす。二個のトランジスタゲート構造体20が図2Aには示されているが、任意の数のトランジスタゲート構造体20が存在しても良いことは理解されるところである。
図2B及び2Cに示されるように、キャップ層26及びフォトレジスト層28を該フォトパターン形成性層24上に析出させ、前に記載したごとくパターン化して該フォトパターン形成性層24の部分を露出させる。該フォトパターン形成性層24の露出部分を第1波長25の放射線で露光する。図2D及び2Eに示されるように、該フォトパターン形成性層24の露出部分を、これらの部分をSiO2系へ変換するために最も有効な波長を有する第2波長23の放射線で露光してSiO2系部分27を創り出す。該フォトパターン形成性層24の未露光部分は該キャップ層26により保護されているのでプロトンはこれらの部分中の該光酸発生剤(PAG)からは生成されない。図2Fに示されるように、該SiO2系部分27は該SiO2系材料に選択的なエッチング剤を用いて除去され、該半導体基板22の表面のこの部分が露出される。該フォトレジスト層28及び該キャップ層26は図2G及び2Hに示されるように除去されて、放射線露光によりSiO2系部分27’へ変換された該フォトパターン形成性層24の部分が後に残る。
該自己整合コンタクト(SAC)は該トランジスタゲート構造体20間のエッチングされた領域に形成される。当技術分野で示されるように、該自己整合コンタクト(SAC)のコンタクト層がポリシリコン、銅、アルミニウム、タングステンケイ化物或いは他の導体コンタクト材料から形成される。
本明細書において記載されたキャップ層は自己整合バイアス、誘電体層、トレンチ、シャロートレンチアイソレーション(STI)、導体、絶縁体、キャパシタ、ゲート及びソース/ドレイン接合等を含むがそれらに限定されない追加の半導体素子構造体の形成に用いることもまた考えられる。これらの半導体素子構造体は半導体メモリ装置の成形に用いられる。ダイナミックラム(DRAM)、スタティックラム(SRAM)、同期ダイナミックラム(SDRAM)、フラッシュ(FLASH)メモリ及びその他のメモリ装置の成形に用いられる。例えば、該自己整合ビアの成形において、該キャップ層が先に記載したごとく該第1金属構造体上に蒸着される。このキャップ層は誘電体反射防止被膜(DARC)または窒化チタン(TiN)等の反射防止被膜を含む。ポリサラザン(PSZ)化合物及び光酸発生剤(PAG)を含むフォトパターン形成層が該第1金属構造体及び該キャップ層上へ形成される。該フォトパターン形成層及び該キャップ層は該自己整合ビアが第2金属構造体から下へ伸びる位置から除去される。中間半導体素子構造体が放射線で露光されるとき、放射線の該第1金属構造体からの反射は、光酸発生剤(PSG)を増強させるために用いられる。これは、該第1金属構造体から反射された放射線の量、すなわち線量を制御することにより達成される。放射線の線量が十分であるときのみ、該光酸発生剤(PAG)は充分に活性化されて該フォトパターン形成層を該SiO2系材料へ変換させる。該SiO2系材料は次いで除去されて自己整合ビアを創り出す。該自己整合ビアの形成は該第1金属構造からの放射線の反射に依存するので、得られたビアは自己整合する。
本明細書において記載されたごとく、該キャップ層はパターニング工程と該変換工程を分離し、これらの工程の各々の条件を他の工程に衝撃を与えないで最適化できる。言い換えれば、パターニング工程を行う最適の波長が該中間半導体素子構造体をパターニングするために用いられるとともに、該有機ケイ素フォトレジスト材料を該SiO2系材料へ転換する最適の波長も用いられる。該キャップ層は該放射線が該フォトパターン形成性層へ貫通することを防ぎ、その結果該中間半導体素子構造体は以前は用いられなかった波長の放射線で露光可能となる。
本発明は種々の変形及び代わりの形態を許すので、特定の態様が図面中の例により示され、また本明細書のおいて詳細に記載されている。しかし、本発明は記載された特定の形態に限定される意図のないことは理解されるべきである。むしろ、本発明は以下に付加されている特許請求の範囲で定義された精神及び範囲に該当する全ての変形、均等物及び代替物に効力が及ぶものである。
図1A乃至図1Gは本発明の半導体素子構造体の工程順序を示す。 図2A乃至図2Hは自己整合コンタクトを有する一態様となる本発明の半導体素子構造体の工程順序を示す。

Claims (35)

  1. 半導体基板上に、ケイ素重合体、ポリシリン化合物及びポリシラザン化合物からなる群より選択された有機ケイ素フォトレジスト材料を含むフォトパターン形成性層を形成することと、
    該フォトパターン形成性層上にキャップ層を形成することと、
    該キャップ層上に、ほぼ１００ｎｍ乃至ほぼ５００ｎｍの範囲の波長の放射線に感応するフォトレジスト材料を含むフォトレジスト層を形成することと、
    該フォトレジスト層の少なくとも一部分を第１波長の放射線で露光して、該フォトレジスト層中に高解像パターンを与えることと、
    該フォトレジスト層の該少なくとも一部分と、その下にある該キャップ層の一部分とを除去して、該フォトパターン形成性層の少なくとも一部分を露出させることと、
    該フォトパターン形成性層の該少なくとも一部分を第２波長の放射線で露光して、該フォトパターン形成性層の該少なくとも一部分を二酸化ケイ素系材料へ変換させることと、
    を含む中間半導体素子構造体の形成方法。
  2. 該フォトレジスト層の該少なくとも一部分を第１波長の放射線で露光して該フォトレジスト層中に高解像パターンを与えることが、該フォトパターン形成性層を該第１波長の放射線で露光することなく該フォトレジスト層の該少なくとも一部分を該第１波長の放射線で露光することを含む、請求項１の方法。
  3. 該フォトレジスト層の該少なくとも一部分を第１波長の放射線で露光して該フォトレジスト層中に高解像パターンを与えることが、該フォトレジスト層の該少なくとも一部分をほぼ１００ｎｍ乃至ほぼ３００ｎｍの範囲の波長の放射線で露光することを含む、請求項１または２の方法。
  4. 該フォトレジスト層の該少なくとも一部分を第１波長の放射線で露光して該フォトレジスト層中に高解像パターンを与えることが、該フォトレジスト層の該少なくとも一部分を１９３ｎｍの波長または２４８ｎｍの波長で露光することを含む、請求項１乃至３のいずれかの方法。
  5. 該フォトパターン形成性層の該少なくとも一部分を第２波長の放射線で露光することが、該フォトパターン形成性層の該少なくとも一部分をシルセスキオキサン材料へ変換することを含む、請求項１乃至４のいずれかの方法。
  6. 該フォトパターン形成性層の該少なくとも一部分を第２波長の放射線で露光することが、該フォトパターン形成性層の該少なくとも一部分を、水素シルセスキオキサン、メチルシルセスキオキサン、ポリ水素シルセスキオキサン、ヒドリオポリシルセスキオキサン、メチルポリシルセスキオキサン及びフェニルポリシルセスキオキサンからなる群より選択されたシルセスキオキサン材料へ変換することを含む、請求項１乃至５のいずれかの方法。
  7. 該シルセスキオキサン材料へ変換された該フォトパターン形成性層の該少なくとも一部分を除去することを更に含む、請求項５又は６の方法。
  8. 該フォトパターン形成性層の残存部分をシルセスキオキサン材料へ変換することを更に含む、請求項１乃至７のいずれかの方法。
  9. 該フォトパターン形成性層を該半導体基板上に形成することが、放射線での露光によりシルセスキオキサン材料へ選択的に変換するように配合されている材料から該フォトパターン形成性層を形成することを含む、請求項１乃至８のいずれかの方法。
  10. 該フォトパターン形成性層を該半導体基板上に形成することが、放射線での露光により、水素シルセスキオキサン、メチルシルセスキオキサン、ポリ水素シルセスキオキサン、ヒドリオポリシルセスキオキサン、メチルポリシルセスキオキサン及びフェニルポリシルセスキオキサンからなる群より選択されたシルセスキオキサン材料へ選択的に変換するように配合されている材料から該フォトパターン形成性層を形成することを含む、請求項１乃至９のいずれかの方法。
  11. 該フォトパターン形成性層を該半導体基板上に形成することが、光酸発生剤を該フォトパターン形成性層に含めることを含む、該請求項１乃至１０のいずれかの方法。
  12. 該キャップ層を該フォトパターン形成性層上に形成することが、放射線が該フォトパターン形成性層へ通るのを防ぐ材料の層を形成することを含む、請求項１乃至１１のいずれかの方法。
  13. 該キャップ層を該フォトパターン形成性層上に形成することが、該フォトパターン形成性層上に高度に光吸収性または高度に光反射性の材料を含む層を形成することを含む、請求項１乃至１２のいずれかの方法。
  14. 該キャップ層を該フォトパターン形成性層上に形成することが、該フォトパターン形成性層上に誘電体反射防止被膜、下部反射防止被膜または金属被膜を形成することを含む、請求項１乃至１３のいずれかの方法。
  15. 該キャップ層を該フォトパターン形成性層上に形成することが、無定形炭素、炭化ケイ素、窒化チタン、窒化ケイ素及びオキシ窒化ケイ素からなる群より選択された材料から該キャップ層を形成することを含む、請求項１乃至１４のいずれかの方法。
  16. 該キャップ層を該フォトパターン形成性層上に形成することが、放射線が該フォトパターン形成性層へ通るのを防ぐのに十分な厚さを有する該キャップ層を形成することを含む、請求項１乃至１５のいずれかの方法。
  17. 該キャップ層上に該フォトレジスト層を形成することが、ほぼ１９３ｎｍまたはほぼ２４８ｎｍの波長に感応するフォトレジスト材料から該フォトレジスト層を形成すること含む、請求項１乃至１６のいずれかの方法。
  18. 半導体基板上に形成されたフォトパターン形成性層であって、放射線での露光により二酸化ケイ素系材料へ変換されるように配合されており、ケイ素重合体、ポリシリン化合物及びポリシラザン化合物からなる群より選択される材料を含むフォトパターン形成性層と、
    該フォトパターン形成性層の少なくとも一部分の上に形成されたキャップ層と、
    該キャップ層の少なくとも一部分上に形成されたフォトレジスト層であって、ほぼ１００ｎｍ乃至ほぼ５００ｎｍの範囲の波長の放射線に感応する材料を含むフォトレジスト層と、
    を含む中間半導体素子構造体。
  19. 該キャップ層が高度に光吸収性または高度に光反射性の材料を含む、請求項１８の中間半導体素子構造体。
  20. 該フォトレジスト層の少なくとも第１の部分は除去されており、該フォトレジスト層の少なくとも第２の部分が残存し、そして該キャップ層の少なくとも第１の部分は除去されており、該キャップ層の少なくとも第２の部分が残存する、請求項１８または１９の中間半導体素子構造体。
  21. 該フォトパターン形成性層の少なくとも一部分が二酸化ケイ素系材料へ変換される、請求項１８乃至２０のいずれかの中間半導体素子構造体。
  22. 二酸化ケイ素系材料へ変換された該フォトパターン形成性層の少なくとも一部分が二酸化ケイ素またはそのアルキル化誘導体を含む、請求項２１の中間半導体素子構造体。
  23. 二酸化ケイ素系材料へ変換された該フォトパターン形成性層の少なくとも一部分がシルセスキオキサン材料を含む、請求項２１の中間半導体素子構造体。
  24. 該フォトパターン形成性層が光酸発生剤を含む、請求項１８乃至２３のいずれかの中間半導体素子構造体。
  25. 該二酸化ケイ素系材料が二酸化ケイ素またはそのアルキル化誘導体を含む、請求項１８乃至２４のいずれかの中間半導体素子構造体。
  26. 該二酸化ケイ素系材料がシルセスキオキサン材料を含む、請求項１８乃至２５のいずれかの中間半導体素子構造体。
  27. 該シルセスキオキサン材料が水素シルセスキオキサン、メチルシルセスキオキサン、ポリ水素シルセスキオキサン、ヒドリオポリシルセスキオキサン、メチルポリシルセスキオキサン及びフェニルポリシルセスキオキサンからなる群より選択される、請求項２６の中間半導体素子構造体。
  28. 該キャップ層が、放射線がフォトパターン形成性層に通るのを防ぐ材料を含む、請求項１８乃至２７のいずれかの中間半導体素子構造体。
  29. 該キャップ層が誘電体反射防止被膜、下部反射防止被膜または金属被膜を含む、請求項１８乃至２８のいずれかの中間半導体素子構造体。
  30. 該キャップ層に用いられる材料が無定形炭素、炭化ケイ素、窒化チタン、窒化ケイ素及びオキシ窒化ケイ素からなる群より選択される、請求項１８乃至２９のいずれかの中間半導体素子構造体。
  31. 該キャップ層が、放射線がフォトパターン形成性層に通るのを防ぐのに十分な厚さを有する、請求項１８乃至３０のいずれかの中間半導体素子構造体。
  32. 該キャップ層がほぼ１０ｎｍを超える厚さを有する、請求項１８乃至３１のいずれかの中間半導体素子構造体。
  33. 該フォトレジスト層が高解像パターンを与えることができるフォトレジスト材料を含む、請求項１８乃至３２のいずれかの中間半導体素子構造体。
  34. 該フォトレジスト層がほぼ１９３ｎｍまたはほぼ２４８ｎｍの波長に感応するフォトレジスト材料を含む、請求項１８乃至３３のいずれかの中間半導体素子構造体。
  35. 該二酸化ケイ素系材料が該フォトパターン形成性層から除去されている、請求項２８乃至３４のいずれかの中間半導体素子構造体。
JP2006532955A 2003-05-12 2004-05-11 スピンオンフォトパターン形成性中間層誘電性材料の使用及びそれを利用する中間半導体素子構造体 Expired - Fee Related JP4640657B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/435,791 US7060637B2 (en) 2003-05-12 2003-05-12 Methods of forming intermediate semiconductor device structures using spin-on, photopatternable, interlayer dielectric materials
PCT/US2004/014728 WO2004102274A2 (en) 2003-05-12 2004-05-11 Use of spin-on, photopatternable, interplayer dielectric materials and intermediate semiconductor device structure utilizing the same

Publications (2)

Publication Number Publication Date
JP2007503730A JP2007503730A (ja) 2007-02-22
JP4640657B2 true JP4640657B2 (ja) 2011-03-02

Family

ID=33417006

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006532955A Expired - Fee Related JP4640657B2 (ja) 2003-05-12 2004-05-11 スピンオンフォトパターン形成性中間層誘電性材料の使用及びそれを利用する中間半導体素子構造体

Country Status (7)

Country Link
US (4) US7060637B2 (ja)
EP (1) EP1623273B1 (ja)
JP (1) JP4640657B2 (ja)
KR (1) KR100840138B1 (ja)
CN (1) CN1809788B (ja)
TW (1) TWI306545B (ja)
WO (1) WO2004102274A2 (ja)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB0213695D0 (en) * 2002-06-14 2002-07-24 Filtronic Compound Semiconduct Fabrication method
US7060637B2 (en) * 2003-05-12 2006-06-13 Micron Technology, Inc. Methods of forming intermediate semiconductor device structures using spin-on, photopatternable, interlayer dielectric materials
US20040265748A1 (en) * 2003-06-30 2004-12-30 Robert Bristol Pattern transfer of an extreme ultraviolet imaging layer via flood exposure of contact mask layer (EUV CML)
US8901268B2 (en) 2004-08-03 2014-12-02 Ahila Krishnamoorthy Compositions, layers and films for optoelectronic devices, methods of production and uses thereof
US7429532B2 (en) * 2005-08-08 2008-09-30 Applied Materials, Inc. Semiconductor substrate process using an optically writable carbon-containing mask
US8003537B2 (en) * 2006-07-18 2011-08-23 Imec Method for the production of planar structures
US7622246B2 (en) * 2006-09-22 2009-11-24 Massachusetts Institute Of Technology Contrast enhancing layers
KR100886219B1 (ko) * 2007-06-07 2009-02-27 삼성전자주식회사 자기정렬된 이중 패터닝을 채택하는 미세 패턴 형성 방법
KR100877107B1 (ko) * 2007-06-28 2009-01-07 주식회사 하이닉스반도체 반도체 소자의 층간절연막 형성방법
US8029971B2 (en) * 2008-03-13 2011-10-04 International Business Machines Corporation Photopatternable dielectric materials for BEOL applications and methods for use
US8158338B2 (en) 2008-07-08 2012-04-17 Massachusetts Institute Of Technology Resist sensitizer
WO2010005892A1 (en) * 2008-07-08 2010-01-14 Massachusetts Institute Of Technology Resist composition and lithographic process using said composition
US8557877B2 (en) 2009-06-10 2013-10-15 Honeywell International Inc. Anti-reflective coatings for optically transparent substrates
US20110020753A1 (en) * 2009-07-27 2011-01-27 International Business Machines Corporation Method for reversing tone of patterns on integrated circuit and patterning sub-lithography trenches
CN102135733B (zh) * 2010-01-27 2012-12-05 中芯国际集成电路制造(上海)有限公司 光阻去除方法
US8864898B2 (en) 2011-05-31 2014-10-21 Honeywell International Inc. Coating formulations for optical elements
US8703576B2 (en) 2011-09-14 2014-04-22 International Business Machines Corporation Gap-fill keyhole repair using printable dielectric material
US20130095431A1 (en) * 2011-10-17 2013-04-18 Shenzhen China Star Optoelectronics Technology Co., Ltd. Fabricating method for controlling hole-wall angle of contact hole in lcd device
DE102013003329A1 (de) 2013-02-25 2014-08-28 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Silane, Hybridpolymere und Photolack mit Positiv-Resist Verhalten sowie Verfahren zur Herstellung
KR102394994B1 (ko) * 2013-09-04 2022-05-04 도쿄엘렉트론가부시키가이샤 유도 자기 조립용 화학 템플릿을 생성하기 위한 경화 포토레지스트의 자외선을 이용한 박리
KR102282997B1 (ko) 2014-09-05 2021-07-29 삼성디스플레이 주식회사 유기 발광 표시장치 및 그 제조방법
WO2016167892A1 (en) 2015-04-13 2016-10-20 Honeywell International Inc. Polysiloxane formulations and coatings for optoelectronic applications
US11676855B2 (en) * 2020-02-26 2023-06-13 Taiwan Semiconductor Manufacturing Co., Ltd. Patterning interconnects and other structures by photo-sensitizing method
DE102020130905A1 (de) * 2020-02-26 2021-08-26 Taiwan Semiconductor Manufacturing Co., Ltd. Strukturieren von Interconnects und anderer Aufbauten durch Photosensibilisierungsverfahren
CN114839843A (zh) * 2022-07-04 2022-08-02 上海传芯半导体有限公司 一种投影式光刻机的光源结构、投影式光刻机及光刻工艺

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59149025A (ja) 1983-02-16 1984-08-25 Hitachi Ltd 半導体装置の製造法
US4551370A (en) * 1983-03-31 1985-11-05 Union Carbide Corporation Shirred casing stick article with end closure and method for making the same
JPS60245138A (ja) * 1984-05-18 1985-12-04 Matsushita Electric Ind Co Ltd シリコン酸化膜の形成方法
JPS6314432A (ja) 1986-07-07 1988-01-21 Nippon Telegr & Teleph Corp <Ntt> パタン形成方法
US4770739A (en) * 1987-02-03 1988-09-13 Texas Instruments Incorporated Bilayer photoresist process
JPH01129417A (ja) * 1987-11-16 1989-05-22 Oki Electric Ind Co Ltd 半導体素子における微細パターンの形成方法
US5407782A (en) * 1991-09-06 1995-04-18 Kawasaki Steel Corporation Method of forming resist pattern in a multilayer resist
JP3034090B2 (ja) * 1991-09-30 2000-04-17 触媒化成工業株式会社 パターン形成方法
JP3407330B2 (ja) 1993-04-30 2003-05-19 オリンパス光学工業株式会社 光学系支持装置
JP2791858B2 (ja) * 1993-06-25 1998-08-27 株式会社半導体エネルギー研究所 半導体装置作製方法
WO1997024391A1 (fr) * 1995-12-28 1997-07-10 Tonen Corporation Procede de production de polysilazane
JPH09232428A (ja) * 1996-02-28 1997-09-05 Hitachi Ltd 半導体装置の製造方法
KR100238252B1 (ko) * 1996-09-13 2000-01-15 윤종용 Sog층 큐어링방법 및 이를 이용한 반도체장치의 절연막제조방법
US5716882A (en) 1996-10-28 1998-02-10 Vanguard International Semiconductor Corp. Method for forming a DRAM capacitor by forming a trench in a polysilicon layer
EP0942330A1 (en) * 1998-03-11 1999-09-15 Applied Materials, Inc. Process for depositing and developing a plasma polymerized organosilicon photoresist film
US6232235B1 (en) * 1998-06-03 2001-05-15 Motorola, Inc. Method of forming a semiconductor device
JP2000031118A (ja) * 1998-07-08 2000-01-28 Toshiba Corp パターン形成方法
US6350706B1 (en) * 1998-09-03 2002-02-26 Micron Technology, Inc. Process for using photo-definable layers in the manufacture of semiconductor devices and resulting structures of same
JP3141855B2 (ja) * 1998-10-01 2001-03-07 日本電気株式会社 半導体装置の製造方法
US20040081912A1 (en) * 1998-10-05 2004-04-29 Tatsuro Nagahara Photosensitive polysilazane composition and method of forming patterned polysilazane film
JP2000181069A (ja) * 1998-10-05 2000-06-30 Tonen Corp 感光性ポリシラザン組成物及びパタ―ン化されたポリシラザン膜の形成方法
US6426127B1 (en) * 1999-12-28 2002-07-30 Electron Vision Corporation Electron beam modification of perhydrosilazane spin-on glass
KR100362834B1 (ko) * 2000-05-02 2002-11-29 삼성전자 주식회사 반도체 장치의 산화막 형성 방법 및 이에 의하여 제조된 반도체 장치
US6420084B1 (en) * 2000-06-23 2002-07-16 International Business Machines Corporation Mask-making using resist having SIO bond-containing polymer
KR100793620B1 (ko) * 2000-08-31 2008-01-11 에이제토 엘렉토로닉 마티리알즈 가부시키가이샤 감광성 폴리실라잔 조성물 및 패턴화 층간 절연막의 형성방법
JP3421009B2 (ja) * 2000-09-28 2003-06-30 クラリアント ジャパン 株式会社 層間絶縁膜用感光性組成物及びパターン化層間絶縁膜の形成方法
US6479405B2 (en) * 2000-10-12 2002-11-12 Samsung Electronics Co., Ltd. Method of forming silicon oxide layer in semiconductor manufacturing process using spin-on glass composition and isolation method using the same method
EP1478682A4 (en) 2001-11-15 2005-06-15 Honeywell Int Inc ANTIREFLECTIVE LAYERS FOR PHOTOLITHOGRAPHY AND METHODS OF PREPARATION THEREOF
US6803660B1 (en) * 2003-01-29 2004-10-12 International Business Machines Corporation Patterning layers comprised of spin-on ceramic films
US7060637B2 (en) 2003-05-12 2006-06-13 Micron Technology, Inc. Methods of forming intermediate semiconductor device structures using spin-on, photopatternable, interlayer dielectric materials

Also Published As

Publication number Publication date
US7678460B2 (en) 2010-03-16
WO2004102274A3 (en) 2005-09-09
KR100840138B1 (ko) 2008-06-23
US8486612B2 (en) 2013-07-16
CN1809788A (zh) 2006-07-26
TWI306545B (en) 2009-02-21
US20060172079A1 (en) 2006-08-03
JP2007503730A (ja) 2007-02-22
TW200508033A (en) 2005-03-01
WO2004102274A2 (en) 2004-11-25
EP1623273A2 (en) 2006-02-08
US20060205236A1 (en) 2006-09-14
US20110065050A1 (en) 2011-03-17
US7855154B2 (en) 2010-12-21
KR20060003094A (ko) 2006-01-09
US7060637B2 (en) 2006-06-13
CN1809788B (zh) 2010-04-28
EP1623273B1 (en) 2015-06-24
US20040229050A1 (en) 2004-11-18

Similar Documents

Publication Publication Date Title
JP4640657B2 (ja) スピンオンフォトパターン形成性中間層誘電性材料の使用及びそれを利用する中間半導体素子構造体
US7223517B2 (en) Lithographic antireflective hardmask compositions and uses thereof
US7157755B2 (en) Polymer sacrificial light absorbing structure and method
TWI673763B (zh) 半導體裝置的製造方法
US7482280B2 (en) Method for forming a lithography pattern
JP4086830B2 (ja) スピンオンａｒｃ／ハードマスク用のシリコン含有組成物
US8877430B2 (en) Methods of producing structures using a developer-soluble layer with multilayer technology
US20090011374A1 (en) Method and material for forming high etch resistant double exposure patterns
US20070196773A1 (en) Top coat for lithography processes
JP2007258683A (ja) 有機シラン系重合体を含むレジスト下層膜用ハードマスク組成物およびこれを用いた半導体集積回路デバイスの製造方法
JP2016201542A (ja) オープンフィーチャ内に誘電体分離構造を作成するサブトラクティブ法
US6806021B2 (en) Method for forming a pattern and method of manufacturing semiconductor device
JP2003163265A (ja) 配線構造およびその製造方法
JPWO2009054413A1 (ja) 半導体装置の作製方法
KR100836675B1 (ko) 반사방지 하드마스크 조성물, 이를 이용한 패턴화된 재료형상의　제조방법 및 반도체 집적회로 디바이스
JP2001176788A (ja) パターン形成方法および半導体装置
JP2002270690A (ja) 半導体装置における配線構造
US20070299176A1 (en) Photodefinable low dielectric constant material and method for making and using same
JP2002170883A (ja) 半導体装置における配線構造の製造方法
KR100713238B1 (ko) 레지스트 하층막용 하드마스크 조성물 및 이를 이용한반도체 집적회로 디바이스의 제조방법

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061218

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061218

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20080710

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20080710

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20080717

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090929

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091224

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20091224

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100706

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100929

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20100929

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101026

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101118

R150 Certificate of patent or registration of utility model

Ref document number: 4640657

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131210

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees