JP3734390B2 - 埋込材およびこの埋込材を用いた配線形成方法 - Google Patents
埋込材およびこの埋込材を用いた配線形成方法 Download PDFInfo
- Publication number
- JP3734390B2 JP3734390B2 JP29661299A JP29661299A JP3734390B2 JP 3734390 B2 JP3734390 B2 JP 3734390B2 JP 29661299 A JP29661299 A JP 29661299A JP 29661299 A JP29661299 A JP 29661299A JP 3734390 B2 JP3734390 B2 JP 3734390B2
- Authority
- JP
- Japan
- Prior art keywords
- via hole
- forming
- embedding material
- film
- low dielectric
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は多層配線構造を形成する際にビアホールに充填する埋込材とこの埋込材を用いた配線形成方法に関する。
【０００２】
【従来の技術】
図１に一般的な多層配線構造の形成方法を示す。
従来の多層配線構造の形成方法にあっては、先ず、図１（ａ）に示すように、基板上にアルミニウム（Ａl）膜を形成し、この上にパターンを形成したレジストマスクを設け、ＲＩＥ（リアクティブ・イオン・エッチング）にて同図（ｂ）に示すようにアルミニウム（Ａl）膜を選択的にエッチング、レジストマスクを除去して下層配線を形成し、次いで、同図（ｃ）に示すように、ＳＯＧ（spin on glass:ケイ素化合物をアルコール等の有機溶剤に溶解させた塗布液）を塗布、焼成し、（図（ｃ）ではＡl配線上に直接ＳＯＧ層を設けているが、必要に応じ、Ａl配線とＳＯＧ層間にプラズマＣＶＤ法による層間絶縁膜を設けることもある）次いで、同図（ｄ）に示すようにエッチバックによって平坦化し、更に同図（ｅ）に示すように、平坦化した上にＳＯＧを塗布、焼成し、この上に設けたレジストマスクを介して、同図（ｆ）に示すように、このＳＯＧ膜に選択的エッチングにてビアホールを形成し、このビアホールにＡl等を埋め込み、更に同図（ｇ）に示すように、アルミニウム（Ａl）膜を形成し、前記と同様にして同図（ｈ）に示すように、アルミニウム（Ａl）膜をエッチングして上層配線を形成し、同図（ｉ）に示すように、ＳＯＧを塗布し、上層配線間をＳＯＧで埋めることで多層配線構造を形成するようにしている。
実際の多層配線は上記のようなエッチング技術を応用して、５層以上になっているものが多い。
【０００３】
半導体デバイスの高集積化についての要求は益々高まっており、ゲート長が０．１５μｍ世代に突入しつつある。この場合の配線材料として、従来のＡlに代り、Ｃuを用いた方が次のような点で半導体素子特性の向上が図れることが分かっている。
【０００４】
ＣuはＡlに比べＥＭ（エレクトロマイグレーション）耐性に優れ、低抵抗のため配線抵抗による信号遅延を低減でき、高電流密度の使用が可能、即ち、許容電流密度を３倍以上も緩和でき、配線幅を微細化できる。
【０００５】
しかしながら、ＣuはＡlに比べエッチングが難しいことから、ＣuをエッチングしないでＣuの多層配線を実現する方法として銅ダマシン（象眼）法が注目されている。
【０００６】
図２に基づいて銅ダマシン法を説明する。
先ず、図２（ａ）に示すように、基板上にＣＶＤ法により形成されるＳiＯ2やＳＯＧなどからなる層間絶縁膜を形成し、この上にパターン化したレジストマスクを設け、選択的エッチング、レジストマスクの除去にて同図（ｂ）に示すように、配線溝を形成し、次いで同図（ｃ）に示すように、バリヤメタルを堆積せしめ、同図（ｄ）に示すように、配線溝へＣuを電解めっきなどによって埋め込んで下層配線を形成し、ＣＭＰ（化学研磨）によるバリヤメタルとＣuの研磨を行った後、同図（ｅ）に示すように、この上に再び層間絶縁膜を形成する。以下同様にして、パターン形成したレジストマスクを介して層間絶縁膜を選択的にエッチングして、同図（ｆ）に示すように、この層間絶縁膜にビアホール（コンタクトホール）とトレンチホール（上層配線用の溝）を形成（デユアルダマシン）し、同図（ｇ）に示すように、これらビアホールと上層配線用の溝に電解めっきなどによってＣuを埋め込んで上層配線を形成するようにしている。
【０００７】
上述した層間絶縁膜にビアホールとトレンチホールを形成するデユアルダマシン法については、例えば、月刊semiconductor world 1998.1のp108〜109に開示されており、具体的に図３及び図４に基づいて説明する。
【０００８】
図３に示す方法は、先ず同図（ａ）に示すように、半導体基板上に順次第１の低誘電体膜、第１のエッチングストッパ膜、第２の低誘電体膜及び第２のエッチングストッパ膜を形成し、次いで同図（ｂ）に示すように、前記第２のエッチングストッパ膜の上にビアホール形成用のパターンを有するレジストマスクを形成し、次いで同図（ｃ）に示すように、前記レジストマスクを介して第１の低誘電体膜までビアホールを形成し、同図（ｄ）に示すように、前記ビアホールにホトレジスト等の埋込材を充填し、この埋込材を加熱硬化せしめた後、同図（ｅ）に示すように、加熱硬化した埋込材をエッチバックして所定厚みの埋込材をビアホールの底部に残し、更に同図（ｆ）に示すように、前記第２のエッチングストッパ膜の上にトレンチホール形成用のパターンを有するレジストマスクを形成し、同図（ｇ）に示すように、前記レジストマスクを介して第２の低誘電体膜にトレンチホールを形成するとともにビアホールの底部に残った埋込材を除去し、この後前記トレンチホール及びビアホールにＣu等の金属を埋め込むようにしている。
【０００９】
図４に示す方法は、先ず同図（ａ）に示すように、半導体基板上に順次低誘電体膜及びエッチングストッパ膜を形成し、次いで同図（ｂ）に示すように、前記エッチングストッパ膜の上にビアホール形成用のパターンを有するレジストマスクを形成し、次いで同図（ｃ）に示すように、前記レジストマスクを介して低誘電体膜にビアホールを形成し、同図（ｄ）に示すように、前記ビアホールにホトレジスト等の埋込材を充填し、この埋込材を加熱硬化せしめた後、同図（ｅ）に示すように、前記加熱硬化した埋込材をエッチバックして所定厚みの埋込材をビアホールの底部に残し、更に同図（ｆ）に示すように、前記エッチングストッパ膜の上にトレンチホール形成用のパターンを有するレジストマスクを形成し、同図（ｇ）に示すように、前記レジストマスクを介して低誘電体膜にトレンチホールを形成するとともにビアホールの底部に残った埋込材を除去し、この後前記トレンチホール及びビアホールに金属を埋め込むようにしている。
【００１０】
尚、デユアルダマシン法には上記した他にもホトレジスト等の埋込材を使用せずに、先にトレンチホールを形成し、次いでビアホールを形成する方法もある。
【００１１】
【発明が解決しようとする課題】
上述したデユアルダマシン法にあっては、ビアホールを形成した後にエッチングにてトレンチホールを形成する際、ビアホールの底部から基板表面が露出していると、エッチングガスによって基板表面が損傷し、配線不良等を引き起こすため、ホトレジスト組成物を保護膜としてビアホール底部に埋め込んでいる。
【００１２】
ところで、デユアルダマシン法で形成されるビアホール及びトレンチホールのアスペクト比（高さ／幅）は４〜５或いはそれ以上となるので、埋込材としてはアスペクト比が４〜５或いはそれ以上の溝でも容易に埋め込みが可能なものが要求される。
【００１３】
しかしながら、ホトレジスト組成物をアスペクト比が４〜５の溝に充填しようとすると、気泡が発生し完全に保護膜として埋め込むことができず、これを無視してホトレジスト組成物を埋込材として使用しても、露光・現像後にビアホール底部に必要な膜厚の保護膜を残すことができない。
【００１４】
このため、従来からホトレジスト組成物中の光吸収能の高い感光性成分の量を調整することが行われているが、感光性成分の量を多くすると、露光光の透過が悪くなり解像性が低下し、感光性成分の量を少なくすると、露光光により全体が露光され必要な膜厚を確保できないという問題がある。
【００１５】
【課題を解決するための手段】
上記課題を解決すべく本発明に係る微細溝埋込材は、主として熱架橋性化合物を例えば有機溶媒に溶解して構成される。
また、本発明に係る配線形成方法は、図３及び図４に示したデユアルダマシン法によって配線を形成する際に、前記微細溝埋込材にてビアホールの底部を埋めた状態でトレンチホールを形成するようにした。
【００１６】
前記熱架橋性化合物としては、メラミン誘導体、グアナミン誘導体、グリコールウリル誘導体、尿素誘導体およびスクシニルアミド誘導体等のアミノ基をヒドロキシアルキル基、アルコキシアルキル基あるいはその両方で置換したものが挙げられる。
【００１７】
また、上記の誘導体の例としては、メトキシメチル化メラミン、メトキシメチル化ブトキシメチル化メラミン、ブトキシメチル化メラミン、カルボキシル基含有メトキシメチル化イソブトキシメチル化メラミン、メトキシメチル化ベンゾグアナミン、メトキシメチル化エトキシメチル化ベンゾグアナミン、メトキシメチル化ブトキシメチル化ベンゾグアナミン、ブトキシメチル化ベンゾグアナミン、カルボキシル基含有メトキシメチル化エトキシメチル化グリコールウリル、メチロール化ベンゾグアナミン、ブトキシメチル化グリコールウリル、メチロール化グリコールウリル等が挙げられる。この中でもトリアジン環をその構造中に化合物が好ましく、更にはメトキシメチル化ベンゾグアナミンが特に好ましい。また、これら誘導体は２種以上を混合して用いることもできる。
【００１８】
有機溶媒としては、上記熱架橋性化合物を溶解するものであればよく、例えばメチルアルコール、エチルアルコール、プロピルアルコール、ブチルアルコールのような１価アルコール、エチレングリコール、ジエチレングリコール、プロピレングリコールのような多価アルコール、エチレングリコールモノメチルエーテル、エチレングリコールモノエチルエーテル、エチレングリコールモノプロピルエーテル、エチレングリコールモノブチルエーテル、プロピレングリコールモノメチルエーテル、プロピレングリコールモノエチルエーテル、プロピレングリコールモノプロピルエーテル、プロピレングリコールモノブチルエーテル、エチレングリコールモノメチルエーテルアセテート、エチレングリコールモノエチルエーテルアセテート、プロピレングリコールモノメチルエーテルアセテート、プロピレングリコールモノエチルエーテルアセテートのような多価アルコール誘導体、酢酸、プロピオン酸のような脂肪酸等を挙げることができる。これらの有機溶媒は単独で用いてもよいし、２種以上組み合わせて用いてもよい。中でもプロピレングリコールモノメチルエーテル、プロピレングリコールモノメチルエーテルアセテート等が好適に用いられる。
【００１９】
熱架橋性化合物と有機溶剤の配合比は特に限定されない。つまり同じ５〜６核体の熱架橋性化合物を用いた場合、濃度を上げると厚い膜が得られ、濃度を下げると薄い膜が得られる。このことから、熱架橋性化合物と有機溶剤の配合比は求める膜の膜厚に応じて決定されるが、半導体素子の微細化の傾向から、０．２μｍ以下のパターンが形成された基板に対しての埋込性を考慮すると、配合比（熱架橋性化合物／（熱架橋性化合物＋有機溶剤））は０．１ｗｔ％〜５０ｗｔ％、好ましくは０．５ｗｔ％〜３０ｗｔ％とするのが好ましい。
特に、０．１ｗｔ％〜３．５ｗｔ％程度まで熱架橋性化合物の含有割合を低下せしめると、従来（図２）であればビアホールを完全に埋めるまで埋込材を充填した後、エッチバックによって所定厚みの埋込材をビアホールの底部に残すようにしていたが、図５の（ｃ）と（ｄ）に示すように、エッチバックの工程を経ることなく、いきなりビアホールの底部に所定厚みの埋込材を充填することができる。
【００２０】
また、必要に応じて、添加剤あるいは界面活性剤等を加えることができる。添加剤としては相容性のあるもので、架橋反応の促進剤として利用できるものであればよく、シュウ酸、マレイン酸、ｏ−ヒドロキシ安息香酸、3，5−ジニトロ安息香酸、2，6−ジヒドロキシ安息香酸、市販されているＳＡＸ（三井東圧化学社製）などのカルボン酸類、P−トルエンスルホン酸とジアルキルアミノアルコールとのエステルなどの有機酸エステルや2，2，’4，4’−テトラヒドロキシベンゾフェノン等を、熱架橋性があり、熱架橋後はアルカリ不溶性となる化合物に対して、５重量％未満の範囲で添加することができる。さらに、塗布性の向上やストリエーション防止のための界面活性剤を添加することができる。このような界面活性剤としてはサーフロンＳＣ−１０３、ＳＲ−１００（旭硝子社製）、ＥＦー３５１（東北肥料社製）フロラードＦc−４３１、フロラードＦc−１３５、フロラードＦc−９８、フロラードＦc−４３０、フロラードＦc−１７６（住友３Ｍ社製）等のフッ素系の界面活性剤が挙げられ、その添加量は熱架橋性化合物に対し、２００ppm未満の範囲で選ぶのがよい。又、これ以外の構成成分として高吸光性成分が含まれると、前述した通り、配合量の調整等が困難である。そのため、このような成分は含まれない。
【００２１】
また、フッ素系の層間絶縁膜材料としては、フッ化ポリイミド、ＳiＯＦ膜等あるいはシリカ系の層間絶縁膜材料として知られる有機ＳＯＧあるいはＰ−ＴＥＯＳ等の材料を用いることができ、特に有機ＳＯＧとしては、一般式ＲnＳi（ＯＲ1）4-n（ただし、Ｒは炭素数１〜４のアルキル基、アリール基であり、Ｒ1は炭素数が１〜４のアルキル基であり、ｎは１〜２の整数である。）で表されるアルコキシシラン化合物から選ばれる少なくとも１種を含むアルコキシシラン化合物を有機溶剤中、酸触媒下で加水分解し、縮合反応して得られる化合物を含んだ材料とすることができる。
【００２２】
さらに、エッチングストッパ膜としては、例えば酸化シリコン膜（ＳiＯx（xは任意の整数）の他、これらの膜にＰ、Ｂ、Ａs等をドーピングした膜（ＢＰＳＧ膜、ＰＳＧ膜、ＢＳＧ膜あるいはＡsＳＧ膜等）が含まれる）や窒化シリコン（ＳiＮ膜）等の膜が提案されている
また、第１及び第２のエッチングストッパ膜のエッチングレートの関係は、上層のエッチングレートの方が下層のそれよりも速くなるように設定しなくてはならないことを鑑みて適宜選択して用いることができる。
ただし、エッチングレートはエッチングガスの組成を変化させることにより、コントロールすることが可能である。このようなエッチングガスとしては、ＣＦ4、ＣＨＦ3及びＯ2の混合ガス、Ｎ2及びＯ2の混合ガスあるいはＣl2ガス等が用いられる。
【００２３】
更に、配線材料となる金属としては、Ｃu、Ａuが好ましく、Ａl、Ａl−Ｓi−Ｃu、Ａl−Ｓi等のＡl系の合金でもよい。
また、リソグラフィー工程で使用されるホトレジスト組成物としては、i線、g線用ポジ・ネガ型ホトレジスト、化学増幅型ポジ・ネガ型ホトレジスト、電子線用レジスト、Ｘ線レジストなど公知のものを、その目的によって使用することができる。さらには、ビアホールの径は０．２０μｍ以下のものに対して適用され得る。
【００２４】
本発明においては、さらに硫黄含有酸残基をもつ無機酸又は有機酸を配合することができる。この中の硫黄含有酸残基をもつ無機酸としては、硫酸、亜硫酸、チオ硫酸などが挙げられるが、特に硫酸が好ましい。一方、硫黄含有酸残基をもつ有機酸としては、有機スルホン酸、有機硫酸エステル、有機亜硫酸エステルなどが挙げられるが、特に有機スルホン酸、例えば、一般式
Ｒ7−Ｘ （ＩＩ）
（式中のＲ7は、置換基を有しない若しくは有する炭化水素基、Ｘはスルホン酸基である）
で表される化合物が好ましい。
【００２５】
上記一般式（ＩＩ）において、Ｒ7の炭化水素基としては、炭素数１〜２０のものが好ましく、この炭化水素基は、飽和のものでも、不飽和のものでもよいし、直鎖状、枝分かれ状、環状のいずれでもあってもよい。また、置換基としては、例えばフッ素原子などのハロゲン原子、スルホン酸基、カルボキシル基、水酸基、アミノ基、シアノ基などが挙げられ、これらの置換基は１個導入されていてもよいし、複数導入されていてもよい。
【００２６】
Ｒ7の炭化水素基は、芳香族炭化水素基、例えばフェニル基、ナフチル基、アントリル基などでもよいが、これらの中で特にフェニル基が好ましい。また、これらの芳香族炭化水素基の芳香環には、炭素数１〜２０のアルキル基を１個又は複数個結合していてもよい。上記炭素数１〜２０の炭化水素基は飽和のものでも、不飽和のものでもよいし、また、直鎖状、枝分かれ状、環状のいずれでもあってもよい。そのほか、この芳香環は、フッ素原子などのハロゲン原子、スルホン酸基、カルボキシル基、水酸基、アミノ基、シアノ基などの置換基の１個又は複数個で置換されていてもよい。
このような有機スルホン酸としては、レジストパターン下部の形状改善効果の点から、特にノナフルオロブタンスルホン酸、メタンスルホン酸、ドデシルベンゼンスルホン酸又はそれらの混合物が好適である。
【００２７】
上記の無機酸や有機酸は単独で用いてもよいし、２種以上を組み合わせて用いてもよい。その配合量は、使用する酸の種類により異なるが、前記架橋剤１００重量部に対し、通常０．１〜１０重量部、好ましくは１〜８重量部の範囲で選ばれる。
【００２８】
【発明の実施の形態】
以下に本発明の実施の形態を説明する。
（実施例１）
あらかじめＳiＮ層が蒸着されたＳi基板上に、第１層として有機ＳＯＧからなる低誘電気率膜、第２層としてＳiＮからなるエッチングストッパー膜、第３層として有機ＳＯＧよりなる低誘電体膜及び第４層としてＳiＯ2よりなるエッチングストッパー膜を形成し、この基板に対し、露光により酸を発生する化合物を含むポジ型ホトレジスト組成物ＴＤＵＲ−Ｐ０３４（東京応化工業（株）製）を塗布し、９０℃で９０秒間ベークしホトレジスト層を得た。
該ホトレジスト膜に対して、マスクパターンを介して選択的に露光し、２．３８wt％ＴＭＡＨ（テトラメチルアンモニウムヒドロキシド）水溶液にて現像し、ＣＦ4、ＣＦ3Ｈ及びＯ2の混合ガスを用いてエッチングし、ビアホールを得た。
該ビアホールに対して、メトキシメチル化ベンゾグアナミンの３０wt％プロピレングリコールモノメチルエーテルアセテート溶液を埋め込み１８０℃で９０秒間加熱し、さらに表面をＣＦ4、ＣＦ3Ｈ及びＯ2の混合ガスよりなるエッチャントを用いてエッチバックすることによりビアホールの底部に上記塗布液の保護膜層を形成した。
該保護膜層が形成された基板上に、再び上記と同様の操作でレジスト層を塗布し配線溝（トレンチホール）用のレジストパターンを形成し、更にエッチングを施し、配線溝を得た。
更に、保護膜層を除去し、バリアメタルを蒸着した後、めっき法によりＣuを埋め込み配線パターンを得た。
【００２９】
（実施例２）
あらかじめＳiＮ層が蒸着されたＳi基板上に、第１層として有機ＳＯＧからなる低誘電体膜、第２層としてＳiＮからなるエッチングストッパー膜を形成し、この基板に対し、露光により酸を発生する化合物を含むポジ型ホトレジスト化合物ＴＤＵＲ−Ｐ０３４（東京応化工業（株）製）を塗布し、９０℃で９０秒間ベークしホトレジスト層を得た。
該ホトレジスト膜に対して、マスクパターンを介して露光し、２．３８wt％ＴＭＡＨ（テトラメチルアンモニウムヒドロキシド）水溶液にて現像し、ＣＦ4、ＣＦ3Ｈ及びＯ2の混合ガスを用いてエッチングし、ビアホールを得た。
該ビアホールに対して、メトキシメチル化ベンゾグアナミンの３０wt％プロピレングリコールモノメチルエーテルアセテート溶液を埋め込み１８０℃で９０秒間加熱し、さらに表面をＣＦ4、ＣＦ3Ｈ及びＯ2の混合ガスよりなるエッチャントを用いてエッチバックすることによりビアホールの底部に上記塗布液の保護膜を形成した。
該保護膜層が形成された基板上に、再び上記と同様の操作でレジスト層を塗布し配線溝（トレンチホール）用のレジストパターンを形成し、更にエッチングを施し、配線溝を得た。
更に、保護膜層を除去し、バリアメタルを蒸着した後、めっき法によりＣuを埋め込み配線パターンを得た。
【００３０】
（実施例３）
埋込材として、メトキシメチル化ベンゾグアナミンの３０ｗｔ％プロピレングリコールモノメチルエーテル溶液に、ドデシルベンゼンスルホン酸を固形分濃度に対して５ｗｔ％添加した組成物を用いた以外は、実施例１と同様の方法で配線パターンを得た。
【００３１】
（実施例４）
あらかじめＳiＮ層が蒸着されたＳi基板上に、第１層として有機ＳＯＧからなる低誘電気率膜、第２層としてＳiＮからなるエッチングストッパー膜、第３層として有機ＳＯＧよりなる低誘電体膜及び第４層としてＳiＯ2よりなるエッチングストッパー膜を形成し、この基板に対し、露光により酸を発生する化合物を含むポジ型ホトレジスト組成物ＴＤＵＲ−Ｐ０３４（東京応化工業（株）製）を塗布し、９０℃で９０秒間ベークしホトレジスト層を得た。
該ホトレジスト膜に対して、マスクパターンを介して選択的に露光し、２．３８wt％ＴＭＡＨ（テトラメチルアンモニウムヒドロキシド）水溶液にて現像し、ＣＦ4、ＣＦ3Ｈ及びＯ2の混合ガスを用いてエッチングし、ビアホールを得た。
該ビアホールに対して、メトキシメチル化ベンゾグアナミンの１wt％プロピレングリコールモノメチルエーテルアセテート溶液をビアホールの底部から所定厚みまで埋め込み１８０℃で９０秒間加熱し、ビアホールの底部に上記塗布液の保護膜層を形成した。この場合は、（実施例１）のエッチバックを行わない。
該保護膜層が形成された基板上に、再び上記と同様の操作でレジスト層を塗布し配線溝（トレンチホール）用のレジストパターンを形成し、更にエッチングを施し、配線溝を得た。
更に、保護膜層を除去し、バリアメタルを蒸着した後、めっき法によりＣuを埋め込み配線パターンを得た。
【００３２】
（実施例５）
あらかじめＳiＮ層が蒸着されたＳi基板上に、第１層として有機ＳＯＧからなる低誘電気率膜、第２層としてＳiＮからなるエッチングストッパー膜、第３層として有機ＳＯＧよりなる低誘電体膜及び第４層としてＳiＯ2よりなるエッチングストッパー膜を形成し、この基板に対し、露光により酸を発生する化合物を含むポジ型ホトレジスト組成物ＴＤＵＲ−Ｐ０３４（東京応化工業（株）製）を塗布し、９０℃で９０秒間ベークしホトレジスト層を得た。
該ホトレジスト膜に対して、マスクパターンを介して選択的に露光し、２．３８wt％ＴＭＡＨ（テトラメチルアンモニウムヒドロキシド）水溶液にて現像し、ＣＦ4、ＣＦ3Ｈ及びＯ2の混合ガスを用いてエッチングし、ビアホールを得た。
該ビアホールに対して、メトキシメチル化ベンゾグアナミンの０．１wt％プロピレングリコールモノメチルエーテルアセテート溶液をビアホールの底部に埋め込み１８０℃で９０秒間加熱し、ビアホールの底部に上記塗布液の保護膜層を形成した。この場合も（実施例３）と同様にエッチバックを行わない。
該保護膜層が形成された基板上に、再び上記と同様の操作でレジスト層を塗布し配線溝（トレンチホール）用のレジストパターンを形成し、更にエッチングを施し、配線溝を得た。
更に、保護膜層を除去し、バリアメタルを蒸着した後、めっき法によりＣuを埋め込み配線パターンを得た。
【００３３】
（比較例１）
あらかじめＳiＮ層が蒸着されたＳi基板上に、第１層として有機ＳＯＧからなる低誘電気率膜、第２層としてＳiＮからなるエッチングストッパー膜、第３層として有機ＳＯＧよりなる低誘電体膜及び第４層としてＳiＯ2よりなるエッチングストッパー膜を形成し、この基板に対し、露光により酸を発生する化合物を含むポジ型ホトレジスト組成物ＴＤＵＲ−Ｐ０３４（東京応化工業（株）製）を塗布し、９０℃で９０秒間ベークしホトレジスト層を得た。
該ホトレジスト膜に対して、マスクパターンを介して露光し、２．３８wt％ＴＭＡＨ（テトラメチルアンモニウムヒドロキシド）水溶液にて現像し、ＣＦ4、ＣＦ3Ｈ及びＯ2の混合ガスを用いてエッチングし、ビアホールを得た。
該ビアホールに対して、アルカリ可溶性樹脂及び感光性成分よりなるポジ型ホトレジスト組成物であるＴＨＭＲ−ｉＰ３３００（東京応化工業（株）製）を塗布し、９０℃で９０秒間ベークし、さらに表面をＣＦ4、ＣＦ3Ｈ及びＯ2の混合ガスよりなるエッチャントを用いてエッチバックすることによりビアホールの底部に上記レジストの保護膜層の形成を試みた。
ところが、このポジ型レジスト組成物をビアホールに塗布したが、気泡が発生し、ビアホールを完全に隙間なく埋めることができなかった。
【００３４】
（比較例２）
あらかじめＳiＮ層が蒸着されたＳi基板上に、第１層として有機ＳＯＧからなる低誘電気率膜、第２層としてＳiＮからなるエッチングストッパー膜、第３層として有機ＳＯＧよりなる低誘電体膜及び第４層としてＳiＯ2よりなるエッチングストッパー膜を形成し、この基板に対し、露光により酸を発生する化合物を含むポジ型ホトレジスト組成物ＴＤＵＲ−Ｐ０３４（東京応化工業（株）製）を塗布し、９０℃で９０秒間ベークしホトレジスト層を得た。
該ホトレジスト膜に対して、マスクパターンを介して露光し、２．３８wt％ＴＭＡＨ（テトラメチルアンモニウムヒドロキシド）水溶液にて現像し、ＣＦ4、ＣＦ3Ｈ及びＯ2の混合ガスを用いてエッチングし、ビアホールを得た。
該ビアホールに対して、露光により酸を発生する化合物を含むポジ型ホトレジスト化合物ＴＤＵＲ−Ｐ００７（東京応化工業（株）製）を塗布し、９０℃で９０秒間ベークし、更に表面をＣＦ4、ＣＦ3Ｈ及びＯ2の混合ガスよりなるエッチャントを用いてエッチバックすることにより、ビアホールの底部に上記レジストの保護膜層を形成した。
該保護膜層が形成された基板上に、再び上記と同様の操作でホトレジスト組成物を塗布しマスクパターンを介して露光し、現像したが、ホールパターン内部のレジストが全て露光され、求める保護膜層が残らなかった。
【００３５】
【発明の効果】
以上に説明したように本発明によれば、デユアルダマシン法、特に先にビアホールを形成し、この上にトレンチホールを形成する場合において、ビアホールに埋設する埋込材として、主としてメトキシメチル化ベンゾグアナミン等の熱架橋性化合物を有機溶媒に溶解したものを用いたので、ビアホールに塗布する際に気泡が発生することがなく、所定の厚みの保護膜を形成することができる。
【図面の簡単な説明】
【図１】（ａ）〜（ｉ）は、一般的な多層配線構造の形成工程を説明した図。
【図２】（ａ）〜（ｇ）は、銅ダマシン法による多層配線構造の形成工程を説明した図。
【図３】（ａ）〜（ｇ）は、デユアルダマシン法の一例を説明した図。
【図４】（ａ）〜（ｇ）は、デユアルダマシン法の一例を説明した図。
【図５】（ａ）〜（ｆ）は、本発明に係る埋込材を用いることで可能になったデユアルダマシン法を説明した図
【発明の属する技術分野】
本発明は多層配線構造を形成する際にビアホールに充填する埋込材とこの埋込材を用いた配線形成方法に関する。
【０００２】
【従来の技術】
図１に一般的な多層配線構造の形成方法を示す。
従来の多層配線構造の形成方法にあっては、先ず、図１（ａ）に示すように、基板上にアルミニウム（Ａl）膜を形成し、この上にパターンを形成したレジストマスクを設け、ＲＩＥ（リアクティブ・イオン・エッチング）にて同図（ｂ）に示すようにアルミニウム（Ａl）膜を選択的にエッチング、レジストマスクを除去して下層配線を形成し、次いで、同図（ｃ）に示すように、ＳＯＧ（spin on glass:ケイ素化合物をアルコール等の有機溶剤に溶解させた塗布液）を塗布、焼成し、（図（ｃ）ではＡl配線上に直接ＳＯＧ層を設けているが、必要に応じ、Ａl配線とＳＯＧ層間にプラズマＣＶＤ法による層間絶縁膜を設けることもある）次いで、同図（ｄ）に示すようにエッチバックによって平坦化し、更に同図（ｅ）に示すように、平坦化した上にＳＯＧを塗布、焼成し、この上に設けたレジストマスクを介して、同図（ｆ）に示すように、このＳＯＧ膜に選択的エッチングにてビアホールを形成し、このビアホールにＡl等を埋め込み、更に同図（ｇ）に示すように、アルミニウム（Ａl）膜を形成し、前記と同様にして同図（ｈ）に示すように、アルミニウム（Ａl）膜をエッチングして上層配線を形成し、同図（ｉ）に示すように、ＳＯＧを塗布し、上層配線間をＳＯＧで埋めることで多層配線構造を形成するようにしている。
実際の多層配線は上記のようなエッチング技術を応用して、５層以上になっているものが多い。
【０００３】
半導体デバイスの高集積化についての要求は益々高まっており、ゲート長が０．１５μｍ世代に突入しつつある。この場合の配線材料として、従来のＡlに代り、Ｃuを用いた方が次のような点で半導体素子特性の向上が図れることが分かっている。
【０００４】
ＣuはＡlに比べＥＭ（エレクトロマイグレーション）耐性に優れ、低抵抗のため配線抵抗による信号遅延を低減でき、高電流密度の使用が可能、即ち、許容電流密度を３倍以上も緩和でき、配線幅を微細化できる。
【０００５】
しかしながら、ＣuはＡlに比べエッチングが難しいことから、ＣuをエッチングしないでＣuの多層配線を実現する方法として銅ダマシン（象眼）法が注目されている。
【０００６】
図２に基づいて銅ダマシン法を説明する。
先ず、図２（ａ）に示すように、基板上にＣＶＤ法により形成されるＳiＯ2やＳＯＧなどからなる層間絶縁膜を形成し、この上にパターン化したレジストマスクを設け、選択的エッチング、レジストマスクの除去にて同図（ｂ）に示すように、配線溝を形成し、次いで同図（ｃ）に示すように、バリヤメタルを堆積せしめ、同図（ｄ）に示すように、配線溝へＣuを電解めっきなどによって埋め込んで下層配線を形成し、ＣＭＰ（化学研磨）によるバリヤメタルとＣuの研磨を行った後、同図（ｅ）に示すように、この上に再び層間絶縁膜を形成する。以下同様にして、パターン形成したレジストマスクを介して層間絶縁膜を選択的にエッチングして、同図（ｆ）に示すように、この層間絶縁膜にビアホール（コンタクトホール）とトレンチホール（上層配線用の溝）を形成（デユアルダマシン）し、同図（ｇ）に示すように、これらビアホールと上層配線用の溝に電解めっきなどによってＣuを埋め込んで上層配線を形成するようにしている。
【０００７】
上述した層間絶縁膜にビアホールとトレンチホールを形成するデユアルダマシン法については、例えば、月刊semiconductor world 1998.1のp108〜109に開示されており、具体的に図３及び図４に基づいて説明する。
【０００８】
図３に示す方法は、先ず同図（ａ）に示すように、半導体基板上に順次第１の低誘電体膜、第１のエッチングストッパ膜、第２の低誘電体膜及び第２のエッチングストッパ膜を形成し、次いで同図（ｂ）に示すように、前記第２のエッチングストッパ膜の上にビアホール形成用のパターンを有するレジストマスクを形成し、次いで同図（ｃ）に示すように、前記レジストマスクを介して第１の低誘電体膜までビアホールを形成し、同図（ｄ）に示すように、前記ビアホールにホトレジスト等の埋込材を充填し、この埋込材を加熱硬化せしめた後、同図（ｅ）に示すように、加熱硬化した埋込材をエッチバックして所定厚みの埋込材をビアホールの底部に残し、更に同図（ｆ）に示すように、前記第２のエッチングストッパ膜の上にトレンチホール形成用のパターンを有するレジストマスクを形成し、同図（ｇ）に示すように、前記レジストマスクを介して第２の低誘電体膜にトレンチホールを形成するとともにビアホールの底部に残った埋込材を除去し、この後前記トレンチホール及びビアホールにＣu等の金属を埋め込むようにしている。
【０００９】
図４に示す方法は、先ず同図（ａ）に示すように、半導体基板上に順次低誘電体膜及びエッチングストッパ膜を形成し、次いで同図（ｂ）に示すように、前記エッチングストッパ膜の上にビアホール形成用のパターンを有するレジストマスクを形成し、次いで同図（ｃ）に示すように、前記レジストマスクを介して低誘電体膜にビアホールを形成し、同図（ｄ）に示すように、前記ビアホールにホトレジスト等の埋込材を充填し、この埋込材を加熱硬化せしめた後、同図（ｅ）に示すように、前記加熱硬化した埋込材をエッチバックして所定厚みの埋込材をビアホールの底部に残し、更に同図（ｆ）に示すように、前記エッチングストッパ膜の上にトレンチホール形成用のパターンを有するレジストマスクを形成し、同図（ｇ）に示すように、前記レジストマスクを介して低誘電体膜にトレンチホールを形成するとともにビアホールの底部に残った埋込材を除去し、この後前記トレンチホール及びビアホールに金属を埋め込むようにしている。
【００１０】
尚、デユアルダマシン法には上記した他にもホトレジスト等の埋込材を使用せずに、先にトレンチホールを形成し、次いでビアホールを形成する方法もある。
【００１１】
【発明が解決しようとする課題】
上述したデユアルダマシン法にあっては、ビアホールを形成した後にエッチングにてトレンチホールを形成する際、ビアホールの底部から基板表面が露出していると、エッチングガスによって基板表面が損傷し、配線不良等を引き起こすため、ホトレジスト組成物を保護膜としてビアホール底部に埋め込んでいる。
【００１２】
ところで、デユアルダマシン法で形成されるビアホール及びトレンチホールのアスペクト比（高さ／幅）は４〜５或いはそれ以上となるので、埋込材としてはアスペクト比が４〜５或いはそれ以上の溝でも容易に埋め込みが可能なものが要求される。
【００１３】
しかしながら、ホトレジスト組成物をアスペクト比が４〜５の溝に充填しようとすると、気泡が発生し完全に保護膜として埋め込むことができず、これを無視してホトレジスト組成物を埋込材として使用しても、露光・現像後にビアホール底部に必要な膜厚の保護膜を残すことができない。
【００１４】
このため、従来からホトレジスト組成物中の光吸収能の高い感光性成分の量を調整することが行われているが、感光性成分の量を多くすると、露光光の透過が悪くなり解像性が低下し、感光性成分の量を少なくすると、露光光により全体が露光され必要な膜厚を確保できないという問題がある。
【００１５】
【課題を解決するための手段】
上記課題を解決すべく本発明に係る微細溝埋込材は、主として熱架橋性化合物を例えば有機溶媒に溶解して構成される。
また、本発明に係る配線形成方法は、図３及び図４に示したデユアルダマシン法によって配線を形成する際に、前記微細溝埋込材にてビアホールの底部を埋めた状態でトレンチホールを形成するようにした。
【００１６】
前記熱架橋性化合物としては、メラミン誘導体、グアナミン誘導体、グリコールウリル誘導体、尿素誘導体およびスクシニルアミド誘導体等のアミノ基をヒドロキシアルキル基、アルコキシアルキル基あるいはその両方で置換したものが挙げられる。
【００１７】
また、上記の誘導体の例としては、メトキシメチル化メラミン、メトキシメチル化ブトキシメチル化メラミン、ブトキシメチル化メラミン、カルボキシル基含有メトキシメチル化イソブトキシメチル化メラミン、メトキシメチル化ベンゾグアナミン、メトキシメチル化エトキシメチル化ベンゾグアナミン、メトキシメチル化ブトキシメチル化ベンゾグアナミン、ブトキシメチル化ベンゾグアナミン、カルボキシル基含有メトキシメチル化エトキシメチル化グリコールウリル、メチロール化ベンゾグアナミン、ブトキシメチル化グリコールウリル、メチロール化グリコールウリル等が挙げられる。この中でもトリアジン環をその構造中に化合物が好ましく、更にはメトキシメチル化ベンゾグアナミンが特に好ましい。また、これら誘導体は２種以上を混合して用いることもできる。
【００１８】
有機溶媒としては、上記熱架橋性化合物を溶解するものであればよく、例えばメチルアルコール、エチルアルコール、プロピルアルコール、ブチルアルコールのような１価アルコール、エチレングリコール、ジエチレングリコール、プロピレングリコールのような多価アルコール、エチレングリコールモノメチルエーテル、エチレングリコールモノエチルエーテル、エチレングリコールモノプロピルエーテル、エチレングリコールモノブチルエーテル、プロピレングリコールモノメチルエーテル、プロピレングリコールモノエチルエーテル、プロピレングリコールモノプロピルエーテル、プロピレングリコールモノブチルエーテル、エチレングリコールモノメチルエーテルアセテート、エチレングリコールモノエチルエーテルアセテート、プロピレングリコールモノメチルエーテルアセテート、プロピレングリコールモノエチルエーテルアセテートのような多価アルコール誘導体、酢酸、プロピオン酸のような脂肪酸等を挙げることができる。これらの有機溶媒は単独で用いてもよいし、２種以上組み合わせて用いてもよい。中でもプロピレングリコールモノメチルエーテル、プロピレングリコールモノメチルエーテルアセテート等が好適に用いられる。
【００１９】
熱架橋性化合物と有機溶剤の配合比は特に限定されない。つまり同じ５〜６核体の熱架橋性化合物を用いた場合、濃度を上げると厚い膜が得られ、濃度を下げると薄い膜が得られる。このことから、熱架橋性化合物と有機溶剤の配合比は求める膜の膜厚に応じて決定されるが、半導体素子の微細化の傾向から、０．２μｍ以下のパターンが形成された基板に対しての埋込性を考慮すると、配合比（熱架橋性化合物／（熱架橋性化合物＋有機溶剤））は０．１ｗｔ％〜５０ｗｔ％、好ましくは０．５ｗｔ％〜３０ｗｔ％とするのが好ましい。
特に、０．１ｗｔ％〜３．５ｗｔ％程度まで熱架橋性化合物の含有割合を低下せしめると、従来（図２）であればビアホールを完全に埋めるまで埋込材を充填した後、エッチバックによって所定厚みの埋込材をビアホールの底部に残すようにしていたが、図５の（ｃ）と（ｄ）に示すように、エッチバックの工程を経ることなく、いきなりビアホールの底部に所定厚みの埋込材を充填することができる。
【００２０】
また、必要に応じて、添加剤あるいは界面活性剤等を加えることができる。添加剤としては相容性のあるもので、架橋反応の促進剤として利用できるものであればよく、シュウ酸、マレイン酸、ｏ−ヒドロキシ安息香酸、3，5−ジニトロ安息香酸、2，6−ジヒドロキシ安息香酸、市販されているＳＡＸ（三井東圧化学社製）などのカルボン酸類、P−トルエンスルホン酸とジアルキルアミノアルコールとのエステルなどの有機酸エステルや2，2，’4，4’−テトラヒドロキシベンゾフェノン等を、熱架橋性があり、熱架橋後はアルカリ不溶性となる化合物に対して、５重量％未満の範囲で添加することができる。さらに、塗布性の向上やストリエーション防止のための界面活性剤を添加することができる。このような界面活性剤としてはサーフロンＳＣ−１０３、ＳＲ−１００（旭硝子社製）、ＥＦー３５１（東北肥料社製）フロラードＦc−４３１、フロラードＦc−１３５、フロラードＦc−９８、フロラードＦc−４３０、フロラードＦc−１７６（住友３Ｍ社製）等のフッ素系の界面活性剤が挙げられ、その添加量は熱架橋性化合物に対し、２００ppm未満の範囲で選ぶのがよい。又、これ以外の構成成分として高吸光性成分が含まれると、前述した通り、配合量の調整等が困難である。そのため、このような成分は含まれない。
【００２１】
また、フッ素系の層間絶縁膜材料としては、フッ化ポリイミド、ＳiＯＦ膜等あるいはシリカ系の層間絶縁膜材料として知られる有機ＳＯＧあるいはＰ−ＴＥＯＳ等の材料を用いることができ、特に有機ＳＯＧとしては、一般式ＲnＳi（ＯＲ1）4-n（ただし、Ｒは炭素数１〜４のアルキル基、アリール基であり、Ｒ1は炭素数が１〜４のアルキル基であり、ｎは１〜２の整数である。）で表されるアルコキシシラン化合物から選ばれる少なくとも１種を含むアルコキシシラン化合物を有機溶剤中、酸触媒下で加水分解し、縮合反応して得られる化合物を含んだ材料とすることができる。
【００２２】
さらに、エッチングストッパ膜としては、例えば酸化シリコン膜（ＳiＯx（xは任意の整数）の他、これらの膜にＰ、Ｂ、Ａs等をドーピングした膜（ＢＰＳＧ膜、ＰＳＧ膜、ＢＳＧ膜あるいはＡsＳＧ膜等）が含まれる）や窒化シリコン（ＳiＮ膜）等の膜が提案されている
また、第１及び第２のエッチングストッパ膜のエッチングレートの関係は、上層のエッチングレートの方が下層のそれよりも速くなるように設定しなくてはならないことを鑑みて適宜選択して用いることができる。
ただし、エッチングレートはエッチングガスの組成を変化させることにより、コントロールすることが可能である。このようなエッチングガスとしては、ＣＦ4、ＣＨＦ3及びＯ2の混合ガス、Ｎ2及びＯ2の混合ガスあるいはＣl2ガス等が用いられる。
【００２３】
更に、配線材料となる金属としては、Ｃu、Ａuが好ましく、Ａl、Ａl−Ｓi−Ｃu、Ａl−Ｓi等のＡl系の合金でもよい。
また、リソグラフィー工程で使用されるホトレジスト組成物としては、i線、g線用ポジ・ネガ型ホトレジスト、化学増幅型ポジ・ネガ型ホトレジスト、電子線用レジスト、Ｘ線レジストなど公知のものを、その目的によって使用することができる。さらには、ビアホールの径は０．２０μｍ以下のものに対して適用され得る。
【００２４】
本発明においては、さらに硫黄含有酸残基をもつ無機酸又は有機酸を配合することができる。この中の硫黄含有酸残基をもつ無機酸としては、硫酸、亜硫酸、チオ硫酸などが挙げられるが、特に硫酸が好ましい。一方、硫黄含有酸残基をもつ有機酸としては、有機スルホン酸、有機硫酸エステル、有機亜硫酸エステルなどが挙げられるが、特に有機スルホン酸、例えば、一般式
Ｒ7−Ｘ （ＩＩ）
（式中のＲ7は、置換基を有しない若しくは有する炭化水素基、Ｘはスルホン酸基である）
で表される化合物が好ましい。
【００２５】
上記一般式（ＩＩ）において、Ｒ7の炭化水素基としては、炭素数１〜２０のものが好ましく、この炭化水素基は、飽和のものでも、不飽和のものでもよいし、直鎖状、枝分かれ状、環状のいずれでもあってもよい。また、置換基としては、例えばフッ素原子などのハロゲン原子、スルホン酸基、カルボキシル基、水酸基、アミノ基、シアノ基などが挙げられ、これらの置換基は１個導入されていてもよいし、複数導入されていてもよい。
【００２６】
Ｒ7の炭化水素基は、芳香族炭化水素基、例えばフェニル基、ナフチル基、アントリル基などでもよいが、これらの中で特にフェニル基が好ましい。また、これらの芳香族炭化水素基の芳香環には、炭素数１〜２０のアルキル基を１個又は複数個結合していてもよい。上記炭素数１〜２０の炭化水素基は飽和のものでも、不飽和のものでもよいし、また、直鎖状、枝分かれ状、環状のいずれでもあってもよい。そのほか、この芳香環は、フッ素原子などのハロゲン原子、スルホン酸基、カルボキシル基、水酸基、アミノ基、シアノ基などの置換基の１個又は複数個で置換されていてもよい。
このような有機スルホン酸としては、レジストパターン下部の形状改善効果の点から、特にノナフルオロブタンスルホン酸、メタンスルホン酸、ドデシルベンゼンスルホン酸又はそれらの混合物が好適である。
【００２７】
上記の無機酸や有機酸は単独で用いてもよいし、２種以上を組み合わせて用いてもよい。その配合量は、使用する酸の種類により異なるが、前記架橋剤１００重量部に対し、通常０．１〜１０重量部、好ましくは１〜８重量部の範囲で選ばれる。
【００２８】
【発明の実施の形態】
以下に本発明の実施の形態を説明する。
（実施例１）
あらかじめＳiＮ層が蒸着されたＳi基板上に、第１層として有機ＳＯＧからなる低誘電気率膜、第２層としてＳiＮからなるエッチングストッパー膜、第３層として有機ＳＯＧよりなる低誘電体膜及び第４層としてＳiＯ2よりなるエッチングストッパー膜を形成し、この基板に対し、露光により酸を発生する化合物を含むポジ型ホトレジスト組成物ＴＤＵＲ−Ｐ０３４（東京応化工業（株）製）を塗布し、９０℃で９０秒間ベークしホトレジスト層を得た。
該ホトレジスト膜に対して、マスクパターンを介して選択的に露光し、２．３８wt％ＴＭＡＨ（テトラメチルアンモニウムヒドロキシド）水溶液にて現像し、ＣＦ4、ＣＦ3Ｈ及びＯ2の混合ガスを用いてエッチングし、ビアホールを得た。
該ビアホールに対して、メトキシメチル化ベンゾグアナミンの３０wt％プロピレングリコールモノメチルエーテルアセテート溶液を埋め込み１８０℃で９０秒間加熱し、さらに表面をＣＦ4、ＣＦ3Ｈ及びＯ2の混合ガスよりなるエッチャントを用いてエッチバックすることによりビアホールの底部に上記塗布液の保護膜層を形成した。
該保護膜層が形成された基板上に、再び上記と同様の操作でレジスト層を塗布し配線溝（トレンチホール）用のレジストパターンを形成し、更にエッチングを施し、配線溝を得た。
更に、保護膜層を除去し、バリアメタルを蒸着した後、めっき法によりＣuを埋め込み配線パターンを得た。
【００２９】
（実施例２）
あらかじめＳiＮ層が蒸着されたＳi基板上に、第１層として有機ＳＯＧからなる低誘電体膜、第２層としてＳiＮからなるエッチングストッパー膜を形成し、この基板に対し、露光により酸を発生する化合物を含むポジ型ホトレジスト化合物ＴＤＵＲ−Ｐ０３４（東京応化工業（株）製）を塗布し、９０℃で９０秒間ベークしホトレジスト層を得た。
該ホトレジスト膜に対して、マスクパターンを介して露光し、２．３８wt％ＴＭＡＨ（テトラメチルアンモニウムヒドロキシド）水溶液にて現像し、ＣＦ4、ＣＦ3Ｈ及びＯ2の混合ガスを用いてエッチングし、ビアホールを得た。
該ビアホールに対して、メトキシメチル化ベンゾグアナミンの３０wt％プロピレングリコールモノメチルエーテルアセテート溶液を埋め込み１８０℃で９０秒間加熱し、さらに表面をＣＦ4、ＣＦ3Ｈ及びＯ2の混合ガスよりなるエッチャントを用いてエッチバックすることによりビアホールの底部に上記塗布液の保護膜を形成した。
該保護膜層が形成された基板上に、再び上記と同様の操作でレジスト層を塗布し配線溝（トレンチホール）用のレジストパターンを形成し、更にエッチングを施し、配線溝を得た。
更に、保護膜層を除去し、バリアメタルを蒸着した後、めっき法によりＣuを埋め込み配線パターンを得た。
【００３０】
（実施例３）
埋込材として、メトキシメチル化ベンゾグアナミンの３０ｗｔ％プロピレングリコールモノメチルエーテル溶液に、ドデシルベンゼンスルホン酸を固形分濃度に対して５ｗｔ％添加した組成物を用いた以外は、実施例１と同様の方法で配線パターンを得た。
【００３１】
（実施例４）
あらかじめＳiＮ層が蒸着されたＳi基板上に、第１層として有機ＳＯＧからなる低誘電気率膜、第２層としてＳiＮからなるエッチングストッパー膜、第３層として有機ＳＯＧよりなる低誘電体膜及び第４層としてＳiＯ2よりなるエッチングストッパー膜を形成し、この基板に対し、露光により酸を発生する化合物を含むポジ型ホトレジスト組成物ＴＤＵＲ−Ｐ０３４（東京応化工業（株）製）を塗布し、９０℃で９０秒間ベークしホトレジスト層を得た。
該ホトレジスト膜に対して、マスクパターンを介して選択的に露光し、２．３８wt％ＴＭＡＨ（テトラメチルアンモニウムヒドロキシド）水溶液にて現像し、ＣＦ4、ＣＦ3Ｈ及びＯ2の混合ガスを用いてエッチングし、ビアホールを得た。
該ビアホールに対して、メトキシメチル化ベンゾグアナミンの１wt％プロピレングリコールモノメチルエーテルアセテート溶液をビアホールの底部から所定厚みまで埋め込み１８０℃で９０秒間加熱し、ビアホールの底部に上記塗布液の保護膜層を形成した。この場合は、（実施例１）のエッチバックを行わない。
該保護膜層が形成された基板上に、再び上記と同様の操作でレジスト層を塗布し配線溝（トレンチホール）用のレジストパターンを形成し、更にエッチングを施し、配線溝を得た。
更に、保護膜層を除去し、バリアメタルを蒸着した後、めっき法によりＣuを埋め込み配線パターンを得た。
【００３２】
（実施例５）
あらかじめＳiＮ層が蒸着されたＳi基板上に、第１層として有機ＳＯＧからなる低誘電気率膜、第２層としてＳiＮからなるエッチングストッパー膜、第３層として有機ＳＯＧよりなる低誘電体膜及び第４層としてＳiＯ2よりなるエッチングストッパー膜を形成し、この基板に対し、露光により酸を発生する化合物を含むポジ型ホトレジスト組成物ＴＤＵＲ−Ｐ０３４（東京応化工業（株）製）を塗布し、９０℃で９０秒間ベークしホトレジスト層を得た。
該ホトレジスト膜に対して、マスクパターンを介して選択的に露光し、２．３８wt％ＴＭＡＨ（テトラメチルアンモニウムヒドロキシド）水溶液にて現像し、ＣＦ4、ＣＦ3Ｈ及びＯ2の混合ガスを用いてエッチングし、ビアホールを得た。
該ビアホールに対して、メトキシメチル化ベンゾグアナミンの０．１wt％プロピレングリコールモノメチルエーテルアセテート溶液をビアホールの底部に埋め込み１８０℃で９０秒間加熱し、ビアホールの底部に上記塗布液の保護膜層を形成した。この場合も（実施例３）と同様にエッチバックを行わない。
該保護膜層が形成された基板上に、再び上記と同様の操作でレジスト層を塗布し配線溝（トレンチホール）用のレジストパターンを形成し、更にエッチングを施し、配線溝を得た。
更に、保護膜層を除去し、バリアメタルを蒸着した後、めっき法によりＣuを埋め込み配線パターンを得た。
【００３３】
（比較例１）
あらかじめＳiＮ層が蒸着されたＳi基板上に、第１層として有機ＳＯＧからなる低誘電気率膜、第２層としてＳiＮからなるエッチングストッパー膜、第３層として有機ＳＯＧよりなる低誘電体膜及び第４層としてＳiＯ2よりなるエッチングストッパー膜を形成し、この基板に対し、露光により酸を発生する化合物を含むポジ型ホトレジスト組成物ＴＤＵＲ−Ｐ０３４（東京応化工業（株）製）を塗布し、９０℃で９０秒間ベークしホトレジスト層を得た。
該ホトレジスト膜に対して、マスクパターンを介して露光し、２．３８wt％ＴＭＡＨ（テトラメチルアンモニウムヒドロキシド）水溶液にて現像し、ＣＦ4、ＣＦ3Ｈ及びＯ2の混合ガスを用いてエッチングし、ビアホールを得た。
該ビアホールに対して、アルカリ可溶性樹脂及び感光性成分よりなるポジ型ホトレジスト組成物であるＴＨＭＲ−ｉＰ３３００（東京応化工業（株）製）を塗布し、９０℃で９０秒間ベークし、さらに表面をＣＦ4、ＣＦ3Ｈ及びＯ2の混合ガスよりなるエッチャントを用いてエッチバックすることによりビアホールの底部に上記レジストの保護膜層の形成を試みた。
ところが、このポジ型レジスト組成物をビアホールに塗布したが、気泡が発生し、ビアホールを完全に隙間なく埋めることができなかった。
【００３４】
（比較例２）
あらかじめＳiＮ層が蒸着されたＳi基板上に、第１層として有機ＳＯＧからなる低誘電気率膜、第２層としてＳiＮからなるエッチングストッパー膜、第３層として有機ＳＯＧよりなる低誘電体膜及び第４層としてＳiＯ2よりなるエッチングストッパー膜を形成し、この基板に対し、露光により酸を発生する化合物を含むポジ型ホトレジスト組成物ＴＤＵＲ−Ｐ０３４（東京応化工業（株）製）を塗布し、９０℃で９０秒間ベークしホトレジスト層を得た。
該ホトレジスト膜に対して、マスクパターンを介して露光し、２．３８wt％ＴＭＡＨ（テトラメチルアンモニウムヒドロキシド）水溶液にて現像し、ＣＦ4、ＣＦ3Ｈ及びＯ2の混合ガスを用いてエッチングし、ビアホールを得た。
該ビアホールに対して、露光により酸を発生する化合物を含むポジ型ホトレジスト化合物ＴＤＵＲ−Ｐ００７（東京応化工業（株）製）を塗布し、９０℃で９０秒間ベークし、更に表面をＣＦ4、ＣＦ3Ｈ及びＯ2の混合ガスよりなるエッチャントを用いてエッチバックすることにより、ビアホールの底部に上記レジストの保護膜層を形成した。
該保護膜層が形成された基板上に、再び上記と同様の操作でホトレジスト組成物を塗布しマスクパターンを介して露光し、現像したが、ホールパターン内部のレジストが全て露光され、求める保護膜層が残らなかった。
【００３５】
【発明の効果】
以上に説明したように本発明によれば、デユアルダマシン法、特に先にビアホールを形成し、この上にトレンチホールを形成する場合において、ビアホールに埋設する埋込材として、主としてメトキシメチル化ベンゾグアナミン等の熱架橋性化合物を有機溶媒に溶解したものを用いたので、ビアホールに塗布する際に気泡が発生することがなく、所定の厚みの保護膜を形成することができる。
【図面の簡単な説明】
【図１】（ａ）〜（ｉ）は、一般的な多層配線構造の形成工程を説明した図。
【図２】（ａ）〜（ｇ）は、銅ダマシン法による多層配線構造の形成工程を説明した図。
【図３】（ａ）〜（ｇ）は、デユアルダマシン法の一例を説明した図。
【図４】（ａ）〜（ｇ）は、デユアルダマシン法の一例を説明した図。
【図５】（ａ）〜（ｆ）は、本発明に係る埋込材を用いることで可能になったデユアルダマシン法を説明した図
Claims (3)
- ０．２μｍ以下のパターンが形成された基板のビアホールに充填する埋込材であって、この埋込材はメラミン誘導体、グアナミン誘導体、グリコールウリル誘導体、尿素誘導体およびスクシニルアミド誘導体等のアミノ基をヒドロキシアルキル基、アルコキシアルキル基あるいはその両方で置換した熱架橋性化合物を有機溶剤に溶解してなり、その配合比（熱架橋性化合物／（熱架橋性化合物＋有機溶剤））は０．１ｗｔ％〜５０ｗｔ％であることを特徴とする埋込材。
- 以下の工程からなることを特徴とする配線形成方法
（１）半導体基板上に順次第１の低誘電体膜、第１のエッチングストッパ膜、第２の低誘電体膜及び第２のエッチングストッパ膜を形成する工程。
（２）前記第２のエッチングストッパ膜の上にビアホール形成用のパターンを有するレジストマスクを形成する工程。
（３）前記レジストマスクを介して第１の低誘電体膜までビアホールを形成する工程。
（４）前記ビアホールに請求項１に記載の埋込材を充填し、この埋込材を加熱硬化せしめる工程。
（５）前記加熱硬化した埋込材を必要に応じてエッチバックして所定厚みの埋込材をビアホールの底部に残す工程。
（６）前記第２のエッチングストッパ膜の上にトレンチホール形成用のパターンを有するレジストマスクを形成する工程。
（７）前記レジストマスクを介して第２の低誘電体膜にトレンチホールを形成するとともにビアホールの底部に残った埋込材を除去する工程。
（８）前記トレンチホール及びビアホールに金属を埋め込む工程。 - 以下の工程からなることを特徴とする配線形成方法
（１）半導体基板上に順次低誘電体膜及びエッチングストッパ膜を形成する工程。
（２）前記エッチングストッパ膜の上にビアホール形成用のパターンを有するレジストマスクを形成する工程。
（３）前記レジストマスクを介して低誘電体膜にビアホールを形成する工程。
（４）前記ビアホールに請求項１に記載の埋込材を充填し、この埋込材を加熱硬化せしめる工程。
（５）前記加熱硬化した埋込材を必要に応じてエッチバックして所定厚みの埋込材をビアホールの底部に残す工程。
（６）前記エッチングストッパ膜の上にトレンチホール形成用のパターンを有するレジストマスクを形成する工程。
（７）前記レジストマスクを介して低誘電体膜にトレンチホールを形成するとともにビアホールの底部に残った埋込材を除去する工程。
（８）前記トレンチホール及びビアホールに金属を埋め込む工程。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29661299A JP3734390B2 (ja) | 1998-10-21 | 1999-10-19 | 埋込材およびこの埋込材を用いた配線形成方法 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10-299190 | 1998-10-21 | ||
| JP29919098 | 1998-10-21 | ||
| JP29661299A JP3734390B2 (ja) | 1998-10-21 | 1999-10-19 | 埋込材およびこの埋込材を用いた配線形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000195955A JP2000195955A (ja) | 2000-07-14 |
| JP3734390B2 true JP3734390B2 (ja) | 2006-01-11 |
Family
ID=26560757
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29661299A Expired - Fee Related JP3734390B2 (ja) | 1998-10-21 | 1999-10-19 | 埋込材およびこの埋込材を用いた配線形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3734390B2 (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| AU5790800A (en) * | 1999-06-30 | 2001-01-31 | Intel Corporation | Method of protecting an underlying wiring layer during dual damascene processing |
| JP4858895B2 (ja) * | 2000-07-21 | 2012-01-18 | 富士通セミコンダクター株式会社 | 半導体装置の製造方法 |
| JP2002329781A (ja) * | 2001-04-27 | 2002-11-15 | Tokyo Ohka Kogyo Co Ltd | 微細ホールの埋込方法 |
| JP2002343860A (ja) * | 2001-05-17 | 2002-11-29 | Tokyo Ohka Kogyo Co Ltd | 保護膜形成用材料 |
| JP2002373936A (ja) * | 2001-06-14 | 2002-12-26 | Nec Corp | デュアルダマシン法による配線形成方法 |
| JP4606399B2 (ja) * | 2002-03-27 | 2011-01-05 | パナソニック株式会社 | 電子デバイスの製造方法 |
| JP2003309172A (ja) | 2002-04-17 | 2003-10-31 | Nec Electronics Corp | デュアルダマシンプロセスにおけるパターン形成方法 |
| JP4487489B2 (ja) | 2002-09-20 | 2010-06-23 | 三菱電機株式会社 | 埋込材およびこの埋込材を用いた半導体集積回路の製造方法 |
| JP5104924B2 (ja) * | 2010-08-23 | 2012-12-19 | 富士通セミコンダクター株式会社 | 半導体装置 |
-
1999
- 1999-10-19 JP JP29661299A patent/JP3734390B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000195955A (ja) | 2000-07-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100363772B1 (ko) | 매립재 및 매립재를 이용한 배선형성 방법 | |
| US6927495B2 (en) | Semiconductor device and method of manufacturing same | |
| US7323407B2 (en) | Method of fabricating dual damascene interconnections of microelectronic device using diffusion barrier layer against base material | |
| US8084862B2 (en) | Interconnect structures with patternable low-k dielectrics and method of fabricating same | |
| US6319821B1 (en) | Dual damascene approach for small geometry dimension | |
| KR100577040B1 (ko) | 배선형성용 하층막 형성재료, 매립재료 및 이들을 사용한배선형성방법 | |
| JP4640657B2 (ja) | スピンオンフォトパターン形成性中間層誘電性材料の使用及びそれを利用する中間半導体素子構造体 | |
| US7994050B2 (en) | Method for forming dual damascene pattern | |
| JP2004530287A (ja) | フォトレジストとｏｓｇの間の反応を除く方法 | |
| JP4481902B2 (ja) | 多層レジスト法によるパターン形成方法 | |
| JP2006128543A (ja) | 電子デバイスの製造方法 | |
| JP3734390B2 (ja) | 埋込材およびこの埋込材を用いた配線形成方法 | |
| JP2002373936A (ja) | デュアルダマシン法による配線形成方法 | |
| US6693049B2 (en) | Method for filling fine hole | |
| KR100465057B1 (ko) | 반도체 소자의 듀얼 다마신 패턴 형성 방법 | |
| JP2006128542A (ja) | 電子デバイスの製造方法 | |
| JP2003163265A (ja) | 配線構造およびその製造方法 | |
| JP4487489B2 (ja) | 埋込材およびこの埋込材を用いた半導体集積回路の製造方法 | |
| JP7368322B2 (ja) | レジスト下層膜材料、パターン形成方法、及びレジスト下層膜形成方法 | |
| JP2001345380A (ja) | 半導体装置の製造方法および半導体装置 | |
| JP2002270691A (ja) | 配線構造 | |
| JP2002170882A (ja) | 配線構造の製造方法 | |
| US7179399B2 (en) | Material for forming protective film | |
| JP2002270690A (ja) | 半導体装置における配線構造 | |
| US20040248419A1 (en) | Method of manufacturing semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040629 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20040914 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041004 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050322 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050520 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20050609 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050809 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050815 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20051018 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051018 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091028 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091028 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101028 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101028 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111028 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111028 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121028 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121028 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131028 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |