JPH07211571A - 薄膜コイルの製造方法 - Google Patents
薄膜コイルの製造方法Info
- Publication number
- JPH07211571A JPH07211571A JP732894A JP732894A JPH07211571A JP H07211571 A JPH07211571 A JP H07211571A JP 732894 A JP732894 A JP 732894A JP 732894 A JP732894 A JP 732894A JP H07211571 A JPH07211571 A JP H07211571A
- Authority
- JP
- Japan
- Prior art keywords
- coil
- plating
- film
- coil conductor
- plated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【目的】少ない工程数で高品質，かつＱ値の高いコイル
導体の厚膜化が実現できる薄膜コイルの製造方法を提供
する。 【構成】シリコン基板１にSiＯ2 膜２を形成した上で、
その表面に単層の薄膜導体層（金属材料：Ｗ）のめっき
下地電極１１を形成する工程と、該めっき下地電極の表
面にフォトレジストを塗布し、フォトリソグラフィ法で
コイル導体の形成パターンに対応した選択めっきマスク
１２を形成する工程と、前記のフォトレジストをめっき
マスクとしてめっき下地電極が露出する部分に選択的に
電解めっき法によりコイル導体（金属材料：Cu)1３を電
着形成させる工程と、前記めっきマスクを取り除いた上
で、コイル導体形成部以外のめっき下地電極をエッチン
グして除去する工程と、前記コイル導体を覆って基板上
に絶縁層となる樹脂１４をコーティングする工程とを経
て薄膜コイルを作成する。
導体の厚膜化が実現できる薄膜コイルの製造方法を提供
する。 【構成】シリコン基板１にSiＯ2 膜２を形成した上で、
その表面に単層の薄膜導体層（金属材料：Ｗ）のめっき
下地電極１１を形成する工程と、該めっき下地電極の表
面にフォトレジストを塗布し、フォトリソグラフィ法で
コイル導体の形成パターンに対応した選択めっきマスク
１２を形成する工程と、前記のフォトレジストをめっき
マスクとしてめっき下地電極が露出する部分に選択的に
電解めっき法によりコイル導体（金属材料：Cu)1３を電
着形成させる工程と、前記めっきマスクを取り除いた上
で、コイル導体形成部以外のめっき下地電極をエッチン
グして除去する工程と、前記コイル導体を覆って基板上
に絶縁層となる樹脂１４をコーティングする工程とを経
て薄膜コイルを作成する。
Description
【０００１】
【産業上の利用分野】本発明は、例えばＤＣ−ＤＣコン
バータを実施対象に、半導体素子が作り込まれたシリコ
ン基板に対して該基板上に超小形の薄膜インダクタ, 薄
膜トランスなどをモノシリックに形成する薄膜コイルの
製造方法に関する。
バータを実施対象に、半導体素子が作り込まれたシリコ
ン基板に対して該基板上に超小形の薄膜インダクタ, 薄
膜トランスなどをモノシリックに形成する薄膜コイルの
製造方法に関する。
【０００２】
【従来の技術】基板上に超小形の薄膜インダクタ，薄膜
トランスなどを形成する方法として従来では、特開平１
−１５１２１１号公報などで開示されているように、基
板上に絶縁層を介してペースト化した磁性層とスクリー
ン印刷したコイル導体パターンを交互に積層して焼成す
る方法が一般的に採用されている。しかしながら、半導
体素子の作り込まれたシリコン基板上に薄膜コイルをモ
ノシリックに形成する場合には、前記方法では焼成温度
が高温のために基板側に作り込まれた半導体素子が熱破
壊される危険があるために採用できず、これに代わる方
法として次記のような製造方法が知られている。
トランスなどを形成する方法として従来では、特開平１
−１５１２１１号公報などで開示されているように、基
板上に絶縁層を介してペースト化した磁性層とスクリー
ン印刷したコイル導体パターンを交互に積層して焼成す
る方法が一般的に採用されている。しかしながら、半導
体素子の作り込まれたシリコン基板上に薄膜コイルをモ
ノシリックに形成する場合には、前記方法では焼成温度
が高温のために基板側に作り込まれた半導体素子が熱破
壊される危険があるために採用できず、これに代わる方
法として次記のような製造方法が知られている。
【０００３】例１：特開平２−１２３７０６号公報に開
示されているように、基板上に絶縁層，磁性層，導体層
をスパッタ蒸着とフォトリソグラフィ操作を繰り返しす
半導体デバイスの製造プロセスを採用して薄膜コイルを
形成する。図２はかかる製造方法を採用した積層型の薄
膜トランスの製造方法を示すものであり、半導体素子が
作り込まれたシリコン基板１に絶縁膜としてSiＯ2 膜２
をスパッタ法により成膜し、さらにその上に膜厚１０μ
ｍ程度のCu膜３, およびTa膜４を重ねて形成する（図２
（ａ）参照）。次に、Ta膜４をマスクとしたＮ2 イオン
ビームエッチングによりCu膜３に螺旋状パターンのコイ
ル導体３ａを形成する（図２（ｂ）参照）。続いてコイ
ル導体３ａを覆って基板全面に層間絶縁膜５をコーティ
ングし、その上に磁性膜（例えばCoZrRe）６を成層（図
２（ｃ）参照）した上で、次に磁性膜６の上に層間絶縁
膜５を介して前記と同様な手順により上部のコイル導体
３ｂを形成（図２（ｄ）参照）し、さらに層間絶縁膜５
を介して上部の磁性膜６を成層して薄膜トランスが完成
する（図２（ｅ）参照）。
示されているように、基板上に絶縁層，磁性層，導体層
をスパッタ蒸着とフォトリソグラフィ操作を繰り返しす
半導体デバイスの製造プロセスを採用して薄膜コイルを
形成する。図２はかかる製造方法を採用した積層型の薄
膜トランスの製造方法を示すものであり、半導体素子が
作り込まれたシリコン基板１に絶縁膜としてSiＯ2 膜２
をスパッタ法により成膜し、さらにその上に膜厚１０μ
ｍ程度のCu膜３, およびTa膜４を重ねて形成する（図２
（ａ）参照）。次に、Ta膜４をマスクとしたＮ2 イオン
ビームエッチングによりCu膜３に螺旋状パターンのコイ
ル導体３ａを形成する（図２（ｂ）参照）。続いてコイ
ル導体３ａを覆って基板全面に層間絶縁膜５をコーティ
ングし、その上に磁性膜（例えばCoZrRe）６を成層（図
２（ｃ）参照）した上で、次に磁性膜６の上に層間絶縁
膜５を介して前記と同様な手順により上部のコイル導体
３ｂを形成（図２（ｄ）参照）し、さらに層間絶縁膜５
を介して上部の磁性膜６を成層して薄膜トランスが完成
する（図２（ｅ）参照）。
【０００４】例２：特開平２−１２６６１０号公報に開
示されているように、薄膜技術と選択めっき法を採用し
て薄膜コイルを形成する。すなわち、図３で示すように
半導体素子が作り込まれたシリコン基板１にSiＯ2 膜２
を成膜した後、SiＯ2 膜２の全面域にめっき下地電極と
なるTi, Cr, PdなどとNi, Cu, Agなどの多層金属膜７を
スパッタ法により形成（図３（ａ）参照）した後、通常
のフォトリソグラフィ法により多層金属膜７を加工して
コイル導体に対応した螺旋状のめっき下地電極７ａをパ
ターン形成する（図３（ｂ）参照）。次に、前記下地電
極７ａを覆って基板１の表面にポリイミド，あるいはポ
リアミド樹脂の絶縁膜８をコーティングし、さらに絶縁
膜８にエッチングを施して下地電極７ａの上面部分を除
去（図３（ｃ）参照）した上で、絶縁膜８をめっきマス
クとして下地電極７ａが露呈した部分にAg, Cu, Auなど
の金属を電解めっき，あるいは無電解めっき法により電
着してコイル導体９を形成する（図３（ｄ）参照）。そ
の後に、コイル導体９を覆って前記絶縁膜８の上に同じ
ポリイミド，あるいはポリアミド樹脂をコーティング
し、さらにコイル導体９の端部に対応する箇所に端子引
出し用の窓を開口してここにリード１０を配線する（図
３（ｅ）。
示されているように、薄膜技術と選択めっき法を採用し
て薄膜コイルを形成する。すなわち、図３で示すように
半導体素子が作り込まれたシリコン基板１にSiＯ2 膜２
を成膜した後、SiＯ2 膜２の全面域にめっき下地電極と
なるTi, Cr, PdなどとNi, Cu, Agなどの多層金属膜７を
スパッタ法により形成（図３（ａ）参照）した後、通常
のフォトリソグラフィ法により多層金属膜７を加工して
コイル導体に対応した螺旋状のめっき下地電極７ａをパ
ターン形成する（図３（ｂ）参照）。次に、前記下地電
極７ａを覆って基板１の表面にポリイミド，あるいはポ
リアミド樹脂の絶縁膜８をコーティングし、さらに絶縁
膜８にエッチングを施して下地電極７ａの上面部分を除
去（図３（ｃ）参照）した上で、絶縁膜８をめっきマス
クとして下地電極７ａが露呈した部分にAg, Cu, Auなど
の金属を電解めっき，あるいは無電解めっき法により電
着してコイル導体９を形成する（図３（ｄ）参照）。そ
の後に、コイル導体９を覆って前記絶縁膜８の上に同じ
ポリイミド，あるいはポリアミド樹脂をコーティング
し、さらにコイル導体９の端部に対応する箇所に端子引
出し用の窓を開口してここにリード１０を配線する（図
３（ｅ）。
【０００５】
【発明が解決しようとする課題】ところで、前記した従
来例の半導体コイル製造方法では次記のような問題点が
ある。すなわち、例１（図２）の製造方法では、コイル
のＱ値向上を図るようシリコン基板上に膜厚１０μｍ程
度の厚い導体膜を全面蒸着した上で、該導体膜にフォト
リゾグラフィ法によりコイル導体をパターンニングする
方法を採っている。しかして、基板上に導体膜を全面蒸
着する際に応力が発生して基板に反りが生じ（導体膜の
膜厚が厚いほど発生応力，反りが大となる）、この基板
の反りが原因となってその後のフォトリソグラフィ工程
に障害が生じる。また、SiＯ2 膜の上にCu膜を直接スパ
ッタ法で蒸着させる方法は密着性にも問題点がある。
来例の半導体コイル製造方法では次記のような問題点が
ある。すなわち、例１（図２）の製造方法では、コイル
のＱ値向上を図るようシリコン基板上に膜厚１０μｍ程
度の厚い導体膜を全面蒸着した上で、該導体膜にフォト
リゾグラフィ法によりコイル導体をパターンニングする
方法を採っている。しかして、基板上に導体膜を全面蒸
着する際に応力が発生して基板に反りが生じ（導体膜の
膜厚が厚いほど発生応力，反りが大となる）、この基板
の反りが原因となってその後のフォトリソグラフィ工程
に障害が生じる。また、SiＯ2 膜の上にCu膜を直接スパ
ッタ法で蒸着させる方法は密着性にも問題点がある。
【０００６】一方、例２（図３）の製造方法では、めっ
き下地電極に多層金属膜を採用しているため、工程上で
次記のような問題点が残る。すなわち、 （１）多層金属膜をエッチング加工して下地電極を形成
するには、エッチング液を慎重に選定する必要があって
厄介である。 （２）コイルの製造にはめっき下地電極加工用のフォト
マスク，およびコイル導体のめっきマスクとなるポリイ
ミド，あるいはポリアミドを加工するためるフォトマス
クが必要とするために工程数が増加する。
き下地電極に多層金属膜を採用しているため、工程上で
次記のような問題点が残る。すなわち、 （１）多層金属膜をエッチング加工して下地電極を形成
するには、エッチング液を慎重に選定する必要があって
厄介である。 （２）コイルの製造にはめっき下地電極加工用のフォト
マスク，およびコイル導体のめっきマスクとなるポリイ
ミド，あるいはポリアミドを加工するためるフォトマス
クが必要とするために工程数が増加する。
【０００７】（３）コイル導体の形成前にコイルパター
ンに対応しためっき下地電極を加工しておくために、電
解めっき法でコイル導体を形成する場合には、基板の全
面域にめっき下地電極を形成した状態と比べて電界分布
が不均一となり、これが原因でコイル導体のめっき厚さ
にばらつきが生じる。また、無電解めっき法ではめっき
厚さを十分厚くできないため、Ｑ値の高い薄膜コイルの
作成が困難である。
ンに対応しためっき下地電極を加工しておくために、電
解めっき法でコイル導体を形成する場合には、基板の全
面域にめっき下地電極を形成した状態と比べて電界分布
が不均一となり、これが原因でコイル導体のめっき厚さ
にばらつきが生じる。また、無電解めっき法ではめっき
厚さを十分厚くできないため、Ｑ値の高い薄膜コイルの
作成が困難である。
【０００８】本発明は上記の点にかんがみなされたもの
であり、その目的は前記課題を解決し、少ない工程数で
高品質，かつＱ値の高いコイル導体の厚膜化が実現でき
るようにした薄膜コイルの製造方法を提供することにあ
る。
であり、その目的は前記課題を解決し、少ない工程数で
高品質，かつＱ値の高いコイル導体の厚膜化が実現でき
るようにした薄膜コイルの製造方法を提供することにあ
る。
【０００９】
【課題を解決するための手段】上記目的は、本発明によ
り、基板の表面に単層の薄膜導体層としてなるめっき下
地電極を形成する工程と、該めっき下地電極の表面にフ
ォトレジストを塗布し、フォトリソグラフィ法でコイル
導体の形成パターンに対応した選択めっきマスクを形成
する工程と、前記のフォトレジストをめっきマスクとし
てめっき下地電極が露出する部分に選択的に電解めっき
法によりコイル導体を電着形成させる工程と、前記めっ
きマスクを取り除いた上で、コイル導体形成部以外のめ
っき下地電極をエッチングして除去する工程と、前記コ
イル導体を覆って基板上に絶縁層となる樹脂をコーティ
ングする工程とを含む製造方法により達成できる。
り、基板の表面に単層の薄膜導体層としてなるめっき下
地電極を形成する工程と、該めっき下地電極の表面にフ
ォトレジストを塗布し、フォトリソグラフィ法でコイル
導体の形成パターンに対応した選択めっきマスクを形成
する工程と、前記のフォトレジストをめっきマスクとし
てめっき下地電極が露出する部分に選択的に電解めっき
法によりコイル導体を電着形成させる工程と、前記めっ
きマスクを取り除いた上で、コイル導体形成部以外のめ
っき下地電極をエッチングして除去する工程と、前記コ
イル導体を覆って基板上に絶縁層となる樹脂をコーティ
ングする工程とを含む製造方法により達成できる。
【００１０】また、前記の製造方法の実施に際しては、
めっき下地電極の金属材料にAl, Cr, Ti, Ta, Zr, Ru,
Mo, Ｗのいずれかを採用し、さらにコイル導体の金属材
料にはCu, Ag, Auのいずれかを採用するのがよい。
めっき下地電極の金属材料にAl, Cr, Ti, Ta, Zr, Ru,
Mo, Ｗのいずれかを採用し、さらにコイル導体の金属材
料にはCu, Ag, Auのいずれかを採用するのがよい。
【００１１】
【作用】上記の製造方法によれば、基板上の全面域にめ
っき下地電極となる単層の薄膜導体層を成膜した状態で
コイル導体を電解めっき法により形成するようにしたの
で、めっき時における電界分布が均一となって膜厚のば
らつきが少ない均一厚さのコイル導体が形成できる。ま
た、めっき下地電極を単層としたことでコイル導体との
間で高い密着性が確保されるほか、下地電極の加工も容
易に行える。特に、めっき下地電極の金属材料としてA
l, Cr, Ti, Ta, Zr, Ru, Mo, Ｗなど比較的酸化され易
い金属（酸化物生成の自由エネルギーが小さい）を採用
することで電気抵抗が低く、かつCu, Ag, Auなどのめっ
き金属とに対して密着性がよく、かつフォトレジストで
形成しためっきマスクとの併用で膜厚が厚いコイル導体
を選択的に形成できる。
っき下地電極となる単層の薄膜導体層を成膜した状態で
コイル導体を電解めっき法により形成するようにしたの
で、めっき時における電界分布が均一となって膜厚のば
らつきが少ない均一厚さのコイル導体が形成できる。ま
た、めっき下地電極を単層としたことでコイル導体との
間で高い密着性が確保されるほか、下地電極の加工も容
易に行える。特に、めっき下地電極の金属材料としてA
l, Cr, Ti, Ta, Zr, Ru, Mo, Ｗなど比較的酸化され易
い金属（酸化物生成の自由エネルギーが小さい）を採用
することで電気抵抗が低く、かつCu, Ag, Auなどのめっ
き金属とに対して密着性がよく、かつフォトレジストで
形成しためっきマスクとの併用で膜厚が厚いコイル導体
を選択的に形成できる。
【００１２】
【実施例】以下、本発明の実施例を図１に基づいて説明
する。なお、実施例の図中で図２，図３に対応する同一
部材には同じ符号が付してある。図１（ａ）〜（ｅ）は
空心形薄膜コイルを製作する本発明の製造方法を工程順
に示したものである。この実施例においては、まず半導
体素子が作り込まれたシリコン基板１に対して、その上
面に厚さ0.８μｍのSiＯ2 膜２を形成し、さらにその上
面全域にＷを金属材料とした厚さ0.３μｍの薄膜のめっ
き下地電極１１をスパッタ法により蒸着した。（図１
（ａ））次に、スピンコータ（回転数８００rpm,塗布時
間１０秒）を用いてめっき下地電極１１の上に膜厚２５
μｍのポジ型フォトレジスト（東京応化製：PMER P-AR9
00) を塗布し、さらにフォトマスクを用いて露光，現像
して所望のコイルパターンに対応した選択めっきマスク
１２を形成した。（図１（ｂ））続いて基板をふっ酸溶
液（濃度３０％）中に３０秒浸漬して前処理し、さらに
水洗した後にCu電解めっきを行い、めっき下地電極１１
の露出面上に厚さ２５μｍのコイル導体１３を選択的に
電着形成した（図１（ｃ））。なお、Cuめっき液はMICR
OFAB Cu200であり、陰極側に基板１を浸漬し、陽極側に
含リン銅電極をセットして電流密度４A/dm2 で約２５分
通電してめっきを行った。
する。なお、実施例の図中で図２，図３に対応する同一
部材には同じ符号が付してある。図１（ａ）〜（ｅ）は
空心形薄膜コイルを製作する本発明の製造方法を工程順
に示したものである。この実施例においては、まず半導
体素子が作り込まれたシリコン基板１に対して、その上
面に厚さ0.８μｍのSiＯ2 膜２を形成し、さらにその上
面全域にＷを金属材料とした厚さ0.３μｍの薄膜のめっ
き下地電極１１をスパッタ法により蒸着した。（図１
（ａ））次に、スピンコータ（回転数８００rpm,塗布時
間１０秒）を用いてめっき下地電極１１の上に膜厚２５
μｍのポジ型フォトレジスト（東京応化製：PMER P-AR9
00) を塗布し、さらにフォトマスクを用いて露光，現像
して所望のコイルパターンに対応した選択めっきマスク
１２を形成した。（図１（ｂ））続いて基板をふっ酸溶
液（濃度３０％）中に３０秒浸漬して前処理し、さらに
水洗した後にCu電解めっきを行い、めっき下地電極１１
の露出面上に厚さ２５μｍのコイル導体１３を選択的に
電着形成した（図１（ｃ））。なお、Cuめっき液はMICR
OFAB Cu200であり、陰極側に基板１を浸漬し、陽極側に
含リン銅電極をセットして電流密度４A/dm2 で約２５分
通電してめっきを行った。
【００１３】次に選択めっきマスク１２を剥離後、めっ
き下地電極１１に対してSF6 ガスのプラズマエッチング
を施してコイル導体１３で覆われた部分１１ａ以外を除
去した。（図１（ｄ））その後に、コイル導体１３を覆
って基板１の全面に絶縁層となるポリイミド樹脂１４を
塗布し、さらにコイル端子となる部分に窓開けした上
で、リード１０を配線して薄膜コイルを完成させた。
（図１（ｅ））なお、図示例は空心形薄膜コイルを例示
したが、薄膜トランスを製造するには、図２と同様に磁
性膜と上部コイル導体の形成工程を繰り返して行うこと
で実現できることは勿論である。
き下地電極１１に対してSF6 ガスのプラズマエッチング
を施してコイル導体１３で覆われた部分１１ａ以外を除
去した。（図１（ｄ））その後に、コイル導体１３を覆
って基板１の全面に絶縁層となるポリイミド樹脂１４を
塗布し、さらにコイル端子となる部分に窓開けした上
で、リード１０を配線して薄膜コイルを完成させた。
（図１（ｅ））なお、図示例は空心形薄膜コイルを例示
したが、薄膜トランスを製造するには、図２と同様に磁
性膜と上部コイル導体の形成工程を繰り返して行うこと
で実現できることは勿論である。
【００１４】また、めっき下地電極１１の金属材料には
図示実施例で採用したＷ，およびMoがSF6 ガスなどを用
いたドライエッチング法で容易に加工できることから最
適であるが、それ以外にAl, Ta, Ti, Cr, Zr, Ruなども
採用できる。なお、Ti, Zrは比抵抗が高いために、多少
膜厚を厚くしてめっき通電時の電気抵抗を下げるなどの
工夫を施すのがよい。さらに、コイル導体の金属材料
は、Cu以外にAg, Auも採用できる。
図示実施例で採用したＷ，およびMoがSF6 ガスなどを用
いたドライエッチング法で容易に加工できることから最
適であるが、それ以外にAl, Ta, Ti, Cr, Zr, Ruなども
採用できる。なお、Ti, Zrは比抵抗が高いために、多少
膜厚を厚くしてめっき通電時の電気抵抗を下げるなどの
工夫を施すのがよい。さらに、コイル導体の金属材料
は、Cu以外にAg, Auも採用できる。
【００１５】
【発明の効果】以上述べたように、本発明の製造方法に
よれば、コイル導体のめっき下地電極となる薄膜導体層
の材料を適正選択するだけで、従来の方法と比べてめっ
き下地電極との密着性に優れ、かつめっき厚のばらつき
なしに厚膜化したＱ値の高い薄膜コイルを簡素な工程,
低コストで歩留りよく作成することができる。
よれば、コイル導体のめっき下地電極となる薄膜導体層
の材料を適正選択するだけで、従来の方法と比べてめっ
き下地電極との密着性に優れ、かつめっき厚のばらつき
なしに厚膜化したＱ値の高い薄膜コイルを簡素な工程,
低コストで歩留りよく作成することができる。
【図１】本発明の実施例１による空心形薄膜コイルの製
造方法の説明図であり、（ａ）〜（ｅ）は工程順に表し
た製造工程図
造方法の説明図であり、（ａ）〜（ｅ）は工程順に表し
た製造工程図
【図２】従来技術による積層形薄膜トランスの製造方法
の説明図であり、（ａ）〜（ｅ）は工程順に表した製造
工程図
の説明図であり、（ａ）〜（ｅ）は工程順に表した製造
工程図
【図３】図２と異なる従来例の空心薄膜コイルの製造方
法の説明図であり、（ａ）〜（ｅ）は工程順に表した製
造工程図
法の説明図であり、（ａ）〜（ｅ）は工程順に表した製
造工程図
１ シリコン基板 ２ SiＯ2 膜 １１ めっき下地電極 １２ 選択めっきマスク １３ コイル導体 １４ 樹脂
Claims (3)
- 【請求項１】基板の表面に単層の薄膜導体層としてなる
めっき下地電極を形成する工程と、該めっき下地電極の
表面にフォトレジストを塗布し、フォトリソグラフィ法
でコイル導体の形成パターンに対応した選択めっきマス
クを形成する工程と、前記のフォトレジストをめっきマ
スクとしてめっき下地電極が露出する部分に選択的に電
解めっき法によりコイル導体を電着形成させる工程と、
前記めっきマスクを取り除いた上で、コイル導体形成部
以外のめっき下地電極をエッチングして除去する工程
と、前記コイル導体を覆って基板上に絶縁層となる樹脂
をコーティングする工程とを含むことを特徴とする薄膜
コイルの製造方法。 - 【請求項２】請求項１記載の製造方法において、めっき
下地電極の金属材料がAl, Cr, Ti, Ta, Zr, Ru, Mo, Ｗ
のいずれかであることを特徴とする薄膜コイルの製造方
法。 - 【請求項３】請求項１記載の製造方法において、コイル
導体の金属材料がCu, Ag, Auのいずれかであることを特
徴とする薄膜コイルの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP732894A JPH07211571A (ja) | 1994-01-27 | 1994-01-27 | 薄膜コイルの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP732894A JPH07211571A (ja) | 1994-01-27 | 1994-01-27 | 薄膜コイルの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07211571A true JPH07211571A (ja) | 1995-08-11 |
Family
ID=11662899
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP732894A Pending JPH07211571A (ja) | 1994-01-27 | 1994-01-27 | 薄膜コイルの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07211571A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7611982B2 (en) | 2003-04-15 | 2009-11-03 | Tdk Corporation | Method of forming sheet having foreign material portions used for forming multi-layer wiring board and sheet having foreign portions |
| JP2009283946A (ja) * | 2003-02-12 | 2009-12-03 | Moog Inc | トルク・モータ |
| JP2015032625A (ja) * | 2013-07-31 | 2015-02-16 | 新光電気工業株式会社 | コイル基板及びその製造方法、インダクタ |
| CN109712786A (zh) * | 2017-10-25 | 2019-05-03 | 三星电机株式会社 | 电感器 |
| JP2019197915A (ja) * | 2017-10-25 | 2019-11-14 | サムソン エレクトロ−メカニックス カンパニーリミテッド． | インダクタ |
-
1994
- 1994-01-27 JP JP732894A patent/JPH07211571A/ja active Pending
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009283946A (ja) * | 2003-02-12 | 2009-12-03 | Moog Inc | トルク・モータ |
| US7611982B2 (en) | 2003-04-15 | 2009-11-03 | Tdk Corporation | Method of forming sheet having foreign material portions used for forming multi-layer wiring board and sheet having foreign portions |
| JP2015032625A (ja) * | 2013-07-31 | 2015-02-16 | 新光電気工業株式会社 | コイル基板及びその製造方法、インダクタ |
| CN109712786A (zh) * | 2017-10-25 | 2019-05-03 | 三星电机株式会社 | 电感器 |
| JP2019080033A (ja) * | 2017-10-25 | 2019-05-23 | サムソン エレクトロ−メカニックス カンパニーリミテッド． | インダクタ |
| JP2019197915A (ja) * | 2017-10-25 | 2019-11-14 | サムソン エレクトロ−メカニックス カンパニーリミテッド． | インダクタ |
| US10930425B2 (en) | 2017-10-25 | 2021-02-23 | Samsung Electro-Mechanics Co., Ltd. | Inductor |
| CN109712786B (zh) * | 2017-10-25 | 2022-07-05 | 三星电机株式会社 | 电感器 |
| US11398340B2 (en) | 2017-10-25 | 2022-07-26 | Samsung Electro-Mechanics Co., Ltd. | Inductor |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6344125B1 (en) | Pattern-sensitive electrolytic metal plating | |
| US7126452B2 (en) | Wiring structure, and fabrication method of the same | |
| JPS6032311B2 (ja) | 導電体及びその製造方法 | |
| US6384484B1 (en) | Semiconductor device | |
| JP2001267166A (ja) | 平面コイルの製造方法、平面コイルおよびトランス | |
| JPH0918118A (ja) | 導電体層形成方法 | |
| JPH07211571A (ja) | 薄膜コイルの製造方法 | |
| JPH07213027A (ja) | 薄膜コイルの製造方法 | |
| JPH02253628A (ja) | 半導体装置の製造方法 | |
| KR100219757B1 (ko) | 적층형 박막 인덕터의 제조 방법 | |
| JP2000021916A (ja) | 半導体装置とその製造方法 | |
| JPH0918117A (ja) | 導電体層形成方法 | |
| JPH02277242A (ja) | 半導体装置の製造方法 | |
| KR0171137B1 (ko) | 메탈층 형성 방법 | |
| JPS5864616A (ja) | 薄膜磁気ヘツドの製造方法 | |
| JPH07161723A (ja) | 金属パターンの形成方法 | |
| JPH07118849A (ja) | 導体薄膜パターンの形成方法 | |
| JPH09270355A (ja) | 電子部品及びその製造方法 | |
| JPH05211242A (ja) | 半導体装置およびその製造方法 | |
| KR100202498B1 (ko) | 평탄화 방법 | |
| KR930008868B1 (ko) | 다층상호 연결구조를 갖는 반도체장치와 그 제조 방법 | |
| JPH07130568A (ja) | 薄膜コイルの製造方法 | |
| JPS59121954A (ja) | 半導体装置の製造方法 | |
| JPH06120215A (ja) | 半導体装置の製造方法 | |
| CN1006597B (zh) | 制造薄膜线条的方法 |