CN106531653B - 使用单一探针测试芯片的多个连接垫的测试装置及方法 - Google Patents

使用单一探针测试芯片的多个连接垫的测试装置及方法 Download PDF

Info

Publication number
CN106531653B
CN106531653B CN201610084286.5A CN201610084286A CN106531653B CN 106531653 B CN106531653 B CN 106531653B CN 201610084286 A CN201610084286 A CN 201610084286A CN 106531653 B CN106531653 B CN 106531653B
Authority
CN
China
Prior art keywords
test
chip
connection gasket
circuit
measured
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610084286.5A
Other languages
English (en)
Other versions
CN106531653A (zh
Inventor
赖鸿尉
李宗润
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sync-Tech System Corp
Original Assignee
Sync-Tech System Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sync-Tech System Corp filed Critical Sync-Tech System Corp
Publication of CN106531653A publication Critical patent/CN106531653A/zh
Application granted granted Critical
Publication of CN106531653B publication Critical patent/CN106531653B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2853—Electrical testing of internal connections or -isolation, e.g. latch-up or chip-to-lead connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2884—Testing of integrated circuits [IC] using dedicated test connectors, test elements or test circuits on the IC under test
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318505—Test of Modular systems, e.g. Wafers, MCM's
    • G01R31/318511—Wafer Test
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2832—Specific tests of electronic circuits not provided for elsewhere
    • G01R31/2836—Fault-finding or characterising
    • G01R31/2844—Fault-finding or characterising using test interfaces, e.g. adapters, test boxes, switches, PIN drivers

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

本发明公开了一种使用单一探针测试芯片的多个连接垫的测试装置，该测试装置包含一测试电路、多个短路元件以及多个测试探针。该测试电路用来产生一控制信号至至少一芯片，使该至少一芯片产生多个测试信号。该多个短路元件形成于该至少一芯片周围的切割道上，其中该多个短路元件的每一者用来短路该至少一芯片的多个连接垫，且该多个连接垫包含一待测连接垫及至少一非待测连接垫。该多个测试探针耦接于该多个短路元件及该测试电路，用来通过该多个短路元件，从该待测连接垫接收该多个测试信号，使该测试电路根据该多个测试信号产生一测试结果。

Description

使用单一探针测试芯片的多个连接垫的测试装置及方法
技术领域
本发明涉及一种测试装置及测试方法，尤其涉及一种在切割道上短路多个连接垫，以使用单一探针测试芯片的多个连接垫的测试装置及测试方法。
背景技术
现今半导体工艺已发展成熟，且半导体工艺的卓越技术使集成电路的应用越来越广泛，民众所使用的电子产品大多数都使用集成电路芯片做为核心元件，而用于控制电子产品。半导体工艺过程的演进越来越精密，因此现今发展出许多种测试设备及测试方式，以针对集成电路芯片进行测试，例如：集成电路芯片的连接垫测试(PAD test)，其是针对集成电路芯片中用于打线(wire-bonding)或金凸块(gold bump)的连接垫进行测试，以避免连接垫无法运作的集成电路芯片进行封装出货，进而防止瑕疵品流于市面上。
图1为一晶圆(wafer)1的示意图。晶圆1包含多个芯片(die)10，其中芯片10的周围形成有切割道(Scribe line)12。当晶圆1制作完成后随即进行连接垫测试。接着，晶圆1进行封装及分割工艺过程，将用于包覆芯片10的封装胶体形成于其上，同时沿着切割道12切割以将各芯片10分割，以准备包装出货。
然而，随着半导体工艺过程越来越精密的情况下，连接垫的数量也有增加的趋势，为了在固定面积下的晶圆增设集成电路芯片，进而提高生产效率，所以连接垫的尺寸也对应缩小且越来越密集。再者，由于现有测试装置(例如，探针卡(probe card))的测试探针数量必须相等于单一集成电路芯片的所有连接垫数量，因此现有测试装置的测试探针数量必须相对增加，且分布也更为密集，以分别对应连接垫的位置，所以测试装置的电路设计也会更加复杂，而造成测试装置的制作难度上升。此外，测试探针分布的密集度增加(例如，探针之间的距离(pitch)太近)会导致测试装置的成本随之增加，且使用寿命也较短。
因此，如何针对上述问题而提出一种用于测试连接垫的测试装置，以改善现有连接垫测试的缺点，并提升连接垫测试的可靠度，实为业界的重要课题之一。
发明内容
因此，本发明的主要目的在于提供一种在切割道上短路多个连接垫，以使用单一探针测试芯片的多个连接垫的测试装置及测试方法。
本发明公开一种测试装置，用于测试一晶圆上的一芯片，其中该至少一芯片周围形成有切割道。该测试装置包含有一测试电路、多个短路元件以及多个测试探针。该测试电路耦接于该至少一芯片，用来产生一第一控制信号至该至少一芯片，使该至少一芯片产生多个测试信号。该多个短路元件形成于该切割道上，其中该多个短路元件的每一者用来短路该至少一芯片的多个连接垫，且该多个连接垫包含一待测连接垫及至少一非待测连接垫。该多个测试探针耦接于该多个短路元件及该测试电路，用来通过该多个短路元件从该待测连接垫接收该多个测试信号，使该测试电路根据该多个测试信号产生一测试结果。
本发明另公开一种测试方法，用于测试一晶圆上的一芯片，其中该至少一芯片周围形成有切割道。该测试方法包含有产生一第一控制信号至该至少一芯片，使该至少一芯片产生一多个测试信号；于该切割道上形成多个短路元件，其中该多个短路元件的每一者用来短路该至少一芯片的多个连接垫，且该多个连接垫包含一待测连接垫及至少一非待测连接垫；通过该多个短路元件从该待测连接垫接收该多个测试信号；以及根据该多个测试信号产生一测试结果。
附图说明
图1为一晶圆的示意图。
图2为本发明实施例一测试装置的示意图。
图3为本发明实施例另一测试装置的局部示意图。
图4为本发明实施例另一测试装置的局部示意图。
图5绘示执行切割工艺过程后的芯片。
图6为本发明实施例用于测试芯片的连接垫的流程图。
其中，附图标记说明如下：
10 芯片
11 信号处理电路
12 切割道
20、30、40 测试装置
21 测试电路
22、32、43 短路元件
23、33、42 测试探针
P1～PM 连接垫
T1～TN 测试信号
CT1、CT2 控制信号
T_rst 测试结果
60 流程
600～606 步骤
具体实施方式
图2为本发明实施例一测试装置20的示意图。测试装置20可为一探针卡(Probecard)，用于测试图1的晶圆1的芯片10。测试装置20包含有一测试电路21、多个短路元件22以及多个测试探针23。
测试电路21耦接于芯片10，用来产生一控制信号CT至芯片10，使芯片10产生测试信号T1～TN。短路元件22形成于切割道12中，用来短路芯片10的多个连接垫，且该多个连接垫包含一待测连接垫及至少一非待测连接垫。为便于说明，在本实施例中，短路元件22短路二连接垫P1及P2，并假设待测连接垫为P1，而非待测连接垫为P2。
测试探针23耦接于短路元件22及测试电路21，用来通过短路元件22从待测连接垫P1接收测试信号T1～TN，使测试电路20根据测试信号T1～TN产生一测试结果T_rst。如此一来，操作人员可根据测试结果T_rst，判断芯片10是否正常操作，以进行后续分割工艺过程及封装出货。
请注意，芯片10的电路设计通常内建有多个开关(或切换元件、可调阻抗电路等)以及一信号处理电路11，因此可通过信号处理电路11执行相关功能的运算，并通过信号处理电路11控制多个开关，进而达成所需的信号输出与输入。据此，本发明利用上述芯片10的功能来协助测试装置20进行测试。
具体而言，信号处理电路11耦接于测试电路21，用来根据控制信号CT1，产生一控制信号CT2以及测试信号T1～TN。多个开关分别耦接于多个连接垫及信号处理电路11，用来根据控制信号CT2，连接待测连接垫与信号处理电路11的连结，以及断开非待测连接垫与信号处理电路11的连结，以通过待测连接垫输出测试信号T1～TN。
以输出测试信号T1为例，当控制信号CT1指示待测连接垫为P1且非待测连接垫为P2时，信号处理电路11产生控制信号CT2至对应连接垫P1及P2的多个开关，连接待测连接垫P1与信号处理电路11的连结，以及断开非待测连接垫P2与信号处理电路11的连结。反之，当控制信号CT1指示待测连接垫为P2且非待测连接垫为P1时，信号处理电路11产生控制信号CT2至对应连接垫P1及P2的多个开关，连接待测连接垫P2与信号处理电路11的连结，以及断开非待测连接垫P1与信号处理电路11的连结。如此一来，测试装置20可使用单一测试探针23来测试二个连接垫，如此即可减少测试芯片10所需的探针数量。
图3为本发明实施例一测试装置30的局部示意图。测试装置30包含测试探针33以及形成于切割道12上的多个短路元件32，每一短路元件32用来同时短路四个连接垫P1、P2、P3及P4。测试装置30可输出控制信号CT1来指示四个连接垫P1、P2、P3及P4中的一者为待测连接垫以及其余三者为非待测连接垫。例如，若连接垫P2为待测连接垫，则连接垫P1、P3及P4为非待测连接垫。接着，芯片10可控制对应连接垫P1、P2、P3及P4的多个开关，连接待测连接垫P2与信号处理电路11(未绘示)的连结，以及断开非待测连接垫P1、P3及P4与信号处理电路11的连结。以此类推，测试装置30可使用单一测试探针33来测试四个连接垫，如此即可减少测试芯片10所需的探针数量。
图4为本发明实施例一测试装置40的局部示意图。测试装置40包含测试探针43以及形成于切割道12上的多个短路元件42，每一短路元件42用来同时短路M个连接垫P1～PM。测试装置40可输出控制信号CT1来指示M个连接垫P1～PM中的一者为待测连接垫以及其余(M-1)者为非待测连接垫。例如，若连接垫P2为待测连接垫，则连接垫P1及P3～PM为非待测连接垫。接着，芯片10可控制对应连接垫P1～PM的多个开关，连接待测连接垫P2与信号处理电路11(未绘示)的连结，以及断开非待测连接垫P1及P3～PM与信号处理电路11的连结。以此类推，测试装置40可使用单一测试探针43来测试M个连接垫，如此即可减少测试芯片10所需的探针数量。
从上述图2至图4的实施例可知，假设短路元件可同时短路M个连接垫，且芯片10总共有K个连接垫。本发明的测试电路仅需M分之一的测试探针数量即可测试单一芯片10的所有连接垫(其中，N＝K/M，N为测试探针数量)。换言之，本发明的测试电路可通过较少的测试探针数量来测试单一芯片10的所有连接垫。当测试探针数量减少时，可增加测试探针之间的间隔(Pitch)，如此可降低制作测试探针卡难度，进而提升测试探针卡的良率及使用寿命。
另一方面，当测试探针数量减少时，虽然测试时间会相对增加，但减少测试探针带来的效益(包含节省的材料成本及降低的制作难度)优于增加测试时间的成本，因此本发明的测试装置在业界仍具备一定的竞争力。实务上，短路元件同时短路二至八个连接垫(M个连接垫实质上包含二至八个连接垫，即M＝2～8)所增加的测试时间是在可容忍的范围内。
图5绘示执行切割工艺过程后的芯片10。测试装置20、30及43分别包含一切割单元(未绘于图式)，耦接于测试电路21，用来在芯片10测试完成后，沿切割道12进行分割工艺过程，以分离芯片10并分别去除短路元件22、32及43。切割单元用来执行芯片10在生产工艺过程中的一道切割工艺过程，切割单元可以是任何用来进行切割工艺过程(Dicing)的相关设备，例如雷射切割器、钻头、刀具等。由于短路元件形成于切割道上，因此芯片10在进行分割工艺过程时，短路元件可随着切割道一并被切除，因此不会增加额外的工艺过程及相关费用来移除短路元件。值得注意的是，本发明提前在晶圆产出阶段即进行测试，因此在进行分割工艺过程前即可根据测试结果筛选出优良芯片并且淘汰不良芯片，只有优良芯片才会进行后续的封装工艺过程，以确保出货质量。
简言之，本发明在切割道上设置短路元件来同时短路芯片的多个连接垫，同时利用芯片内部的开关来连接待测连接垫并断开非待测连接垫，以通过待测连接垫输出测试信号，得知相对应的测试结果。因此，本发明的测试电路可使用单一测试探针来测试多个连接垫，即可通过较少的测试探针数量来测试单一芯片的所有连接垫。当测试探针数量减少时，可增加测试探针之间的间隔，如此可降低制作测试探针卡难度，进而提升测试探针卡的良率及使用寿命。此外，由于短路元件形成于切割道上，芯片在进行分割工艺过程时，短路元件可随着切割道一并被切除，因此不会增加额外的工艺过程及相关费用来移除短路元件。
上述实施例的操作可归纳为一测试流程60，如图6所示，测试流程60可用于测试装置，用于测试芯片的连接垫。测试流程60包含以下步骤。
步骤600：开始。
步骤601：产生一控制信号至至少一芯片，使该至少一芯片产生多个测试信号。
步骤602：于一切割道上形成多个短路元件，其中该多个短路元件的每一者用来短路该至少一芯片的多个连接垫，且该多个连接垫包含一待测连接垫及至少一非待测连接垫。
步骤603：通过该多个短路元件从该待测连接垫接收该多个测试信号。
步骤604：根据该多个测试信号产生一测试结果。
步骤605：沿该切割道进行一分割工艺过程，以分离该至少一芯片并去除该多个短路元件。
步骤606：结束。
测试流程60的详细操作说明可参考图2至图4的实施例，于此不赘述。步骤602转换至步骤603的过程为芯片根据控制信号连接待测连接垫与内部信号处理电路及断开非待测连接垫与内部信号处理电路的相关操作，详细操作说明也可参考图2至图4的实施例。
综上所述，本发明在切割道上设置短路元件来同时短路芯片的多个连接垫，同时利用芯片内部的开关来连接待测连接垫并断开非待测连接垫，以通过待测连接垫输出测试信号来得知相对应的测试结果。因此，本发明的测试电路可使用单一测试探针来测试多个连接垫，即可通过较少的测试探针数量来测试单一芯片的所有连接垫。当测试探针数量减少时，可增加测试探针之间的间隔，如此可降低制作测试探针卡的难度，进而提升测试探针卡的良率及使用寿命。此外，由于短路元件形成于切割道上，芯片在进行分割工艺过程时，短路元件可随着切割道一并被切除，因此不会增加额外的工艺过程及相关费用来移除短路元件。
以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (10)

1.一种测试装置，用于测试一晶圆上的至少一芯片，其中该至少一芯片周围形成有切割道，该测试装置包含有：
一测试电路，耦接于该至少一芯片，用来产生一第一控制信号至该至少一芯片的一控制连接垫，使该至少一芯片根据该第一控制信号，产生对应该至少一芯片的一待测连接垫的一测试信号；
多个短路元件，形成于该切割道上，其中该多个短路元件的每一者用来短路该至少一芯片的多个连接垫，且该多个连接垫包含用来输出该测试信号的该待测连接垫以及不输出任何测试信号的至少一非待测连接垫；以及
多个测试探针，耦接于该多个短路元件及该测试电路，用来通过该多个短路元件接收对应该待测连接垫的该测试信号，使该测试电路根据对应该待测连接垫的该测试信号来产生一测试结果。
2.如权利要求1所述的测试装置，其特征在于，该至少一芯片包含有：
一信号处理电路，耦接于该测试电路，用来根据该第一控制信号，产生一第二控制信号以及对应该待测连接垫的该测试信号；以及
多个开关，耦接于该多个连接垫及该信号处理电路，用来根据该第二控制信号，连接该待测连接垫与该信号处理电路的连结以及断开该至少一非待测连接垫与该信号处理电路的连结，以输出对应该待测连接垫的该测试信号。
3.如权利要求1所述的测试装置，其特征在于，该测试装置包含N个测试探针，该短路元件用来短路M个连接垫，且该至少一芯片包含(N*M)个连接垫。
4.如权利要求3所述的测试装置，其中该M个连接垫实质上包含二至八个连接垫。
5.如权利要求1所述的测试装置，其另包含：
一切割单元，耦接于该测试电路，用来在该至少一芯片测试完成后，沿该切割道进行一分割工艺过程，以分离该至少一芯片并去除该多个短路元件。
6.一种测试方法，用于测试一晶圆上的至少一芯片，其特征在于，该至少一芯片周围形成有切割道，该测试方法包含有：
产生一第一控制信号至该至少一芯片的一控制连接垫，使该至少一芯片产生对应该至少一芯片的一待测连接垫的一测试信号；
于该切割道上形成多个短路元件，其中该多个短路元件的每一者用来短路该至少一芯片的多个连接垫，且该多个连接垫包含用来输出该测试信号的该待测连接垫以及不输出任何测试信号的至少一非待测连接垫；
通过该多个短路元件接收对应该待测连接垫的该测试信号；以及
根据对应该待测连接垫的该测试信号来产生一测试结果。
7.如权利要求6所述的测试方法，其特征在于，该至少一芯片根据该第一控制信号，产生一第二控制信号以及对应该待测连接垫的该测试信号；
以及该至少一芯片根据该第二控制信号，连接该待测连接垫与该至少一芯片的一信号处理电路的连结以及断开该至少一非待测连接垫与该信号处理电路的连结，以输出对应该待测连接垫的该测试信号。
8.如权利要求6所述的测试方法，其特征在于，该测试方法用于一测试装置，该测试装置包含N个测试探针，该多个连接垫包含M个连接垫，且该至少一芯片包含(N*M)个连接垫。
9.如权利要求8所述的测试方法，其特征在于，该M个连接垫实质上包含二至八个连接垫。
10.如权利要求6所述的测试方法，其特征在于，该测试方法另包含：
在该至少一芯片测试完成后，沿该切割道进行一分割工艺过程，以分离该至少一芯片并去除该多个短路元件。
CN201610084286.5A 2015-09-10 2016-02-14 使用单一探针测试芯片的多个连接垫的测试装置及方法 Active CN106531653B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201562217009P 2015-09-10 2015-09-10
US62/217,009 2015-09-10

Publications (2)

Publication Number Publication Date
CN106531653A CN106531653A (zh) 2017-03-22
CN106531653B true CN106531653B (zh) 2019-06-07

Family

ID=58237589

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610084286.5A Active CN106531653B (zh) 2015-09-10 2016-02-14 使用单一探针测试芯片的多个连接垫的测试装置及方法

Country Status (3)

Country Link
US (1) US9952277B2 (zh)
CN (1) CN106531653B (zh)
TW (1) TWI571642B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107516655B (zh) * 2017-07-21 2019-08-13 上海华虹宏力半导体制造有限公司 划片槽测试结构及测试方法
TWI639846B (zh) * 2018-02-12 2018-11-01 黃彥凱 晶圓再驗之方法
TWI700797B (zh) * 2018-03-16 2020-08-01 南茂科技股份有限公司 半導體封裝結構
KR102568537B1 (ko) * 2018-11-13 2023-08-21 삼성전자주식회사 패시베이션 구조물, 이를 포함하는 반도체 장치 및 이를 포함하는 반도체 기판의 소잉 방법
CN112014604A (zh) * 2019-05-28 2020-12-01 云谷（固安）科技有限公司 一种晶圆测试装置、测试系统及测试方法
US11467207B2 (en) * 2020-12-23 2022-10-11 Industrial Technology Research Institute Massive testing of micro integrated circuit
CN113933683B (zh) * 2021-09-23 2024-04-23 洛晶半导体(上海)有限公司 芯片测试系统及方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101030579A (zh) * 2006-02-27 2007-09-05 夏普株式会社 半导体晶片、半导体芯片、半导体器件及晶片测试方法
CN101978485A (zh) * 2008-03-26 2011-02-16 爱德万测试株式会社 探针晶片、探针装置以及测试系统
CN101996991A (zh) * 2009-08-25 2011-03-30 精准类比有限责任公司 可快速测试的圆片以及圆片测试方法
CN103797570A (zh) * 2011-06-30 2014-05-14 爱德万测试(新加坡)私人有限公司 接触电性连接至位于晶圆的划片线上的测试访问接口的半导体芯片的方法、装置以及系统

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7362093B2 (en) * 1995-10-31 2008-04-22 Texas Instruments Incorporated IC selectively connecting logic and bypass conductors between opposing pads
JP3779789B2 (ja) * 1997-01-31 2006-05-31 株式会社ルネサステクノロジ 半導体装置およびその製造方法
JP3443011B2 (ja) * 1998-08-20 2003-09-02 シャープ株式会社 フィルムキャリアテープおよびそのテスト方法
JP4313544B2 (ja) * 2002-05-15 2009-08-12 富士通マイクロエレクトロニクス株式会社 半導体集積回路
FR2875624A1 (fr) * 2004-09-23 2006-03-24 St Microelectronics Sa Generation deterministe d'un numero d'identifiant d'un circuit integre
JP4592080B2 (ja) * 2005-02-21 2010-12-01 ルネサスエレクトロニクス株式会社 半導体集積回路
US7750660B2 (en) * 2006-03-30 2010-07-06 Qualcomm Incorporated Integrated circuit with improved test capability via reduced pin count
US20090134901A1 (en) * 2007-11-28 2009-05-28 Chen Ping-Po Integrated circuit die structure simplifying ic testing and testing method thereof
KR101768992B1 (ko) * 2010-12-30 2017-08-17 삼성전자주식회사 프로브 카드 및 이를 이용한 반도체 장치의 검사 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101030579A (zh) * 2006-02-27 2007-09-05 夏普株式会社 半导体晶片、半导体芯片、半导体器件及晶片测试方法
CN101978485A (zh) * 2008-03-26 2011-02-16 爱德万测试株式会社 探针晶片、探针装置以及测试系统
CN101996991A (zh) * 2009-08-25 2011-03-30 精准类比有限责任公司 可快速测试的圆片以及圆片测试方法
CN103797570A (zh) * 2011-06-30 2014-05-14 爱德万测试(新加坡)私人有限公司 接触电性连接至位于晶圆的划片线上的测试访问接口的半导体芯片的方法、装置以及系统

Also Published As

Publication number Publication date
US20170074922A1 (en) 2017-03-16
CN106531653A (zh) 2017-03-22
TWI571642B (zh) 2017-02-21
US9952277B2 (en) 2018-04-24
TW201710691A (zh) 2017-03-16

Similar Documents

Publication Publication Date Title
CN106531653B (zh) 使用单一探针测试芯片的多个连接垫的测试装置及方法
CN107068661B (zh) 半导体装置
CN201637797U (zh) 测试机
US20150287656A1 (en) Semiconductor wafer and method of concurrently testing circuits formed thereon
CN105372574A (zh) 一种半导体芯片晶圆毫伏级信号测试系统
CN108196181A (zh) 一种芯片测试模式进入方法、进入系统及芯片
CN103217558B (zh) 一种探针卡维护方法
US9716031B2 (en) Semiconductor wafer and method of concurrently testing circuits formed thereon
CN106990346A (zh) 用开关切换单一信号信道与多个连接垫的链接的测试电路
CN103915416A (zh) 具有薄膜覆晶封装的电子装置
CN104966680A (zh) Tm结构晶圆半切测试方法
CN111146106A (zh) 一种快速筛选芯片失效风险的方法
CN103135021B (zh) 超小尺寸芯片的硅片级量产测试方法
CN111435145A (zh) 一种针对智能卡芯片的测试系统
CN102543960A (zh) 一种测试用集成电路
CN113346953A (zh) 多模通信集成电路及其进行信息交互的方法
CN101969350B (zh) 一种时钟裕量测试系统、方法及相应的装置
CN114247664A (zh) 一种分选和测试一体的芯片ft测试系统和方法
CN102540047A (zh) 一种测试覆盖率的评估方法
CN203479851U (zh) 一种探针卡
CN107064689B (zh) 一种变压器ta断线的模拟方法及系统
CN103107098B (zh) 方形扁平无引脚的封装方法及其封装结构
US8896339B2 (en) Method for testing semiconductor wafer
KR100641471B1 (ko) 반도체 소자의 입력 ｉｃ 구조
CN103713182B (zh) 芯片内部电压的监测电路及系统

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant