JP4592080B2 - 半導体集積回路 - Google Patents
半導体集積回路 Download PDFInfo
- Publication number
- JP4592080B2 JP4592080B2 JP2005044004A JP2005044004A JP4592080B2 JP 4592080 B2 JP4592080 B2 JP 4592080B2 JP 2005044004 A JP2005044004 A JP 2005044004A JP 2005044004 A JP2005044004 A JP 2005044004A JP 4592080 B2 JP4592080 B2 JP 4592080B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- data holding
- holding circuit
- data
- electrode pad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C29/1201—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details comprising I/O circuitry
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/48—Arrangements in static stores specially adapted for testing by means external to the store, e.g. using direct memory access [DMA] or using auxiliary access paths
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
- G11C2029/5602—Interface to device under test
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Tests Of Electronic Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Description
半導体チップには、回路機能部に加え、さらに、その回路機能部の入力端子、出力端子、制御端子、及び電源端子等と各々接続される電極パッド(以下、パッド)が同時に形成されている。
回路機能部の電気的特性確認は、各々のパッドと対応する位置にプローブ針を設けたプローブカードを介して、検査装置(テスター)にて行う。以下、この電気的特性確認試験をプローブテストという。
プローブテストは、回路機能部の電気的特性確認試験であるので、回路機能部と電気的に接続される各パッドに対してプローブ針を同時に接触させる必要がある。また、半導体ウェハーに形成されたすべての半導体チップについてプローブテストを行う必要があるため、その試験時間は、半導体チップ数とともに増加する。
第1電極パッド(1−1〜1−4)(3−1〜3−4)及び第2電極パッド(2−1〜2−4)(4−1〜4−4)と、
前記第1電極パッド(1−1〜1−4)(3−1〜3−4)と接続される第1データ保持回路(1L−1〜1L−4)(3L−1〜3L−4)、及び、前記第2電極パッド(2−1〜2−4)(4−1〜4−4)と接続される第2データ保持回路(2L−1〜2L−4)(4L−1〜4L−4)と、
前記第1データ保持回路(1L−1〜1L−4)(3L−1〜3L−4)及び前記第2データ保持回路(2L−1〜2L−4)(4L−1〜4L−4)と電気的に接続される内部回路(6)と、
前記第1データ保持回路(1L−1〜1L−4)(3L−1〜3L−4)及び前記第2データ保持回路(2L−1〜2L−4)(4L−1〜4L−4)間のデータ転送を制御する制御回路(7)と、
を有する半導体チップ(10)であって、
前記第1電極パッド(1−1〜1−4)(3−1〜3−4)の面積は前記第2電極パッド(2−1〜2−4)(4−1〜4−4)の面積より大きいことを特徴とする。
第1電極パッド(1−1〜1−4)(3−1〜3−4)及び第2電極パッド(2−1〜2−4)(4−1〜4−4)と、
前記第1電極パッド(1−1〜1−4)(3−1〜3−4)と接続される第1データ保持回路(1L−1〜1L−4)(3L−1〜3L−4)、及び、前記第2電極パッド(2−1〜2−4)(4−1〜4−4)と接続される第2データ保持回路(2L−1〜2L−4)(4L−1〜4L−4)と、
前記第1データ保持回路(1L−1〜1L−4)(3L−1〜3L−4)及び前記第2データ保持回路(2L−1〜2L−4)(4L−1〜4L−4)と電気的に接続される内部回路(6)と、
前記第1データ保持回路(1L−1〜1L−4)(3L−1〜3L−4)及び前記第2データ保持回路(2L−1〜2L−4)(4L−1〜4L−4)間のデータ転送を制御する制御回路(7)と、
を有する半導体チップ(10)であって、
前記第1電極パッド(1−1〜1−4)(3−1〜3−4)にはプローブ針跡が形成されていることを特徴とする。
第1電極パッド(1−1〜1−4)(3−1〜3−4)及び第2電極パッド(2−1〜2−4)(4−1〜4−4)と、
前記第1電極パッド(1−1〜1−4)(3−1〜3−4)と接続される第1データ保持回路(1L−1〜1L−4)(3L−1〜3L−4)、及び、前記第2電極パッド(2−1〜2−4)(4−1〜4−4)と接続される第2データ保持回路(2L−1〜2L−4)(4L−1〜4L−4)と、
前記第1データ保持回路(1L−1〜1L−4)(3L−1〜3L−4)及び前記第2データ保持回路(2L−1〜2L−4)(4L−1〜4L−4)と電気的に接続される内部回路(6)と、
前記第1データ保持回路(1L−1〜1L−4)(3L−1〜3L−4)及び前記第2データ保持回路(2L−1〜2L−4)(4L−1〜4L−4)間のデータ転送を制御する制御回路(7)と、
を有する半導体チップ(10)であって、
前記内部回路(6)は、前記第1電極パッド(1−1〜1−4)(3−1〜3−4)に印加される外部データの演算処理結果を内部回路(6)出力データとして出力し、
前記第2データ保持回路(2L−1〜2L−4)(4L−1〜4L−4)は、前記内部回路(6)出力データを保持し、
前記制御回路(7)は、前記内部回路(6)出力データを前記第2データ保持回路(2L−1〜2L−4)(4L−1〜4L−4)から前記第1データ保持回路(1L−1〜1L−4)(3L−1〜3L−4)に転送させる、
ことを特徴とする。
プローブされる第1電極パッド(1−1〜1−4)(3−1〜3−4)と、
プローブされない第2電極パッド(2−1〜2−4)(4−1〜4−4)と、
前記第1電極パッド(1−1〜1−4)(3−1〜3−4)と接続される第1データ保持回路(1L−1〜1L−4)(3L−1〜3L−4)、及び、前記第2電極パッド(2−1〜2−4)(4−1〜4−4)と接続される第2データ保持回路(2L−1〜2L−4)(4L−1〜4L−4)と、
前記第1データ保持回路(1L−1〜1L−4)(3L−1〜3L−4)、前記第2データ保持回路(2L−1〜2L−4)(4L−1〜4L−4)にそれぞれ第1出力データ、第2出力データを出力する内部回路(6)と、
前記第1データ保持回路(1L−1〜1L−4)(3L−1〜3L−4)及び前記第2データ保持回路(2L−1〜2L−4)(4L−1〜4L−4)に接続された制御回路(7)と、
を有する半導体チップ(10)であって、
前記第1電極パッド(1−1〜1−4)(3−1〜3−4)には前記第1出力データが供給され、
前記制御回路(7)は、制御信号に応じて前記第2出力データを前記第2データ保持回路(2L−1〜2L−4)(4L−1〜4L−4)から前記第1データ保持回路(1L−1〜1L−4)(3L−1〜3L−4)に転送し、前記第1電極パッド(1−1〜1−4)(3−1〜3−4)には前記第2出力データが供給される。
第1パッド群1−1〜1−4と第3パッド群3−1〜3−4は、半導体チップ10上の対向する2辺に配置されている。即ち、第1パッド群1−1〜1−4は、半導体チップ10上の辺Y1に形成されている。第3パッド群3−1〜3−4は、半導体チップ10上の辺Y1に対向する辺Y2に形成されている。
第2パッド群2−1〜2−4と第4パッド群4−1〜4−4は、半導体チップ10上の対向する他の2辺に配置されている。即ち、第2パッド群2−1〜2−4は、半導体チップ10上の辺Y1及び辺Y2に直交する辺X1に形成されている。第4パッド群4−1〜4−4は、半導体チップ10上の辺X1に対向する辺X2に形成されている。
例えば、第2パッド群2−1〜2−4及び第4パッド群4−1〜4−4の形状は正方形であり、第1パッド群1−1〜1−4及び第3パッド群3−1〜3−4の形状は、上記の正方形よりも面積が大きい長方形である。第1パッド群1−1〜1−4及び第3パッド群3−1〜3−4は、プローブされるプロービング領域と、プローブ後にボンディングされるボンディング領域とを有する。
第1ラッチ回路群1L−1〜1L−4は、内部回路6と第1パッド群1−1〜1−4との間に形成され、内部回路6に接続されている。第2ラッチ回路群2L−1〜2L−4は、内部回路6と第2パッド群2−1〜2−4との間に形成され、内部回路6に接続されている。第3ラッチ回路群3L−1〜3L−4は、内部回路6と第3パッド群3−1〜3−4との間に形成され、内部回路6に接続されている。第4ラッチ回路群4L−1〜4L−4は、内部回路6と第4パッド群4−1〜4−4との間に形成され、内部回路6に接続されている。
第1入出力回路群1IO−1〜1IO−4は、それぞれ、第1パッド群1−1〜1−4と、第1ラッチ回路群1L−1〜1L−4とに接続されている。第2入出力回路群2IO−1〜2IO−4は、それぞれ、第2パッド群2−1〜2−4と、第2ラッチ回路群2L−1〜2L−4とに接続されている。第3入出力回路群3IO−1〜3IO−4は、それぞれ、第3パッド群3−1〜3−4と、第3ラッチ回路群3L−1〜3L−4とに接続されている。第4入出力回路群4IO−1〜4IO−4は、それぞれ、第4パッド群4−1〜4−4と、第4ラッチ回路群4L−1〜4L−4とに接続されている。
制御回路7は、外部からの入出力制御信号により、第1入出力回路群1IO−1〜1IO−4、第2入出力回路群2IO−1〜2IO−4、第3入出力回路群3IO−1〜3IO−4、第4入出力回路群4IO−1〜4IO−4における入出力動作を制御する。
制御回路7は、外部からのラッチ制御信号により、第1ラッチ回路群1L−1〜1L−4、第2ラッチ回路群2L−1〜2L−4、第3ラッチ回路群3L−1〜3L−4、第4ラッチ回路群4L−1〜4L−4におけるラッチ動作を制御する。
第3入出力回路群3IO−1〜3IO−4は、第3ラッチ回路群3L−1〜3L−4にラッチされた第3データ群をそれぞれ第3パッド群3−1〜3−4に出力する。第3パッド群3−1〜3−4に供給された第3データ群は、それぞれ、入力データ(第1データ群)に対する出力データとして、プローブカード20を介してテスター30に供給される。これにより、第1パッド群1−1〜1−4に供給された入力データ(第1データ群)に対して、第3パッド群3−1〜3−4には出力データ(第3データ群)が供給される。
このデータ転送処理(ステップS23)において、第1パッド群1−1〜1−4、第3パッド群3−1〜3−4は、それぞれ、内部回路6からの出力データが供給される出力用パッドとして用いられる。この場合、制御回路7は、外部からの入出力制御信号に応じて、第1入出力回路群1IO−1〜1IO−4、第3入出力回路群3IO−1〜3IO−4を活性化する。このとき、制御回路7は、第1入出力回路群1IO−1〜1IO−4を、第1ラッチ回路群1L−1〜1L−4から第1パッド群1−1〜1−4にデータ転送を行なう出力バッファとして用いる。また、制御回路7は、第3入出力回路群3IO−1〜3IO−4を、第3ラッチ回路群3L−1〜3L−4から第3パッド群3−1〜3−4にデータ転送を行なう出力バッファとして用いる。
制御回路7は、演算処理結果である第2データ群、第3データ群、第4データ群を、それぞれ、第2ラッチ回路群2L−1〜2L−4、第3ラッチ回路群3L−4〜3L−1、第4ラッチ回路群4L−4〜4L−1を経由して、第3ラッチ回路群3L−4〜3L−1、第4ラッチ回路群4L−4〜4L−1、第1ラッチ回路群1L−1〜1L−4に転送する。この場合、制御回路7にラッチ制御信号が4回供給されたとき、第2データ群、第3データ群、第4データ群は、それぞれ、第2ラッチ回路群2L−1〜2L−4、第3ラッチ回路群3L−4〜3L−1、第4ラッチ回路群4L−4〜4L−1から、第3ラッチ回路群3L−4〜3L−1、第4ラッチ回路群4L−4〜4L−1、第1ラッチ回路群1L−1〜1L−4に転送される。
第1ラッチ回路群1L−4〜1L−1に第4データ群が転送されたとき、第1入出力回路群1IO−1〜3IO−4は、その第4データ群をそれぞれ第1パッド群1−1〜1−4に出力する。第1パッド群1−1〜1−4に供給された第4データ群は、それぞれ、入力データ(第1データ群)に対する出力データとして、プローブカード20を介してテスター30に供給される。
また、演算処理結果である第2データ群、第3データ群、第4データ群は、それぞれ、第2ラッチ回路群2L−1〜2L−4、第3ラッチ回路群3L−4〜3L−1、第4ラッチ回路群4L−4〜4L−1に保持されている。このため、制御回路7により、第2データ群、第3データ群、第4データ群を第3ラッチ回路群3L−4〜3L−1、第4ラッチ回路群4L−4〜4L−1、第1ラッチ回路群1L−1〜1L−4に転送することにより、プローブされている第3パッド群3−1〜3−4に第2データ群を供給し、プローブされている第1パッド群1−1〜1−4に第4データ群を供給する。これにより、プローブされていない第2パッド群2−1〜2−4、第4パッド群4−1〜4−4への出力データ(第2データ群、第4データ群)についてテストすることができる。
このように、本発明の半導体チップ10によれば、プローブするパッドの数を減らすことができる。
一方、他の実施例として、例えば、第1ラッチ回路群1L−1〜1L−4は、それぞれ第1パッド群1−1〜1−4に供給(印加)される外部信号である第1データ群を保持し、制御回路7は、その第1データ群を、それぞれ、第1ラッチ回路群1L−1〜1L−4から第2ラッチ回路群2L−1〜2L−4を経由して、内部回路6に入力させてもよい。
2−1〜2−4 第2パッド
3−1〜3−4 第3パッド
4−1〜4−4 第4パッド
1IO−1〜1IO−4 第1入出力回路
2IO−1〜2IO−4 第2入出力回路
3IO−1〜3IO−4 第3入出力回路
4IO−1〜4IO−4 第4入出力回路
1L−1〜1L−4 第1ラッチ回路
2L−1〜2L−4 第2ラッチ回路
3L−1〜3L−4 第3ラッチ回路
4L−1〜4L−4 第4ラッチ回路
5 回路機能部
6 内部回路
10 半導体チップ
20 プローブカード
30 検査装置(テスター)
X1 辺
X2 辺
Y1 辺
Y2 辺
Claims (11)
- 第1電極パッド及び第2電極パッドと、
前記第1電極パッドと接続される第1データ保持回路、及び、前記第2電極パッドと接続される第2データ保持回路と、
前記第1データ保持回路及び前記第2データ保持回路と電気的に接続される内部回路と、
前記第1データ保持回路及び前記第2データ保持回路間のデータ転送を制御する制御回路と、
を有する半導体チップであって、
前記第1電極パッドの面積は前記第2電極パッドの面積より大きいことを特徴とする半導体チップ。 - 第1電極パッド及び第2電極パッドと、
前記第1電極パッドと接続される第1データ保持回路、及び、前記第2電極パッドと接続される第2データ保持回路と、
前記第1データ保持回路及び前記第2データ保持回路と電気的に接続される内部回路と、
前記第1データ保持回路及び前記第2データ保持回路間のデータ転送を制御する制御回路と、
を有する半導体チップであって、
前記第1電極パッドにはプローブ針跡が形成されていることを特徴とする半導体チップ。 - 前記第2データ保持回路は前記内部回路の出力データを保持し、
前記出力データは前記第1データ保持回路を経由して前記第1電極パッドに伝えられる
ことを特徴とする請求項1又は2記載の半導体チップ。 - 前記第1データ保持回路は前記第1電極パッドに印加された外部信号を保持し、
前記外部信号は前記第1データ保持回路から前記第2データ保持回路を経由して前記内部回路に入力される
ことを特徴とする請求項1乃至3いずれかに記載の半導体チップ。 - 前記半導体チップは、
前記第1電極パッドと前記第1データ保持回路の間に接続される第1入出力回路と、
前記第2電極パッドと前記第2データ保持回路の間に接続される第2入出力回路とを更に有し、
前記第2入出力回路は、前記第2データ保持回路が前記出力データを保持している期間、非活性化される、
ことを特徴とする請求項3記載の半導体チップ。 - 前記第1電極パッド及び前記第2電極パッドは前記半導体チップの異なる辺に形成されていることを特徴とする請求項1乃至5いずれかに記載の半導体チップ。
- 前記第1電極パッドは互いに対向する2辺に、各々複数配置され、
前記第2電極パッドは他の2辺に、各々複数配置されている、
ことを特徴とする請求項1乃至6いずれかに記載の半導体チップ。 - 第1電極パッド及び第2電極パッドと、
前記第1電極パッドと接続される第1データ保持回路、及び、前記第2電極パッドと接続される第2データ保持回路と、
前記第1データ保持回路及び前記第2データ保持回路と電気的に接続される内部回路と、
前記第1データ保持回路及び前記第2データ保持回路間のデータ転送を制御する制御回路と、
を有する半導体チップであって、
前記内部回路は、前記第1電極パッドに印加される外部データの演算処理結果を内部回路出力データとして出力し、
前記第2データ保持回路は、前記内部回路出力データを保持し、
前記制御回路は、前記内部回路出力データを前記第2データ保持回路から前記第1データ保持回路に転送させる、
ことを特徴とする半導体チップ。 - プローブされる第1電極パッドと、
プローブされない第2電極パッドと、
前記第1電極パッドと接続される第1データ保持回路、及び、前記第2電極パッドと接続される第2データ保持回路と、
前記第1データ保持回路、前記第2データ保持回路にそれぞれ第1出力データ、第2出力データを出力する内部回路と、
前記第1データ保持回路及び前記第2データ保持回路に接続された制御回路と、
を有する半導体チップであって、
前記第1電極パッドには前記第1出力データが供給され、
前記制御回路は、制御信号に応じて前記第2出力データを前記第2データ保持回路から前記第1データ保持回路に転送し、前記第1電極パッドには前記第2出力データが供給される
半導体チップ。 - 第1電極パッド及び第2電極パッドと、
前記第1電極パッドと接続される第1データ保持回路、及び、前記第2電極パッドと接続される第2データ保持回路と、
前記第1データ保持回路及び前記第2データ保持回路と電気的に接続される内部回路と、
前記第1データ保持回路及び前記第2データ保持回路間のデータ転送を制御する制御回路と、
を有する半導体チップの製造方法であって、
前記半導体チップが複数配置された半導体基板に対し、前記第1電極パッドにプローブ針を接触させて前記内部回路に外部データを入力する工程と、
前記内部回路の演算処理結果を、前記第2データ保持回路を経由して前記第1データ保持回路に転送する工程と、
前記第1電極パッドに出力される前記内部回路の演算処理結果に基づき前記半導体チップの良否を判定する工程と、
からなる半導体チップの製造方法。 - 前記第1電極パッドへのプローブ針接触は、前記半導体基板における複数の半導体チップに対して行う、
ことを特徴とする請求項10記載の半導体チップの製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005044004A JP4592080B2 (ja) | 2005-02-21 | 2005-02-21 | 半導体集積回路 |
US11/355,958 US7564255B2 (en) | 2005-02-21 | 2006-02-17 | Semiconductor integrated circuit for reducing number of contact pads to be probed in probe test |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005044004A JP4592080B2 (ja) | 2005-02-21 | 2005-02-21 | 半導体集積回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006229131A JP2006229131A (ja) | 2006-08-31 |
JP4592080B2 true JP4592080B2 (ja) | 2010-12-01 |
Family
ID=36914254
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005044004A Expired - Fee Related JP4592080B2 (ja) | 2005-02-21 | 2005-02-21 | 半導体集積回路 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7564255B2 (ja) |
JP (1) | JP4592080B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010062266A (ja) * | 2008-09-02 | 2010-03-18 | Rohm Co Ltd | 半導体モジュール |
KR101036924B1 (ko) * | 2009-12-28 | 2011-05-25 | 주식회사 하이닉스반도체 | 반도체 집적회로 |
TWI571642B (zh) * | 2015-09-10 | 2017-02-21 | 新特系統股份有限公司 | 使用單一探針測試晶片的多個連接墊的測試裝置及方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63199439A (ja) * | 1987-02-16 | 1988-08-17 | Hitachi Ltd | 半導体集積回路装置 |
JPH06302768A (ja) * | 1993-04-15 | 1994-10-28 | Mitsubishi Electric Corp | 半導体集積回路装置 |
JP2000315771A (ja) * | 1999-04-30 | 2000-11-14 | Seiko Epson Corp | 半導体集積回路 |
JP2006222200A (ja) * | 2005-02-09 | 2006-08-24 | Elpida Memory Inc | 半導体チップ |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH081457B2 (ja) * | 1989-09-29 | 1996-01-10 | 株式会社東芝 | ディジタル集積回路におけるテスト容易化回路 |
US6456099B1 (en) * | 1998-12-31 | 2002-09-24 | Formfactor, Inc. | Special contact points for accessing internal circuitry of an integrated circuit |
JP2001077162A (ja) | 2000-08-01 | 2001-03-23 | Toshiba Corp | 半導体集積回路のプロービング試験方法 |
JP4313544B2 (ja) | 2002-05-15 | 2009-08-12 | 富士通マイクロエレクトロニクス株式会社 | 半導体集積回路 |
-
2005
- 2005-02-21 JP JP2005044004A patent/JP4592080B2/ja not_active Expired - Fee Related
-
2006
- 2006-02-17 US US11/355,958 patent/US7564255B2/en not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63199439A (ja) * | 1987-02-16 | 1988-08-17 | Hitachi Ltd | 半導体集積回路装置 |
JPH06302768A (ja) * | 1993-04-15 | 1994-10-28 | Mitsubishi Electric Corp | 半導体集積回路装置 |
JP2000315771A (ja) * | 1999-04-30 | 2000-11-14 | Seiko Epson Corp | 半導体集積回路 |
JP2006222200A (ja) * | 2005-02-09 | 2006-08-24 | Elpida Memory Inc | 半導体チップ |
Also Published As
Publication number | Publication date |
---|---|
US7564255B2 (en) | 2009-07-21 |
US20060190779A1 (en) | 2006-08-24 |
JP2006229131A (ja) | 2006-08-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6400173B1 (en) | Test system and manufacturing of semiconductor device | |
US8471588B2 (en) | Semiconductor wafer device and method for testing the same | |
KR20020040545A (ko) | 반도체 집적회로의 시험장치 및 반도체 집적회로의 시험방법 | |
KR100556639B1 (ko) | 반도체 검사 장치, 반도체 집적 회로 장치, 및 반도체 집적 회로 장치의 검사 방법 | |
JP4313544B2 (ja) | 半導体集積回路 | |
JP4592080B2 (ja) | 半導体集積回路 | |
CN212965302U (zh) | 一种能扩展并行测试的高密度可寻址测试芯片 | |
JP3509001B2 (ja) | 自己診断テスト回路機能を備えた半導体集積回路および半導体集積回路のテスト方法 | |
US20030126524A1 (en) | Semiconductor storage unit | |
JPH07201935A (ja) | プローブカード及び検査方法 | |
KR100768578B1 (ko) | 집적회로의 검사 장치 | |
KR100842909B1 (ko) | 번-인 테스트의 스캔 방법 | |
KR20010050313A (ko) | 반도체 기판 시험장치 | |
KR100977060B1 (ko) | 반도체칩 테스터용 프로브 카드와 이를 사용하는 테스터 및그 테스터를 이용한 반도체칩의 검사방법 | |
JP2011226809A (ja) | 半導体試験方法および半導体試験システム | |
JP4690731B2 (ja) | 半導体装置とそのテスト装置及びテスト方法。 | |
KR20090075515A (ko) | 프로브 카드 및 이를 포함하는 테스트 장비 | |
JP2009239259A (ja) | 半導体装置 | |
JPH07225258A (ja) | 半導体装置 | |
JP2008186829A (ja) | ウェハー検査用治工具及びその治工具を使用した測定方法 | |
KR100641471B1 (ko) | 반도체 소자의 입력 ic 구조 | |
JP4744884B2 (ja) | ウエハ検査装置及びウエハ検査方法 | |
JP4234826B2 (ja) | 半導体集積回路の評価方法 | |
KR20020005821A (ko) | 반도체 소자 테스트용 프루브 카드 | |
KR200285963Y1 (ko) | 병렬 구조 프루브 카드 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071011 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100913 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100916 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100913 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130924 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |