KR20020005821A - 반도체 소자 테스트용 프루브 카드 - Google Patents

반도체 소자 테스트용 프루브 카드 Download PDF

Info

Publication number
KR20020005821A
KR20020005821A KR1020000039256A KR20000039256A KR20020005821A KR 20020005821 A KR20020005821 A KR 20020005821A KR 1020000039256 A KR1020000039256 A KR 1020000039256A KR 20000039256 A KR20000039256 A KR 20000039256A KR 20020005821 A KR20020005821 A KR 20020005821A
Authority
KR
South Korea
Prior art keywords
probe
rows
terminal
row
probe card
Prior art date
Application number
KR1020000039256A
Other languages
English (en)
Other versions
KR100472700B1 (ko
Inventor
이국상
Original Assignee
이국상
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이국상 filed Critical 이국상
Priority to KR10-2000-0039256A priority Critical patent/KR100472700B1/ko
Publication of KR20020005821A publication Critical patent/KR20020005821A/ko
Application granted granted Critical
Publication of KR100472700B1 publication Critical patent/KR100472700B1/ko

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Measuring Leads Or Probes (AREA)

Abstract

본 발명은 반도체 소자 테스트용 프루브 카드에 관한 것으로, 16 병렬 테스트용 프루브 카드를 이용하여 32 병렬 테스트용 프루브 카드를 제공하고, 더불어 기존의 16 병렬 테스트용 테스터를 그대로 사용하여 32 병렬 테스트를 할 수 있도록 하기 위해서, 반도체 소자 테스트용 프루브 카드로서, 웨이퍼 상의 소자에 구동 신호를 입력하는 구동 단자와, 각기 테스트 신호를 입출력 할 수 있는 입출력 단자를 포함한 외부접속단자들이 형성된 인쇄회로기판과; 상기 입출력 단자와 구동 단자에 각기 연결된 프루브 핀;을 포함하며, 적어도 하나 이상의 상기 구동 단자에 두 개의 프루브 핀이 연결된 것을 특징으로 하는 반도체 소자 테스트용 프루브 카드를 제공한다.

Description

반도체 소자 테스트용 프루브 카드{Probe card for testing semiconductor device}
본 발명은 반도체 테스트 장치에 관한 것으로, 더욱 상세하게는 웨이퍼 상에 형성된 반도체 소자의 전기적 특성 검사에 사용되는 반도체 소자 테스트용 프루브 카드에 관한 것이다.
반도체 소자가 하나의 완성된 반도체 패키지로 그 성능을 다하기 위해서는 수 많은 공정들을 거쳐서 완성되어 진다. 그 공정들은 웨이퍼의 생산, 전공정(FAB; Fabrication), 조립(assembly) 공정으로 크게 나눌 수 있다.
특히, FAB 공정에 의해 웨이퍼(Wafer) 상에 복수개의 반도체 소자가 형성되며, 복수개의 반도체 소자는 전기적 특성 검사(Electrical Die Sorting;; EDS)를 통하여 양, 불량을 선별하게 된다. 이와 같은 전기적 특성 검사를 하는 목적은 1) 전술된 바와 같이 웨이퍼 상의 각각의 반도체 소자의 양, 불량품을 선별하기 위해서이며, 2) 불량 반도체 소자 중에서 수리 가능한 반도체 소자의 수리를 위해서이며, 3) FAB 공정에서의 문제점을 조기에 피드-백(Feed-Back)하기 위해서이며, 4) 불량 반도체 소자의 조기 제거로 조립(Assembly) 및 검사(Package Test)에서의 원가 절감을 위해서이다.
이와 같은 전기적 특성 검사 공정에 사용되는 장비는 테스터(Tester)와, 프루브 설비(probe system)로 이루어져 있으며, 프루브 설비에 웨이퍼 상의 반도체 소자의 전극 패드와 기계적으로 접촉되는 프루브 카드(probe card)가 설치되어 있다. 프루브 카드는 아주 가는 프루브 핀(probe-pin)을 인쇄회로기판에 고정시켜 놓은 것으로 테스터에서 발생한 신호가 프루브 설비를 통해서 프루브 카드에 설치된 각각의 프루브 핀에 전달되고, 프루브 핀에 전달된 신호는 프루브 핀이 접촉된 웨이퍼 상의 반도체 소자의 전극 패드에 전달되어 반도체 소자가 양품인지 불량품인지를 검사하게 된다.
프루브 카드는 측정 방법에 따라서, 1개(single), 2개(dual), 4개(0uard), 8개(octal) 및 16개(hexa)의 반도체 소자를 병렬 테스트할 수 있는 프루브 카드로 나눌 수 있다.
종래의 16 병렬 테스트용 프루브 카드의 회로도(40)가 도 1에 도시되어 있다. 도 1에 있어서, 2행8렬 배열된 것은 웨이퍼 상의 반도체 소자들(32)을 나타내며, "Drv"와 "I/O"은 인쇄회로기판상에 구현되는 외부접속단자(12)로서, "Drv"는 구동 단자(11)를, "I/O"는 입출력 단자(13)를 가리킨다. 외부접속단자(12)와 반도체 소자들(32)을 연결하는 선은 프루브 핀(20)에 대응한다. 1행과 2행의 소자(32)는 차례로 "1"내지 "16"의 숫자로 표시하였다. 소자들(32)에 연결되는 구동 단자(11)와 입출력 단자(13)의 구분은 알파벳으로 하였으며, 소자들(32)에 표시된 숫자와 알파벳의 순서가 서로 대응되게 표시하였다. 예를 들어, 1로 표시된 소자의 구동 단자를 표시하는 "DrvA1∼n"으로 표시된다. 이때, 알파벳 A는 소자 1에 대응되며, 1∼n은 구동 단자의 수를 가리킨다. 소자 1의 입출력 단자는 "I/OA1∼n"으로 표시되며, 알파벳 A는 소자 1에 대응되며, 1∼n은 입출력 단자의 수를 가리킨다.
도 1을 참조하면, 16 병렬 테스트를 진행할 수 있도록 웨이퍼 상의 16개 소자(32)에 각기 구동 신호를 입력하고, 테스트 신호를 입출력할 수 있도록 구동 단자(11)와 입출력 단자(13)가 형성되어 있다.
즉, 도 2 내지 도 4에 도시된 바와 같이, 각각의 소자(32)에 개별적으로 테스트 신호를 입출력할 수 있도록 입출력 단자(13) 및 구동 단자(11)를 포함한 회로 배선이 인쇄회로기판(10)을 구성하고, 인쇄회로기판(10)의 상부면에 형성된 입출력 단자(13)와 구동 단자(11)에 각기 프루브 핀(20)이 접합되어 있다. 프루브 핀(20)은 니들 타입(needle type)으로 에폭시(epoxy) 재질의 핀 보호체(22)에 니들(24)이 형성된 구조를 가지며, 프루빙은 니들(24)에 의해 이루어진다.
인쇄회로기판(10)의 중심 부분에는 2행8렬의 소자들(32)을 프루빙하는 프루빙 영역(15)과, 프루빙 영역(15)의 양측에 형성된 외부접속단자들(12)을 포함한다. 한편, 도 2에서 설명의 편의상 인쇄회로기판의 프루빙 영역(15)에 테스트될 4행8렬 소자들을 표시하였으며, 프루브 핀의 도시는 생략하였다. 1행의 외측에 형성된 제 1 외부접속단자들(12a)은 1행의 소자들과 연결되고, 2행의 외측에 형성된 제 2 외부접속단자들(12b)은 2행의 소자들과 연결된다. 외부접속단자들(12)에 연결된 프루브 핀(20)은 프루빙 영역(15)쪽으로 뻗어 있다. 그 외 인쇄회로기판(10)의 외곽은 테스트 헤드의 포고 핀(34; pogo pin)에 의해 전기적 접속을 이루는 포고 핀 패드들(14)이 형성된 영역이며, 그 외의 영역에 소정의 소자들과 회로 배선들이 형성되어 있다. 물론, 프루브 카드(50)는 프루브 핀(20)이 형성된 면의 반대면이 테스트 헤드에 접속된다. 그리고, 외부접속단자들(12)과 프루빙 영역(15) 사이에 차례로 형성된 전원 블록(17)과 접지 블록(19)은 소자들(32)에 프루브 핀(20)으로 연결된다.
소자(32) 한 개당 제공되는 입출력 단자(13)수는 8개지만, 실질적으로 사용되는 입출력 단자(13a)는 4개이다. 인쇄회로기판에 따라서 입출력 단자수를 16개 지원하는 것도 있다. 도면부호 13b는 여분의 입출력 단자를 가리킨다.
한편, 종래의 16 병렬 테스트용 프루브 카드(50)와 동일한 방식으로 32 병렬 테스트용 프루브 카드를 구현할 경우에, 32개의 소자에 개별적으로 입출력 단자와 구동 단자를 연결하기 위해서는, 구동 단자의 수가 배로 증가하기 때문에, 인쇄회로기판에 형성되는 프루브 핀의 수도 구동 단자의 수만큼 증가한다. 그리고, 32개의 병렬 채널을 갖는 테스터도 별도로 구비되어야 한다.
좀더 상세히 설명하면, 16 병렬 테스트용 프루브 카드(50)의 경우도 프루브 핀(20)이 연결되는 입출력 단자(13a)를 제외한 여분의 입출력 단자(13b)를 갖고 있으며, 입출력 단자(13)수만으로는 16 병렬 테스트용 프루브 카드(50)로도 32 병렬 테스트용 프루브 카드로 사용할 수 있다. 하지만, 16 병렬 테스트용 프루브 카드(50)에 형성된 구동 단자(11)로는 32 병렬 테스트에 필요한 구동 단자를 제공할 수 없기 때문에, 16 병렬 테스트용 프루브 카드의 구동 단자(11)의 배에 해당하는 구동 단자를 갖는 32 병렬 테스트용 프루브 카드가 제공되어야 한다.
따라서, 프루브 핀의 수의 증가와 더불어 프루브 핀이 차지하는 면적 즉 입출력 단자와 구동 단자가 차지하는 면적이 증가하기 때문에, 새로운 32 병렬 테스트용 프루브 카드와 더불어 32 병렬 채널을 갖는 테스터도 필요하다.
따라서, 본 발명의 목적은 기존의 16 병렬 테스트용 테스터를 그대로 사용하여 32 병렬 테스트를 할 수 있도록 하는 데 있다.
본 발명은 다른 목적은 16 병렬 테스트용 프루브 카드를 이용하여 32 병렬 테스트용 프루브 카드를 제공하는 데 있다.
도 1은 종래기술에 따른 16 병렬 테스트용 프루브 카드용 회로도,
도 2는 도 1에 따른 프루브 카드를 개략적으로 보여주는 평면도,
도 3은 프루브 카드의 인쇄회로기판에 형성된 입출력 단자와 구동 단자를 보여주는 평면도,
도 4는 인쇄회로기판의 구동 단자에 연결된 프루브 핀을 보여주는 단면도,
도 5는 본 발명에 따른 32 병렬 테스트용 프루브 카드용 회로도,
도 6은 도 5에 따른 프루브 카드를 개략적으로 보여주는 평면도,
도 7은 프루브 카드의 인쇄회로기판에 형성된 입출력 단자와 구동 단자를 보여주는 평면도,
도 8은 인쇄회로기판의 구동 단자에 두 개의 프루브 핀이 연결된 상태를 보여주는 단면도이다.
* 도면의 주요 부분에 대한 설명 *
10, 60 : 인쇄회로기판 11, 61 : 구동 단자
12, 62 : 외부접속단자 13, 63 : 입출력 단자
14, 64 : 포고 핀 패드 15, 65 : 프루빙 영역
20, 70 : 프루브 핀 22, 72 : 핀 보호체
32, 82 : 소자 50, 100 : 프루브 카드
상기 목적을 달성하기 위하여, 반도체 소자 테스트용 프루브 카드로서, 웨이퍼 상의 소자에 구동 신호를 입력하는 구동 단자와, 각기 테스트 신호를 입출력 할 수 있는 입출력 단자를 포함한 외부접속단자들이 형성된 인쇄회로기판과; 상기 입출력 단자와 구동 단자에 각기 연결된 프루브 핀;을 포함하며,
적어도 하나 이상의 상기 구동 단자에 두 개의 프루브 핀이 연결된 것을 특징으로 하는 반도체 소자 테스트용 프루브 카드를 제공한다.
본 발명에 따른 모든 구동 단자에 두 개의 프루브 핀을 연결할 수 있다.
본 발명에 따른 외부접속단자는 프루빙될 웨이퍼 상의 4행8렬의 소저들이 위치하는 영역의 양측에 배치하되 1행 및 4행의 외측에 배치되며, 1행에 근접한 외부접속단자들은 웨이퍼 상의 1행 및 2행의 소자들을 프루빙하고, 4행에 근접한 외부접속단자들은 웨이퍼 상의 3행 및 4행의 소자들을 프루빙한다.
그리고, 제 1 외부접속단자의 구동 단자와 접속될 1행과 2행의 같은 열에 위치하는 반소체 소자의 동일한 전극 패드를 프루빙할 수 있도록, 1행에 근접한 구동 단자에서 두 가닥의 프루브 핀이 인출되고, 제 2 외부접속단자의 구동 단자와 접속될 3행과 4행의 같은 열에 위치하는 반소체 소자의 동일한 전극 패드를 프루빙할 수 있도록, 4행에 근접한 상기 구동 단자에서 두 가닥의 프루브 핀이 인출되어 있다. 프루브 핀은 니들 타입(needle type)이다.
이하, 첨부 도면을 참조하여 본 발명의 실시예를 보다 상세하게 설명하고자 한다.
도 5는 본 발명에 따른 32 병렬 테스트용 프루브 카드용 회로도(90)이다. 도 5에 있어서, 4행8렬 배열된 것은 웨이퍼의 소자들(82)을 나타내며, "Drv"와 "I/O"은 인쇄회로기판상에 구현되는 외부접속단자(62)로서, "Drv"는 구동 단자(61)를, "I/O"는 입출력 단자(63)를 가리킨다. 외부접속단자(62)와 소자들(82)을 연결하는 선은 프루브 핀(74)에 대응한다. 1행과 4행의 소자(82a)는 차례로 "1"내지 "16"의 숫자로 표시하였으며, 1행과 4행의 소자(82a)와 공유하는 2행과 3행의 소자(82b)는 차례로 "1'"내지 "16'"의 숫자로 서로 대응될 수 있도록 표시하였다. 소자들에 공유되는 구동 단자의 구분은 알파벳으로 하였으며, 소자들에 각기 연결되는 입출력 단자의 구분은 "알파벳"과, "알파벳'"으로 표시하였다. 소자들에 표시된 숫자와 알파벳의 순서가 서로 대응되게 표시하였다. 예를 들어, 1과 1'으로표시된 소자의 공유하는 구동 단자를 표시하는 "DrvA1∼n"으로 표시됩니다. 이때, 알파벳 A는 소자 1과 1'에 대응되며, 1∼n은 구동 단자의 수를 가리킨다. 1'의 소자의 입출력 단자는 "I/OA'1∼n"으로 표시되며, 알파벳 A'은 소자 1'에 대응되며, 1∼n은 입출력 단자의 수를 가리킨다. 이하, 1행과 4행의 소자(82a)를 기준 소자라 하고, 2행과 3행의 소자(82b)를 공유 소자라 한다.
도 5를 참조하면, 32 병렬 테스트를 진행할 수 있도록 웨이퍼 상의 32개 소자(82)에 구동 신호를 입력하고, 테스트 신호를 입출력할 수 있도록 구동 단자(61)와 입출력 단자(63)가 형성되어 있다. 이때, 구동 단자(61)를 공유(shared)시킴으로써, 16개의 병렬 채널로서 웨이퍼 상의 4행8렬(32개)의 소자(82)를 병렬로 테스트할 수 있도록 구현된다. 구동 단자(61)를 공유시키는 방법으로, 1행과 2행, 3행과 4행의 동일한 열에 속하는 소자(82)끼리 공유시키는 방법을 채택하는 것이 바람직하다. 그리고, 32개의 소자(82)에 각기 입출력 단자(63)가 연결된다. 63a는 기준 소자들(82a)에 각기 연결되는 입출력 단자를 가리키고, 63b는 공유 소자들(82b)에 각기 연결되는 입출력 단자를 가리킨다.
이와 같이, 1행과 2행, 3행과 4행의 구동 단자(61)를 공유시킴으로써, 32개의 소자(82)를 테스트하는데 16개의 병렬 채널만이 필요하다. 따라서, 기존의 16 병렬 테스트용 테스터를 그대로 사용할 수 있다.
이와 같은 도 5의 회로도(90)에 따른 32 병렬 테스트용 프루브 카드(100)를 도 6 내지 도 8을 참조하여 설명하겠다. 도 6은 도 5에 따른 프루브 카드(100)를개략적으로 보여주는 평면도이다. 도 7은 프루브 카드의 인쇄회로기판(60)에 형성된 입출력 단자(63)와 구동 단자(61)를 보여주는 평면도이다. 그리고, 도 8은 인쇄회로기판의 구동 단자(61)에 두 개의 프루브 핀(70)이 형성된 상태를 보여주는 단면도이다.
도 5 내지 도 8을 참조하면, 프루브 카드(100)는 웨이퍼 상의 소자(82)에 구동 신호를 입력하는 구동 단자(61)와, 각기 테스트 신호를 입출력할 수 있는 입출력 단자(63)를 포함한 외부접속단자들(62)이 형성된 인쇄회로기판(60)과, 입출력 단자(63)와 구동 단자(61)에 각기 연결된 프루브 핀(70)으로 구성된다. 특히, 32 병렬 테스트를 진행할 수 있도록 하나의 구동 단자(61)에 두 개의 프루브 핀(70)을 접합하여 공유시킨다.
인쇄회로기판(60)은 4행8렬의 소자들(82)을 프루빙하는 프루빙 영역(65)의 양측에 외부접속단자들(62)이 형성되어 있다. 한편, 도 6에서 설명의 편의상 인쇄회로기판의 프루빙 영역(65)에 테스트될 4행8렬 소자들을 표시하였으며, 프루브 핀의 도시는 생략하였다. 외부접속단자들(62)은 1행과 4행의 외측에 형성되며, 1행의 외측에 형성된 제 1 외부접속단자들(62a)은 1행과 2행의 소자들(82)에 연결되고, 4행의 외측에 형성된 제 2 외부접속단자들(62b)은 3행과 4행의 소자들(82)에 연결된다. 외부접속단자들(62)에 연결된 프루브 핀(70)은 프루빙 영역(65)쪽으로 뻗어 있다. 그 외 인쇄회로기판(60)의 외곽은 테스트 헤드의 포고 핀(84)에 의해 전기적 접속을 이루는 포고 핀 패드들(64)이 형성된 영역이며, 그 외의 영역에 소정의 소자들과 회로 배선들이 형성되어 있다. 물론, 프루브 카드(100)는 프루브핀(70)이 형성된 면의 반대면이 테스트 헤드에 접속된다. 그리고, 외부접속단자들(62)과 프루브 영역(65) 사이에 전원 블록(67a, 67b)과 접지 블록(69a, 69b)이 교대로 형성되어 있으며, 외부접속단자들(62)에 가까운 쪽의 전원 블록(67a)과 접지 블록(69a)은 기준 소자(82a)에 프루브 핀(70)으로 연결되고, 나머지 전원 블록(67b)과 접지 블록(69b) 또한 프루브 핀(70)으로 공유 소자(82b)에 연결된다.
프루브 핀(70)은 니들 타입(needle type)으로 에폭시(epoxy) 재질의 핀 보호체(72)에 니들(74)이 형성된 구조를 갖는다. 니들(74)의 소재로 텅스텐이 주로 사용되며, 니들(74)의 끝단은 인쇄회로기판(60)에 솔더링으로 접합된다.
도 2 및 도 3에 도시된 기존의 16 병렬 테스트용 인쇄회로기판(10)과 도 6 및 도 7에 도시된 본 발명의 실시예에 따른 인쇄회로기판(60)을 비교하면, 프루빙 영역(15, 65)을 제외하면 동일한 외부접속단자(12, 62)를 포함하여 동일한 회로 배선을 갖고 있다. 즉, 기존의 인쇄회로기판(10)과 본 발명에 따른 인쇄회로기판(60)은 동일한 입출력 단자(13, 63) 및 구동 단자(11, 61)를 갖는다.
그런데, 본 발명에 따른 인쇄회로기판(60)으로 32 병렬 테스트를 진행할 수 있는 반면에 기존의 인쇄회로기판으로는 16 병렬 테스트만 진행할 수 있다. 이와 같이 16 병렬 테스트용 인쇄회로기판과 동일한 외부접속단자를 가지면서 32 병렬 테스트용 인쇄회로기판(60)으로 구현될 수 있는 첫 번째 이유는, 본 발명에 따른 인쇄회로기판의 구동 단자(61)에 각기 두 개의 프루브 핀(70)이 접합되기 때문에, 증가된 소자에 대응하는 구동 단자를 형성하지 않아도 된다. 즉, 도 8에 도시된바와 같이, 구동 단자(61)에서 인출된 두 개의 프루브 핀(70) 즉, 니들(74)이 이웃하는 소자들(82)의 동일한 전극 패드에 접촉된다.
두 번째 이유는, 통상적으로 소자(82)에 실질적으로 연결되는 입출력 단자의 수에 비하여 많은 입출력 단자가 인쇄회로기판에 배정되어 있기 때문이다. 예를 들어, 도 3의 경우, 소자(32) 당 8개의 입출력 단자(13)가 배정되어 있지만, 실질적으로 4개의 입출력 단자(13a)만이 사용되기 때문에, 본 발명의 경우 도 7에 도시된 바와 같이 여분의 입출력 단자(63b)를 이웃하는 소자의 입출력 단자로 사용하게 되면 추가적으로 입출력 단자를 형성할 필요가 없다.
한편, 입출력 단자(63)를 공유시키지 않은 이유는, 각각의 소자(82)에 대한 테스트 신호의 입출력은 독립적으로 이루어져야 각각의 소자(82)에 대한 테스트 결과를 알 수 있기 때문이다. 그리고, 본 발명의 실시예에서는 8개가 입출력 단자(63)를 갖는 인쇄회로기판(60)의 예가 개시되어 있지만, 16개 정도의 입출력 단자를 제공하는 16 병렬 테스트용 인쇄회로기판도 있으며, 이 경우 입출력 단자 16개 중에서 4개 또는 8개의 입출력 단자가 사용된다.
도 8에 도시된 바와 같이, 하나의 구동 단자(61)에 접합된 두 개의 프루브 핀(70) 즉 니들(74) 이웃하는 두 개의 반도체 소자(82)의 동일한 전극 패드에 접촉할 수 있도록 구현되기 때문에, 각각의 구동 단자에서 인출되는 니들보다는 길이를 짧게 가져갈 수 있어 반사 잡음을 최소화할 수 있다.
한편, 본 명세서와 도면에 개시된 본 발명의 실시예들은 이해를 돕기 위해 특정 예를 제시한 것에 지나지 않으며, 본 발명의 범위를 한정하고자 하는 것은 아니다. 여기에 개시된 실시예들 이외에도 본 발명의 기술적 사상에 바탕을 둔 다른 변형예들이 실시 가능하다는 것은, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 자명한 것이다. 예를 들어, 본 발명의 실시예에서는 16 병렬 테스트용 프루브 기판을 활용하여 32 병렬 테스트용 프루브 기판으로 구현하였지만, 8 병렬 테스트용 프루브 기판을 활용하여 16 병렬 테스트용 프루브 기판으로 구현할 수 있을 것이다. 즉, 구동 단자에 두 개의 프루브 핀을 연결하여 테스트할 수 있는 반도체 소자의 수를 배로 증가시키는 구성과 적어도 하나 이상의 구동 단자에 두 개의 프루브 핀을 연결하는 구성은 본 발명의 기술적 사상의 범위에 속한다.
본 발명의 구조를 따르면, 1행과 2행, 3행과 4행의 구동 단자를 공유시킴으로써, 32개의 소자를 병렬로 테스트하기 위해서 16개의 병렬 채널만이 필요하다. 따라서, 기존의 16 병렬 테스트용 테스터를 그대로 사용할 수 있다.
본 발명에 따른 32 병렬 테스트용 프루브 카드는 16 병렬 테스트용 프루브 카드와 동일한 구동 단자 및 입출력 단자를 갖기 때문에, 32 병렬 테스트용 프루브 카드를 용이하게 구현할 수 있다.
그리고, 16 병렬 테스트용 테스터로 웨이퍼 상의 32개의 반도체 소자를 한번에 테스트할 수 있기 때문에, 16 병렬 테스트용 프루브 카드를 이용한 테스트 시간의 반으로 웨이퍼를 테스트할 수 있다. 즉, 웨이퍼에 대한 테스트 시간을 반으로 단축할 수 있다.

Claims (5)

  1. 반도체 소자 테스트용 프루브 카드로서,
    웨이퍼 상의 소자에 구동 신호를 입력하는 구동 단자와, 각기 테스트 신호를 입출력 할 수 있는 입출력 단자를 포함한 외부접속단자들이 형성된 인쇄회로기판과;
    상기 입출력 단자와 구동 단자에 각기 연결된 프루브 핀;을 포함하며,
    적어도 하나 이상의 상기 구동 단자에 두 개의 프루브 핀이 연결된 것을 특징으로 하는 반도체 소자 테스트용 프루브 카드.
  2. 제 1항에 있어서,
    상기 모든 구동 단자에 두 개의 프루브 핀이 연결된 것을 특징으로 하는 반도체 소자 테스트용 프루브 카드.
  3. 제 2항에 있어서,
    상기 외부접속단자는 프루빙될 웨이퍼 상의 4행8렬의 소저들이 위치하는 영역의 양측에 배치하되, 상기 1행 및 4행의 외측에 배치되며,
    상기 1행에 근접한 상기 외부접속단자들은 상기 웨이퍼 상의 1행 및 2행의 소자들을 프루빙하고, 상기 4행에 근접한 상기 외부접속단자들은 상기 웨이퍼 상의 3행 및 4행의 소자들을 프루빙하는 것을 특징으로 하는 반도체 소자 테스트용 프루브 카드.
  4. 제 3항에 있어서,
    상기 구동 단자와 접속될 상기 1행과 2행의 같은 열에 위치하는 반소체 소자의 동일한 전극 패드를 프루빙할 수 있도록, 상기 1행에 근접한 상기 구동 단자에서 두 가닥의 프루브 핀이 인출되고,
    상기 구동 단자와 접속될 상기 3행과 4행의 같은 열에 위치하는 반소체 소자의 동일한 전극 패드를 프루빙할 수 있도록, 상기 4행에 근접한 상기 구동 단자에서 두 가닥의 프루브 핀이 인출된 것을 특징으로 하는 반도체 소자 테스트용 프루브 카드.
  5. 제 1항 내지 제 4항의 어느 한 항에 있어서, 상기 프루브 핀은 니들 타입(needle type)인 것을 특징으로 하는 반도체 소자 테스트용 프루브 카드.
KR10-2000-0039256A 2000-07-10 2000-07-10 반도체 소자 테스트용 프로브 카드 KR100472700B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2000-0039256A KR100472700B1 (ko) 2000-07-10 2000-07-10 반도체 소자 테스트용 프로브 카드

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2000-0039256A KR100472700B1 (ko) 2000-07-10 2000-07-10 반도체 소자 테스트용 프로브 카드

Publications (2)

Publication Number Publication Date
KR20020005821A true KR20020005821A (ko) 2002-01-18
KR100472700B1 KR100472700B1 (ko) 2005-03-08

Family

ID=19677091

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2000-0039256A KR100472700B1 (ko) 2000-07-10 2000-07-10 반도체 소자 테스트용 프로브 카드

Country Status (1)

Country Link
KR (1) KR100472700B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100519658B1 (ko) * 2003-12-01 2005-10-10 (주)티에스이 프로브 카드
KR100688582B1 (ko) * 2005-12-29 2007-03-02 삼성전자주식회사 멀티 프로빙이 가능한 프로브 카드
KR101444059B1 (ko) * 2014-07-24 2014-09-24 김재길 멀티 타입 프로브 카드

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102252595B1 (ko) 2017-04-18 2021-05-17 삼성전자주식회사 프로브 및 이를 포함하는 프로브 카드

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR200208209Y1 (ko) * 1995-12-12 2001-01-15 김영환 웨이퍼 테스트용 양면 프로브카드
KR100292822B1 (ko) * 1997-11-18 2001-06-15 윤종용 집적회로 칩 검사용 프로브카드

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100519658B1 (ko) * 2003-12-01 2005-10-10 (주)티에스이 프로브 카드
KR100688582B1 (ko) * 2005-12-29 2007-03-02 삼성전자주식회사 멀티 프로빙이 가능한 프로브 카드
KR101444059B1 (ko) * 2014-07-24 2014-09-24 김재길 멀티 타입 프로브 카드

Also Published As

Publication number Publication date
KR100472700B1 (ko) 2005-03-08

Similar Documents

Publication Publication Date Title
KR100899664B1 (ko) 반도체 메모리 장치 및 이 장치의 테스트 방법
KR100702003B1 (ko) 프로브 카드
US7511517B2 (en) Semi-automatic multiplexing system for automated semiconductor wafer testing
JP5024861B2 (ja) プローブカード
US5781021A (en) Universal fixtureless test equipment
US4488111A (en) Coupling devices for operations such as testing
KR100472700B1 (ko) 반도체 소자 테스트용 프로브 카드
KR102047665B1 (ko) 프로브 카드 및 이를 포함하는 테스트 장치
KR200285963Y1 (ko) 병렬 구조 프루브 카드
JPH07201935A (ja) プローブカード及び検査方法
KR102256750B1 (ko) Dut 맵이 서로 다른 반도체 테스터와 핸들러 사이의 인터페이싱을 위한 장치 및 이를 포함하는 반도체 테스트 장비
KR100768578B1 (ko) 집적회로의 검사 장치
US7157923B2 (en) Method for full wafer contact probing, wafer design and probe card device with reduced probe contacts
KR100842909B1 (ko) 번-인 테스트의 스캔 방법
JPS63178538A (ja) 半導体集積回路装置
JP2657315B2 (ja) プローブカード
JP3763258B2 (ja) プローブカード及びそれを用いたチップ領域ソート方法
JPH06308155A (ja) プローブ装置
KR20020087931A (ko) 조절가능한 경계 스캔 경로를 가지는 인쇄회로 어셈블리
JPH07245330A (ja) 集積回路評価装置
KR200277293Y1 (ko) 평판형 니들을 이용한 프루브 카드
JP2001291749A (ja) プローブカード及びそれを用いたチップ領域ソート方法
JPH04320044A (ja) 半導体装置，その製造方法，その試験方法及びその試験装置
JP4234826B2 (ja) 半導体集積回路の評価方法
KR20070017788A (ko) 미세 피치의 패드를 가진 집적회로, 집적회로 검사용프로브 카드 및 검사 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B601 Maintenance of original decision after re-examination before a trial
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20021207

Effective date: 20041026

S901 Examination by remand of revocation
GRNO Decision to grant (after opposition)
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080211

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee