JP2004214697A - 検査装置 - Google Patents
検査装置 Download PDFInfo
- Publication number
- JP2004214697A JP2004214697A JP2004095469A JP2004095469A JP2004214697A JP 2004214697 A JP2004214697 A JP 2004214697A JP 2004095469 A JP2004095469 A JP 2004095469A JP 2004095469 A JP2004095469 A JP 2004095469A JP 2004214697 A JP2004214697 A JP 2004214697A
- Authority
- JP
- Japan
- Prior art keywords
- address
- present
- address index
- determined
- liquid crystal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
【課題】異物等の判定の自動化を行い、アドレス指標を設けた装置により、欠陥判定の高速化、高精度化が達成できる検査装置を提供する。
【解決手段】液晶表示装置の表示素子の画像データを画像入力装置により取り込み、画像処理装置において、メモリに記憶された正常表示画素の画像データとの比較を行い、異物又は欠陥等の異常箇所の有無判定、及び異物等のサイズ判定を行う。これにより、例えば異物と判定された場合は、制御コンピュータによりX方向、Y方向にスキャンを行い、バーコード状のアドレス指標18の読み込みを行い、このアドレスを記録装置に記憶する。
【選択図】図21
【解決手段】液晶表示装置の表示素子の画像データを画像入力装置により取り込み、画像処理装置において、メモリに記憶された正常表示画素の画像データとの比較を行い、異物又は欠陥等の異常箇所の有無判定、及び異物等のサイズ判定を行う。これにより、例えば異物と判定された場合は、制御コンピュータによりX方向、Y方向にスキャンを行い、バーコード状のアドレス指標18の読み込みを行い、このアドレスを記録装置に記憶する。
【選択図】図21
Description
本発明は、半導体装置等の検査装置に関する。
複数の素子を一次元又は二次元に配列し、同一パターンが複数個並んだ半導体装置には、光電変換装置、液晶表示装置、半導体メモリ装置等がある。このような半導体装置の一例として、以下に光電変換装置であるXYアドレス型エリアセンサについて説明する。
図9は、従来の一般的なXYアドレス型エリアセンサの概略的回路構成図である。図9において、31は光電変換素子、32は水平走査回路、33は垂直走査回路、34は垂直出力線、35は水平駆動線である。
図10は、図9に示した光電変換素子31の回路図であり、XY方向に複数個配列される。このような光電変換素子がそれぞれ画素として多数配列され、総合の画素数で数万画素〜数百万画素のものが実現されている。
図11は、図10の点線A内の部分の拡大図である。図11において、36は電源ラインであるAL2層配線、37は配線であるAL1配線、38はAL1とAL2を接続するスルーホール(TH)、39はAL1と基板を接続するコンタクト(CNT)である。S11,S12,S13…は光電変換素子を表している。電源ライン36に電位を与えることにより、TH38,AL1層配線37、CNT39を通して基板に電位を与えている。
また図16は、半導体ウェハの搬送装置の概略構造と動作を説明するための図であり、(a)は側面図、(b)は上面図である。図16において、105はウェハであり、101はウェハチャックヘッドである。このような搬送装置は、従来、縦型拡散炉、CVD装置等の半導体製造装置のウェハ搬送系に多く用いられ、制御座標系(運動系)がγ,θ,Zの3つに限定される点からロボットアーム等の搬送系に比べ、構造、制御が簡単となる利点がある。
また、図17は、従来の複数のウェハキャリアを有するウェハ搬送装置の概略構造を示す図であり、(a)は側面図であり、(b)は上面図である。図において、101はウェハチャックヘッド、102はウェハキャリア、103は上側ウェハキャリア台、104は下側ウェハキャリア台、105はウェハである。
通常、酸化、拡散、成膜工程は、50〜100枚のウェハをバッチ処理で行う。例えば25枚入りのキャリアであれば、複数個(4〜6)のキャリアが必要となる為、上下2〜3段のキャリアを重ねて設置される。
また、ウェハキャリアをセットする場合、2つのキャリアが重なっていると、下側のウェハキャリアを取出す事が難しいので、通常スイングアームにより移動する形となっている。
図18は、このようなスイングアームによるキャリアの移動を説明するための図であり、概略上面図である。図18において、下側ウェハキャリア台104は下側スイングアーム107によって、ウェハチャックヘッド101の位置に移動され、同様に上側キャリア台103も上側スイングアーム106により同様に移動される。
また、図18に示すA−A′から上側は、パーティクル等の汚染を防ぐ為に、半導体製造装置の内部に納まる。
しかしながら、上記従来例で説明したような多数の半導体素子を配列した半導体装置では、そのパターンも同一であることが多いため、一部の素子に不良が発生した場合、欠陥素子のアドレス特定が困難となり、不良解析に大きな支障をきたすという問題があった。
本発明の目的は、異物等の判定の自動化を行い、アドレス指標を設けた装置により、欠陥判定の高速化、高精度化が達成できる検査装置を提供することにある。
本発明は、前述した課題を解決するための手段として、
基板上に配列された複数の素子と、該素子の位置を特定するため前記素子配列の外周部に設けられたアドレス指標を有する装置の検査装置において、
前記素子の外観画像データを読取る手段と、
前記読取った外観画像データを正常素子の外観画像データと比較して、異常箇所の有無判定を行う手段と、
該異常箇所有り、と判定した場合は、対応する前記アドレス指標を読取り、該アドレスを記憶する手段と、を有し、自動的に異常箇所の有る素子を検出することを特徴とする検査装置を提供するものである。
基板上に配列された複数の素子と、該素子の位置を特定するため前記素子配列の外周部に設けられたアドレス指標を有する装置の検査装置において、
前記素子の外観画像データを読取る手段と、
前記読取った外観画像データを正常素子の外観画像データと比較して、異常箇所の有無判定を行う手段と、
該異常箇所有り、と判定した場合は、対応する前記アドレス指標を読取り、該アドレスを記憶する手段と、を有し、自動的に異常箇所の有る素子を検出することを特徴とする検査装置を提供するものである。
また、前記異常は、付着した異物又は素子欠陥である。
また、前記異常箇所有り、と判定した場合は、前記異常箇所のサイズ判定を行う。
本発明によれば、異物等の判定の自動化を行い、アドレス指標を設けた装置により、欠陥判定の高速化、高精度化が達成できる。
以上説明したように、基板上の素子配列の位置を特定するためのアドレス指標を形成することにより、異物等の判定の自動化を行い、アドレス指標を設けた装置により、欠陥判定の高速化、高精度化が達成できる。
次に、本発明の最良の形態について図面を参照して説明する。
図1に本発明の第1実施例の光電変換装置の平面パターン図を示す。
同図において、31は画素、32は水平走査回路、33は垂直走査回路、34は垂直出力線であるAL1層配線、35は水平駆動線であるポリSi又はシリサイド配線、36は電源ラインであるAL2層配線、37はAL1層配線、38は電源ライン36とAL1層配線37を接続するスルーホール(TH)、39はAL1層配線と基板Siを接続するコンタクト(CNT)である。電源ライン36の電位はTH38、AL1層配線37、CNT39を通して基板に電位を与えている。
垂直走査回路33の走査により、各列の信号が水平走査回路32に転送され、その後、水平走査回路32の走査により信号は順次出力される。
本実施例では、水平、垂直とも第10nライン(n=1,2,3…)と第100mライン(m=1,2,3…)のアドレスに位置する電源ラインと基板を接続するための配線層(AL1層37、TH38、CNT39)のパターンを変えることにより、各画素の位置を示す指標とした。TH38とCNT39は基板電位を取るための目的であるので、サイズや形状を変えても、素子の特性には影響をおよぼさない。
又、従来用いられているTH工程、CNT工程のみの変化であるので、チップサイズの増大は全くない。
本実施例では従来配線層として用いていた層をアドレスを識別できるパターンにして指標としても用いることにより、チップサイズやコスト、プロセス変更を伴わずに不良解析が容易になる光電変換装置を実現できる。
本実施例において、アドレス指標を10nライン、100mライン(n,m=1,2,3…)に形成したが、5nライン(5ライン毎)や50nライン(50ライン毎)などに変えられることは明らかである。
又、CNT、THの変更ではなく、CNTのみ、THのみ、あるいはAL1などの配線パターンの変更でも同様の効果を得ることができるのは明らかである。
図2に本発明の第2実施例を示す。同図において第1実施例と同一箇所には同一番号を付け、説明は省略する。
第1実施例においては、アドレス指標は配線としての機能を兼ね供えていたが、本実施例では、TH38とコンタクト39の形状を10nライン、100mラインで変化させ、アドレス機能だけ持たせてある。
本実施例ではAL1層配線を用いて、アドレス指標を形成した。本実施例においても、従来よりも正確にかつ短時間に画素のアドレス特定を行うことができる。
図3に本発明の第3実施例を示す。実施例1,2ではパターンによりアドレス指標としていたが、本実施例では、数字によるパターンを形成したことを特徴とする。
図3において、10は「1」[0]を示すパターンとすることにより、数字「10」として第10番画素でのアドレス指標とした。同様に11は「1」「0」「0」をパターンで模すことにより第100番画素でのアドレス指標とした。当然のことながら、任意のアドレスに数字パターンを入れられることは明らかである。
本実施例の様に、アドレス指標に数字パターンを設けることにより、より明確にアドレス特定が可能となる。
図4に本発明の第4実施例を示す。第1実施例、第2実施例とも配線パターンを変えることにより、アドレス機能を持たせていたが、本実施例においてはパターンを無くすことによりアドレス指標としたことが特徴である。
図4において第10nライン(n=1,2…)の電源と基板を接続するパターン37、38、39を抜いている。本実施例の方法でも画素のアドレス特定を行うことができる。
図5〜7に本発明の第5実施例を示す。本実施例ではXYマトリクス型の液晶表示装置に応用した例を示す。
図5は、本実施例の概略的回路構成図である。同図において、11は表示画素、12は水平走査回路、13は垂直走査回路、14は信号線、15はゲート線である。
図6は、表示画素11の等価回路図を示す。同図において16は負荷容量、17は液晶容量である。垂直走査回路13、水平走査回路12の駆動により、各画素の負荷容量16、液晶容量17に信号電圧が書き込まれる。
図7は、図6において点線B内の部分の拡大図を示す。同図において、18はアドレス指標であるAL1、19は液晶容量へ接地電位を与えるためのGND配線であるAL1配線、20は液晶電極とGND配線19を接続するためのTH、21は信号線であるポリSi配線、22はAL1配線14とポリSi配線21を接続するCNTである。
本実施例では、AL1配線層を用いて10画素毎と100画素毎に指標を入れたことが特徴である。
本実施例により、液晶表示装置における画素欠陥の特定が従来よりも正確にかつ短時間に行えるようになった。
図8に本発明の第6実施例を示す。本実施例も実施例5と同じく液晶表示装置に応用した例を示す。実施例5では、AL1配線を用いてアドレス指標としていたが、本実施例では液晶電極とGND配線19との接続のためのTH20の形を変えることにより、アドレス指標としたことを特徴とする。
本実施例では10画素毎(10n,n=1,2,3…)にTH20を2個、100画素毎(100m,m=1,2,3…)にTH20を3個入れて、アドレス指標としている。本実施例においても、欠陥画素アドレス特定が正確にかつ短時間に行えるようになった。
又、10画素毎、10画素毎に限定されず、任意のアドレスに任意の指標の数を入れられるのは明らかである。
図19に本発明の第7実施例の液晶表示装置の平面図を示す。本実施例においては、チップの外観検査の高速化、高精度化のために各行、各列の全てにアドレス指標18を設けたことを特徴とする。
本実施例では、目視検査対応のために、指標18は数字としている。
検査方法の例としては、出荷検査時などにおいて、顕微鏡で外観の検査を行い、図20に示す異物30やパターン不良を発見した場合、その不良画素の水平列や垂直列のアドレス指標を読み、検査シートに記入すれば良い。従来と違って正確にアドレスが特定できるため、テスターの電気的な不良結果との対応が正確にできる様になった。
図21に本発明の第8実施例の液晶表示装置の平面図を示す。本実施例においては、アドレス指標18を各行、各列の全てに設け、またアドレス指標18をバーコード状に形成したことを特徴とする。
本実施例では、画像認識装置を用いて検査を行うのに適した構造となっている。図22に検査のフローチャート、図23に検査システムの構成図を示す。
本システムにおいて、液晶表示装置の表示素子の画像データを図23に示す画像入力装置により取り込み、画像処理装置において、メモリに記憶された正常表示画素の画像データとの比較を行い、異物又は欠陥等の異常箇所の有無判定、及び異物等のサイズ判定を行う。これにより、例えば異物と判定された場合は、制御コンピュータによりX方向、Y方向にスキャンを行い、バーコード状のアドレス指標18の読み込みを行い、このアドレスを記録装置に記憶する。
本実施例のように異物等の判定の自動化を行い、アドレス指標を設けた液晶表示装置にすることにより、欠陥判定の高速化、高精度化が達成できる。
なお、本実施例では、アドレス指標18としてはバーコード形状のものを用いたが、画像認識装置で認識可能な指標であれば、これに限ることはない。
図12は、本発明のウェハ搬送装置の特徴を最もよく表わす側面概略図であり、図12において、101はウェハ搬送装置、102はウェハキャリア、103は上側のウェハキャリア台、104は下側のウェハキャリア台、105はウェハである。
図13は、図12を上から見た様子を表わしている。図13において、106は上側のウェハキャリア台を支持するスイングアーム、107は下側のウェハキャリア台を支持するスイングアームである。
図12,13において、A−A’の点線は半導体製造装置の内側か外側かを示す境界線であり、本実施例では、上下2つのスイングアームが、ウェハセット位置となる、装置の外に出て、上下に重なる位置にならないように制御されることがポイントである。
図14は、図12,13に示したようなウェハ搬送装置を実現するためのブロックダイアグラムである。図14において、108はMPU(マイクロプロセッサー)であり、109はスイングアーム駆動モータ、110はスイングアームの位置を検知するセンサーである。111はスイングアームをIN(半導体製造装置内に移動)、OUT(半導体製造装置外に移動)する為のスイッチである。MPU108はセンサー110とスイッチ111からの信号を処理した後、モータ109へIN,OUTの信号を送る。
その際、図14で4個ある110のセンサーのうち、どれか1個でも、スイングアームがOUTの状態であることを検知した場合は、たとえ111のスイッチが押されたとしても、他のスイングアームはOUTしない様にMPU108により制御される。
また、ウェハキャリアを支持するスイングアームが、半導体製造装置に対して内側方向と外側方向の逆方向の動作に限り、2つ同時に動作可能となるような制御も、同様にMPUに接続するメモリ(不図示)にプログラムしておくことにより、容易に実現できる。
本実施例では、スイングアームで移動されるウェハキャリアが、装置外のウェハセット位置で上下に重なって位置することがなくなるため、ウェハの出し入れを行なっても、落下する汚染物質による他のウェハの汚染は防止できる。
図12〜14に示した実施例ではスイングアームが2つ以上同時にOUT状態にならないように、MPUにより電気的に制御されていたが、図15に示す様に機械的に制御する事も可能である。図15(a)は本実施例の構成を示す側面概略図であり、(b)は上面概略図である。
図15において、106,107は上下のウェハキャリア台を支えるスイングアームであり、109は106,107を駆動するモータである。301は106,107の動作を制限する円柱であり、106,107に対応する高さに切り込み(401〜403)がそれぞれ異なる向きに入っている。301を回転させる事により動作可能となるスイングアームを選択できるが、同時に2つ以上のスイングアームが動作可能とはならない。
10 アドレス指標
11 アドレス指標
11 画素
12 水平走査回路
13 垂直走査回路
14 信号線
15 ゲート線
16 負荷容量
17 液晶
18 アドレス指標
19 GNDライン
20 スルーホール(TH)
21 信号線
22 コンタクト(CNT)
31 画素(半導体素子)
32 水平走査回路
33 垂直走査回路
34 垂直出力線
35 水平駆動線
36 電源ライン
37 配線
38 スルーホール(TH)
39 コンタクト(CNT)
101 ウェハチャックヘッド
102 ウェハキャリア
103 上側ウェハキャリア台
104 下側ウェハキャリア台
105 ウェハ
106 上側スイングアーム
107 下側スイングアーム
108 制御用MPU
109 駆動モータ
110 位置センサ
111 手動スイッチ
301 ウェハキャリア台選択用円柱
401,402,403 切り込み
11 アドレス指標
11 画素
12 水平走査回路
13 垂直走査回路
14 信号線
15 ゲート線
16 負荷容量
17 液晶
18 アドレス指標
19 GNDライン
20 スルーホール(TH)
21 信号線
22 コンタクト(CNT)
31 画素(半導体素子)
32 水平走査回路
33 垂直走査回路
34 垂直出力線
35 水平駆動線
36 電源ライン
37 配線
38 スルーホール(TH)
39 コンタクト(CNT)
101 ウェハチャックヘッド
102 ウェハキャリア
103 上側ウェハキャリア台
104 下側ウェハキャリア台
105 ウェハ
106 上側スイングアーム
107 下側スイングアーム
108 制御用MPU
109 駆動モータ
110 位置センサ
111 手動スイッチ
301 ウェハキャリア台選択用円柱
401,402,403 切り込み
Claims (3)
- 基板上に配列された複数の素子と、該素子の位置を特定するため前記素子配列の外周部に設けられたアドレス指標を有する装置の検査装置において、
前記素子の外観画像データを読取る手段と、
前記読取った外観画像データを正常素子の外観画像データと比較して、異常箇所の有無判定を行う手段と、
該異常箇所有り、と判定した場合は、対応する前記アドレス指標を読取り、該アドレスを記憶する手段と、を有し、自動的に異常箇所の有る素子を検出することを特徴とする検査装置。 - 前記異常は、付着した異物又は素子欠陥である請求項1に記載の検査装置。
- 前記異常箇所有り、と判定した場合は、前記異常箇所のサイズ判定を行うことを特徴とする請求項1に記載の検査装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004095469A JP2004214697A (ja) | 1993-06-10 | 2004-03-29 | 検査装置 |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP16387193 | 1993-06-10 | ||
JP2004095469A JP2004214697A (ja) | 1993-06-10 | 2004-03-29 | 検査装置 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP11794594A Division JP3591872B2 (ja) | 1993-06-10 | 1994-05-31 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004214697A true JP2004214697A (ja) | 2004-07-29 |
Family
ID=32827194
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004095469A Withdrawn JP2004214697A (ja) | 1993-06-10 | 2004-03-29 | 検査装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004214697A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009092579A (ja) * | 2007-10-11 | 2009-04-30 | Takano Co Ltd | 外観検査システム |
CN102945359A (zh) * | 2012-10-25 | 2013-02-27 | 苏州佳世达电通有限公司 | 显示面板的测试装置及测试方法 |
CN105825250A (zh) * | 2016-03-16 | 2016-08-03 | 京东方科技集团股份有限公司 | 一种不良显示面板的统计方法及装置 |
CN106023815A (zh) * | 2016-07-26 | 2016-10-12 | 京东方科技集团股份有限公司 | 一种显示屏模组的生产方法及生产系统 |
-
2004
- 2004-03-29 JP JP2004095469A patent/JP2004214697A/ja not_active Withdrawn
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009092579A (ja) * | 2007-10-11 | 2009-04-30 | Takano Co Ltd | 外観検査システム |
JP4691538B2 (ja) * | 2007-10-11 | 2011-06-01 | タカノ株式会社 | 外観検査システム |
CN102945359A (zh) * | 2012-10-25 | 2013-02-27 | 苏州佳世达电通有限公司 | 显示面板的测试装置及测试方法 |
CN105825250A (zh) * | 2016-03-16 | 2016-08-03 | 京东方科技集团股份有限公司 | 一种不良显示面板的统计方法及装置 |
CN105825250B (zh) * | 2016-03-16 | 2018-09-11 | 京东方科技集团股份有限公司 | 一种不良显示面板的统计方法及装置 |
CN106023815A (zh) * | 2016-07-26 | 2016-10-12 | 京东方科技集团股份有限公司 | 一种显示屏模组的生产方法及生产系统 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8762089B2 (en) | Method and apparatus for testing a substrate for display device | |
CN102253550B (zh) | 检查液晶显示器件的方法和装置 | |
JP5628410B2 (ja) | 欠陥検査方法、欠陥検査装置、及び基板の製造方法 | |
CN1983023A (zh) | 波纹缺陷检查方法和系统及光掩模的制造方法 | |
JPH055866A (ja) | アクテイブマトリクス基板の検査方法 | |
JP3591872B2 (ja) | 半導体装置 | |
US20050174140A1 (en) | Thin film transistor array inspection device | |
JP2007334262A (ja) | Tftアレイ基板の欠陥検出方法、およびtftアレイ基板の欠陥検出装置 | |
US7113629B2 (en) | Pattern inspecting apparatus and method | |
US20050121429A1 (en) | Apparatus and method for inspecting and repairing a circuit defect | |
JP2004214697A (ja) | 検査装置 | |
JP4748392B2 (ja) | Tftアレイ基板検査装置 | |
US20060092679A1 (en) | Array substrate, method of inspecting the array substrate and method of manufacturing the array substrate | |
US20070023656A1 (en) | Method for inspecting substrate, and method and apparatus for inspecting array substrates | |
JPH03174738A (ja) | 半導体記憶装置の検査方法 | |
JPH0569375B2 (ja) | ||
JP4815631B2 (ja) | チップ検査方法及び装置 | |
JPH02251931A (ja) | アクティブマトリックスアレイ | |
JP3491974B2 (ja) | 試料移動方法及びその試料移動装置 | |
US7710556B1 (en) | Inspection system | |
JPS61270841A (ja) | 半導体ウエハの検査装置 | |
JPH0624214B2 (ja) | 被検査チツプの回路パタ−ン外観検査方法並びにその装置 | |
JPH06181244A (ja) | 半導体装置の検査方法および装置 | |
JPH04225252A (ja) | 半導体装置の検査方法および装置 | |
JPH08315012A (ja) | 工程追跡方法およびその方法を用いた製造ライン装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20050902 |