CN1083598A

CN1083598A - 薄膜晶体管阵列及使用该阵列的液晶显示器

Info

Publication number: CN1083598A
Application number: CN93109281A
Authority: CN
Inventors: 吉田守; 佐佐木诚; 冲本浩之; 野本勉; 佐藤俊一
Original assignee: Casio Computer Co Ltd
Current assignee: Casio Computer Co Ltd
Priority date: 1992-08-13
Filing date: 1993-08-13
Publication date: 1994-03-09
Anticipated expiration: 2013-08-13
Also published as: KR940004375A; NL9301406A; CN1065051C; NL194873B; KR100228520B1; NL194873C; US5504348A

Abstract

薄膜晶体管阵列，包括一绝缘基板、布置在其上的—矩阵中的多个象素电极、分别连接在象素电极上的多个薄膜晶体管、形成在绝缘基板上的多条地址线 (各地址线连接在薄膜晶体管的多个控制极上)、及布置在绝缘基板上与地址线交叉的多条数据线(各数据线连接在薄膜晶体管的多个数据输入极上)。在布置有象素电极的绝缘基板上的一显示区外部形成一短路线，并用一具有非线性电阻特征的两接线端元件将短路线连接到地址线与数据线的至少两条上。

Description

本发明涉及一种用于液晶显示器（LCD）器件中的薄膜晶体管阵列，其中连接到薄膜晶体管的显示器电极是排列在一个矩阵中的，以及一种使用这种薄膜晶体管阵列的LCD装置。

使用薄膜晶体管阵列的有源矩阵型液晶显示器件（下面称作“TFT-LCD”）通常是已知的，其中的薄膜晶体管（“TFT”）与象素电极是排列在一个矩阵中的。

这种传统的TFT-LCD的一个实例公开在日本专利申请公开公报59-166984号中。图32示出了使用在这一TFT-LCD中的TFT阵列的一个等效电路。

如图32中所示，在该TFT阵列中，地址线2与数据线3是成正交地排列在一块透明绝缘基板1上的行与列中的。TFT布置在矩阵中地址线2与数据线3的交叉点上，以它们的门电极连接到地址线3并以它们的漏极连接到数据线3上。连接到TFT4的源极上的象素电极5是布置在一个矩阵中的。在透明绝缘基板1的外周边部分沿该基板1的外周形成一条短路线或短路环6。数据线3与地址线2经由它们的接线端部分3a与2a电连接到短路线6上。

在TFT阵列的工艺处理完成后，将基板1沿图32中所示的虚线割下。然后，将基板1以预定的间距粘合到具有相对的电板的一块相对基板上。并在这两块基板之间封装进一种液晶材料。这样便构成了一个LCD器件。

在这一TFT阵列的制造过程中，当将基板暴露在等离子体中或受到摩擦处理时便会产生一个直流静电。然而，由于所有的地址线2与数据线3都是连接在短路线6上的，所有的地址线2与数据线3上的电位都是相等的，从而有可能防止由于电极间的静电放电而引发的电击穿或短路问题。

然而，在这种使用TFT阵列的传统LCD器件的制造过程中，将该TFT阵列是通过一种封固元件固定在一块相对的基板上然后沿虚线7将短路线6割掉。这样，由于在随后的粘附极化板、连接驱动电路等制造步骤中出现的静电，便有可能出现电介质击穿、断线、TFT的特性改变等，而导致该LCD器件中的显示缺陷。结果，产品可能遭到破坏。

图33示出了防止由于TFT阵列完成后LCD器件中的静电引起的电击穿等的一种结构。在显示区与一个接线端阵列部分之间形成一条短路线8，在该显示区中连接到TFT4上的象素电极5是布置在一个矩阵中的，在该接线端阵列部分中，布置数据线3的端部3a与地址线2的端部2a，使得短路线8围绕着显示区。用保护元件9将短路线8连接到数据线3与地址线2，各保护元件9包含多个设计或具有非线性电流-电压特征（如图34所示）的二极管。

在带有保护元件9的TFT阵列中，如果在切除了图32所示的短路线6之后出现了静电并且在短路线6与数据线3及地址线2之间作用了一个高压，则保护元件9导通。结果，消除了数据线3与地址线2之间的电压差，从而得以防止数据线3与地址线2之间的电介质击穿。

然而，上述保护元件的结构是复杂的，并且需要构成TFT以外的步骤。从而增加了制造TFT板的步骤并由于步骤的增加而显著地降低了TFT的产量。

图32与33中所示的传统TFT板具有低的对抗脉动静电的防静电破坏作用，这种脉动静电是在操作员运送TFT板时因接触一个带电的制造装置而作用在其上面的，或者是在摩擦滚筒接近基板或切割基板时作用在其上的，大多数静电破坏出现在这些时刻。

此外，在图32中所示的带有保护元件的TFT板中，漏出电流经由保护元件9流经地址线2与数据线3之间。从而，出现较多的交扰，显示质量降低并耗用较大的电流。

本发明的目的为提供一种能够降低由于液晶显示器件的静电而产生上述显示缺陷的可能性、提高产量、降低电力消耗及易于制造的薄膜晶体管阵列，并提供一种使用该薄膜晶体管阵列的液晶显示器设备。

为达此目的，提供了一种TFT阵列，包括：在一块绝缘的基板上布置在一个矩阵中的多个象素电极;分别连接到这些象素电极上的多个薄膜晶体管;连接到多个薄膜晶体管的控制极上的多条地址线;以及以与地址线交叉的方式布置的多条数据线，每一条数据线连接到多个薄膜晶体管的数据输入极上，在布置有象素电极的一个显示区的外侧设置了短路线，以及一个两接线端元件用于将该短路线连接到至少两条地址线与数据线，该两接线端元件具有在空间电荷限制的电流基础上定义电压/电流特性的非线性电阻特征。

根据本发明，可以在薄膜晶体管（TFT）的制造过程中制造该薄膜非线性电阻器元件而无须提供任何专用的制造步骤。这样，便可在不增加TFT板的制造步骤的条件下构成用于防止静电击穿的两接线端元件。相应地，TFT的产量得以提高。

在本发明中，薄膜非线性电阻器元件最好是一种双注入型薄膜非线性电阻器元件，其中注入空穴与电子作为载体，或者是一种电子注入型薄膜非线性电阻器元件，注入电子作为载体。双注入型薄膜非线性电阻器元件是通过将电极连接到形成在绝缘基板上的一层不搀入杂质的氢化非晶硅膜的两端而构成的。电子注入型薄膜非线性电阻器元件是通过将电极经由掺杂有n型杂质的一层n型非晶硅膜连接到形成在绝缘基板上的一层不搀入杂质的氢化非晶硅膜的两端而构成的。

根据本发明的另一方面，提供了一种TFT阵列，包括：在一块绝缘基板上布置成一个矩阵的多个象素电极;分别连接到这些象素电极上的多个薄膜晶体管;连接到多个薄膜晶体管的控制极上的多条地址线;以及以与地址线交叉的方式布置的多条数据线，每一条数据线连接到多个薄膜晶体管的数据输入极，其中设置了形成在布置有象素电极的绝缘基板上的一个显示区的外侧的多个电绝缘的短路装置，所述短路装置至少连接到两条地址线与数据线。

根据本发明，地址线并不经由短路线连接到数据线上。从而，由于在TFT制造过程中最常出现的脉冲样静电而产生的高电位并不跨越地址线与数据线作用，并且得以防止静电击穿。

上述发明可具有这样一种结构，其中的短路装置形成在显示区的外侧而在地址与数据线的接线端布置部分之内，并且短路装置为一种具有非线性电阻特征的两接线端元件且与地址与数据线相连。在这一情况中，作为短路装置的两接线端元件可以连接在两条以上地址线及两条以上数据线之间。此外，短路线也可形成在地址与数据线的接线端布置区的外侧。短路线可以是形成在显示区外侧并在接线端布置区之内的一种具有非线性电阻特征的两接线端元件，并且该两接线端元件可包括连接到地址与数据线的第一短路线及形成在接线端布置区之外的第二短路线。此外，短路装置也可包括形成在显示区外则并在接线端布置区之内的短路线以及形成在接线端布置区外侧并连接地址线与数据线的一外部短路线。

根据本发明的又一个方面，提供了一种液晶显示元件，它包括该TFT阵列;与第一绝缘基板的一个表面相对的一块第二绝缘基板，在第一绝缘基板上设置有该TFT阵列，在两块基板之间介入一层预定厚度的液晶层，在第二绝缘基板的一个表面上设置有与象素电极相对的相反电极;以及与短路装置电连接的电位供给装置，用于在短路装置上作用一个预定的电位。

根据本发明的液晶显示设备，短路装置的电位是设定在一预定的电平上的，因此流经接线端元件的漏电电流减小，交扰减小，电力消耗降低，并且显示质量得以提高。

在这一显示设备中，作用在短路装置上的电位最好是基本上等于作用在相对的电极上的电位，最好是基本上等于供给数据线的最低电位，或者是一个与供给数据线的数据信号的倒相周期同步的电位并且是与该同一电位倒相的并且是相对于作用在形成在第二基板上的相对电极上的电位相同或倒相的。

本发明的其它目的与优点将在下面的描述中提出，其中一部分是从描述中显而易见的或者是可以通过本发明的实践而理解的。本发明的目的与优点可以通过所附的权利要求书中所特别指出的工具与系统实现与获得。

结合进本说明书并构成其一部分的附图展示了本发明当前的较佳实施例，并且与上面给出的一般性描述及下面给出的较佳实施例的详细描述一起用于说明本发明的原理。

图1为展示根据本发明的一个第一实施例的TFT阵列的平面图;

图2为采用本发明的TFT阵列的一个液晶显示器（LCD）器件的剖视图;

图3为展示图1中所示的TFT阵列的一个部分的局部放大图;

图4为沿图3中Ⅳ-Ⅳ线所取的TFT部分的剖视图;

图5为展示图1中所示的TFT阵列的一个两接线端元件部分的局部放大图;

图6为沿图5中Ⅵ-Ⅵ线所取的该两接线端元件部分的剖视图;

图7为展示图6中所示的两接线端元件的电压/电流特征的曲线;

图8A至8E为展示制造TFT阵列的TFT部分的顺序步骤的视图;

图9A至9E为展示制造TFT阵列的两接线端器件部分的顺序步骤的视图;

图10A至10E为展示制造TFT阵列的短路线与地址线的交点部分及短路线的连接部分的顺序步骤的视图;

图11为展示根据第一实施例的TFT阵列的一种改进的平面图;

图12为展示根据本发明的一个第二实施例的一个TFT阵列的一个两接线端器件部分的局部放大图;

图13为沿图12中ⅩⅢ-ⅩⅢ线所取的两接线端器件部分的剖视图;

图14为展示图13中所示的两接线端元件的电压/电流特征的曲线;

图15A至15E为展示制造TFT阵列的两接线端器件部分的顺序步骤的视图;

图16为展示根据本发明的第二实施例的TFT部分的一种改进的剖视图;

图17为展示根据本发明的第二实施例的两接线端器件部分的一种改进的剖视图;

图18为展示根据本发明的一个第三实施例的一个TFT阵列的平面图;

图19为展示根据该第三实施例的TFT阵列的一个第一改进型的平面图;

图20为展示根据该第三实施例的TFT阵列的一个第二改进型的平面图;

图21为展示根据本发明的一个第四实施例的TFT阵列的平面图;

图22为图21中所示的TFT阵列的一个两接线端器件部分的放大平面图;

图23为沿图22中ⅩⅩⅢ-ⅩⅩⅢ线所取的两接线端器件部分的剖视图;

图24为展示根据该第四实施例的TFT阵列的一个第一改进型的平面图;

图25为展示根据该第四实施例的TFT阵列的一个第二改进型的平面图;

图26为展示根据该第四实施例的TFT阵列的一个第三改进型的平面图;

图27为展示根据该第四实施例的TFT阵列的一个第四改进型平面图;

图28为展示根据该第四实施例的TFT阵列的一个第五改进型的平面图;

图29示意性地展示根据本发明的一个第五实施例的LCD装置的结构;

图30展示从一条数据线的接线端观察的LCD装置的一个等效电路;

图31A至31D展示作用在根据该第五实施例的LCD装置的接线端上的信号的电压波形;

图32为展示一个传统的TFT阵列的平面图;

图33为展示另一个传统的TFT阵列的平面图;以及

图34为展示图33中所示的TFT阵列中所使用的两接线端器件的Ⅴ-Ⅰ特征的曲线。

下面将参照附图详细描述本发明的实施例。

第一实施例

图1为示意性地展示根据本发明的一个第一实施例的一个TFT阵列的结构的平面图，而图2则为使用本发明的TFT阵列的一个有源矩阵型液晶显示器件（TFT-LCD）的剖视图。

如图2所示，采用根据本发明的一个TFT阵列的液晶显示器（LCD）器件包括具有一层形成为覆盖象素电极15与TFT14的定向膜20的一个TFT阵列110，一块具有面向象素电极15的一个相对电极22及一层覆盖该相对电极22的定向膜23的相对基板24，介入相对基板24与TFT阵列110之间的具有预定厚度的一个液晶（LC）层21，以及一个用于将相对基板24与TFT阵列以预定的间隔连接的封闭部件。

TFT阵列110具有下述结构。延伸在行中的地址线12及延伸在列中的数据线13布置在一块透明的绝缘基板11上，使得地址线12与数据线13以相互绝缘的方式成直角交叉。在地址线12与数据线13的交叉点上设置TFT14及象素电极15。TFT14电连接到线12与13上，并且象素电极15电连接到TFT14上。象素电极15布置成行与列以形成一个显示区。

用一层导电膜制成的一个短路线或短路环16形成在基板11的外周边部分上。地址线12及数据线13从显示区中伸出并电连接在短路线16上。在完成了TFT阵列110的制造过程之后或者在形成LC单元的过程中粘附了面向TFT阵列110的相对基板24之后，将短路线16沿图1中的虚线17割掉。

包围显示区的一条短路线18形成在显示区的外缘附近并在割去线17的内部，使得该短路线18以绝缘的方式与地址线12及数据线13交叉。在基板11上形成该短路线18的一个数据线连接部分18a，该连接部分是基本上与地址线12平行的。在一层门绝缘膜42（下面描述）上形成一个基本上与数据线13平行的短路线18的地址线连接部分18b。用具有由空间电荷限制的电流确定的非线性电压/电流特征的两接线元件（SCLC元件）19将短路线18连接到地址线12与数据线13。

图3与4展示布置在TFT阵列110的地址线12与数据线13的交叉点上的TFT14与象素电极15的结构。如这两个图中所示，地址线12通过门绝缘膜42及交叉点绝缘膜21（下面描述）与数据线13相交。在交叉点附近，设置了以一个门电极41到地址线12及以一个漏电极46连接到数据线13的TFT14。该TFT14的源极连接到象素电极15上。

TFT14具有下述结构。在基板11上形成从地址线12上伸出的门电极41及覆盖该门电极41的门绝缘膜42。在门绝缘膜42的门电极41的上方位置上形成一层非晶硅的半导体膜43，从而形成了一个器件区。在半导体膜43的沟道部分上形成一层氮化硅的阻挡层44。在半导体膜43的一侧上，经由一层由搀有杂质的半导体制成的电阻的接触层45形成漏极46。该漏极46是连接到数据线13上的。在半导体膜43的另一侧，经由一层搀有杂质的半导体制成的电阻的接触层47形成源电极48。该源电极48是连接到由透明的导电膜制成的显示电极15上的。另外，在TFT14上形成一层保护膜49。

图5与6展示布置成与地址线12及数据线13交叉的短路线18的结构以及连接在短路线18与地址线及数据线12及13之间的SCLC元件19的结构。特别是，形成在地址线12与短路线18之间的一个连接部分上的SCLC元件19是这样构成的，使得在覆盖基板11上形成的地址线12的门绝缘膜42上形成一个岛形半导体膜91。此外，在半导体层92上形成一层用于隔离两个电极及保护半导体膜91的半导体保护层92，并且电极94与96是形成在半导体膜91的两侧部分上的，保护层92是形成在这两个电极之间的。两个电极之一，94，是经由在门绝缘膜42中形成的一个孔42a连接到地址线12上的。另一个电极96是直接到短路线18的上部短路线部分18b上的。这些两接线端器件区是被保护膜49覆盖的。形成在数据线13与短路接线18之间的一个连接部分上的SCLC元件19具有类似的结构。虽然没有示出，两个电极之一，94，是直接连接在数据线13上，并且另一个电极96是经由形成在门绝缘膜42中的一个孔连接在短路线18的下部短路线部分18b上的。

至于图5与6中所示的SCLC元件19的结构，一个电阻的接触层并不设置在两个电极94与96作为一方面与半导体膜91作为另一方面之间。从而，形成了一个双注入型薄膜非线性电阻器元件，其中注入了电子与空穴两者作为载体。特别是如图7所示，SCLC元件中的电子与空穴是按照所作用的电场电压被截留在非晶硅的一个带隙中的一个局部的能级上的，并生成一个空间电荷。作为后果，一个费米能级移向导带，传导电子密度增加，并且不论电压多大，电流急剧增加。如果作用的电场进一步升高，空穴开始通过该元件并且载体的注入量增加。注入对复合占优势。空穴与电子的双注入使电流的流动更为方便。相应地，当由于静电而在地址线12和/或数据线13上作用了一个高电压时，一个大的电流流过并且建立了一个基本上的短路状态。

根据这一实施例，包围显示区的短路线18是形成在显示区的外侧边缘附近及切割线以内的，使短路线18以一种绝缘方式与地址线12及数据线13交叉。短路线18是用具有上述高非线性电压/电流特征的SCLC元件19电连接到地址线12与数据线13上的。这样，在完成了TFT阵列的制造过程或者在形成LC单元的过程中将面向TFT阵列的相对基板粘合以后而将短路线16沿虚线17切掉以后，由于静电而在地址线12或数据线13中的至少一条上作用了一个高电压时，一个大电流流经该SCLC元件19来均衡地址线12与数据线13的电位。因此，在切掉短路线之后，即使由于静电而在地址线12或数据线13上作用了一个高电压，线12与13之间或者TFT14的门电极41与漏极46之间的绝缘既不致破坏也不会损失。

采用该TFT阵列的LC显示器通常是由大约25伏的电压驱动的。从而，如图7所示，SCLC元件19的电阻在这一电压范围内是足够高的，并且流经地址线12之间、数据线13之间以及地址线12与数据线13之间的漏电电流是非常低的，在数量级10^-9至10^-7安培。从而，对作用在象素电极15上的数据信号的影响是低的，并且能够显示清晰的图象。此外，在切掉了短路线之后，能够实行有关线路漏电或短路的电检测，并且可以电测量TFT的特征。

下面参照图8A至10E描述用于制造上述TFT阵列的工艺。图8A至8E展示制造TFT部分的顺序步骤，图9A至9E展示制造SCLC元件的顺序步骤，以及图10A对10E展示制造地址线12与形成在地址线12上的数据线连接部分18b之间的交叉部分的顺序步骤，以及在制造数据线连接部分18a与形成在短路线18的上方与下方的地址线连接部分18b之间的接触部分18c的顺序步骤。

利用阴极喷镀方法在玻璃等透明绝缘基板11上喷镀一层Cr、Al、Ta、Ti等的金属或合金薄膜。进行选择性蚀刻以形成图8A中所示的一个门电极41以及图9A与10A中所示的一条地址线12及一个下部数据线连接部分18a（以下称作“下方短路线部分”）。在这些步骤中，在图1中所示的基板11的外侧周边部分上同时形成一条短路线16。

在已经形成有门电极41等的基板11上用等离子化学气相淀积（CVD）工艺相继形成三层薄膜，即，一层用作门绝缘膜42的氮化硅膜，一层用作半导体层43的非晶硅膜43a以及一层用作阻挡层44的氮化硅膜。将不必要的部分去掉只留下对应于TFT14的沟道部分的最上层氮化硅膜部分，如图8B中所示，SCLC元件19的半导体保护层92，如图9B中所示，以及地址12与上方短路线部分18b（以下描述）之间的交叉部分，如图10B所示。这样，便形成了阻挡层44、半导体保护层92及线间绝缘膜21。

掺有杂质的非晶硅层（它们将作为电阻的接触层45与47）利用等离子CVD工艺形成在基板11上的非晶硅膜的整个上表面上，在它的上面形成阻挡层44等。随着，用喷镀工艺相继喷镀Cr等的金属薄膜。此后，相继蚀刻掉TFT14器件区以外的区域上的金属薄膜、掺有杂质的非晶硅层以及非晶硅膜。此外，还蚀刻掉TFT的阻挡层44上及半导体保护层92上的金属薄膜及掺有杂质的非晶硅层。这样，如图8c中所示，便形成了TFT14的源电极48及漏极46及器件区，并且如图9c所示，形成了SCLC元件19的器件区。此外，如图10c所示，将除了地址线12与上方短路线部分18b之间的区间部分以外的非晶硅膜43a去掉。

然后，在基板11上的TFT14、SCLC元件19及门绝缘膜42上喷镀一层由ITO制成的透明导电膜。蚀刻该透明导电膜，形成一个连接到TFT14的源电极48上的象素电极15，如图8D所示。随即，去掉用于将地址线12连接到驱动电路的地址线端点（未示出）上的一层氮化硅膜。同时，如图9D所示，在地址线12上的氮化硅膜中形成一个接触空孔42a，并如图10D所示，在下方短路线部分18a上形成一个接触孔42b。

此后，用阴极喷镀在TFT上喷镀一层Al、Ti、Mo等的金属膜或合金膜，或者这些金属膜的一层叠层膜。然后蚀刻该喷镀的膜以形成如图8E所示的一条数据线13，如图9E所示的一个电极94及连接地址线12与SCLC元件19的另一个电极96，以及如图10E所示的与数据线13平行的短路线18的一个上方短路线部分18b（以下称作“上方短路线部分”）。

通过上述步骤，TFT14的漏极46被连接到数据线13上，数据线13在一个与下方短路线18a交叉的部分上被连接到SCLC元件19的一个电极上，并且SCLC元件19的另一个电极被连接到下方短路线部分18a上。布置在地址线12与上方短路线部分18b之间的交叉点上的SCLC元件19的电极之一被连接到上方短路线部分18b上。上方短路线部分18b经由形成在下方短路线部分18a上的氮化硅膜中的接触空孔42b被连接到下方短路线部分18a上，并且是由用于形成门绝缘膜42、非晶硅膜43a、以及用于形成TFT14的阻挡层44的氮化硅膜与地址线12绝缘。

最后，用等离子CVD工艺在基板的整个表面上形成一层将成为保护层49的氮化硅层，然后蚀刻该氮化硅膜，从而在地址线12与数据线13的端上形成接线端部分用于与驱动电路相连，如图4与6所示。此外，将对应于显示电极15的象素区50的氮化硅膜部分去掉以形成保护膜49。

如上所述，根据本实施例的TFT阵列，基板上的TFT14、地址线12及数据线13、以及连接这些线的SCLC元件19是由用于形成及蚀刻TFT14的薄膜的步骤相继形成的，不需要在这些步骤中提供特殊的膜来形成TFT14。这样，用于形成SCLC元件19的步骤数并不增加，并且可以容易地制造带有SCLC元件19的TFT阵列。

在上述实施例中，门电极41与地址线12是用Cr、Al、Ta、Ti等的金属或合金层形成的。然而，生成门电极41与地址线12的方法不限于此。也可使用这些金属膜的一种叠层膜等。为了增强门电极41与地址线12的绝缘，它们的表面可用阳极氧化、热氧化等加以部分地或全部地氧化。

这一第一实施例也可应用于具有不形成阻挡层44及半导体保护膜92的一种结构的TFT，或者应用于其中布置有SCLC元件的TFT阵列。

然而，在第一实施例中，如图11所示，可以以并联方式将两个以上的SCLC元件19连接地址线12、数据线13与短路线18之间。按照这一结构，当SCLC元件19导通时，SCLC元件19的并联电路的电传导性能可增加一倍或更多，并可增强对静电的防护作用。

虽然未示出，根据这一第一实施例，可在地址线12之间串联两个以上的SCLC元件19，并且同样可在数据线13之间串联两个以上SCLC元件19。在这一情况中，SCLC元件19的串联电路的截止电阻增加，从而减小了流经地址线12之间、数据线13之间、及地址线12与数据线13之间的漏电电流。

第二实施例

在本发明中，在第一实施例中用作连接短路线与地址及数据线的薄膜无电阻元件的双注入型SCLC元件可用其它的具有相似的非线性特征的两接线端元件代替。下面参照附图12至17详细描述采用电子注入型SCLC元件作为两接线端元件的本发明的一个第二实施例。已经在第一实施例中提到过的结构元件将用相同的参照数字指示，而其说明则将从略。

图12至15展示布置成与地址线12与数据线13交叉的短路线18的结构，以及连接在短路线18与地址及数据线12及13之间的SCLC元件29的结构。特别是，在覆盖形成在基板11上的地址线12的一层门绝缘膜42上形成了一层岛形半导体膜91。在该半导本膜91上形成了一层用于隔离两个电极并保护该半导体膜91的半导体保护层92。在该半导体膜91的两侧部分上形成电极94与96，在它们之间经由掺有杂质的半导体电阻的接触层93与95介入该半导体保护层92。电极之一，94，经由一条连接导线97通过一个形成在门绝缘层42中的孔42a连接到地址线12上。另一个电极96直接连接在短路线18的上方连接线18b上。这些两接线端器件区是被保护膜49所覆盖的。形成在数据线13与短路线18之间的连接部分上的SCLC元件29是相似地形成的。虽未示出，电极94是直接连接在数据线13上的，而另一电极96则是通过形成在门绝缘层42中的一个孔连接在短路线18的上方短路线部分18b上的。

在图12与13所示的SCLC元件29中，当跨越电极94与96作用的电压升高时，注入非晶硅中的过量电子被截留在非晶硅的带隙的一个局部能级上，并建立了一个空间电荷。结果，费米能级移向传导侧，因此传导电子密度增加。电流不是与电压成比例增加而是急剧增加的。这样一种电流称作空间电荷限制电流，诸如非晶硅这样具有一个局部能级的半导体呈现高非线性电流/电压特征，如图14中所示。

通过采用这一SCLC元件作为非线性两接线端元件，可得到与第一实施例中相同的优点：在切割基板的步骤中切去了形成在基板的外侧边缘部分上的短路线以后，即使在地址线12与数据线13之一上由于静电而作用了一个高电压，一个大电流流经SCLC元件并且地址线12与数据线13的电位立即得到均衡，而在地址线12与数据线13之间不会出现绝缘击穿。

采用这种TFT阵列的LC显示器通常是用大约25伏的电压驱动的。这样，如图14所示，在这一电压区内的SCLC元件29的电阻是足够高的，并且流经地址线12之间，数据线13之间以及地址线12与数据线13之间的漏电电流是非常低的，其数量级为10^-10安培。从而，对作用在显示电极15上的数据信号的影响是低的。

下面参照图8A至8E及图15A至15E描述TFT14及上述TFT阵列的SCLC元件29的制造步骤。

用阴极喷镀在一块玻璃等的透明绝缘基板11上喷镀一层Cr、Al、Ta、Ti等的金属或合金薄膜。进行选择性蚀刻以形成图8A中所示的一个门电极41及图15A中所示的一条地址线12。

用等离子CVD工艺在已经形成有门电极41等的基板11上相继形成三层薄膜，即，用作门绝缘膜42的一层氮化硅膜，用作半导体层43的一层非晶硅膜43a以及用作阻挡层44的一层氮化硅膜。将不必要的部分去掉只留下图8B中所示的最上层氮化硅膜中对应于TFT14的沟道部分的部分，以及图15B中所示的SCLC元件29的半导体保护层92。这样，便形成了阻挡层44及半导体保护层92。

用等离子CVD工艺在基板11上的非晶硅膜的整个上表面上形成将成为电阻的接触层45、47、93与95的掺有杂质的非晶硅层，在基板11上已经形成了阻挡层44等。接着，用阴极喷镀工艺相继喷镀Cr等的金属薄膜。此后，相继蚀刻掉除了TFT14的器件区及SCLC元件29的器件区以外的区域中的金属薄膜、掺有杂质的非晶硅层以及非晶硅膜。此外，还蚀刻掉TFT的阻挡层44上及半导体保护层92上的金属薄膜以及掺有杂质的非晶硅层。这样，如图8C与15C所示，便形成了TFT14的源电极48与漏极46以及SCLC元件29的两个电极94与96。

然后，在基板11上的TFT14、SCLC元件29及门绝缘膜42上喷镀一层由ITO等制成的透明导电膜。对该透明导电膜进行蚀刻而形成一个连接到TFT14的源电极48上的显示电极15，如图8D所示。接着，去掉用于连接地址线12与驱动电路的地址线的端点（未示出）上的氮化硅膜。同时，在地址线12上的氮化硅膜中形成一个接触孔42a，如图15D所示。

此后，用阴极喷镀在TFT上喷镀一层Al、Ti、Mo等的金属膜或者合金膜，或者一层这些金属膜的叠层膜。然后蚀刻这一喷镀的膜以形成图8E中所示的一条数据线13，如图15E所示的一条连接地址线12与SCLC元件29的连接导线97、以及平行于短路线18的数据线13的一个上方短路线部分18b。

通过上述步骤，TFT14的漏极46被连接到数据线13上，数据线13在与下方短路线18a交叉的部分上被连接到SCLC元件29的电极94上，并且SCLC元件29的另一个电极96被连接到下方短路线部分18a上。布置在地址线12与上方短路线部分18b之间的交叉点上的SCLC元件29的两个电极之一被连接到上方短路线部分18b上。上方短路线部分18b经由形成在下方短路线部分18a上的氮化硅层中的接触孔被连接到下方短路线部分18a上，并且被用于形成门绝缘膜42的氮化硅膜、非晶硅膜43a及用于形成TFT14的阻挡层44的氮化硅膜使之与地址线12绝缘。

最后，用等离子CVD工艺在基板的整个表面上形成一层将成为保护层49的氮化硅膜，然后蚀刻该氮化硅膜，从而在用于与驱动电路连接的地址线12与数据线13的端点处形成接线端部分，如图12与13所示。此外，将对应于象素电极15上的象素区50的这一部分氮化硅膜去掉以形成保护膜49。

按照第二实施例的TFT阵列，基板上的TFT14、地址线12与数据线13、以及连接这些线的SCLC元件29也是用形成与蚀刻TFT14的薄膜的步骤相继地形成的，并不要求在形成TFT14的步骤中提供特殊的膜。这样，形成SCLC元件29的步骤数并不增加，并且能够容易地制造具有SCLC元件29的TFT阵列。

如图16与17中所示，本发明可应用于不设置有第二实施例的阻挡层44或半导体保护膜92的一个具有TFT与SCLC元件的TFT阵列。下面描述图16与17中所示的结构。在第二实施例中已经提到过的结构元件用相同的参照数字指示，并且其描述从略。

图16示出根据这一实例的TFT的剖视结构，而图17则展示SCLC元件的剖视结构。在图16所示的TFT214中，金属膜是通过电阻的接触层45与47形成在一层半导体膜43上的。半导体膜43经一层门绝缘膜42覆盖一个门电极41。一个漏极46与一个源电极48是由该电阻的接触层45与47以及金属膜构成的。在源电极48与漏极46之间的半导体膜43中形成一个沟道部分。由透明导电膜制成的象素电极15是连接到源电极48上的，并且漏极46是连接到数据线13上的。

在图17所示的SCLC元件229中，在一层氮化硅膜上形成一层半导体膜91，它将成为TFT214的一层门绝缘膜42。在半导体膜91的两端，经电阻性接触层93与95形成金属膜，从而形成两个电极94与96。SCLC元件229的电极之一，96，是连接在上方短路接线部分18b上的，而另一个电极94则是连接在地址线12上的。

在这一实施例中，TFT214、SCLC元件229、地址线12、数据线13及短路线18的布置与连接是与第二实施例相同的。

SCLC元件229是在形成TFT214的过程中形成的，与第二实施例中的方式相同。具体地说，TFT214与SCLC元件229是以下述方式形成的。在基板上形成门电极41、地址线12与下方短路线部分18a。然后，在基板上相继形成将成为门绝缘膜42的氮化硅膜、将成为半导体膜43的非晶硅膜、以及将成为电阻性接触层45、47、93与95的掺有杂质的非晶硅层，以及金属膜。相继蚀刻这些叠层的膜，借此形成TFT与SCLC器件区。进而蚀刻掉对应于TFT214的沟道部分及对应于SCLC元件229的电极之间的部分的金属膜与掺有杂质的非晶硅层中的那些部分，而形成元件214与229。

在这一实施例中，也能得到与第二实施例相同的优点。

第三实施例

根据第一与第二实施例，由诸如摩擦TFT基板而出现的直流静电引起的电介质击穿能够肯定地得到防止。然而，在制造TFT板与LC器件的过程中，在许多情况中作用脉冲状静电，并且由于脉冲状静电的作用而降低产量。

更具体地说，一条用于在基板的一个外周边部分上连接地址线与数据线的短路线本身具有电阻及浮动电容量，因此该短路线具有一时间常数。由于短路线的时间常数，如果在地址线或数据线上作用一脉冲状静电时，需要一个对应于该时间常数的时间来传播脉冲。从而，一个大电位分布瞬时地出现在短路线中，而使TFT的门极与漏极的电位不能保持在相等的值上。结果，出现了电介质击穿。

第三与第四实施例涉及能够防止由于脉冲状静电的作用而引起的电介质击穿的TFT阵列的结构。

下面参照图18至20描述本发明的第三实施例。图18示出一个TFT阵列310。延伸在行中的地址线312及延伸在列中的数据线313布置在一块绝缘的透明基板311上，使得地址线312以绝缘的方式与数据线313交叉。连接地址与数据线312与313上的TFT314是布置在这些线312与313的交叉点上的，并且连接在TFT314上的象素电极315也是布置在地址与数据线312与313的交叉点上的。这些象素电极315是布置在一个矩阵中以形成一个显示器。在每一条地址线312的一端设置有一个地址线接线端316而在另一端上设置有一个地址线子接线端318。在每一条数据线313的一端及另一端上设置有一个数据线接线端317与一个数据线子接线端319。

用于只短接地址线312组的一条地址线短路导线321及用于只短接地址线313组的一条数据线短路导线322沿基板311的一个边缘部分形成，使短路导线321与短路导线322互相电隔离。地址线312与数据线313分别经由地址线接线端316与数据线接端317连接在地址线短路导线321与数据线短路导线322上。

如上所述，地址线组的地址线312及数据线组中的数据线313是分别连接到分离的地址线短路导线321与数据线短路导线322上的。从而，地址线312是互相连接的，且数据线313是互相连接。地址线短路导线321与数据线短路导线322是位于一条切割线323外面的，在制造液晶（LC）单元的过程中基板的周边部分便是沿切割线323切掉的。在制成了LC单元组件之后，将短路导线321与322切掉。

在第三实施例的TFT阵列中，如果一个由静电引起的脉冲电压作用在地址线接线端316中的任何一个上，通过地址线短路导线321注入的一个电荷能量全部平均分散在所有地址线中。由于地址线短路导线321是与数据线短路导线322互相独立的，高电压并不跨越作用在地址与数据线312与313上。

具体地说，地址线312是在地址线与数据线312与313的交叉点上或其它部位上用附加的电阻连接到数据线313上的。然而，从地址线312观察时，数据线313是处于浮动状态中的。如果地址线的电位相对于地电位变化，数据线的电位也同样相对于地电位变化。因此，高电压并不跨越地址线与数据线作用。从而保证了对急剧的脉冲状电压的防护。

此外，由于地址线组与数据线组是分别由短路导线捆扎在一起的，可以通过检验地址线接线端316中给定的一个及数据线接线端317中给定的一个而检测到地址线312与数据线313之间出现的短路。进而，线路漏电可用与先有技术相同的方法检验，并且还可部分地执行先有技术中不可能进行的中间步骤中的检查。

此外，地址线短路导线321与数据线短路导线322是只形成在绝缘的透明基板311的两边（左边与上边）上的，在完成了LC单元组件之后只要切掉基板311的两边的一个L形部分311A即可，从而可以减小基板的无用部分。

下面将参照附图详细描述第三实施例的改进型。

图19为示意性地展示根据第三实施例的一个第一改进型的TFT阵列的结构的平面图。在图19所示的TFT阵列中，形成了一个显示区。地址线接线端316、数据线接线端317、地址线子接线端318以及数据线子接线端319是布置在显示区的外面的。

只用于短接地址线组的一条第一地址线短路导线331及一条第二地址线短路导线332是形成在一块绝缘的透明基板311的接近相对的两条侧边部分上的。地址线312是交替地连接到第一地址线短路导线331与第二地址线短路导线332上的。

类似地，只用于短接数据线组的一条第一数据线短路导线333及一条第二数据线短路导线334是形成在该绝缘的透明基板311的接近其它相对两侧边的部分上的。数据线313是交替地连接到第一数据线短路导线333与第二数据线短路导线334上的。

以这一方法，地址线与数据线是分别用独立的短路导线电连接的。第一与第二地址线短路导线331与332以及第一与第二数据线短路导线333与334是在制成了LC单元组件之后沿线330切掉的。

此外，在第一地址线短路导线331上形成一块测试片335，在第二地址线短路导线332形成一块测试片336，在第一数据线短路导线333上形成一块测试片337，并且在第二数据线短路导线334上形成一块测试片338。

在这一改进型中，与第三实施例一样，地址线组是与数据线组电隔离的，因此保证了对急剧的静电冲击的防护，并且可以进行故障检测。

此外，通过检验两条短路导线之间的传导性，可以检测出地址线312之间或者数据线313之间的短路。换言之，通过检验第一地址线短路导线331的测试片335与第二地址线短路导线332的测试片336之间的传导性，可以检测出相邻的地址线312之间的短路。同样，通过检验第一数据线短路导线333的测试片337与第二数据线短路导线334的测试片338之间的传导性，可以检测出相邻的数据线之间的短路。

下面将参照附图描述本发明的一个第二改进型。

在图20中，地址线342与数据线343是布置在一块绝缘的透明基板341上的，使得地址线342与数据线343互相交叉。TFT344及连接到TFT344的源电极或漏极两者之一上的象素电极345是布置在地址线与数据线342与343的交叉点上的一个矩阵中的。TFT344的门电极连接到地址线342上，不连接在象素电极345上的TFT344的源电极或漏极是连接到数据线343上的。在TFT阵列的一部分上形成短路线346，它是位于显示区外面的。具有非线性电阻特征的高电阻元件，上述SCLC元件，或者保护元件347是连接在短路线346与地址线342之间以及短路线346与数据线343之间的。地址线接线端348、地址线子接线端350、数据线接线端349以及数据线子接线端351是布置在保护元件347的外面的。在绝缘的透明基板341的一条切割线352的外面设置了连接到地址线接线端348上的一条地址线短路导线353，并且同样在基板341的切割线352的外面设置了连接到数据线接线端349的一条数据线短路导线354。

完成了LC单元组装过程之后，沿切割线352将地址线短路导线353及数据线短路导线354切掉。

在这一实施例中，地址线短路导线353与数据线短路导线354是互相隔离的。因此，可以得到与第三实施例相同的优点。

直到LC单元组装过程完成为止，地址线短路导线353与数据线短路导线354保证了对静电的防护。随着LC单元组装过程的完成而沿线352切割基板341以后，对静电的防护是由短路线346保证的，如同在第一与第二实施例中一样。

第四实施例

下面参照图21至28详细描述本发明的一个第四实施例。

图21为示意性地展示根据本发明的第四实施例的TFT阵列的结构的平面图。在图21中，延伸在行中的地址线412及延伸在列中的数据线413是布置在一块绝缘的透明基板411上的，使得地址线412与数据线413以绝缘方式交叉。连接在地址与数据线412与413上的TFT414是布置在这些线412与413的交叉点上的，并且连接在TFT414上的象素电极415也是布置在地址与数据线412与413的交叉点上的。这些象素电极415布置成一个矩阵以形成一个显示区。

在绝缘的透明基板411的右侧与左侧，设置了第一短路导线416A1与416A2，用于经由保护元件417只与地址线412相连，保护元件417具有高电阻率或非线性电阻特征，从而使地址线412可具有相同的电位。在基板411的上侧与下侧，设置了第二短路导线416D1与416D2，用于经由具有高电阻率或非线性电阻特征的保护元件417只与数据线413相连，从而使数据线413可具有相同的电位。参照数字418指示地址线412的接线端，而数字419则指示数据线413的接线端。

作为保护元件，采用了第一与第二实施例中所使用的SCLC元件。另外，也可采用图22与23中所示的利用二极管特征的两接线端，元件作为保护元件。图22与23以举例方式展示地址线412与短路导线416A1之间的连接。

具体地说，在绝缘的透明基板411上形成一个岛形基电极430，在基电极430上形成二极管D1与D2，使二极管D1与D2面向基电极430。在基电极430上依次喷镀一P型半导体层431P、一i型层431i及一n型半导体层431n。然后，在这些层上覆盖一层绝缘膜432。光刻该绝缘膜432以形成一个触点。用一条连接导线433将二极管D1的n型半导体层431n连接在地址线412上，并将二极管D2的n型半导体层431n连接在第一短路导线416A1上。将一层保护膜434涂覆在得到的结构的表面上。

参照数字429指示用于绝缘地址线412与第一短路导线416A1之间的一个交叉点的一层交叉点绝缘膜。

在上述结构中，如果由静电引起的一个脉冲电压作用在任何一条地址线412上，便导通连接在地址线412的短路导线416A1或416A2上的保护元件417，并将注入的电荷能量平均分散在所有地址线12中。

地址线412是在地址与数据线412与413的交叉点上或其它部位上以附加电阻连接在数据线413上的。然而，从地址线412观察，数据线413是在浮动状态中的。如果地址线412的电位相对于地电位变化，则数据线413的电位也相对于地电位相同地变化。因此，高电压并不跨越地址与数据线412与413作用。从而，保证了对急剧的脉冲状电压的防护。

由于地址线412与数据线413是相对于直流电互相隔离的，从而减小了通过保护元件417流经地址线412与数据线413之间的漏电电流，减小了驱动电路上的负载，并且电力消耗不会无必要地增加。

下面描述第四实施例的改进型。

图24为示意性地展示根据第四实施例的一个第一改进型的TFT阵列的结构的平面图。该TFT阵列包括具有高电阻率或非线性电阻特征的保护元件417，用于连接地址线412与数据线413中相邻的线。保护元件417设置有一个第一跨接部分417A，用于将保护元件417的两端连接到相邻的地址线412上，以及一个第二跨接部分417D，用于将保护元件417的两端连接到相邻的数据线413上。

在这一改进型中，与第四实施例不同的是不使用短路导线。相邻的地址线412与相邻的数据线413是直接连接在保护元件417上的，从而防止了由急剧的脉冲状静电作用引起的高电位跨越地址线412或数据线413作用。

根据这一改进型，可以得到与第四实施例相同的优点，并且可以简化电路配置。此外，由于不需要设置跨接地址线或数据线的短路导线，由引线孔引起的短路等不会出现在这些元件之间，而提高了产量。

现在描述第四实施例的一个第二改进型。

图25为示意性地展示根据第四实施例的第二改进型的TFT阵列的结构的平面图。与图21中所示的结构相同，形成一个显示区，并且在绝缘的透明基板411的右侧与左侧设置了第一短路导线416A1与416A2，用于通过具有高电阻率或非线性电阻特征的保护元件417只与地址线412相连。在基板411的上侧与下侧，设置了第二短路导线416D1与416D2，用于通过具有高电阻率或非线性电阻特征的保护元件417只与数据线413相连。

用于只短接地址线412的第一短路线417A1与417A2形成在第一短路导线416A1与416A2外侧，并且在制造显示器设备过程中切掉基板的周边部分的切割线443的外侧。用于只短接数据线413的第二短路线417D1与417D2形成在第二短路导线416D1与416D2的外侧并且在切割线443的外侧。

根据第二改进型，数据线与地址线是分别地短接的，直到完成了切掉第一与第二短路线的步骤为止。此后，这些线是由保护元素短接的。因此，对静电的防护更加可靠。

下面描述第四实施例的一个第三改进型。

图26为示意性地展示根据第三改进型的TFT阵列的结构的平面图。与图21中所示的结构一样，形成一个显示区，并且在绝缘的透明基板411的左右两侧设置第一短路导线416A1与416A2，用于通过具有高电阻率或非线性电阻特征的保护元件417只连接地址线412。在基板411的上下两侧设置第二短路导线416D1与416D2，用于通过具有高电阻率或非线性电阻特征的保护元件417只连接数据线413。

用于短接地址线412与数据线413的短路线444形成在第一短路导线416A1与416A2以及第二短路导线416D1与416D2的外侧，并且在切割线443的外侧。

根据第三改进型，可以得到对直流型静电的防护效应直到完成了切掉短路线的步骤为止。此后，可以得到对交流型静电的防护效应。

下面描述第四实施例的一个第四改进型。

图27为示意性地展示根据第四改进型的TFT阵列的结构的平面图。与第四实施例一样，形成一个显示器。这一TFT具有带高电阻率或非线性电阻特征的保护元件417，用于分别连接地址线组及数据线组。在保护元件417上设置有连接到地址线412中相邻的线上的第一跨接部分417A以及连接到数据线413中相邻的线上的第二跨接部分417D。

此外，用于只短接地址线412组的第一短路线417A1与417A2以及用于只短接数据线413组的第二短路线417D1与417D2形成在第一跨接部分417A与第二跨接部分417D的外侧，并且在切割线443的外侧。

根据第四改进型，可得到第一与第二改进型两者的优点，保证对静电的防护，并且容易制造。

下面描述第四实施例的一个第五改进型。

与第四改进型一样，形成显示区、第一跨接部分417A及第二跨接部分417D，并在切割线443的外侧形成短路线444。根据第五改进型，可以得到第一与第三改进型中相同的优点，保证对静电的防护，并且容易制造。

第五实施例

第一至第四实施例中所公开的采用具有保护元件的TFT阵列制成的有源矩阵LCD设备是通过在连续地变化的选择时间周期上将地址信号作用在地址线上，将对应于显示数据的数据信号作用在数据线上，并将一个公用的信号作用在相对基板的相对电极上而加以驱动的。

用这样一种方法来驱动该LCD设备可减少电力消耗，即，将一个预定的电位作用在TFT阵列的短路线上。

下面参照图29至31详细描述涉及一种驱动方法的本发明的第五实施例。

LCD设备的构造如下：

在图29中，地址线522与数据线523是布置在一块由玻璃基板等制成的绝缘的透明基板521上的，使得地址线522与数据线523交叉。TFT524是布置在地址与数据线522与523的交叉点上的。连接在TFT524上的象素电极525布置在一个矩阵中，并由这些象素电极构成一个显示区。在邻近显示区的外周边部分形成短路线526，以便与地址线522及数据线523交叉。在短路线526与数据及地址线之间的交叉点上布置具有双向I-V特性及非线性电阻特征的保护元件527，以便连接短路线与地址及数据线。

地址线522设置有接线端528。接线端528连接到用于生成地址信号的一个地址线驱动器531。数据线523设置有接线端529，并且将接线端529连接到用于生成数据信号的一个数据线驱动器532。在一块相对的基板上（未示出）形成的相对电极53位于面对象素电极525的位置上，并将一个用于生成一公用信号的公用驱动器537连接在相对电极536上。在TFT阵列与相对基板之间封入液晶。

一个时钟/定时发生电路533生成各种同步信号，并将生成的信号提供给地址线驱动器531、数据线驱动器532及公用驱动器537。

电压生成电路534生成一个对应于产生地址信号及数据信号的各电位的电压。生成的电压作用在地址线驱动器531、数据线驱动器532及公用驱动器537上。

短路线526上设置有一个用于作用一短路线电压（以下称作“短路线补偿电压”）的引出端530。引出端530是连接到一个短路线驱动器535上的，后者接收来自时钟定时信号发生电路的一个同步信号及来自电源的一个电源电压。短路线驱动器535生成一个预定的短路线补偿电压并经由引出端530将这一电压作用在短路线526上。虽然只在短路线526的右上角526a处设置了一个引出端530，但也可设置两个以上引出端530。在这一情况中，除了右上角526a以外引出端530还可设置在短路线526的左上角526d、左下角526c及右下角526b上，并且这些引出端530是全部连接到短路线驱动器535的。

与短路线526一样，引出端530是与用铝、铝合金、钽、钽合金、铬等制成的门电极与地址线522或者漏极与数据线523同时形成的。

短路线补偿电压（下面示出）之一是经由引出端530作用在短路线526上的。

图31A至31D示出各种模式的短路线补偿电位S1至S4（用实线指示），连同地址信号G（虚线）及数据信号D（点划线）。数据信号具有这样一种电压波形，它相对于作用在相对基板的相对电极536上的公用信号电位翻转到正侧或负侧，一帧定义为一个周期。

（1）电压S1用于将短路线补偿电压保持在数据信号的一个最低电位VD Low（VD低）上（例如3.5伏）（图31A）;

（2）电压S2用于同步短路线补偿电压与数据信号的一个倒相周期，并改变这一补偿电压以便与数据信号的电位重合（例如Low＝3.5伏，Hihg＝13.5伏），即用于倒相与Vd的倒相周期同步的补偿电压的电压S2（图31B）;

（3）电压S3用于将短路接线补偿电压保持在作用在相对基板的电极上的一个电位Vcom（例如8.5伏）d上（图31c）;以及

（4）电压S4用于将短路线补偿电压的周期从数据信号的倒相周期移位半个半周并倒相与数据信号相同的电位上的补偿电压。

如上所述，当一个预定的补偿电压作用在引出端530上时，短路线的电位是保持在一个预定的电平上的，如图30所示，该图展示了从TFT阵列的一条数据线523上观察的一个等效电路。从而，作用在数据线523的接线端529上的数据信号与短路线之间的电位差减小。此外，当数据信号与/或补偿电压改变时，它们之间的电位差的平均值减小。因此，从数据线523的接线端529流经保护元件527a1与527a2的漏电电流（由一个虚线箭头指示）减小。此外，从数据线523的接线端529流经保护元件527a1及其它保护元件527b2至527bn的漏电电流减小，并且电力消耗减少。

下面示出当上述短路线补偿电压S1至S4中的一个作用在本发明的LCD设备的短路线上时，驱动器所消耗的电力的例子。

（1）在电压S1将短路线补偿电压保持在数据信号的最低电位上的情况中，各驱动器的总电力消耗为130毫微瓦。

（2）在电压S2同步短路线补偿电压与数据信号D的一个倒相周期并改变这一补偿电压以便与数据信号的电位重合的情况中，各驱动器的总电力消耗为350毫微瓦。

（3）在电压S3将短路线补偿电压保持在作用在相对基板的相对电极上的电位上的情况中，各驱动器的总电力消耗为365毫微瓦。

（4）在电压S4将短路线补偿电压的周期从数据信号的倒相周期移位半个周期并倒相与数据信号在同一电位上的补偿电压的情况中，各驱动器的总电力消耗为440毫微瓦。

相形之下，在补偿电压不作用在短路线上的情况中，一个大的漏电电流从数据线523的一个接线端529流经连接数据线523与短路线526的保护元件527a1以及连接相邻的数据线523与短路线526的保护元件527a2到达连接在相邻的数据线523上的TFT524。此外，由于连接地址线522与短路线526的其它保护元件527b2至527bn是并联接地的，短路线526的电位基本上是地电位的。这样，一个大的漏电电流从数据线523的接地端529流经保护元件527a1以及其它保护元件527b2至527bn。

如果数据信号D的平均电压为8.5伏而地址信号G的电压为25伏，整个电力消耗为535毫微瓦。

如上所述，根据本发明的驱动方法，象素间的交扰得以降低并且可以减少电力消耗。

对于熟悉本技术的人员而言其它优点与改进型是显而易见的。因此，本发明在广义上是不局限于这里所展示与描述的特定细节与代表性器件的。从而，可以作出各种改进而不脱离所附权项及它们的等效物所定义的总的发明概念的精神或范围。

Claims

1、一种薄膜晶体管阵列，包括：

具有一显示区及位于显示区外侧的一外侧区的一块绝缘基板；

布置在该绝缘基板的显示区中的一个矩阵中的多个象素电极；

具有控制极与数据输入极并分别连接到象素电极上的多个薄膜晶体管；

形成在该绝缘基板上的多条地址线，各条地址线是连接到所述多个薄膜晶体管的多个所述控制极上的；

以与所述地址线交叉的方式布置在该绝缘基板上的多条数据线，各条数据线是连接到所述多个薄膜晶体管的多个数据输入极上的；

形成在该绝缘基板的所述外侧区上的短路线；以及

用于将所述短路线电连接到所述地址线与所述数据线中至少两条线上的一个两接线端元件，所述两接线端元件具有在空间电荷限制电流的基础上定义电压/电流特征的非线性电阻特征。

2、根据权利要求1的一种薄膜晶体管阵列，其中所述两接线端元件包括一个双注入型薄膜非线性电阻器元件，在其中注入了空穴与电子作为载体。

3、根据权利要求1的一种薄膜晶体管阵列，其中所述两接线端元件包括一个电子注入型薄膜非线性电阻器元件，其中注入了电子作为载体。

4、根据权利要求1的一种薄膜晶体管阵列，其中所述两接线端元件包括一个双注入型薄膜非线性电阻器元件，其中注入了空穴与电子作为载体，所述双注入型薄膜非线性电阻器元件包括一层形成在该绝缘基板上的无杂质掺入的氢化非晶硅膜以及连接在所述氢化非晶硅膜的两端的两个电极。

5、根据权利要求1的一种薄膜晶体管阵列，其中所述两接线端元件包括一个薄膜非线性电阻器元件，其中注入了电子作为载体，所述薄膜非线性电阻器元件包括一层形成在该绝缘基板上的无杂质掺入的氢化非晶硅膜，掺入n型杂质并形成在所述氢化非晶硅膜的两端上的一层n型非晶硅膜，以及连接在所述n型非晶硅膜上的两个电极。

6、一种薄膜晶体管阵列，包括：

一块绝缘基板;

布置在该绝缘基板上的一个矩阵中的多个象素电极;

分别连接在这些象素电极上的多个薄膜晶体管;

多条地址线，形成在所述绝缘基板上，并且具有用于与在布置有所述象素电极的一个显示区的外部的一个区中的一个驱动器电路相连的接线端，各条地址线是连接在所述多个薄膜晶体管的多个控制极上的;

多条数据线，它们是以与地址线交叉的方式布置在该绝缘基板上的，并且具有用于与在布置有所述象素电极的一个显示区的外部的一个区中的一个驱动电路相连的接线端，各条数据线是连接在所述多个薄膜晶体管的多个数据输入电极上的;以及

多个电绝缘的短路装置，形成在该基板上布置有所述象素电极的显示区外部的一个区上，所述短路装置分别连接至少两条所述地址线，或者至少两条所述数据线。

7、根据权利要求6的一种薄膜晶体管阵列，其中所述多个短路装置是形成在布置有地址线与数据线的接线端的一个接线端布置部分的内部的，并且所述地址线与所述数据线是以具有非线性电阻特征的薄膜两接线端元件连接的。

8、根据权利要求7的一种薄膜晶体管阵列，其中所述多个短路装置包括沿所述显示区的对边形成的短路线，并且两条或两条以上所述地址线及两条或两条以上所述数据线是连接在对应的短路线上的。

9、根据权利要求7的一种薄膜晶体管阵列，其中所述短路装置包括连接在地址线之间或者在数据线之间的非线性两接线端元件。

10、根据权利要求6的一种薄膜晶体管阵列，其中所述多个短路装置是形成在布置有地址线与数据线的接线端的一个接线端布置部分的外部的。

11、根据权利要求6的一种薄膜晶体管阵列，其中所述多个短路装置包括：

一条第一短路线，形成在布置有地址线与数据线的接线端的一个接线端布置部分内部，其中所述地址线与所述数据线是以具有非线性电阻特征的薄膜两接线端元件连接的;以及

一条第二短路线，形成在布置有地址线与数据线的接线端的接线端布置部分外部。

12、根据权利要求6的一种薄膜晶体管阵列，还包括：

一条外部短路线，形成在布置有地址线与数据线的接线端的一个接线端布置部分外部，所述外部短路线分别连接所述多条地址线及所述多条数据线。

13、具有一个薄膜晶体管阵列的一种液晶显示器，包括：

一块第一绝缘基板;

布置在第一绝缘基板上的一个矩阵中的多个象素电极;

分别连接在象素电极上的多个薄膜晶体管;

形成在第一绝缘基板上的多条地址线，各条地址线是连接在所述多个薄膜晶体管的多个控制极上的，所述地址线上提供有用于相继选择地址线的地址信号;

布置在第一绝缘基板上与地址线交叉的多条数据线，各条数据线是连接在所述多个薄膜晶体管的多个数据输入极上的，所述数据线上提供有对应于待显示的显示数据并具有在预定的周期上倒置的一个电位波形的数据信号;

短路装置，形成在第一绝缘基板上布置有象素电极的一个显示区外部，其中所述多条地址线中至少两条线及所述多条数据线中至少两条线是被具有非线性电阻特征的两接线端元件所连接的;

电位供给装置，电连接到所述短路装置，用于在所述短路装置上作用一个预定的电位;以及

与所述第一绝缘基板的一个表面相对的一块第二绝缘基板，在所述第一绝缘基板上设置有所述薄膜晶体管的一个阵列，介入有预定厚度的一层液晶层，所述第二绝缘基板具有一个设置有与所述象素电极相对的相对电极的表面。

14、根据权利要求13的一种液晶显示器，其中所述电位供给装置供给所述短路装置一个基本上与作用在设置在该液晶显示器的所述第二相对的绝缘基板上的所述相对电极上的一个电位相等的电位。

15、根据权利要求13的一种液晶显示器，其中所述电位供给装置供给所述短路装置一个基本上与供给所述数据线的数据信号的一个最低电位相等的电位。

16、根据权利要求13的一种液晶显示器，其中所述电位供给装置供给所述短路装置一个与供给数据线的数据信号的一个倒相周期同步并且以相对于作用在形成在第二基板上的相对电极上的一个电位的相同的电位及相同的相位倒置的电位。

17、根据权利要求13的一种液晶显示器，其中所述电位供给装置供给所述短路装置一个与供给数据线的数据信号同步并且以相对于作用在形成在第二基板上的相对电极的一个电位的相同的电位及相反的相位倒置的电位。