CN1964055A - 静电放电保护结构及包括其的薄膜晶体管基板 - Google Patents

Abstract

本发明涉及一种静电放电保护结构及包括其的薄膜晶体管基板。静电放电保护结构包括一短路环，其围绕一包括像素电极与薄膜晶体管的显示区；多个开关元件，位于显示区与短路环之间，对应于扫描线及数据线设置，以在扫描线与数据线累积静电荷至一特定量时，使短路环与扫描线及数据线的任一者电连接而导通，以将静电荷引导至短路环；一导线，其与任一存储电容总线及短路环电连接；以及一浮接的导电图案，其与导线交越而不互相接触，藉以辅助静电荷分散于导电图案。如此可在不增加基板尺寸的情况下进行有效的静电放电保护。

Description

静电放电保护结构及包括其的薄膜晶体管基板

技术领域

本发明涉及一种静电放电保护结构，尤其涉及一种适用于薄膜晶体管基板的静电放电保护结构及包括其的薄膜晶体管基板。

背景技术

在薄膜晶体管液晶显示器(TFT-LCD)的制造过程中，静电放电(Electro-Static Discharge，ESD)保护一直是重要课题。ESD保护观念的产生，主要是因为当显示器的基板表面因一连串的工艺步骤(如：干法蚀刻、或TFT基板与CF基板的组合)以及基板的运送过程中，基板上将累积不少静电荷，除非有适当的放电渠道，否则静电荷累积至一定程度而随意放电时，会破坏部分像素结构，造成显示缺陷，甚至造成整个显示器损毁。在显示器朝更大面板尺寸目标迈进时，基板上累积的静电荷会越来越多，因此，更需要良好的静电放电保护的措施。

请参考图1，图1是一现有的液晶显示面板的薄膜晶体管基板(TFT基板)的结构示意图。如图1所示，TFT基板10包括一基板12。基板12上设有多条扫描线S₁～S_m以及多条数据线D₁～D_n，且各个扫描线S₁～S_m与各个数据线D₁～D_n均垂直相交，以用在基板12上的一显示区14内定义出多个呈矩阵排列的像素(未显示)。如图1所示，现有的静电保护结构设计是在显示区外的外引线结合区(outer lead bonding region，OLB)16上设置一内短路环(innershort ring)18及其对应的多个开关元件20。而在更外围处，设置一外短路环(outer short ring)22及其对应的多个开关元件24。

开关元件20设于内短路环18与扫描线或数据线之间，当显示区内任意点因工艺因素或电荷累积至一定程度，达到一定电压时，会启动开关元件20以使电荷经由开关元件20分散至内短路环18。开关元件24设置于内短路环18与外短路环22之间，当内短路环18静电荷累积至一定程度，达到一定电压时，会启动开关元件24使电荷经由开关元件24分散至外短路环22。如此，藉由开关元件的导通而将静电荷由单点引导至其它配线与其它金属层，直到分散于整个面板，此时，静电的能量分散减弱且使金属材料夹层间上下电位一致，无法对显示面板造成破坏，达到静电放电防护的效果。

上述使用内外短路环的静电保护结构设计可使用于膜上芯片技术(chipon film，COF)等等，然而若导入于玻璃上芯片技术(chip on glass，COG)的设计时，在经济成本考量下，广泛应用无间隙的紧密排版设计，使得空间不足以置入外短路环。而在仅有内短路环而无外短路环的设计下，静电不良发生率提高，静电保护效果大幅下降。

请参阅图2，图2为一使用COG技术的现有的TFT基板的结构示意图，为基板间隙不足而无法加入外短路环设计的情形。如图2所示，TFT基板30包括一基板12、多个源极驱动集成电路(IC)芯片32、多个栅极驱动IC芯片34。基板12上设有多条扫描线S₁～S_m以及多条数据线D₁～D_n，且各个扫描线S₁～S_m与各个数据线D₁～D_n均垂直相交，用以在基板12上的一显示区14内定义出多个呈矩阵排列的像素(未显示)。多个源极驱动IC芯片32及多个栅极驱动IC芯片34设置于基板12上的外引线结合区(outer lead bonding region，OLB)16上。栅极驱动IC芯片34用来输出开关/寻址信号至各扫描线S₁～S_m。源极驱动IC芯片32则是用来输出图像数据信号至各数据线D₁～D_n。在OLB16上的驱动IC芯片与扫描线或数据线之间，设置一内短路环18及其对应的多个开关元件20，以形成静电保护结构。

如图2所示的TFT基板所形成的TFT-LCD面板，仅有内短路环的设置，往往静电保护效果不够，无法有效减弱静电能量，常发生与静电相关的不良情形。

因此，仍需要一种更好的静电放电保护结构，以制造品质更好的TFT-LCD面板。

发明内容

本发明的目的是提供一种静电放电保护结构，其设置于基板上的有限空间内，以引导方式将静电能量引导至特定区域释放，在不影响显示区内元件特性面板显示效果的前体下，可达成静电保护效果。

为实现上述目的，依据本发明的静电保护结构制作于TFT基板上，TFT基板包括一透明绝缘基底、多个扫描线、多个数据线、多个存储电容汇流线、多个TFT、及多个位于由扫描线与数据线交错界定的多个像素区的像素电极，本发明的静电放电保护结构包括：一短路环，形成于透明绝缘基底上，围绕一包括所述多个像素电极与所述多个TFT的显示区；多个开关元件，位于显示区与短路环之间，对应所述多个扫描线及所述多个数据线而设置，以在所述多个扫描线与所述多个数据线累积静电荷至一特定量时，使短路环与所述多个扫描线及所述多个数据线电连接而导通，以将静电荷引导至短路环；一导线，位于透明绝缘基底且与任一存储电容汇流线及短路环电连接；以及一浮接的(floating)导电图案，与导线交越而不互相接触，藉以辅助静电荷分散于导电图案。

在另一方面，进一步提供一种使用本发明的静电放电保护结构的TFT基板。

依据本发明的静电保护结构，除了有短路环的设置以传导分散面板内累积的静电荷之外，还具有一设置于有限空间基板上的一浮接图案及一与其交越的导线，以引导方式将静电能量引导至此浮接图案，以进行能量的释放，而不影响面板正常的显示状况，在不增加面板尺寸下也能有效进行ESD防护。

附图说明

图1为一现有的TFT基板结构示意图，其具有内外短路环的静电放电保护结构。

图2为另一现有的TFT基板结构示意图，其仅具有内短路环的静电放电保护结构。

图3为依据本发明的TFT基板结构示意图，其具有依据本发明的静电放电保护结构。

图4为依据本发明的静电放电保护结构中部分的截面示意图。

图5为依据本发明的静电放电保护结构的另一具体实施例的部分的截面示意图。

主要元件符号说明

10、30：TFT基板

12、74：基板

14、54：显示区

16、56：外引线结合区

18：内短路环

20、24、60：开关元件

22：外短路环

32、62：源极驱动IC芯片

34、64：栅极驱动IC芯片

38、66：栅极汇流线

40、68：软性印刷电路

42：信号线

44：交越之处

50：依据本发明的TFT基板

52：透明绝缘基底

58：短路环

70：导线

72：导电图案

76：绝缘层

78：保护层

D₁～D_n：数据线

S₁～S_m：扫描线

具体实施方式

请参阅图3，图3为依据本发明的TFT基板结构示意图，其具有依据本发明的静电放电保护结构。各图均为示意图，因此各元件尺寸并未按照真实比例绘制。如图3所示，一TFT基板50包括一透明绝缘基底52、多个源极驱动IC芯片62、多个栅极驱动IC芯片64。透明绝缘基底52上设有多条扫描线S₁～S_m以及多条数据线D₁～D_n，且各个扫描线S₁～S_m与各个数据线D₁～D_n均垂直相交，以用来在透明绝缘基底52上定义出多个呈矩阵排列的像素区(未显示)，并设置像素电极(未示出)。多个源极驱动IC芯片62及多个栅极驱动IC芯片64设置于透明绝缘基底52上的OLB 56上，分别用来输出图像数据信号至各数据线D₁～D_n及输出开关/寻址信号至各扫描线S₁～S_m。栅极汇流线66连接栅极驱动IC芯片64与软性印刷电路(flexible printed circuit，FPC)68。驱动IC芯片62与64是利用COG技术设置的。另有多个存储电容汇流线(未示出)，形成于透明绝缘基底52上，而与像素电极间隔一绝缘层而形成多个存储电容。

一般，将TFT基板划分为一显示区与一非显示区。OLB位于非显示区上。

TFT基板50包括一短路环58，形成于透明绝缘基底52上，围绕显示区54，短路环58为导电材料，例如金属或氧化铟锡(ITO)等。在扫描线端与短路环58之间及数据线端与短路环58之间，对应于扫描线端与数据线端分别设置多个开关元件60，其与短路环58电连接。但是在扫描线及数据线之间，只有扫描线及数据线上静电荷累积至一定量，才会导通而形成电连接，以将静电分散至短路环。单单一个短路环58的设置，往往静电保护效果不够，无法有效减弱静电能量，只是短路环58仍具有分散静电的效果。开关元件60的个数并无特别的限制，可一一对应于各扫描线及各数据线的数量，或是少于扫描线数及数据线的数量。

值得注意的是，发明人研究得知，如图2中所示的现有TFT基板30，当将存储电容的汇流线(C_s BUS)拉出一条信号线42接至FPC 40时，静电能量藉由信号线42引出至非显示区，在其与栅极驱动IC侧的栅极汇流线38(此为栅极配线，在各配线中，面积最大)交越之处44(并未接触)，往往发生能量释放的击穿现象，使基板受到损害。此静电击穿发生在此处的比例为静电相关不良的90％以上。

鉴于上述，在本发明中，特设置一导线70，位于透明绝缘基底52上，且与任一存储电容汇流线电连接，并且也与短路环58电连接。此导线70可为一将存储电容汇流线与FPC 68连接的导线。再设置一浮接(floating)的导电图案72，使其与导线70交越而不互相接触，亦即，导电图案72单独存在于透明绝缘基底52上，不与其它导电性线路或元件接触，而与导线70间隔一绝缘层。使导电图案72具有较既有的导线更宽大的面积，如此，其电位水平相对各导线会低许多，可有效促使静电荷经由导线70击穿绝缘层以分散于导电图案72中。当静电击穿位于非显示区的浮接的导电图案时，已达静电放电保护的功效，而不影响显示面板的显示品质。

浮接的导电图案与导线交越处的位置并无特别限制，可位于TFT基板的显示区或非显示区，但是优选位于非显示区。例如，可在邻近显示区的非显示区内或是OLB上，在既有的线路中寻找空隙设置。因此，导电图案的大小也无特别限制，只要在既有的线路中寻找空隙，从而能够设置即可，但优选其宽度能够比既有的导线宽，越宽，其所得的电位水平相对会越低，而更有利于静电的引导。例如，可选择200μm至500μm的宽度。导电图案的设置并不影响既有的工艺，仅在同一工艺中增加一个导电图案的制作即可。

导线70与浮接的导电图案72可为导电性材料，可分别以现有的光刻、蚀刻、或沉积而制得。但较方便的是使导线70与扫描线以相同材料在制造扫描线的工艺中制得，及使浮接的导电图案72与数据线以相同材料在制造数据线的工艺中制得。例如，如图4所示，图4为显示一透明绝缘基底52的截面图，导线70形成于基板74上，绝缘层76形成于导线70及基板74上，且导电图案72形成于绝缘层76与保护层78之间。或者，使导线70与数据线以相同材料在制造数据线的工艺中制得，及使浮接的导电图案72与扫描线以相同材料在制造扫描线的工艺中制得。例如，如图5所示，图5为显示一透明绝缘基底52的截面图，导电图案72形成于基板74上，绝缘层76形成于导电图案72及基板74上，且导电图案70形成于绝缘层76与保护层78之间。

在本发明中，开关元件60可为例如晶体管元件或是一尖端放电结构等等单向导通的结构，以在扫描线与数据线累积静电荷至一特定量时，才能够导通，以使短路环58与扫描线及数据线电连接，以将静电荷引导至短路环58，达到分散目的，避免静电荷在显示区内击穿而毁损附近像素，甚至使整个显示器受影响。而运用此种开关元件的设计，在使用过后，不须补线或去除，可以原状留存下来，不影响显示品质。

依据本发明的静电放电保护结构不限于仅使用于COG技术的TFT基板，也可适用于COF技术的TFT基板。因此，在TFT基板上可进一步增加一外短路环，形成于透明绝缘基底上，围绕在短路环58的外围。搭配多个开关元件，使它们位于短路环与外短路环之间，以在短路环累积静电荷至一特定量时，可使外短路环与短路环产生电连接，以将静电荷引导至外短路环。使得在具有短路环与浮接的导电图案的静电放电防护之外，还具有进一步的防护。

本发明提供的ESD保护结构，特征在于将面板上累积的静电引导至特定区域释放，以达静电保护的效果。相比于现有技术，本发明的特点如下：

1.由过去将静电均匀分散的降低能量观念，改变为以能量释放的观念，引导静电能量到特定区域释放，不影响面板正常的显示状况。

2.在基板无足够空间设计外短路环的情况下，仍可保有适当静电保护效果。

3.设计简单，因此实施简易，没有复杂电路设计，却可达到避免电路失效风险的功效。

以上所述仅为本发明的优选实施例，凡依本发明权利要求所做的均等变化与修饰，皆应属本发明的涵盖范围。

Claims (16)

1.一种静电放电保护结构，制作于薄膜晶体管基板上，该薄膜晶体管基板包括一透明绝缘基底、多个扫描线、多个数据线、多个存储电容汇流线、多个薄膜晶体管、及多个位于由所述多个扫描线与所述多个数据线交错所界定的多个像素区的像素电极，该静电放电保护结构包括：

一短路环，形成于该透明绝缘基底上，围绕一包括所述多个像素电极与所述多个薄膜晶体管的显示区；

多个开关元件，位于该显示区与该短路环之间，对应于所述多个扫描线及所述多个数据线而设置，以在所述多个扫描线与所述多个数据线累积静电荷至一特定量时，使该短路环与所述多个扫描线及所述多个数据线电连接而导通，以将该静电荷引导至该短路环；

一导线，位于该透明绝缘基底且与任一存储电容汇流线及该短路环电连接；以及

一浮接的导电图案，与该导线交越而不互相接触，藉以辅助静电荷分散于该导电图案。

2.如权利要求1所述的静电放电保护结构，其中，该透明绝缘基底包括该显示区及一非显示区，且该浮接的导电图案与该导线交越处位于该非显示区。

3.如权利要求1所述的静电放电保护结构，其中，该透明绝缘基底包括该显示区及一非显示区，且该浮接的导电图案与该导线交越处位于该非显示区的外引线结合区。

4.如权利要求3所述的静电放电保护结构，其中该外引线结合区上具有多个源极驱动集成电路芯片及多个栅极驱动集成电路芯片，分别用以输出图像数据信号至所述多个数据线及输出开关/寻址信号至所述多个扫描线。

5.如权利要求1所述的静电放电保护结构，其中，该透明绝缘基底包括该显示区及一非显示区，且该导线与一位于该非显示区的存储电容汇流线电连接。

6.如权利要求1所述的静电放电保护结构，该导线与所述多个扫描线以相同材料同时制得，且该浮接的导电图案与所述多个数据线以相同材料同时制得。

7.如权利要求1所述的静电放电保护结构，该导线与所述多个数据线以相同材料同时制得，且该浮接的导电图案与所述多个扫描线以相同材料同时制得。

8.如权利要求1所述的静电放电保护结构，进一步包括：

一外短路环，形成于该透明绝缘基底上，围绕该短路环；及

多个开关元件，位于该短路环与该外短路环之间，以在该短路环累积静电荷至一特定量时，使该外短路环与该短路环电连接，以将该静电荷引导至该外短路环。

9.一种薄膜晶体管基板，包括：

一透明绝缘基底；

多个扫描线，形成于该透明绝缘基底上；

多个数据线，形成于该透明绝缘基底上，并且与所述多个扫描线分别交错设置；

多个薄膜晶体管，形成于该透明绝缘基底上，各薄膜晶体管包括一栅极、一沟道层、一源极与一漏极，其中，该栅极与所述多个扫描线电连接，该源极与所述多个数据线电连接；

多个像素电极，形成于所述多个扫描线与所述多个数据线交错所界定的多个像素区；

多个存储电容汇流线，形成于该透明绝缘基底上且与所述多个像素电极间隔一绝缘层而形成多个存储电容；

一短路环，形成于该透明绝缘基底上，围绕一包括所述多个像素电极与薄膜晶体管的显示区；

多个开关元件，位于该显示区与该短路环之间，对应所述多个扫描线及所述多个数据线而设置，以在所述多个扫描线与所述多个数据线累积静电荷至一特定量时，使该短路环与所述多个扫描线及所述多个数据线电连接而导通，以将该静电荷引导至该短路环；

一导线，位于该透明绝缘基底且电连接任一存储电容汇流线与该短路环；以及

一浮接的导电图案，与该导线交越而不互相接触，藉以辅助静电荷分散于该导电图案。

10.如权利要求9所述的薄膜晶体管基板，其中，该透明绝缘基底包括该显示区及一非显示区，且该非显示区包括一外引线结合区。

11.如权利要求10所述的薄膜晶体管基板，其中该浮接的导电图案与该导线交越处位于该外引线结合区。

12.如权利要求10所述的薄膜晶体管基板，其中该导线与一位于非显示区的存储电容汇流线电连接。

13.如权利要求10所述的薄膜晶体管基板，其进一步包括多个源极驱动集成电路芯片及多个栅极驱动集成电路芯片，且位于该外引线结合区用以分别输出图像数据信号至所述多个数据线及输出开关/寻址信号至所述多个扫描线。

14.如权利要求9所述的薄膜晶体管基板，该导线与所述多个扫描线以相同材料同时制得，且该浮接的导电图案与所述多个数据线以相同材料同时制得。

15.如权利要求9所述的薄膜晶体管基板，该导线与所述多个数据线以相同材料同时制得，且该浮接的导电图案与所述多个扫描线以相同材料同时制得。

16.如权利要求9所述的薄膜晶体管基板，进一步包括：

一外短路环，形成于该透明绝缘基底上，围绕该短路环；及

多个开关元件，位于该短路环与该外短路环之间，以在该短路环累积静电荷至一特定量时，使该外短路环与该短路环电连接，以将该静电荷引导至该外短路环。

Images