CN113053875A - 一种esd保护结构、阵列基板及显示面板 - Google Patents

一种esd保护结构、阵列基板及显示面板 Download PDF

Info

Publication number
CN113053875A
CN113053875A CN202110281058.8A CN202110281058A CN113053875A CN 113053875 A CN113053875 A CN 113053875A CN 202110281058 A CN202110281058 A CN 202110281058A CN 113053875 A CN113053875 A CN 113053875A
Authority
CN
China
Prior art keywords
signal line
thin film
film transistor
esd protection
line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110281058.8A
Other languages
English (en)
Inventor
陈加豪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Chengdu BOE Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Chengdu BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Chengdu BOE Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN202110281058.8A priority Critical patent/CN113053875A/zh
Publication of CN113053875A publication Critical patent/CN113053875A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0296—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices involving a specific disposition of the protective devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明涉及显示技术领域，公开了一种ESD保护结构、阵列基板及显示面板，该ESD保护结构包括：第一信号线和第二信号线；导电线，导电线的一端与第一信号线连接，另一端与第二信号线连接；连接于第一信号线与第二信号线之间、且与导电线并联的薄膜晶体管，薄膜晶体管的源极与第一信号线连接，薄膜晶体管的漏极与第二信号线连接，薄膜晶体管的栅极与薄膜晶体管的源极电连接；ESD防护线，导电线与ESD防护线电连接，第二导电线路与ESD防护线电连接。该ESD保护结构中，第一信号线与第二信号线之间分别通过导电线和薄膜晶体管实现连接，有效保证第一信号线与第二信号线之间连通性，有效保护显示面板内的电路中的元器件以及导电线。

Description

一种ESD保护结构、阵列基板及显示面板
技术领域
本发明涉及显示技术领域，特别涉及一种ESD保护结构、阵列基板及显示面板。
背景技术
在显示器生产、制造、检测、使用过程中，常常存在某些外在因素，造成显示器上静电荷的累积，当静电荷累积到一定数量之后，将会产生ESD(静电释放)，ESD产生极高的电流，容易击穿电路中的元器件，或是破坏信号导电线路，造成信号异常甚至中断，因此如何有效疏导静电荷，避免电路中的器件受损，是目前亟需解决的问题。
发明内容
本发明公开了一种ESD保护结构、阵列基板及显示面板，该ESD保护结构中，第一信号线与第二信号线之间通过两条并联的线路连通，一方面通过导电线连接，另一方面通过薄膜晶体管实现连接，能够对两个信号线之间的ESD有效保护，有效保证第一信号线与第二信号线之间连通性，有效保护显示面板内的电路中的元器件以及导电线。
为达到上述目的，本发明提供以下技术方案：
一种ESD保护结构，包括：
彼此绝缘设置的第一信号线和第二信号线，所述第一信号线的输入端用于与显示面板内部相连；
连接于所述第一信号线与所述第二信号线之间的导电线，所述导电线的一端与所述第一信号线连接，且另一端与所述第二信号线连接；
连接与所述第一信号线与所述第二信号线之间、且与所述导电线并联的薄膜晶体管，所述薄膜晶体管的源极与所述第一信号线连接，所述薄膜晶体管的漏极与所述第二信号线连接，所述薄膜晶体管的栅极与所述薄膜晶体管的源极电连接；
ESD防护线，所述导电线与所述ESD防护线电连接，所述第二导电线路与所述ESD防护线电连接。
上述ESD保护结构中，第一信号线与第二信号线之间彼此绝缘，第一信号线的输入端用于与显示面板内部相连，显示面板的信号会输送到第一信号线上，第一信号线与第二信号线之间连接有导电线，导电线的一端与第一信号线连接，导电线的另一端与第二信号线连接，使第一信号线与第二信号线之间连通，另外，第一信号线与第二信号线之间还连接有一薄膜晶体管，该薄膜晶体管与导电线并联，其中，薄膜晶体管的源极与第一信号线电连接，薄膜晶体管的漏极与第二信号线电连接，且薄膜晶体管的栅极与薄膜晶体管的漏极电连接，正常情况下，第一信号线可以通过导电线与第二信号线电连接，第一信号线通过导电线向第二信号线传输电信号；当显示面板内具有较多静电积累，净电荷累积到一定的数量后，容易产生静电释放，静电释放会产生较高的电流，容易破坏导电线路，导电线容易被击穿破坏，当导电线被击穿断路后，在第一信号线这一段具有较高电位，薄膜晶体管的栅极与第一信号线电连接，可以使薄膜晶体管打开，连通第一信号线和第二信号线，保证第一信号线与第二信号线两条线路上的连通，可以将累积的静电输送到ESD防护线上释放，有效防止第一信号线的输入端因导电线断裂而无法输出信号的现象，且可以有效避免静电累积造成显示面板的电路中的元器件以及导电线击穿损坏。
因此，上述ESD保护结构中，第一信号线与第二信号线之间通过两条并联的线路连通，一方面通过导电线连接，另一方面通过薄膜晶体管实现连接，能够对两个信号线之间的ESD有效保护，有效保证第一信号线与第二信号线之间连通性，有效保护显示面板内的电路中的元器件以及导电线。
可选地，所述第二信号线的输出端与所述ESD防护线电连接。
可选地，所述第一信号线与所述第二信号线非同层设置，沿所述第一信号线与所述第二信号线的层结构排布设置方向，所述第一信号线与所述第二信号线之间设置有绝缘层。
可选地，所述薄膜晶体管的栅极与所述第二信号线同层设置；所述薄膜晶体管的源极和漏极均与所述第一信号线同层设置。
可选地，所述薄膜晶体管的栅极与所述薄膜晶体管的源极之间通过第一连接线桥接；
所述薄膜晶体管的漏极与所述第二信号线之间通过第二连接线桥接。
可选地，所述导电线与所述第一连接线和所述第二连接线同层设置。
可选地，所述薄膜晶体管为底栅型薄膜晶体管。
可选地，所述薄膜晶体管为顶栅型薄膜晶体管。
基于相同的发明构思，本发明还提供了一种阵列基板，包括如上述技术方案提供的任意一种ESD保护结构。
本发明还提供了一种显示面板，包括如上述技术方案提供的任意一种阵列基板。
附图说明
图1为本发明实施例提供的一种ESD保护结构的结构示意图；
图2为本发明实施例提供的一种ESD保护结构的等效电路示意图；
图3为本发明实施例提供的一种ESD保护结构中导电线与第一信号线和第二信号线的截面示意图；
图标：1-第一信号线；2-第二信号线；3-导电线；4-薄膜晶体管；5-绝缘层；6-第一连接线；7-第二连接线；41-源极；42-漏极；43-栅极。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
如图1和图2所示，本发明实施例提供了一种ESD保护结构，包括：彼此绝缘设置的第一信号线1和第二信号线2，第一信号线1的输入端用于与显示面板内部相连；连接于第一信号线1与第二信号线2之间的导电线3，导电线3的一端与第一信号线1连接，且另一端与第二信号线2连接；连接与第一信号线1与第二信号线2之间、且与导电线3并联的薄膜晶体管4，薄膜晶体管4的源极41与第一信号线1连接，薄膜晶体管4的漏极42与第二信号线2连接，薄膜晶体管4的栅极43与薄膜晶体管4的源极41电连接；ESD防护线，导电线3与ESD防护线电连接，第二导电线3路与ESD防护线电连接。
上述ESD保护结构中，且第一信号线1与第二信号线2之间彼此绝缘，第一信号线1的输入端用于与显示面板内部相连，显示面板的信号会输送到第一信号线1上，第一信号线1与第二信号线2之间连接有导电线3，导电线3的一端与第一信号线1连接，导电线3的另一端与第二信号线2连接，使第一信号线1与第二信号线2之间连通，另外，第一信号线1与第二信号线2之间还连接有一薄膜晶体管4，该薄膜晶体管4与导电线3并联，其中，薄膜晶体管4的源极41与第一信号线1电连接，薄膜晶体管4的漏极42与第二信号线2电连接，且薄膜晶体管4的栅极43与薄膜晶体管4的漏极42电连接，正常情况下，第一信号线1可以通过导电线3与第二信号线2电连接，第一信号线1通过导电线3向第二信号线2传输电信号；当显示面板内具有较多静电积累，净电荷累积到一定的数量后，容易产生静电释放，静电释放会产生较高的电流，容易破坏导电线路，导电线3容易被击穿破坏，当导电线3被击穿断路后，在第一信号线1这一段具有较高电位，薄膜晶体管4的栅极43与第一信号线1电连接，可以使薄膜晶体管4打开，连通第一信号线1和第二信号线2，保证第一信号线1与第二信号线2两条线路上的连通，可以将累积的静电输送到ESD防护线上释放，有效防止第一信号线1的输入端因导电线3断裂而无法输出信号的现象，且可以有效避免静电累积造成显示面板的电路中的元器件以及导电线击穿损坏。
因此，上述ESD保护结构中，第一信号线与第二信号线之间通过两条并联的线路连通，一方面通过导电线连接，另一方面通过薄膜晶体管实现连接，能够对两个信号线之间的ESD有效保护，有效保证第一信号线与第二信号线之间连通性，有效保护显示面板内的电路中的元器件以及导电线。
具体地，上述ESD保护结构中，第二信号线2的输出端与ESD防护线电连接，则导电线3可以通过第二信号线2与ESD防护线实现电连接，薄膜晶体管4可以通过第二信号线2与ESD防护线实现电连接，减少线路设置，有效简化电路结构，且第二信号线2上产生的静电累积可以直接导通到ESD防护线上释放，有效实现ESD防护。
具体地，结合图1，如图3所示，上述ESD保护结构中，第一信号线1与第二信号线2非同层设置，沿第一信号线1与第二信号线2的层结构排布设置方向，第一信号线1与第二信号线2之间设置有绝缘层5，使得第一信号线1与第二信号线2之间彼此绝缘，结构稳定；第一信号线1与第二信号线2非同层设置，则导电线成为一桥接线。
具体地，上述ESD保护结构中，薄膜晶体管4的栅极43与第二信号线2同层设置，在制备时可以同层制备，简化制备工序；薄膜晶体管4的源极41和漏极42均与第一信号线1同层设置，在制备时可以同层制备，简化制备工序。
具体地，上述ESD保护结构中，薄膜晶体管4的栅极43与薄膜晶体管4的源极41之间通过第一连接线6桥接；薄膜晶体管4的漏极42与第二信号线2之间通过第二连接线7桥接，其中，第一连接线6和第二连接线7可以同层设置，且第一连接线6和第二连接线7均与导电线3同层设置，制备时可以同层制备，简化制备工序。
具体地，上述ESD保护结构中，薄膜晶体管4为底栅型薄膜晶体管4；或者，薄膜晶体管4为顶栅型薄膜晶体管4，对于薄膜晶体管4的类型设置，可以根据实际结构需求进行选择，本实施例不做局限。
基于相同的发明构思，本发明还提供了一种阵列基板，包括如上述实施例提供的任意一种ESD保护结构。
本发明还提供了一种显示面板，包括如上述实施例提供的任意一种阵列基板。
显然，本领域的技术人员可以对本发明实施例进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (10)

1.一种ESD保护结构，其特征在于，包括：
彼此绝缘设置的第一信号线和第二信号线，所述第一信号线的输入端用于与显示面板内部相连；
连接于所述第一信号线与所述第二信号线之间的导电线，所述导电线的一端与所述第一信号线连接，且另一端与所述第二信号线连接；
连接与所述第一信号线与所述第二信号线之间、且与所述导电线并联的薄膜晶体管，所述薄膜晶体管的源极与所述第一信号线连接，所述薄膜晶体管的漏极与所述第二信号线连接，所述薄膜晶体管的栅极与所述薄膜晶体管的源极电连接；
ESD防护线，所述导电线与所述ESD防护线电连接，所述第二导电线路与所述ESD防护线电连接。
2.根据权利要求1所述的ESD保护结构，其特征在于，所述第二信号线的输出端与所述ESD防护线电连接。
3.根据权利要求1所述的ESD保护结构，其特征在于，所述第一信号线与所述第二信号线非同层设置，沿所述第一信号线与所述第二信号线的层结构排布设置方向，所述第一信号线与所述第二信号线之间设置有绝缘层。
4.根据权利要求3所述的ESD保护结构，其特征在于，所述薄膜晶体管的栅极与所述第二信号线同层设置；所述薄膜晶体管的源极和漏极均与所述第一信号线同层设置。
5.根据权利要求4所述的ESD保护结构，其特征在于，所述薄膜晶体管的栅极与所述薄膜晶体管的源极之间通过第一连接线桥接；
所述薄膜晶体管的漏极与所述第二信号线之间通过第二连接线桥接。
6.根据权利要求4所述的ESD保护结构，其特征在于，所述导电线与所述第一连接线和所述第二连接线同层设置。
7.根据权利要求1所述的ESD保护结构，其特征在于，所述薄膜晶体管为底栅型薄膜晶体管。
8.根据权利要求1所述的ESD保护结构，其特征在于，所述薄膜晶体管为顶栅型薄膜晶体管。
9.一种阵列基板，其特征在于，包括如权利要求1-8任一项所述的ESD保护结构。
10.一种显示面板，其特征在于，包括如权利要求9所述的阵列基板。
CN202110281058.8A 2021-03-16 2021-03-16 一种esd保护结构、阵列基板及显示面板 Pending CN113053875A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110281058.8A CN113053875A (zh) 2021-03-16 2021-03-16 一种esd保护结构、阵列基板及显示面板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110281058.8A CN113053875A (zh) 2021-03-16 2021-03-16 一种esd保护结构、阵列基板及显示面板

Publications (1)

Publication Number Publication Date
CN113053875A true CN113053875A (zh) 2021-06-29

Family

ID=76512723

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110281058.8A Pending CN113053875A (zh) 2021-03-16 2021-03-16 一种esd保护结构、阵列基板及显示面板

Country Status (1)

Country Link
CN (1) CN113053875A (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102651547A (zh) * 2012-01-12 2012-08-29 京东方科技集团股份有限公司 一种静电放电保护电路及包括该保护电路的显示装置
CN105813365A (zh) * 2016-05-23 2016-07-27 京东方科技集团股份有限公司 一种静电保护电路、显示面板及显示装置
CN107833883A (zh) * 2017-10-18 2018-03-23 深圳市华星光电半导体显示技术有限公司 一种静电防护电路结构、显示面板及显示装置
US20190333943A1 (en) * 2017-05-27 2019-10-31 Hefei Boe Optoelectronics Technology Co., Ltd. Display substrate and display device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102651547A (zh) * 2012-01-12 2012-08-29 京东方科技集团股份有限公司 一种静电放电保护电路及包括该保护电路的显示装置
CN105813365A (zh) * 2016-05-23 2016-07-27 京东方科技集团股份有限公司 一种静电保护电路、显示面板及显示装置
US20190333943A1 (en) * 2017-05-27 2019-10-31 Hefei Boe Optoelectronics Technology Co., Ltd. Display substrate and display device
CN107833883A (zh) * 2017-10-18 2018-03-23 深圳市华星光电半导体显示技术有限公司 一种静电防护电路结构、显示面板及显示装置

Similar Documents

Publication Publication Date Title
CN105242467B (zh) 显示器件及其制造方法
US9761578B2 (en) Display device including electrostatic discharge circuit
CN108873515B (zh) 显示面板和显示装置
CN106773424B (zh) 一种显示面板及显示装置
CN108899316B (zh) 一种显示面板及显示装置
US20150177859A1 (en) Touch display panel with electrostatic protection unit
CN107066160A (zh) 触控基板及其制作方法、显示装置
CN110286532B (zh) 阵列基板和显示面板
CN104900633B (zh) 一种阵列基板制造方法、阵列基板和显示装置
CN106200172B (zh) 一种阵列基板及显示装置
CN207895774U (zh) 显示面板以及显示装置
CN104865764B (zh) 走线结构及阵列基板
US10720423B2 (en) ESD protection circuit, display panel, and display device
CN104716147A (zh) 一种tft阵列基板及其制备方法、显示装置
CN109698192B (zh) 静电保护电路、阵列基板及显示装置
CN106354320B (zh) 触摸屏及其制备方法、触控显示装置
CN113053875A (zh) 一种esd保护结构、阵列基板及显示面板
CN115732480A (zh) 静电防护结构、显示基板和显示装置
CN109449168B (zh) 导线结构及其制造方法、阵列基板和显示装置
CN106970496B (zh) 阵列基板及显示装置
CN105633097B (zh) 一种阵列基板、显示面板和显示装置
TWI342611B (en) Active device array substrate
CN213958434U (zh) 显示母板、显示基板、显示面板
US11112924B2 (en) Touch substrate and touch device
CN114594637B (zh) 显示基板、阵列基板及显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20210629

RJ01 Rejection of invention patent application after publication