CN213958434U - 显示母板、显示基板、显示面板 - Google Patents
显示母板、显示基板、显示面板 Download PDFInfo
- Publication number
- CN213958434U CN213958434U CN202022835096.7U CN202022835096U CN213958434U CN 213958434 U CN213958434 U CN 213958434U CN 202022835096 U CN202022835096 U CN 202022835096U CN 213958434 U CN213958434 U CN 213958434U
- Authority
- CN
- China
- Prior art keywords
- display
- layer
- substrate
- area
- lead
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
本公开提供一种显示母板、显示基板与显示面板。该显示母板包括:包括:基板和导线,所述基板包括:用于形成多个显示基板的多个显示基板区和位于所述显示基板区外围的间隔区,所述导线的位于所述间隔区上;所述显示基板区包括显示区和位于所述显示区外围的非显示区,所述非显示区包括:走线层,设于所述基板的一侧,所述走线层包括多个信号线和/或数据线;绝缘层,设于所述基板的一侧并覆盖所述走线层;引线层,设于所述绝缘层背离所述基板的一侧,所述引线层包括多个引线,所述引线与所述走线层中的走线一一对应连接,且所述引线延伸至所述间隔区与所述导线连接;钝化层,设于所述引线层背离所述基板的一侧。
Description
技术领域
本公开涉及显示技术领域,具体而言,涉及一种显示母板、显示基板及显示面板。
背景技术
在显示装置的实际量产化的制备工艺中,通常是先形成较大尺寸的显示母板(如阵列基板母板,即Array母板),后续通过对显示母板进行切割,以形成单个的显示基板。为了进一步提高对显示母板的衬底(如玻璃基板)的利用率,各个待形成的显示基板所在的区域,相互之间的间距非常小,这就使得位于各所在区域外围的走线等导电结构之间的间距更小。当相邻区域内累积的静电荷具有较大的电势差时,容易使得相邻区域内距离最近的走线之间发生
ESD放电(Electro-Static Discharge,即静电放电),产生的瞬间高电流会通过上述走线等结构传输到与其电性连通的电子器件,如GOA(Gate Driver on Array,即阵列基板行驱动器)区的电子器件、AA(Active Area,即有效显示区)区的电子器件,从而对这些区域内的电子器件产生击穿,影响产品良率。
需要说明的是,在上述背景技术部分公开的信息仅用于加强对本公开的背景的理解,因此可以包括不构成对本领域普通技术人员已知的现有技术的信息。
实用新型内容
本公开的目的在于提供一种显示母板、显示基板及显示面板,能够避免显示面板在制造过程中发生ESD等的不良。
根据本公开的一个方面,提供了一种显示母板,该显示母板包括:基板和导线,所述基板包括:用于形成多个显示基板的多个显示基板区和位于所述显示基板区外围的间隔区,所述导线的位于所述间隔区上;
所述显示基板区包括显示区和位于所述显示区外围的非显示区,所述非显示区包括:
走线层,设于所述基板的一侧,所述走线层包括多个信号线和/或数据线;
绝缘层,设于所述基板的一侧并覆盖所述走线层;
引线层,设于所述绝缘层背离所述基板的一侧,所述引线层包括多个引线,所述引线与所述走线层中的走线一一对应连接,且所述引线延伸至所述间隔区与所述导线连接;
钝化层,设于所述引线层背离所述基板的一侧。
在本公开的一种示例性实施例中,所述非显示区包括芯片输入引脚区和柔性线路板输入引脚区,所述芯片输入引脚区还包括:第一金属层,所述第一金属层与所述走线层连接;所述第一金属层在所述基板上的正投影,与所述引线层与所述走线层连接的部位在所述基板上的正投影至少部分重合。
在本公开的一种示例性实施例中,所述非显示区包括芯片输入引脚区和柔性线路板输入引脚区,所述引线在所述基板上的正投影至少部分位于所述柔性线路板输入引脚区。
在本公开的一种示例性实施例中,所述非显示区包括芯片输入引脚区和柔性线路板输入引脚区,所述非显示区还包括:
第二金属层,在所述芯片输入引脚区,所述第二金属层位于所述绝缘层上并与所述引线层连接,所述第二金属层通过过孔与所述走线层连接。
在本公开的一种示例性实施例中,所述芯片输入引脚区还包括:第一金属层,所述第一金属层与所述走线层连接;所述第一金属层在所述基板上的正投影,与所述引线层与所述第二金属层连接的部位在所述基板上的正投影至少部分重合。
在本公开的一种示例性实施例中,所述引线在所述基板上的正投影至少部分位于所述柔性线路板输入引脚区。
在本公开的一种示例性实施例中,所述导线的宽度为15μm-25μm。
根据本公开的又一个方面,提供了一种显示基板,该显示基板由上述的显示母板切割形成。
在本公开的一种示例性实施例中,所述显示基板切割后引出所述引线的断面上设有涂覆层。
根据本公开的再一个方面,提供了一种显示面板,该显示面板包括上述的显示基板。
本公开提供的显示母板,走线层可通过引线层连接到间隔区的导线上,通过用前层金属的引线层将显示基板金属连接起来,并引出显示基板外部,并将基板上的所有显示基板连接起来,形成一个大的静电环,达到分散大电流,减少Array(阵列)制程中的ESD(Electro-Static discharge,静电放电)破坏的技术效果,解决由于ESD破坏造成的产品良率低的问题。
应当理解的是,以上的一般描述和后文的细节描述仅是示例性和解释性的,并不能限制本公开。
附图说明
此处的附图被并入说明书中并构成本说明书的一部分,示出了符合本公开的实施例,并与说明书一起用于解释本公开的原理。显而易见地,下面描述中的附图仅仅是本公开的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为本公开的一种实施例提供的显示母板的示意图;
图2为本公开的另一种实施例提供的显示母板的示意图;
图3为本公开的第一种实施例提供的显示母板的局部剖视图;
图4为本公开的第二种实施例提供的显示母板的局部剖视图;
图5为本公开的第三种实施例提供的显示母板的局部剖视图;
图6为本公开的第四种实施例提供的显示母板的局部剖视图;
图7为本公开的第五种实施例提供的显示母板的局部剖视图;
图8为本公开的第六种实施例提供的显示母板的局部剖视图;
图9为本公开的第七种实施例提供的显示母板的局部剖视图;
图10为本公开的第八种实施例提供的显示母板的局部剖视图;
图11为本公开的一种实施例提供的显示母板的制造方法的示意图。
具体实施方式
现在将参考附图更全面地描述示例实施方式。然而,示例实施方式能够以多种形式实施,且不应被理解为限于在此阐述的实施方式;相反,提供这些实施方式使得本发明将全面和完整,并将示例实施方式的构思全面地传达给本领域的技术人员。图中相同的附图标记表示相同或类似的结构,因而将省略它们的详细描述。
虽然本说明书中使用相对性的用语,例如“上”“下”来描述图标的一个组件对于另一组件的相对关系,但是这些术语用于本说明书中仅出于方便,例如根据附图中所述的示例的方向。能理解的是,如果将图标的装置翻转使其上下颠倒,则所叙述在“上”的组件将会成为在“下”的组件。当某结构在其它结构“上”时,有可能是指某结构一体形成于其它结构上,或指某结构“直接”设置在其它结构上,或指某结构通过另一结构“间接”设置在其它结构上。
用语“一个”、“一”、“该”、“所述”用以表示存在一个或多个要素/组成部分/等;用语“包括”和“具有”用以表示开放式的包括在内的意思并且是指除了列出的要素/组成部分/等之外还可存在另外的要素/组成部分/等;用语“第一”、“第二”仅作为标记使用,不是对其对象的数量限制。
本公开的实施例首先提供了一种显示母板,如图1-图10所示,该显示母板10包括:基板210和导线130,基板210包括:用于形成多个显示基板210的多个显示基板区120和位于显示基板区120外围的间隔区110,导线130的位于间隔区110上;
显示基板区120包括显示区和位于显示区外围的非显示区,非显示区包括:走线层220、绝缘层230、引线层240、引线层240与钝化层260,走线层220设于基板210的一侧,走线层220包括多个信号线和/或数据线;绝缘层230设于基板210的一侧并覆盖走线层220;引线层240设于绝缘层230背离基板210的一侧,引线层240包括多个引线,引线层240与走线层220中的走线一一对应连接,且引线延伸至间隔区110与导线130连接;钝化层260设于引线层240背离基板210的一侧。
本公开提供的显示母板,走线层220可通过引线层240连接到间隔区110的导线130上,通过用前层金属的引线层240将显示基板金属连接起来,并引出显示基板外部,并将基板210上的所有显示基板连接起来,形成一个大的静电环,达到分散大电流,减少Array(阵列)制程中的ESD(Electro-Static discharge,静电放电)破坏的技术效果,解决由于ESD破坏造成的产品良率低的问题。
具体地,走线层220包括多个GOA(Gate on Array)信号线或数据线,或同时包括多个GOA信号线和数据线。GOA信号线连接GOA单元,通过GOA单元控制显示区内的驱动晶体管的栅极,通过GOA技术将栅极开关电路集成在显示面板的显示基板上,从而可以省掉栅极驱动集成电路部分,以从材料成本和制作工艺两方面降低产品成本。各GOA信号线与IC(芯片)的输入引脚连接。数据线连接驱动集体管的源极,进行数据写入。走线层220同时包括多个GOA信号线和数据线,可防止静电造成GOA单元与驱动晶体管由于ESD造成的损坏,提高产品良率。
如图3-图6所示,在该实施例的显示母板的制造工艺中,先形成走线层220,然后通过绝缘层230打孔,接着形成第二金属层250,使第二金属层250与走线层220连接,第二金属层250形成于引线层240之后,并与引线层240连接。
其中,绝缘层230为栅绝缘层(GI),形成绝缘层230的材料可为氧化硅、氮氧化硅、氮化硅或其它适合的绝缘物质(例如有机高分子化合物)或上述材料的组合。绝缘层230的形成方法例如是物理气相沉积法、化学气相沉积法、旋涂法或其组合。
其中,走线层220为导电材料,导电材料可为铂、金、银、铝、铬、镍、铜、钛、镁、钙、钡、钠、钯、铁、铟锡氧化物、掺氟的氧化锡、掺铝的氧化锌、掺镓的氧化锌或其组合。形成走线层220的方法例如是物理气相沉积法、化学气相沉积法、旋涂法或其组合。移除部份的走线层220以进行图案化形成走线的方法例如是干蚀刻、湿蚀刻或其组合。
其中,引线层240的材料可为铟锡氧化物(ITO),即引线层240为ITO层。
其中,第二金属层250为源漏金属层,源漏金属层的材料可以包括金属、导电氧化物或其组合。举例来说,金属可以是钛、铂、钌、金、银、铝、钨、铜或其合金或上述材料的组合。导电氧化物可以是IZO、AZO、ITO、GZO、ZTO或其组合。形成源漏金属层的方法例如是物理气相沉积法、化学气相沉积法、旋涂法或其组合。移除部份的源漏金属层以进行图案化的方法例如是干蚀刻、湿蚀刻或其组合。
其中,钝化层260的材料例可以是氧化硅、氮氧化硅、氮化硅、有机材料或其组合。钝化层260的形成方法可以是物理气相沉积法、化学气相沉积法、旋涂法或其组合。
示例的,如图3所示,非显示区包括芯片输入引脚区和柔性线路板输入引脚区,在芯片输入引脚区,第二金属层250位于绝缘层230上并与引线层240连接,第二金属层250通过绝缘层230过孔与走线层220连接。其中,芯片输入引脚区还包括:第一金属层270,第一金属层270与走线层220通过钝化层260过孔及绝缘层230过孔连接;第一金属层270在基板210上的正投影,与引线层240与第二金属层250连接的部位在基板210上的正投影至少部分重合,即在芯片输入引脚区将走线层220的信号线或数据线引出。其中,引线在基板210上的正投影至少部分位于柔性线路板输入引脚区,即引线穿过柔性线路板输入引脚区伸出至间隔区110与导线130连接。其中,第一金属层270可作为芯片输入引脚,第一金属层270的材料可为铟锡氧化物(ITO)。
示例的,如图4所示,第二金属层250位于绝缘层230上并与引线层240连接,第二金属层250通过绝缘层230过孔与走线层220连接。引线层240与第二金属层250连接的部位位于芯片输入引脚区以外的区域,即直接通过引线层240将走线层220引出至显示基板外。其中,引线在基板210上的正投影至少部分位于柔性线路板输入引脚区,即引线穿过柔性线路板输入引脚区伸出至间隔区110与导线130连接。
示例的,如图5所示,非显示区包括芯片输入引脚区和柔性线路板输入引脚区,在芯片输入引脚区,第二金属层250位于绝缘层230上并与引线层240连接,第二金属层250通过于绝缘层230过孔与走线层220连接。其中,芯片输入引脚区还包括:第一金属层270,第一金属层270与走线层220通过钝化层260过孔及绝缘层230过孔连接;第一金属层270在基板210上的正投影,与引线层240与第二金属层250连接的部位在基板210上的正投影至少部分重合,即在芯片输入引脚区将走线层220的信号线或数据线引出。其中,引线在基板210上的正投影与柔性线路板输入引脚区无重合部分,即引线未穿过柔性线路板输入引脚区伸出至间隔区110与导线130连接,可从柔性线路板输入引脚区两侧引出。其中,第一金属层270可作为芯片输入引脚,第一金属层270的材料可为铟锡氧化物。
示例的,如图6所示,第二金属层250位于绝缘层230上并与引线层240连接,第二金属层250通过绝缘层230过孔与走线层220连接。引线层240与第二金属层250连接的部位位于芯片输入引脚区以外的区域,即直接通过引线层240将走线层220引出至显示基板外。其中,引线在基板210上的正投影与柔性线路板输入引脚区无重合部分,即引线未穿过柔性线路板输入引脚区伸出至间隔区110与导线130连接,可从柔性线路板输入引脚区两侧引出。
如图7-图10所示,在该实施例的显示母板的制造工艺中,先形成绝缘层230过孔,接着形成引线层240,使引线层240与走线层220通过绝缘层230过孔连接。其中,引线层240为源漏金属层。
示例的,如图7所示,非显示区包括芯片输入引脚区和柔性线路板输入引脚区,在芯片输入引脚区,引线层240位于绝缘层230上并与引线层240通过绝缘层230过孔连接。其中,芯片输入引脚区还包括:第一金属层270,第一金属层270与走线层220通过钝化层260过孔及绝缘层230过孔连接;第一金属层270在基板210上的正投影,与引线层240与第二金属层250连接的部位在基板210上的正投影至少部分重合,即在芯片输入引脚区将走线层220的信号线或数据线引出。其中,引线在基板210上的正投影至少部分位于柔性线路板输入引脚区,即引线穿过柔性线路板输入引脚区伸出至间隔区110与导线130连接。其中,第一金属层270可作为芯片输入引脚,第一金属层270的材料可为铟锡氧化物。
示例的,如图8所示,非显示区包括芯片输入引脚区和柔性线路板输入引脚区,在芯片输入引脚区,引线层240位于绝缘层230上并与引线层240通过绝缘层230过孔连接。引线层240与走线层220连接的部位位于芯片输入引脚区以外的区域,即直接通过引线层240将走线层220引出至显示基板外。其中,引线在基板210上的正投影至少部分位于柔性线路板输入引脚区,即引线穿过柔性线路板输入引脚区伸出至间隔区110与导线130连接。
示例的,如图9所示,非显示区包括芯片输入引脚区和柔性线路板输入引脚区,在芯片输入引脚区,引线层240位于绝缘层230上并与引线层240通过绝缘层230过孔连接。其中,芯片输入引脚区还包括:第一金属层270,第一金属层270与走线层220通过钝化层260过孔及绝缘层230过孔连接;第一金属层270在基板210上的正投影,与引线层240与第二金属层250连接的部位在基板210上的正投影至少部分重合,即在芯片输入引脚区将走线层220的信号线或数据线引出。其中,引线在基板210上的正投影与柔性线路板输入引脚区无重合部分,即引线未穿过柔性线路板输入引脚区伸出至间隔区110与导线130连接,可从柔性线路板输入引脚区两侧引出。其中,第一金属层270可作为芯片输入引脚,第一金属层270的材料可为铟锡氧化物。
示例的,如图10所示,非显示区包括芯片输入引脚区和柔性线路板输入引脚区,在芯片输入引脚区,引线层240位于绝缘层230上并与引线层240通过绝缘层230过孔连接。引线层240与走线层220连接的部位位于芯片输入引脚区以外的区域,即直接通过引线层240将走线层220引出至显示基板外。其中,引线在基板210上的正投影与柔性线路板输入引脚区无重合部分,即引线未穿过柔性线路板输入引脚区伸出至间隔区110与导线130连接,可从柔性线路板输入引脚区两侧引出。
示例的,如图1所示,显示基板区120的引线均连接在导线130上。在显示母板上各显示基板区120外围的间隔区110,以及显示基板相邻的行之间的间隔区110上设置连通的导线130,将所有显示基板区120连接起来,以形成大的静电环,达到分散大电流,减少Array制程中的ESD破坏的技术效果,解决由于ESD破坏造成的产品良率低的问题。当然,导线130也可在间隔区110上设置其它走线方式以形成大的静电环,本公开对此不做限制,凡是隔区上导线130的走线方式的变换,均属于本公开的保护范围。
示例的,导线130的宽度为15μm-25μm,例如15μm、18μm、20μm、22μm、25μm等,本公开在此不一一列举;当然,导线130的宽度也可小于15μm或大于25μm,本公开对此不做限制。
示例的,导线130的材料为金属导电材料,金属导电材料可与引线的材料形同,例如导线130的材料包括ITO、铁、铜、铝、钛等,本公开对此不做限制。
本公开的实施例还提供了一种显示母板的制造方法,如图11所示,该制造方法包括:
步骤S310、提供一基板210,所述基板210包括用于形成多个显示基板的多个显示基板区120和位于所述显示基板区120外围的间隔区110,在所述间隔区110上形成导线130;所述显示基板区120包括显示区和位于所述显示区外围的非显示区;
步骤S320、在所述基板210的所述非显示区一侧形成走线层220,所述走线层220包括多个信号线和/或数据线;
步骤S330、在所述基板210的一侧形成覆盖所述走线层220的绝缘层230;
步骤S340、在所述绝缘层230背离所述基板210的一侧形成引线层240,所述引线层240包括多个引线,所述引线与所述走线层220中的走线一一对应连接,且所述引线延伸至所述间隔区110与所述导线130连接;
步骤S350、在所述引线层240背离所述基板210的一侧形成钝化层260。
本公开提供的显示母板的制造方法,走线层220可通过引线层240连接到间隔区110的导线130上,通过用前层金属的引线层240将显示基板金属连接起来,并引出显示基板外部,并将基板210上的所有显示基板连接起来,形成一个大的静电环,达到分散大电流,减少Array制程中的ESD破坏的技术效果,解决由于ESD破坏造成的产品良率低的问题。
如图3-图6所示,在该实施例的显示母板的制造方法中,先形成走线层220,然后通过绝缘层230打孔,接着形成第二金属层250,使第二金属层250与走线层220连接,第二金属层250形成于引线层240之后,并与引线层240连接。其中,第二金属层250为源漏金属层,引线层240为ITO层。下面,为该实施例的显示母板的制造方法的四种实施例:
示例的,如图4所示,第二金属层250位于绝缘层230上并与引线层240连接,第二金属层250通过绝缘层230过孔与走线层220连接。引线层240与第二金属层250连接的部位位于芯片输入引脚区以外的区域,即直接通过引线层240将走线层220引出至显示基板外。其中,引线在基板210上的正投影至少部分位于柔性线路板输入引脚区,即引线穿过柔性线路板输入引脚区伸出至间隔区110与导线130连接。
示例的,如图5所示,非显示区包括芯片输入引脚区和柔性线路板输入引脚区,在芯片输入引脚区,第二金属层250位于绝缘层230上并与引线层240连接,第二金属层250通过于绝缘层230过孔与走线层220连接。其中,芯片输入引脚区还包括:第一金属层270,第一金属层270与走线层220通过钝化层260过孔及绝缘层230过孔连接;第一金属层270在基板210上的正投影,与引线层240与第二金属层250连接的部位在基板210上的正投影至少部分重合,即在芯片输入引脚区将走线层220的信号线或数据线引出。其中,引线在基板210上的正投影与柔性线路板输入引脚区无重合部分,即引线未穿过柔性线路板输入引脚区伸出至间隔区110与导线130连接,可从柔性线路板输入引脚区两侧引出。其中,第一金属层270可作为芯片输入引脚。
示例的,如图6所示,第二金属层250位于绝缘层230上并与引线层240连接,第二金属层250通过绝缘层230过孔与走线层220连接。引线层240与第二金属层250连接的部位位于芯片输入引脚区以外的区域,即直接通过引线层240将走线层220引出至显示基板外。其中,引线在基板210上的正投影与柔性线路板输入引脚区无重合部分,即引线未穿过柔性线路板输入引脚区伸出至间隔区110与导线130连接,可从柔性线路板输入引脚区两侧引出。
如图7-图10所示,在该实施例的显示母板的制造方法中,先形成绝缘层230过孔,接着形成引线层240,使引线层240与走线层220通过绝缘层230过孔连接。其中,引线层240为源漏金属层。下面,为该实施例的显示母板的制造方法的四种实施例:
示例的,如图7所示,非显示区包括芯片输入引脚区和柔性线路板输入引脚区,在芯片输入引脚区,引线层240位于绝缘层230上并与引线层240通过绝缘层230过孔连接。其中,芯片输入引脚区还包括:第一金属层270,第一金属层270与走线层220通过钝化层260过孔及绝缘层230过孔连接;第一金属层270在基板210上的正投影,与引线层240与第二金属层250连接的部位在基板210上的正投影至少部分重合,即在芯片输入引脚区将走线层220的信号线或数据线引出。其中,引线在基板210上的正投影至少部分位于柔性线路板输入引脚区,即引线穿过柔性线路板输入引脚区伸出至间隔区110与导线130连接。其中,第一金属层270可作为芯片输入引脚。
示例的,如图8所示,非显示区包括芯片输入引脚区和柔性线路板输入引脚区,在芯片输入引脚区,引线层240位于绝缘层230上并与引线层240通过绝缘层230过孔连接。引线层240与走线层220连接的部位位于芯片输入引脚区以外的区域,即直接通过引线层240将走线层220引出至显示基板外。其中,引线在基板210上的正投影至少部分位于柔性线路板输入引脚区,即引线穿过柔性线路板输入引脚区伸出至间隔区110与导线130连接。
示例的,如图9所示,非显示区包括芯片输入引脚区和柔性线路板输入引脚区,在芯片输入引脚区,引线层240位于绝缘层230上并与引线层240通过绝缘层230过孔连接。其中,芯片输入引脚区还包括:第一金属层270,第一金属层270与走线层220通过钝化层260过孔及绝缘层230过孔连接;第一金属层270在基板210上的正投影,与引线层240与第二金属层250连接的部位在基板210上的正投影至少部分重合,即在芯片输入引脚区将走线层220的信号线或数据线引出。其中,引线在基板210上的正投影与柔性线路板输入引脚区无重合部分,即引线未穿过柔性线路板输入引脚区伸出至间隔区110与导线130连接,可从柔性线路板输入引脚区两侧引出。其中,第一金属层270可作为芯片输入引脚。
示例的,如图10所示,非显示区包括芯片输入引脚区和柔性线路板输入引脚区,在芯片输入引脚区,引线层240位于绝缘层230上并与引线层240通过绝缘层230过孔连接。引线层240与走线层220连接的部位位于芯片输入引脚区以外的区域,即直接通过引线层240将走线层220引出至显示基板外。其中,引线在基板210上的正投影与柔性线路板输入引脚区无重合部分,即引线未穿过柔性线路板输入引脚区伸出至间隔区110与导线130连接,可从柔性线路板输入引脚区两侧引出。
本公开的实施例还提供了一种显示基板,该显示基板由上述的显示母板切割形成。
其中,显示基板切割后引出引线的断面上设有涂覆层。可通过模组FPC加宽设计覆盖引线,FPC背胶涂覆时密封引线断面,没有额外增加工序,降低了生产成本,提高了生产效率。
本公开的实施例还提供了一种显示面板,该显示面板包括权上述的显示基板。该显示面板可以是有机发光显示面板,当然,也可以是液晶显示面板,在此不对其类型做特殊限定。该显示面板可用于手机、平板电脑或其它终端设备,其有益效果可参考上述制造方法的有益效果,在此不再详述。
需要说明的是,尽管在附图中以特定顺序描述了本公开中方法的各个步骤,但是,这并非要求或者暗示必须按照该特定顺序来执行这些步骤,或是必须执行全部所示的步骤才能实现期望的结果。附加的或备选的,可以省略某些步骤,将多个步骤合并为一个步骤执行,以及/或者将一个步骤分解为多个步骤执行等。
本领域技术人员在考虑说明书及实践这里公开的发明后,将容易想到本公开的其它实施方案。本申请旨在涵盖本公开的任何变型、用途或者适应性变化,这些变型、用途或者适应性变化遵循本公开的一般性原理并包括本公开未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的,本公开的真正范围和精神由所附的权利要求指出。
Claims (10)
1.一种显示母板,其特征在于,包括:基板和导线,所述基板包括:用于形成多个显示基板的多个显示基板区和位于所述显示基板区外围的间隔区,所述导线的位于所述间隔区上;
所述显示基板区包括显示区和位于所述显示区外围的非显示区,所述非显示区包括:
走线层,设于所述基板的一侧,所述走线层包括多个信号线和/或数据线;
绝缘层,设于所述基板的一侧并覆盖所述走线层;
引线层,设于所述绝缘层背离所述基板的一侧,所述引线层包括多个引线,所述引线与所述走线层中的走线一一对应连接,且所述引线延伸至所述间隔区与所述导线连接;
钝化层,设于所述引线层背离所述基板的一侧。
2.根据权利要求1所述的显示母板,其特征在于,所述非显示区包括芯片输入引脚区和柔性线路板输入引脚区,所述芯片输入引脚区还包括:第一金属层,所述第一金属层与所述走线层连接;所述第一金属层在所述基板上的正投影,与所述引线层与所述走线层连接的部位在所述基板上的正投影至少部分重合。
3.根据权利要求1或2所述的显示母板,其特征在于,所述非显示区包括芯片输入引脚区和柔性线路板输入引脚区,所述引线在所述基板上的正投影至少部分位于所述柔性线路板输入引脚区。
4.根据权利要求1所述的显示母板,其特征在于,所述非显示区包括芯片输入引脚区和柔性线路板输入引脚区,所述非显示区还包括:
第二金属层,在所述芯片输入引脚区,所述第二金属层位于所述绝缘层上并与所述引线层连接,所述第二金属层通过过孔与所述走线层连接。
5.根据权利要求4所述的显示母板,其特征在于,所述芯片输入引脚区还包括:第一金属层,所述第一金属层与所述走线层连接;所述第一金属层在所述基板上的正投影,与所述引线层与所述第二金属层连接的部位在所述基板上的正投影至少部分重合。
6.根据权利要求4或5所述的显示母板,其特征在于,所述引线在所述基板上的正投影至少部分位于所述柔性线路板输入引脚区。
7.根据权利要求1所述的显示母板,其特征在于,所述导线的宽度为15μm-25μm。
8.一种显示基板,其特征在于,由权利要求1-6任一项所述的显示母板切割形成。
9.根据权利要求8所述的显示基板,其特征在于,所述显示基板切割后引出所述引线的断面上设有涂覆层。
10.一种显示面板,其特征在于,包括权利要求8或9所述的显示基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202022835096.7U CN213958434U (zh) | 2020-11-30 | 2020-11-30 | 显示母板、显示基板、显示面板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202022835096.7U CN213958434U (zh) | 2020-11-30 | 2020-11-30 | 显示母板、显示基板、显示面板 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN213958434U true CN213958434U (zh) | 2021-08-13 |
Family
ID=77212645
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202022835096.7U Active CN213958434U (zh) | 2020-11-30 | 2020-11-30 | 显示母板、显示基板、显示面板 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN213958434U (zh) |
-
2020
- 2020-11-30 CN CN202022835096.7U patent/CN213958434U/zh active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11488987B2 (en) | Display substrate, splicing screen and manufacturing method thereof | |
CN106896609B (zh) | 一种阵列基板及包括其的显示装置 | |
US11209947B2 (en) | Touch structure and touch panel | |
CN102096532B (zh) | 静电电容型输入装置及其制造方法 | |
KR100602062B1 (ko) | 수평 전계 인가형 액정 표시 장치 및 그 제조 방법 | |
CN101207138B (zh) | 薄膜晶体管基板及其制造方法 | |
CN106773424B (zh) | 一种显示面板及显示装置 | |
EP3088951B1 (en) | Array substrate, preparation method thereof, motherboard comprising array substrate and display apparatus | |
CN107065287B (zh) | 一种显示面板和显示装置 | |
CN111244129B (zh) | 一种阵列基板及其制作方法、显示面板、显示装置 | |
CN105428355A (zh) | 阵列基板及其制作方法、显示装置 | |
CN111427206B (zh) | 阵列基板及显示装置 | |
US20070290375A1 (en) | Active device array mother substrate | |
CN103021940B (zh) | 阵列基板及其制造方法、显示装置 | |
US9490271B2 (en) | Array substrate having jump wire connecting first and second wirings | |
CN106057824A (zh) | 阵列基板及其制作方法、显示装置 | |
CN109062441B (zh) | 阵列基板 | |
US11955491B2 (en) | Array substrate and manufacturing method thereof, motherboard and display device | |
CN215494959U (zh) | 显示装置及显示设备 | |
CN103135304A (zh) | 阵列基板及其制造方法 | |
CN106354320B (zh) | 触摸屏及其制备方法、触控显示装置 | |
CN109085942B (zh) | 一种阵列基板及其制作方法、触控显示装置 | |
CN213958434U (zh) | 显示母板、显示基板、显示面板 | |
KR20170056082A (ko) | 인셀 터치 방식 액정표시장치 | |
CN114582220A (zh) | 显示母板及其制造方法、显示基板、显示面板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |