JP2006245371A - 薄膜トランジスタおよびその製造方法 - Google Patents

Abstract

【課題】基板１上に、少なくともゲート電極３、絶縁層４、半導体７の順に積層され、半導体層７の上または下に水平方向に離間したソース電極５・ドレイン電極６を有する薄膜トランジスタにおいて、トランジスタの実効チャネル幅を大きくし、小さな画素内に形成される薄膜トランジスタおよびその製造方法を提供する。
【解決手段】ゲート電極３および絶縁層４の上面が、ソース電極５とドレイン電極６を結ぶ方向に平行な四角柱状の凸部または凹部を有することを特徴とする薄膜トランジスタ。
【選択図】図１

Description

本発明は、有機半導体または酸化物半導体を用いた薄膜トランジスタおよびその製造方法に関する。

半導体自体を基板としたトランジスタや集積回路技術を基礎として、ガラス基板上にアモルファスＳｉやポリＳｉの薄膜トランジスタ（ＴＦＴ）が製造され、液晶ディスプレイや電子ペーパーに応用されている。成膜温度を４００〜５００℃程度に低減できたことにより、石英よりも安価なガラスが使用できる。

近年、有機半導体や酸化物半導体を用いたＴＦＴが登場し、成膜温度を室温〜２００℃程度に低減できることから、プラスチック基板を用いることが可能になり、軽量かつフレキシブルなディスプレイが期待されている。また、フォトリソを用いず、印刷やマスク蒸着によって形成することにより、安価に製造することが可能である。

従来の有機ＴＦＴの一例を、図７に示す。図７は、従来のＴＦＴの製造方法の例を斜視（図（ａ）〜（ｅ））および断面（図（ａ’）〜（ｅ’））で見た模式説明図である。基板１上にマスク蒸着等によってゲート電極３を形成する。次に、液体を塗布・焼成することにより絶縁層４を形成し、ソース電極５およびドレイン電極６を印刷またはマスク蒸着する。最後に有機半導体を塗布・焼成して有機半導体層７を形成する。有機半導体層７のうち、ソース電極５およびドレイン電極６の間で、絶縁膜４を介してゲート電極３に対向している部分が、電流が流れるチャネルであり、ソース・ドレイン間距離がチャネル長Ｌ、ソース・ドレインの幅がチャネル幅Ｗに相当する。

トランジスタの飽和領域のドレイン電流はＩ＝μＷＣ（Ｖｄ−Ｖｔｈ）²／２Ｌで表される。μは移動度、Ｗはチャネル幅、Ｃは単位面積当りのキャパシタンス、Ｖｄはドレイン電圧、Ｖｔｈはしきい値電圧、Ｌはチャネル長である。アモルファスＳｉの場合、通常はフォトリソを用いて容易にチャネル長Ｌ＝５μｍ程度にできる。移動度μも１ｃｍ²／Ｖｓ程度と大きいので、チャネル幅Ｗも５μｍ程度と小さくて済む。しかし、有機半導体や酸化物半導体では、フォトリソを使わずにマスク蒸着やスクリーン印刷等を用いるのでチャネル長Ｌ＝５０μｍ程度と大きい。酸化物半導体のチャネル幅Ｗは５０μｍ程度が必要であり、有機半導体では移動度が小さいので、チャネル幅Ｗを５００μｍ程度と大きくする必要がある。

さて、ディスプレイ用途の場合、小さな画素内にＴＦＴを組み込むことが必要である。例えば、画素サイズを３００μｍ角とする。酸化物半導体ＴＦＴの画素面積に占める割合は、電極の大きさも含めると５０％にも及び、有機半導体ＴＦＴに至っては画素内に組み込むのが困難であった。

以下に公知の文献を示す。
特開平１１−２８４１８７号公報

本発明は、係る従来技術の状況に鑑みてなされたもので、実効チャネル幅を大きくし、小さな画素内に形成されうる薄膜トランジスタおよびその製造方法を提供することを課題と
する。

上記の課題を達成するために、まず請求項１の発明は、基板上に、少なくともゲート電極、絶縁層、半導体の順に積層され、半導体層の上または下に水平方向に離間したソース電極・ドレイン電極を有する薄膜トランジスタであって、ゲート電極および絶縁層の上面が、ソース電極とドレイン電極を結ぶ方向に平行な四角柱状の凸部または凹部を有することを特徴とする薄膜トランジスタである。

請求項２の発明は、基板上に、断面がほぼ台形の四角柱状の凸部あるいは凹部の列からなる凹凸構造体を有し、該凹凸構造体の存在によって、上記ゲート電極および絶縁層の上面が、ソース電極とドレイン電極を結ぶ方向に平行な凸部または凹部を有することを特徴とする請求項１記載の薄膜トランジスタである。

請求項３の発明は、上記凹凸構造体が樹脂であることを特徴とする請求項２記載の薄膜トランジスタである。

請求項４の発明は、上記半導体が、有機半導体または酸化物半導体であることを特徴とする請求項１〜３記載の薄膜トランジスタである。

請求項５の発明は、基板上に、四角柱状の凹型または凸型を用いて凹凸構造体を形成する工程と、ゲート電極を形成する工程と、絶縁層を形成する工程と、ソース電極とドレイン電極を形成する工程と、半導体層を形成する工程と、を有することを特徴とする請求項１〜４記載の薄膜トランジスタの製造方法である。

請求項６の発明は、上記凹凸構造体を形成する工程が、凹型または凸型と基板の間に液状の樹脂を挟みこんで硬化させる工程であることを特徴とする請求項５記載の薄膜トランジスタの製造方法である。

請求項７の発明は、上記凹凸構造体を形成する工程が、基板または型の上に液状の樹脂を滴下し、型または基板を重ねて、ロールの間を通した後、樹脂を硬化させる工程であることを特徴とする請求項６記載の薄膜トランジスタの製造方法である。

以上の構成から、本発明には、以下の効果がある。

ゲート電極３と絶縁層４を凹凸形状にすることにより、実効チャネル幅Ｗが大きく、また、凹凸構造体２を用いることによって、ゲート電極３および絶縁層４を凹凸形状にできる薄膜トランジスタおよびその製造方法である。

本発明の実施の形態について、図を用いて以下詳細に説明する。

本発明のＴＦＴの一例を、図１に示す。図１（ａ）は、本発明のＴＦＴの一例を斜視で見た説明図で、図（ｂ）は、トランジスタチャンネル部をソース電極５・ドレイン電極６を結ぶ方向に垂直に断面で見た説明図である。本ＴＦＴは、基板１上に、ゲート電極３、絶縁層４、半導体７の順に積層され、半導体層の下に水平方向に離間したソース電極５・ドレイン電極６を有する。また、ゲート電極３および絶縁層４の上面が、ソース電極５・ドレイン電極６を結ぶ方向に平行な四角柱状の凸部または凹部を有する。ソース電極５・ドレイン電極６を結ぶ方向に垂直な断面で見れば、凸部または凹部は台形状であって、ゲ
ート電極３および絶縁層４の上面は、基板にほぼ平行かつ低い部分と、表面が基板にほぼ平行かつ高い部分と、表面が基板に対して斜めな部分とからなる。前述のように、半導体層７のうち、ソース電極５およびドレイン電極６の間で、絶縁膜４を介してゲート電極３に対向している部分が電流が流れるチャネルであるから、チャネルも凹凸形状になる。ゲート電極３の側面部の膜厚を確保するためと、絶縁層４の絶縁性を確保するために、凹凸形状としては、側面が斜めで、角が丸い構造が好ましい。しかし実効チャンネルを算出するために矩形に近似して考える。凸部の高さをｈ、凸部の数をｎとすると、実効チャネル幅Ｗは、上から見た見かけのチャネル幅Ｗ’を用いてＷ＝Ｗ’＋２ｎｈとなる。例えばＷ’＝２００μｍ、ｎ＝８、ｈ＝２０μｍとすれば、Ｗ＝５２０μｍとなる。これにより、実効チャネル幅約５００μｍの大きなＴＦＴを、見かけのチャネル幅２００μｍにでき、小さな画素内に収めることができる。ゲート電極３の上面を凹凸形状にするには、全面に金属を薄く成膜した後に一部をレジストで覆い、所定部をめっきで厚くする方法や、蒸着マスクをわざと一定距離だけ離した状態で成膜し、回り込みによって隣接パターン間を薄い膜で接合させる方法でできる。しかし、もっと簡単な方法を見出した。

本発明ＴＦＴの製造方法では四角柱状の凹凸構造体を用いる。図２は本製造方法の１例を斜視（図（ａ）〜（ｆ））および断面（図（ａ’）〜（ｆ’））で見た説明図である。

まず基板１を用意する（ａ、ａ’）。次に基板１上に、四角柱状の凹型または凸型を用いて凹凸構造体２を形成する（ｂ、ｂ’）。次に、ゲート電極３を形成する（ｃ、ｃ’）。次に絶縁層４を形成する（ｄ、ｄ’）。次に、ソース電極５とドレイン電極６を形成する（ｅ、ｅ’）。次に、半導体７を形成し、ＴＦＴを製造する（ｆ、ｆ’）。

このように、凹凸構造体２を用いると、それを元にゲート電極３、絶縁層４の上面を凹凸形状にすることができる。凹凸構造体２とは、断面がほぼ台形の四角柱状の凸部あるいは凹部の列からなる構造物である。例えば図２（ｂ、ｂ’）のような断面が台形の構造体群が該当する。材質としては樹脂が望ましく、さらにはＵＶ硬化型樹脂が望ましい。樹脂を用いることにより、軽量・フレキシビリティを保ち、また、製造工程が容易になる（後述）。ＵＶ硬化型樹脂を用いれば、さらにプロセス時間を短縮できる。基板１としては、ガラス等のリジッド基板を用いてもよいが、軽量・フレキシブルなプラスチック基板が好ましい。例えば、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）、ポリエーテルスルフォン（ＰＥＳ）、ポリイミド（ＰＩ）、ポリエーテルイミド（ＰＥＩ）、ポリスチレン（ＰＳ）、ポリ塩化ビニル（ＰＶＣ）、ポリエチレン（ＰＥ）、ポリプロピレン（ＰＰ）、ナイロン等が使用可能である。ただし、密着性向上のためにＵＶやプラズマ等による表面処理を行うとよい。

凹凸構造体２の上に、ゲート電極３をマスク蒸着あるいはスクリーン印刷等によって形成する（図２（ｃ、ｃ’））。ゲート電極３としては導電性物質であれば何でもよいが、絶縁膜４としてゲート３の陽極酸化膜を用いる場合、ＡｌまたはＴａが望ましい。またスクリーン印刷の場合、Ｐｔ、Ａｕ、Ａｇ、Ｃｕ、Ｎｉ等の金属のペーストや、ＰＥＤＯＴ、ＰＡＮＩ等の有機導電体ペーストを使用できる。

絶縁膜４（図２（ｄ、ｄ’））としては、液体を塗布・焼成する塗布型絶縁膜が使用できるが、前述のようにゲート電極３の陽極酸化膜を用いてもよい。

ソース電極５・ドレイン電極６は、マスク蒸着、スクリーン印刷等によって同時に形成される（図２（ｅ、ｅ’））。ソース電極５・ドレイン電極６から半導体７へのキャリア注入特性が重要である。仕事関数が半導体７のイオン化ポテンシャルに近い物質が望ましく、ｐ型有機半導体に正孔を注入するには例えばＰｔ、Ａｕ、Ａｇ、Ｃｕ、Ｎｉ等が好適である。このような金属をマスク蒸着（真空蒸着だけでなくスパッタを含む）またはスク
リーン印刷することによって、ソース電極５・ドレイン電極６は形成される。

半導体層７としては、ポリチオフェン誘導体、ポリフェニレンビニレン誘導体、ポリチエニレンビニレン誘導体、ポリアリルアミン誘導体、ポリアセチレン誘導体、アセン誘導体、オリゴチオフェン誘導体等、既知の有機半導体や、ＩｎＧａＺｎＯ系、ＩｎＧａＯ系、ＺｎＧａＯ系、ＩｎＺｎＯ系、ＺｎＯ系、ＳｎＯ系等、あるいはそれらの混合物の酸化物半導体が使用可能である。有機半導体は、ディスペンサあるいはインクジェットで塗布・焼成によって形成されるか、またはマスク蒸着によって形成される（図２（ｆ、ｆ’））。

なお、ソース電極５・ドレイン電極６と半導体層７の形成順序は、逆でもよい。特に酸化物半導体の場合には、半導体層７を先に形成するのが望ましい。酸化物半導体は、スパッタやレーザアブレーション、有機金属化学気相成長等で形成できる。

他の例を図３に示した。図３は、本発明のＴＦＴの製造方法の他の例を斜視（図（ａ）〜（ｆ））および断面（図（ａ’）〜（ｆ’））で見た模式説明図である。この例では、凹凸構造体２の形状は、図２（ｂ、ｂ’）のような断面が台形の凸状の構造体群だけでなく、図３（ｂ、ｂ’）のように凸状部分の底面が同じ組成の平板形状の土台とつながっている構造体となっている。構造体を形成する工程以外は、図２の例と同様である。

またその他の例を図４に示した。図４は、本発明のＴＦＴの製造方法のその他の例を斜視（図（ａ）〜（ｆ））および断面（図（ａ’）〜（ｆ’））で見た模式説明図である。この例は、前記のその他の例に対して、台形が凹状に形成され、土台と一体型の構造体である。この構造体を形成する工程以外は、上記例と同様である。

本発明に係る凹凸構造体２を形成する方法を図５に例示した。基板１上に凹凸構造体２を形成するには、型１０を用いることができる（図５）。即ち基板１と型１０の間に硬化型樹脂材料２’をはさみこみ（図５（ａ））、硬化させてから型１０を剥がすことにより、凹凸構造体２を容易に作製できる（図５（ｂ））。挟み込む方法としては、基板１上に液状の硬化性樹脂材料２’を垂らし、上から型１０を重ねて、２本のロールの間を通す方法を用いることができる。あるいは、型１０の上に液状の硬化性樹脂材料２’を垂らし、上から基板１を重ねて、２本のロールの間を通してもよい。挟み込む際の位置や圧力によっては図５（ｃ）のようなつながった構造にできる。あるいは凸状の型１０を用いることにより（図５（ｄ））、断面が台形の溝を有する構造にできる（図５（ｅ））。

硬化型樹脂材料２’としては、常温硬化型、熱硬化型、ＵＶ硬化型のいずれも使用可能であり、エポキシ、アクリル、シリコーン等が使用できる。常温硬化型では硬化に時間がかかるという欠点があり、熱硬化型では寸法精度が悪いという欠点があるが、ＵＶ硬化型なら短時間で高精度の凹凸構造体２を作製できる。ＵＶ透過性の基板を用いて基板側からＵＶ照射してもよいし、ＵＶ透過性の型を用いて型側からＵＶ照射してもよい。

本発明に係る凹凸構造体を形成するための型１０を作製する方法を、図６に例示した。ガラス等の基板２１を用意し（図（ａ））、ガラス基板２１上にレジスト２２’を塗布し（図（ｂ））、フォトリソによって線状のパターンを形成するか（図（ｃ））、あるいは溝パターンを形成する（図（ｆ））。その際、ポジレジストを使用することにより、断面を順テーパの台形にできる。これらを型として使用してもよいが、これらを原型２０とし、原型２０に液状シリコーン１０’を重ねて硬化させて（図（ｄ）、（ｇ））、型１０として用いるとよい（図（ｅ）、（ｈ））。透明なシリコーン１０’を用いれば、ＵＶ透過性の型１０となる。

本発明の実施例について、図２を用いて説明する。基板１として、厚さ１２５μｍのポリエチレンナフタレート（ＰＥＮ）を用意し（図２（ａ、ａ’））、シリコーン型を用いて、断面台形の構造体群である凹凸構造体２をＵＶ硬化型エポキシで作製した（図２（ｂ、ｂ’））。高さ２０μｍ、上幅１０μｍ、下幅１５μｍ、ピッチ２５μｍ、長さ５００μｍとした。次に、ゲート電極３としてＡｌを約５０ｎｍマスク蒸着した（図２（ｃ、ｃ’））。ゲート電極３の幅は２５０μｍとした。さらに、全面にポリビニルフェノール含有液を塗布・焼成することにより絶縁層４として厚さ約１μｍのポリビニルフェノールを形成した（図２（ｄ、ｄ’））。そして、ソース電極５・ドレイン電極６としてＰｔをマスク蒸着（スパッタ）した（図２（ｅ、ｅ’））。ソース・ドレイン間距離は５０μｍ、電極の幅Ｗ’は２００μｍである。最後に、半導体層７としてペンタセンをマスク蒸着した（図２（ｆ、ｆ’））。このようにして、チャネル長Ｌ＝５０μｍ、見かけのチャネル幅Ｗ’＝２００μｍ、実効チャネル長Ｗ＝約５００μｍのＴＦＴを作製できた。同時に作製した、凹凸構造体２のないＴＦＴ（Ｌ＝５０μｍ、Ｗ＝２００μｍ）に比べて約２．５倍のドレイン電流が得られた。

本発明の実施例について、図３を用いて説明する。基板１として、厚さ１００μｍのポリエチレンテレフタレート（ＰＥＴ）を用意し（図３（ａ、ａ’））、シリコーン型を用いて、断面台形の構造体群である凹凸構造体２をＵＶ硬化型エポキシで作製した（図３（ｂ、ｂ’））。高さ２０μｍ、上幅５μｍ、下幅１０μｍ、ピッチ２５μｍ、長さ５００μｍとした。次に、ゲート電極３としてＰＥＤＯＴをスクリーン印刷、焼成して厚さ約５μｍの膜とした（図３（ｃ、ｃ’））。ゲート電極３の幅は２５０μｍとした。さらに、全面にポリビニルフェノール含有液を塗布・焼成することにより絶縁層４として厚さ約１μｍのポリビニルフェノールを形成した（図３（ｄ、ｄ’））。そして、ソース電極５・ドレイン電極６としてＡｇをスクリーン印刷した（図３（ｅ、ｅ’））。ソース・ドレイン間距離は５０μｍ、電極の幅Ｗ’は２００μｍである。最後に、半導体層７としてポリチオフェンをディスペンサ塗布・焼成した（図３（ｆ、ｆ’））。このようにして、チャネル長Ｌ＝５０μｍ、見かけのチャネル幅Ｗ’＝２００μｍ、実効チャネル長Ｗ＝約５００μｍのＴＦＴを作製できた。同時に作製した、凹凸構造体２のないＴＦＴ（Ｌ＝５０μｍ、Ｗ＝２００μｍ）に比べて約２倍のドレイン電流が得られた。

本発明の実施例について、図４を用いて説明する。基板１として、厚さ１００μｍのポリエチレンテレフタレート（ＰＥＴ）を用意し（図４（ａ、ａ’））、シリコーン型を用いて、断面台形の溝を有する凹凸構造体２をＵＶ硬化型エポキシで作製した（図４（ｂ、ｂ’））。深さ２０μｍ、溝上幅１５μｍ、溝下幅１０μｍ、ピッチ２５μｍ、長さ５００μｍとした。次に、ゲート電極３としてＡｌを約５０ｎｍマスク蒸着した（図４（ｃ、ｃ’））。ゲート電極３の幅は２５０μｍとした。さらに、全面にスパッタにより絶縁層４として厚さ約１μｍのＳｉＯ₂を形成した（図４（ｄ、ｄ’））。そして、半導体層７としてＩｎＧａＺｎＯ₄をスパッタした（図４（ｅ、ｅ’））。最後に、ソース電極５・ドレイン電極６としてＡｕをマスク蒸着した（図４（ｆ、ｆ’））。ソース・ドレイン間距離は５０μｍ、電極の幅Ｗ’は２００μｍである。このようにして、チャネル長Ｌ＝５０μｍ、見かけのチャネル幅Ｗ’＝２００μｍ、実効チャネル長Ｗ＝約５００μｍのＴＦＴを作製できた。同時に作製した、凹凸構造体２のないＴＦＴ（Ｌ＝５０μｍ、Ｗ＝２００μｍ）に比べて約２．５倍のドレイン電流が得られた。

本発明のＴＦＴの一例を示す模式説明図で、図１（ａ）は、本発明のＴＦＴの一例を斜視で見た模式説明図、図（ｂ）は、トランジスタチャンネル部をソース電極５・ドレイン電極６を結ぶ方向に垂直に断面で見た模式説明図である。 本発明のＴＦＴの製造方法の一例を斜視および断面で見た模式説明図である。 本発明のＴＦＴの製造方法の他の例を斜視および断面で見た模式説明図である。 本発明のＴＦＴの製造方法のその他の例を斜視および断面で見た模式説明図である。 本発明の凹凸構造体の製造方法を斜視で見た模式説明図である。 本発明の型の製造法を斜視で見た模式説明図である。 従来のＴＦＴの製造方法の例を斜視および断面で見た模式説明図である。

符号の説明

１ ・・・ 基板
２ ・・・ 凹凸構造体
２’ ・・・ 凹凸構造体の原料（液体）
３ ・・・ ゲート電極
４ ・・・ 絶縁層
５ ・・・ ソース電極
６ ・・・ ドレイン電極
７ ・・・ 半導体層
１０ ・・・ 型
１０’・・・ 型の原料（液体）
２０ ・・・ 原型
２１ ・・・ 原型の基板
２２ ・・・ レジストパターン
２２’・・・ レジスト層
Ｌ ・・・ チャネル長
Ｗ ・・・ （実効）チャネル幅
Ｗ’ ・・・ 見かけのチャネル幅

Claims (7)

1. 基板上に、少なくともゲート電極、絶縁層、半導体の順に積層され、半導体層の上または下に水平方向に離間したソース電極・ドレイン電極を有する薄膜トランジスタであって、ゲート電極および絶縁層の上面が、ソース電極とドレイン電極を結ぶ方向に平行な四角柱状の凸部または凹部を有することを特徴とする薄膜トランジスタ。
2. 基板上に、断面がほぼ台形の四角柱状の凸部あるいは凹部の列からなる凹凸構造体を有し、該凹凸構造体の存在によって、上記ゲート電極および絶縁層の上面が、ソース電極とドレイン電極を結ぶ方向に平行な凸部または凹部を有することを特徴とする請求項１記載の薄膜トランジスタ。
3. 上記凹凸構造体が樹脂であることを特徴とする請求項２記載の薄膜トランジスタ。
4. 上記半導体が、有機半導体または酸化物半導体であることを特徴とする請求項１〜３記載の薄膜トランジスタ。
5. 基板上に、四角柱状の凹型または凸型を用いて凹凸構造体を形成する工程と、ゲート電極を形成する工程と、絶縁層を形成する工程と、ソース電極とドレイン電極を形成する工程と、半導体層を形成する工程と、を有することを特徴とする請求項１〜４記載の薄膜トランジスタの製造方法。
6. 上記凹凸構造体を形成する工程が、凹型または凸型と基板の間に液状の樹脂を挟みこんで硬化させる工程であることを特徴とする請求項５記載の薄膜トランジスタの製造方法。
7. 上記凹凸構造体を形成する工程が、基板または型の上に液状の樹脂を滴下し、型または基板を重ねて、ロールの間を通した後、樹脂を硬化させる工程であることを特徴とする請求項６記載の薄膜トランジスタの製造方法。

Images