CN105655406A - 碳纳米管薄膜晶体管及其制作方法 - Google Patents

碳纳米管薄膜晶体管及其制作方法 Download PDF

Info

Publication number
CN105655406A
CN105655406A CN201610115033.XA CN201610115033A CN105655406A CN 105655406 A CN105655406 A CN 105655406A CN 201610115033 A CN201610115033 A CN 201610115033A CN 105655406 A CN105655406 A CN 105655406A
Authority
CN
China
Prior art keywords
carbon nano
film transistor
tube film
multiple projection
grid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201610115033.XA
Other languages
English (en)
Inventor
梁学磊
惠官宝
田博元
张方振
赵海燕
夏继业
严秋平
彭练矛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Peking University
BOE Technology Group Co Ltd
Original Assignee
Peking University
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Peking University, BOE Technology Group Co Ltd filed Critical Peking University
Priority to CN201610115033.XA priority Critical patent/CN105655406A/zh
Publication of CN105655406A publication Critical patent/CN105655406A/zh
Priority to PCT/CN2016/095616 priority patent/WO2017148107A1/en
Priority to US15/520,069 priority patent/US10381584B2/en
Priority to EP16840366.5A priority patent/EP3424082A4/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/484—Insulated gate field-effect transistors [IGFETs] characterised by the channel regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H01L29/0673—Nanowires or nanotubes oriented parallel to a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/437—Superconductor materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/481—Insulated gate field-effect transistors [IGFETs] characterised by the gate conductors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H10K71/12—Deposition of organic active material using liquid deposition, e.g. spin coating
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/20—Carbon compounds, e.g. carbon nanotubes or fullerenes
    • H10K85/221—Carbon nanotubes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/466—Lateral bottom-gate IGFETs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/621—Providing a shape to conductive layers, e.g. patterning or selective deposition

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Nanotechnology (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明公开了一种碳纳米管薄膜晶体管及其制作方法。其中，该碳纳米管薄膜晶体管包括：源极和漏极；对应所述源极和所述漏极之间的沟道区域间隔设置的多个带状凸起，所述多个凸起沿所述沟道的宽度方向依次排列，所述凸起沿所述沟道的长度方向延伸；以及设置在所述多个凸起及相邻凸起之间的间隔区域上的碳纳米管层。通过本发明，可以使网络状碳纳米管在薄膜晶体管中排布更加有序，达到了提高网络状碳纳米管薄膜晶体管的性能的效果。

Description

碳纳米管薄膜晶体管及其制作方法
技术领域
本发明涉及显示技术领域，尤其是涉及一种碳纳米管薄膜晶体管及其制作方法。
背景技术
碳纳米管以其优异的电学性能和稳定性而被认为是后摩尔定律时代最有前途的材料之一。本征的碳纳米管为2/3的半导体性和1/3的金属性，而金属性的碳纳米管限制了其作为晶体管沟道材料的应用范围。近年来，基于溶液分离提纯技术制作而成的网络状碳纳米管薄膜晶体管受到越来越多的重视，这是因为溶液分离提纯技术可以制备出99％乃至99.9％的高半导体性的碳纳米管，而网络状碳纳米管薄膜晶体管由于载流子从源极到漏极需要经过多根碳纳米管的传输，因而有可能克服金属性碳纳米管对晶体管电流开关比的负面影响。然而，一般的网络状碳纳米管的碳管分布是无序的(请参考图1，图1是根据现有技术的薄膜晶体管沟道中碳管排布的电子显微镜图)，源极和漏极之间的通路上节点数量很多，节电阻也很大，导致开态电流和迁移率较小。
由此可见，网络状的碳纳米管晶体管性能虽然要好于非晶硅和有机薄膜材料，但其距离碳纳米管的本征性能仍有很大的距离。因此，如何提高网络状碳纳米管薄膜晶体管的性能成为亟待解决的问题。
发明内容
本发明的主要目的在于提供一种可以使网络状碳纳米管排布更加有序，从而减少源极和漏极之间的节点数量，从而提高网络状碳纳米管薄膜晶体管的性能的技术方案。
为了达到上述目的，根据本发明的一个方面，提供了一种碳纳米管薄膜晶体管，包括：源极和漏极；对应所述源极和所述漏极之间的沟道区域间隔设置的多个带状凸起，所述多个凸起沿所述沟道的宽度方向依次排列，所述凸起沿所述沟道的长度方向延伸；以及设置在所述多个凸起及相邻凸起之间的间隔区域上的碳纳米管层。
优选地，所述多个凸起为相互平行的长方体。
优选地，每个所述凸起的高度相同。
优选地，每个所述凸起的高度范围为10nm～1000nm。
优选地，每相邻两个所述凸起之间的间距相同。
优选地，所述间距小于所述碳纳米管层中所有碳纳米管的平均长度。
优选地，所述间距的范围为5nm～2000nm。
优选地，每个所述凸起的宽度小于所述碳纳米管层中所有碳纳米管的平均长度。
优选地，还包括：栅极和栅极绝缘层，所述栅极绝缘层设置在所述栅极和所述碳纳米管层之间。
优选地，所述多个凸起设置于所述栅极上，所述多个凸起采用与所述栅极相同的材料，所述多个凸起与所述栅极一体成型。
优选地，所述多个凸起设置于所述栅极绝缘层上，所述多个凸起采用与所述栅极绝缘层相同的材料，所述多个凸起与所述栅极绝缘层一体成型。
根据本发明的一个方面，提供了一种碳纳米管薄膜晶体管的制作方法，包括：在对应源极和漏极之间的沟道区域间隔形成多个带状凸起，所述多个凸起沿所述沟道的宽度方向依次排列，所述凸起沿所述沟道的长度方向延伸；在所述多个凸起及相邻凸起之间的间隔区域上形成一碳纳米管层。
优选地，形成所述多个凸起的过程包括：采用相同的材料一体成型出栅极和所述多个凸起；在所述栅极和所述多个凸起上形成栅极绝缘层。
优选地，形成所述多个凸起的过程包括：形成栅极；采用相同的材料，在所述栅极上一体成型出栅极绝缘层和所述多个凸起。
与现有技术相比，本发明所述的碳纳米管薄膜晶体管及其制作方法，可以使网络状碳纳米管在薄膜晶体管中排布更加有序，进而减少源极和漏极之间的节点数量并降低节电阻，从而可以提高开态电流和迁移率，提高网络状碳纳米管薄膜晶体管的性能。
附图说明
图1是根据现有技术的薄膜晶体管沟道中碳管排布的电子显微镜图；
图2是根据本发明实施例的碳纳米管薄膜晶体管的结构示意图；
图3是根据本发明实施例的碳纳米管薄膜晶体管的制作流程示意图；
图4是根据本发明实施例的碳纳米管薄膜晶体管的制备过程示意图；以及
图5是根据本发明实施例的薄膜晶体管沟道中碳管排布的电子显微镜图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域的普通技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。
对于目前的碳纳米管薄膜晶体管，碳纳米管是呈无序排布状态的，即碳纳米管的排布方向是朝向各个方向的，杂乱无章的，这必然导致碳纳米管产生多个交叉节点，无疑增大了源漏之间的电阻，最终导致整个碳纳米管薄膜晶体管的开态电流和迁移率较小，从而降低碳纳米管薄膜晶体管的具备性能。
基于此，本发明主要从规整碳纳米管的排布方向的角度进行改进，使碳纳米管的排布呈现大致与源极和漏极之间的沟道区域的长度方向(也可以称之为源漏方向)保持一致，即碳纳米管的排布方向基本与源极和漏极之间的沟道区域的长度方向(源漏方向)平行，这样就可以最大程度减少碳纳米管产生交叉节点。
本发明实施例提供了一种碳纳米管薄膜晶体管。该碳纳米管薄膜晶体管包括：源极和漏极；对应所述源极和所述漏极之间的沟道区域间隔设置的多个带状凸起，所述多个凸起沿所述沟道的宽度方向依次排列，所述凸起沿所述沟道的长度方向延伸；以及设置在所述多个凸起及相邻凸起之间的间隔区域上的碳纳米管层。
由于碳纳米管薄膜晶体管的沟道区域设置了多个这种间隔排列的凸起，在形成碳纳米管层的过程中，碳纳米管的排布方向会受到凸起的约束。
在相邻两个凸起之间形成凹槽，碳纳米管很少能做到横向排列(即垂直于源极和漏极之间的沟道区域的长度方向，也可以称之为源漏方向)，大部分碳纳米管都会被约束至凹槽内并沿着凸起的延展方向(即平行于源极和漏极之间的沟道区域的长度方向)进行排布，而在每个凸起的表面上，由于其凸起的宽度有限，表面作用力对于每个凸起表面的碳纳米管层的形成也有一定的约束作用。这使得碳纳米管无论是在凹槽中还是位于凸起表面上都会择优沿源极和漏极之间的沟道区域的长度方向(源漏方向)排列。
作为一个优选示例，所述多个凸起为相互平行的长方体。为便于理解，请参考图2(图2是根据本发明实施例的碳纳米管薄膜晶体管的结构示意图)。
如图2所示，每个所述凸起的高度相同。高度相同的凸起，可以使得形成在凸起上的碳纳米管层中的碳纳米管长度更加相近，且排布更加均匀。当然，这种相同高度的凸起的设置方式仅仅是一个优选实施方式而已，在实际应用中，每个凸起的高度完全可以设定为不同的高度值。
在本发明实施例中，由于所述多个凸起的高度具有阻碍碳纳米管沿着垂直于源极和漏极之间的沟道区域的长度方向进行排布的作用，因此为了使绝大多数的碳纳米管能够沿着平行于源极和漏极之间的沟道区域的长度方向(源漏方向)进行排布，或者即便是碳纳米管的排布方向与源极和漏极之间的沟道区域的长度方向(源漏方向)有一定倾斜，而为了倾斜的角度更小，可以进一步对所述凸起的高度值进行优选，例如，作为一个优选范围，可以将每个所述凸起的高度值设定在10nm～1000nm之间。
作为一个优选示例，每相邻两个所述凸起之间的间距相同。如图2所示，图2中，所有凸起形成的间距都是相等的(也可以称之为凸起之间形成的凹槽的宽度是相等的)。这样设计的效果是容易理解的，即在形成于所有所述凸起之上的碳纳米管层中，任意两个所述凸起之间区域的碳纳米管排布的均匀程度基本一致，增加了整体碳纳米管层的均一性。
为了更好地对碳纳米管的排列方向进行限制，可以将相邻两个凸起的间距设定为小于所述碳纳米管层中所有碳纳米管的平均长度。这是因为受到各种因素的影响，目前的碳纳米管的长度相差比较大，为达到将大多数碳纳米管的排列方向都限制在大致与源极和漏极之间的沟道区域的长度方向(源漏方向)平行的目的，可以将所有碳纳米管的平均长度作为一个长度比对值，如果满足凸起的间距小于该长度比对值这一条件，即可实现将大多数碳纳米管的排列方向约束为与源极和漏极之间的沟道区域的长度方向(源漏方向)大致平行。为了更好地满足这一条件，可以将每相邻两个凸起之间的间距的范围设定为5nm～2000nm。
同样地，为了更好地对碳纳米管的排列方向进行限制，可以将每个所述凸起的宽度设定为小于所述碳纳米管层中所有碳纳米管的平均长度。这样设计的好处与将相邻两个凸起的间距设定为小于所述碳纳米管层中所有碳纳米管的平均长度的做法类似，都是为了实现将大多数碳纳米管的排列方向约束为与所述源极和漏极之间的沟道区域的长度方向(源漏方向)大致平行这一目的。但是，在本发明实施例中，并不对每个凸起的宽度的范围值做出限定。而且，在实际应用中，每个凸起的宽度既可以相同，也可以不同。
本发明实施例提供的碳纳米管薄膜晶体管中，还设置有栅极和栅极绝缘层，其中，所述栅极绝缘层设置在所述栅极和所述碳纳米管层之间。
对于所述多个凸起的设置方式，本发明实施例给出了两种：
(1)所述多个凸起设置于所述栅极上，所述多个凸起采用与所述栅极相同的材料，所述多个凸起与所述栅极一体成型。也就是说，所述多个凸起是可以直接在现有的平坦表面形状栅极上进行重新设计得到的，在实际应用中，采用掩膜工艺和光刻蚀工艺即可形成金属一体的栅极和凸起。
(2)所述多个凸起设置于所述栅极绝缘层上，所述多个凸起采用与所述栅极绝缘层相同的材料，所述多个凸起与所述栅极绝缘层一体成型。也就是说，这种方式中，仍然采用与现有技术相同的平坦表面形状栅极，当在平坦表面形状栅极上形成栅极绝缘层时一体成型出所述多个凸起。
需要说明的是，不管采用方式(1)或是方式(2)，都方便于工艺制作，不会增加工艺复杂度。
对应于上述碳纳米管薄膜晶体管，本发明实施例还提供了一种碳纳米管薄膜晶体管的制作方法。图3是根据本发明实施例的碳纳米管薄膜晶体管的制作流程示意图，如图3所示，该流程包括以下步骤(步骤S302-步骤S304)：
步骤S302、在对应源极和漏极之间的沟道区域间隔形成多个带状凸起，所述多个凸起沿所述沟道的宽度方向依次排列，所述凸起沿所述沟道的长度方向延伸；
步骤S304、在所述多个凸起及相邻凸起之间的间隔区域上形成一碳纳米管层。
在形成该碳纳米管薄膜晶体管的过程中，还需要形成栅极，并且，还需要在所述栅极和所述碳纳米管层之间形成一栅极绝缘层。基于此，在本发明实施例提供的碳纳米管薄膜晶体管的制作方法中，对于所述凸起的形成过程，可以采用以下两种方式之一：
(1)先采用相同的材料一体成型出栅极和所述多个凸起，再在所述栅极和所述多个凸起上形成栅极绝缘层。
也就是说，所述多个凸起是可以直接在现有的平坦表面形状栅极上进行重新设计得到的，在实际应用中，采用掩膜工艺和光刻蚀工艺即可形成金属一体的栅极和凸起。
(2)先形成栅极，再采用相同的材料，在所述栅极上一体成型出栅极绝缘层和所述多个凸起。
也就是说，这种方式仍然采用与现有技术相同的平坦表面形状栅极，当在平坦表面形状栅极上形成栅极绝缘层时，可以一体成型出所述多个凸起。
采用上述两种方式之一，都不会增加工艺复杂度。
为了便于理解上述碳纳米管薄膜晶体管的制作过程，以下结合附图4和附图5对碳纳米管薄膜晶体管的制作过程进行更加详细的描述。
图4是根据本发明实施例的碳纳米管薄膜晶体管的制备过程示意图，请示意性参考图4(图4仅示出了几个主要步骤)，碳纳米管薄膜晶体管的制作过程通过以下步骤实现：
(1)在衬底上制备对准标记，并为了达到较好的制备效果，还可以对衬底表面预先清洗以提高成膜质量，其中，清洗方式可以是臭氧清洗，超声清洗，表面活性剂清洗，或氨水+双氧水清洗等方式，为了增强衬底和薄膜间的吸附力，还可以进一步对衬底表面进行化学修饰。
在实际工艺中，可以对衬底表面进行以下处理：对制备衬底所需要的基片进行清洗，清洗方式可以分为干法和湿法，其中，干法可以采用臭氧、氧等离子体等方式对基片进行清洗，湿法可以采用酸洗(例如，硫酸硝酸等)、有机溶剂洗(丙酮、酒精、NMP等)、RCA-SC1Clean(热氨水+双氧水)洗等方式。
(2)通过光刻和镀膜工艺，制备底栅电极下半部分(即未形成所述凸起之前的底栅电极)。
在实际工艺中，首先在衬底上通过光刻工艺，再制备栅极下部的图形，由于栅极的下部与普通底栅晶体管的栅极相同，故可采用相同的光刻版，即光刻+镀膜+刻蚀或光刻+镀膜+lift-off的方式，得到底栅下部图形，其中，底栅的材料可以是金属(例如铝、铜、金)，导电玻璃(例如ITO或有机导电化合物)。
(3)在底栅电极下半部分的上面再次进行光刻和镀膜，制备出底栅电极上半部分(即所述凸起)，至此在衬底上形成了具有上述凸起的底栅电极。
在实际工艺中，一般可以采用沿源极和漏极之间的沟道区域的长度方向(源漏方向)的条带，即沿源极和漏极之间的沟道区域的长度方向再次光刻和镀膜制备出具有一定厚度的条状图形。这种条状图形和底栅的下部即组成了凹凸结构(即上述凸起和凸起之间的平面)。选用不同的宽度对得到碳管的形貌和取向分布有很大影响，因此，需要针对不同的碳纳米管以及不同的器件需求设计条带的宽度(凸起宽度)和间距(凸起间距)。同时凸起的高度对碳管的形貌也有影响，如果高度太小，则沿垂直条带方向碳管的沉积不受阻拦，也得不到取向的效果。因此，镀膜厚度也要根据需求调整。例如，针对1.4um平均长度的碳管，采用750nm的条带宽度(即凸起宽度)和750nm的条带间距(即凸起间距)，200nm的镀膜厚度(即凸起的高度)可以得到很好的碳纳米管排布方式。
而且，底栅电极材料可以为金属、导电玻璃、重掺杂半导体、或有机导电化合物。而如上述内容所述，底栅电极上半部分和底栅电极下半部分均可以采用相同的底栅电极材料，这样便于工艺成型，简化工艺复杂度。而且，该凸起的形状可以是直的，也可以是波浪型的，或其它形状，只要大致方向与源极和漏极之间的沟道区域的长度方向平行即可。
需要说明的是，因为需要得到的是沿源极和漏极之间的沟道区域的长度方向(也即电流方向)排列的碳纳米管，所以可以采用与源极和漏极之间的沟道区域的长度方向平行的条带作为栅极顶部，这些条带的宽度和间距对应于整个底栅凸起和凸起之间的凹槽部分的宽度，无论二者哪个宽度小于碳管的长度，都会对碳管沿源极和漏极之间的沟道区域的长度方向排列有积极作用，通过调节这两个宽度，可以得到取向角度不同的碳纳米管。其中，凸起的高度值是阻碍碳管沿垂直所需方向排列的因素，在实际应用中需要依据晶体管所需参数和工艺条件选取。
(4)通过ALD(AtomicLayerDeposition，原子层沉积)的方式在具有上述凸起的底栅电极上生长出栅介质。
其中，可以采用的栅介质材料和一般的晶体管栅极材料相同，例如，栅介质可以为氧化物介质层或有机介质层。在实际工艺中，栅介质可以采用氧化铪和氧化铝，而且光刻版与普通结构碳管晶体管是可以通用的。
(5)在栅介质上沉积碳纳米管薄膜(即上述碳纳米管层)，再采用光刻工艺刻蚀出沟道区域(即源漏极之间的区域)的图形。
在实际的工艺中，需要制备碳纳米管的溶液，其中，得到原料的溶液主要有两种方式，一是购买，二是自配。通过购买市售的碳纳米管溶液、配制到合适的浓度均适用于本实施例，而自配可以通过超声、搅拌、微波等方式将购买的碳纳米管或生长的碳纳米管粉末分散到合适的溶剂中，例如水、邻二甲苯、氯仿、N-甲基吡咯烷酮等等。在分散的过程中，可以添加表面活性剂以得到均匀稳定的薄膜，如十二烷基硫酸钠、十二烷基苯磺酸钠、重氮盐、酶、DNA等。
当然，在沉积碳纳米管之前，可以视情况进行清洗或修饰。清洗过程与步骤(2)相同，其中修饰可以采用APTES、聚赖氨酸等自组装分子。一般采用将衬底放入碳管溶液中静置沉积一段时间的方式制备碳管薄膜。
当衬底在捞出后，还可以进行热处理以去除多余的溶剂以及达到坚膜的目的，例如可以使用光、微波、水浴或烘箱的方式对沉积碳纳米管薄膜后的衬底进行热处理。
进一步地对沟道区域进行封装(即在形成的碳纳米管层上进行封装)，封装方式与普通晶体管相同，可以采用PE-CVD的氮化硅和氧化硅，或是ALD技术的氧化物，或是有机物如环氧树脂等对器件进行封装。
(6)通过光刻和镀膜工艺，制备源漏电极。
在实际应用中，其中，源漏电极可以为金属、导电玻璃、重掺杂半导体、有机导电化合物，也即源漏电极与底栅电极采用相同的电极材料。
需要说明的是，在实际工艺中，步骤(5)和步骤(6)的顺序可以互换，也就是说，也可以先制备源漏电极，再沉积碳纳米管薄膜，并刻蚀沟道图形。
图5是根据本发明实施例的薄膜晶体管沟道中碳管排布的电子显微镜图，从图5中可以看出，采用了这种凸起的碳纳米管薄膜晶体管，能够使大多数形成的碳纳米管沿着与源极和漏极之间的沟道区域的长度方向(源漏方向)一致的方向或倾斜较小角度排列，减少了从源极到漏极之间的碳管结(节点)的数量。必然地，也就提高了碳纳米管薄膜晶体管的开态电流和迁移率等性能参数。
可以看出，本发明实施例可以取得如下技术效果：
(1)由于得到的碳纳米管薄膜具有沿着源极和漏极之间的沟道区域的长度方向(源漏方向)的取向特性，所以碳纳米管网络中的节点变少，节电阻变小，从而开态电流和迁移率呈几倍提高。
(2)凸起的高度差也增加了碳纳米管薄膜晶体管在横向上的宽度，增加了导电通路的面积，对提高开态电流和迁移率也有帮助。
(3)通过这种特殊结构的底栅电极，其对碳管的包覆程度比平面的底栅电极更高，调控效率更高，对亚阈值斜率和开关比等性能参数有积极作用。
(4)与普通的碳纳米管晶体管相比，不需要增加新的仪器设备，不需要新的加工工艺，也不需要特定的人工，和现有工艺兼容，只需要额外制作一层光刻版，即并未增加工艺复杂度。
而且，这种设计有凸起非常适用于以碳纳米管为底栅的薄膜晶体管，与硅或其他材料相比，碳纳米管更容易制备出具有三维结构的薄膜，这种三维结构的底栅与在硅片上通过干法刻蚀等效果比，制备工艺简单的多，只是多一步制备凸起的镀膜而已，而且，ALD栅介质的生长方式也与这种结构兼容。
本发明实施例，通过在底栅电极上制备大致沿源极和漏极之间的沟道区域的长度方向(源漏方向)的具有预定高度、宽度和间距的凸起，通过凸起阻碍碳纳米管沿垂直于源极和漏极之间的沟道区域的长度方向(源漏方向)排列，使得大多数碳纳米管沿着与源极和漏极之间的沟道区域的长度方向(源漏方向)呈较小角度的方向排列，从而减小了从源极到漏极的碳纳米管结的数量，提高了碳纳米管薄膜晶体管的开态电流、迁移率以及亚阈值斜率等性能参数。
以上所述是本发明的优选实施方式，应当指出，对于本领域的普通技术人员来说，在不脱离本发明所述原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为包含在本发明的保护范围之内。

Claims (14)

1.一种碳纳米管薄膜晶体管，其特征在于，包括：
源极和漏极；
对应所述源极和所述漏极之间的沟道区域间隔设置的多个带状凸起，所述多个凸起沿所述沟道的宽度方向依次排列，所述凸起沿所述沟道的长度方向延伸；以及
设置在所述多个凸起及相邻凸起之间的间隔区域上的碳纳米管层。
2.根据权利要求1所述的碳纳米管薄膜晶体管，其特征在于，所述多个凸起为相互平行的长方体。
3.根据权利要求2所述的碳纳米管薄膜晶体管，其特征在于，每个所述凸起的高度相同。
4.根据权利要求2所述的碳纳米管薄膜晶体管，其特征在于，每个所述凸起的高度范围为10nm～1000nm。
5.根据权利要求1所述的碳纳米管薄膜晶体管，其特征在于，每相邻两个所述凸起之间的间距相同。
6.根据权利要求5所述的碳纳米管薄膜晶体管，其特征在于，所述间距小于所述碳纳米管层中所有碳纳米管的平均长度。
7.根据权利要求6所述的碳纳米管薄膜晶体管，其特征在于，所述间距的范围为5nm～2000nm。
8.根据权利要求1所述的碳纳米管薄膜晶体管，其特征在于，每个所述凸起的宽度小于所述碳纳米管层中所有碳纳米管的平均长度。
9.根据权利要求1至8中任一项所述的碳纳米管薄膜晶体管，其特征在于，还包括：栅极和栅极绝缘层，所述栅极绝缘层设置在所述栅极和所述碳纳米管层之间。
10.根据权利要求9所述的碳纳米管薄膜晶体管，其特征在于，所述多个凸起设置于所述栅极上，所述多个凸起采用与所述栅极相同的材料，所述多个凸起与所述栅极一体成型。
11.根据权利要求9所述的碳纳米管薄膜晶体管，其特征在于，所述多个凸起设置于所述栅极绝缘层上，所述多个凸起采用与所述栅极绝缘层相同的材料，所述多个凸起与所述栅极绝缘层一体成型。
12.一种碳纳米管薄膜晶体管的制作方法，其特征在于，包括：
在对应源极和漏极之间的沟道区域间隔形成多个带状凸起，所述多个凸起沿所述沟道的宽度方向依次排列，所述凸起沿所述沟道的长度方向延伸；
在所述多个凸起及相邻凸起之间的间隔区域上形成一碳纳米管层。
13.根据权利要求12所述的碳纳米管薄膜晶体管的制作方法，其特征在于，形成所述多个凸起的过程包括：
采用相同的材料一体成型出栅极和所述多个凸起；
在所述栅极和所述多个凸起上形成栅极绝缘层。
14.根据权利要求12所述的碳纳米管薄膜晶体管的制作方法，其特征在于，形成所述多个凸起的过程包括：
形成栅极；
采用相同的材料，在所述栅极上一体成型出栅极绝缘层和所述多个凸起。
CN201610115033.XA 2016-03-01 2016-03-01 碳纳米管薄膜晶体管及其制作方法 Pending CN105655406A (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN201610115033.XA CN105655406A (zh) 2016-03-01 2016-03-01 碳纳米管薄膜晶体管及其制作方法
PCT/CN2016/095616 WO2017148107A1 (en) 2016-03-01 2016-08-17 Carbon nanotube thin film transistor and manufacturing method thereof
US15/520,069 US10381584B2 (en) 2016-03-01 2016-08-17 Carbon nanotube thin film transistor and manufacturing method thereof
EP16840366.5A EP3424082A4 (en) 2016-03-01 2016-08-17 CARBON NANOTUBE THIN-LAYER TRANSISTOR AND MANUFACTURING METHOD THEREFOR

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610115033.XA CN105655406A (zh) 2016-03-01 2016-03-01 碳纳米管薄膜晶体管及其制作方法

Publications (1)

Publication Number Publication Date
CN105655406A true CN105655406A (zh) 2016-06-08

Family

ID=56492816

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610115033.XA Pending CN105655406A (zh) 2016-03-01 2016-03-01 碳纳米管薄膜晶体管及其制作方法

Country Status (4)

Country Link
US (1) US10381584B2 (zh)
EP (1) EP3424082A4 (zh)
CN (1) CN105655406A (zh)
WO (1) WO2017148107A1 (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017148107A1 (en) * 2016-03-01 2017-09-08 Boe Technology Group Co., Ltd. Carbon nanotube thin film transistor and manufacturing method thereof
CN108365095A (zh) * 2017-09-30 2018-08-03 广东聚华印刷显示技术有限公司 薄膜晶体管及其制备方法
WO2019042118A1 (en) * 2017-08-31 2019-03-07 Boe Technology Group Co., Ltd. METHOD FOR MANUFACTURING THIN FILM TRANSISTOR, THIN FILM TRANSISTOR, NETWORK SUBSTRATE, AND DISPLAY APPARATUS
WO2020215874A1 (zh) * 2019-04-26 2020-10-29 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、显示装置
WO2020215873A1 (zh) * 2019-04-26 2020-10-29 京东方科技集团股份有限公司 薄膜晶体管及显示装置
WO2020215875A1 (zh) * 2019-04-26 2020-10-29 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、阵列基板、显示装置
CN112117333A (zh) * 2020-09-24 2020-12-22 京东方科技集团股份有限公司 一种薄膜晶体管及其制备方法、显示基板、显示装置

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102124110B1 (ko) 2019-10-08 2020-06-17 서경대학교 산학협력단 탄소나노튜브 트랜지스터로 구성된 버퍼를 갖는 제어구동장치 및 이를 이용하는 디스플레이 장치
CN113130275A (zh) * 2020-01-15 2021-07-16 清华大学 热电子发射器件

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006035772A (ja) * 2004-07-29 2006-02-09 Takiron Co Ltd インモールド成形用導電性フィルム
JP2006245371A (ja) * 2005-03-04 2006-09-14 Toppan Printing Co Ltd 薄膜トランジスタおよびその製造方法
CN103367556A (zh) * 2012-03-28 2013-10-23 清华大学 外延衬底
CN203674269U (zh) * 2014-01-10 2014-06-25 北京京东方光电科技有限公司 薄膜晶体管、阵列基板及有机发光显示面板
CN105097939A (zh) * 2014-04-24 2015-11-25 清华大学 薄膜晶体管

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1929118B (zh) * 2005-09-05 2010-05-26 鸿富锦精密工业（深圳）有限公司 散热器及其制造方法
US9806273B2 (en) * 2007-01-03 2017-10-31 The United States Of America As Represented By The Secretary Of The Army Field effect transistor array using single wall carbon nano-tubes
WO2010144856A2 (en) * 2009-06-11 2010-12-16 Etamota Corporation Techniques to enhance selectivity of electrical breakdown of carbon nanotubes
US8379641B2 (en) * 2009-07-20 2013-02-19 Telefonaktiebolaget L M Ericsson (Publ) Light host management protocol on multicast capable router
WO2011082178A1 (en) * 2009-12-29 2011-07-07 Nanosense Inc. Fet - based nanotube sensor array
CN105655406A (zh) * 2016-03-01 2016-06-08 京东方科技集团股份有限公司 碳纳米管薄膜晶体管及其制作方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006035772A (ja) * 2004-07-29 2006-02-09 Takiron Co Ltd インモールド成形用導電性フィルム
JP2006245371A (ja) * 2005-03-04 2006-09-14 Toppan Printing Co Ltd 薄膜トランジスタおよびその製造方法
CN103367556A (zh) * 2012-03-28 2013-10-23 清华大学 外延衬底
CN203674269U (zh) * 2014-01-10 2014-06-25 北京京东方光电科技有限公司 薄膜晶体管、阵列基板及有机发光显示面板
CN105097939A (zh) * 2014-04-24 2015-11-25 清华大学 薄膜晶体管

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
HONGSIK PARK等: ""High-density integration of carbon nanotubes via chemical self-assembly"", 《NATURE NANOTECHNOLOGY》 *
赵青靓等: ""自组装半导体碳纳米管薄膜的光电特性"", 《物理化学学报》 *

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017148107A1 (en) * 2016-03-01 2017-09-08 Boe Technology Group Co., Ltd. Carbon nanotube thin film transistor and manufacturing method thereof
WO2019042118A1 (en) * 2017-08-31 2019-03-07 Boe Technology Group Co., Ltd. METHOD FOR MANUFACTURING THIN FILM TRANSISTOR, THIN FILM TRANSISTOR, NETWORK SUBSTRATE, AND DISPLAY APPARATUS
US10777588B2 (en) 2017-08-31 2020-09-15 Boe Technology Group Co., Ltd. Method of fabricating thin film transistor, thin film transistor, array substrate, and display apparatus
CN108365095A (zh) * 2017-09-30 2018-08-03 广东聚华印刷显示技术有限公司 薄膜晶体管及其制备方法
WO2020215874A1 (zh) * 2019-04-26 2020-10-29 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、显示装置
WO2020215873A1 (zh) * 2019-04-26 2020-10-29 京东方科技集团股份有限公司 薄膜晶体管及显示装置
WO2020215875A1 (zh) * 2019-04-26 2020-10-29 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、阵列基板、显示装置
CN111864068A (zh) * 2019-04-26 2020-10-30 京东方科技集团股份有限公司 一种薄膜晶体管及其制备方法、显示装置
CN111863970A (zh) * 2019-04-26 2020-10-30 京东方科技集团股份有限公司 一种薄膜晶体管、显示装置
CN111863970B (zh) * 2019-04-26 2022-02-01 京东方科技集团股份有限公司 一种薄膜晶体管、显示装置
CN112117333A (zh) * 2020-09-24 2020-12-22 京东方科技集团股份有限公司 一种薄膜晶体管及其制备方法、显示基板、显示装置

Also Published As

Publication number Publication date
EP3424082A1 (en) 2019-01-09
US20180358569A1 (en) 2018-12-13
EP3424082A4 (en) 2019-11-27
US10381584B2 (en) 2019-08-13
WO2017148107A1 (en) 2017-09-08

Similar Documents

Publication Publication Date Title
CN105655406A (zh) 碳纳米管薄膜晶体管及其制作方法
CN105118860B (zh) 一种集成有序GaN基纳米线阵列HEMT及其制备方法
CN103311305B (zh) 硅基横向纳米线多面栅晶体管及其制备方法
US9478619B2 (en) Diamond semiconductor device and method for manufacturing same
CN105742156B (zh) 形成石墨烯结构的方法
CN103137683B (zh) 赝配高电子迁移率晶体管及其制作方法
CN106062962A (zh) 用于集成富Ge的p‑MOS源极/漏极接触部的技术
CN107251204A (zh) 用于电子和空穴迁移率增强的双鳍集成
KR20110084178A (ko) 측면 성장 반도체 나노와이어 제조 방법 및 상기 방법에 의해 얻어진 트랜지스터
TW451303B (en) Quantum thin line producing method and semiconductor device
CN106158636A (zh) 晶体管及其形成方法
CN111969058A (zh) 一种二硫化钼场效应晶体管及其制备方法和应用
CN110600350A (zh) 一种双环栅结构的纳米冷阴极电子源及其制作方法
CN112038417B (zh) 基于顺电介质的肖特基二极管及其制作方法
CN105047719A (zh) 基于InAsN-GaAsSb材料的交错型异质结隧穿场效应晶体管
CN105845714B (zh) 一种基于桥接生长的纳米线器件及其制备方法
CN103594342B (zh) 形成鳍部的方法和形成鳍式场效应晶体管的方法
CN105321803A (zh) 形成半导体布置的方法
CN115513172A (zh) 半导体结构及其制备方法
CN109698465A (zh) 一种高电流注入密度的半导体激光器及其制备方法
CN113871466A (zh) 一种GaN HEMT器件及制备方法
CN115312604A (zh) 高耐压低导通电阻的鳍式氧化镓pn二极管及制备方法
CN106898641A (zh) Iii‑v族化合物横向纳米线结构，纳米线晶体管及其制备方法
KR100966007B1 (ko) 탄소나노튜브를 이용한 상온동작 단전자 소자 및 그 제조방법
CN106356304A (zh) 半导体制作工艺

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20160608

RJ01 Rejection of invention patent application after publication