CN105845714B - 一种基于桥接生长的纳米线器件及其制备方法 - Google Patents

一种基于桥接生长的纳米线器件及其制备方法 Download PDF

Info

Publication number
CN105845714B
CN105845714B CN201610213762.9A CN201610213762A CN105845714B CN 105845714 B CN105845714 B CN 105845714B CN 201610213762 A CN201610213762 A CN 201610213762A CN 105845714 B CN105845714 B CN 105845714B
Authority
CN
China
Prior art keywords
nano
wire
conductive film
wire devices
bridge joint
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610213762.9A
Other languages
English (en)
Other versions
CN105845714A (zh
Inventor
黄辉
渠波
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Micro & Nano Integrated Circuits And Systems Research Institute
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Individual filed Critical Individual
Publication of CN105845714A publication Critical patent/CN105845714A/zh
Application granted granted Critical
Publication of CN105845714B publication Critical patent/CN105845714B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669Nanowires or nanotubes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Nanotechnology (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明涉及一种基于桥接生长的纳米线器件及其制备方法。本发明的一种基于桥接生长的纳米线器件,包括设置有凹槽结构的绝缘衬底、导电薄膜和纳米线,导电薄膜设置在凹槽结构的两个侧壁上,一个侧壁上的导电薄膜作为纳米线器件的源电极,另一个侧壁上的导电薄膜作为纳米线器件的漏电极,源电极与漏电极通过纳米线连接。其有益效果是:本发明的纳米线器件具有工艺简单、电接触性能良好的特点;在纳米线生长过程中即可完成纳米线器件的制备,省略了传统的纳米线剥离、转移和排列等步骤,消除了纳米线表面的污染和损伤,并改善了金属电极与纳米线之间的电接触特性。

Description

一种基于桥接生长的纳米线器件及其制备方法
技术领域
本发明涉及纳米线器件领域,特别涉及一种基于桥接生长的纳米线器件及其制备方法,可用于制备纳米线电子器件和光电子器件。
背景技术
纳米技术被认为是21世纪的三大科学技术之一。其中,半导体纳米线由于其独特的一维量子结构,被认为是微纳电子器件和光子器件的基本结构[Mater.Today,9(2006)18-27]。
尽管半导体纳米线具有重要的应用前景,但是纳米线器件的实用化和产业化还需要解决一系列问题,其中的关键问题是如何对极其纤细的纳米线进行操控、组装和加工。目前,纳米线器件的制备,通常包括以下三个步骤[Nanotechnology,24(2013)245306]:1.在衬底上垂直生长(或倾斜生长)纳米线;2.将纳米线从衬底上剥离下来,并转移到另一个衬底上(此时纳米线呈杂乱堆放);3.利用电场力等方法排列纳米线,使得纳米线在衬底表面平行有序排列;4.在纳米线的两端镀电极(在已经成形的纳米线表面,覆盖导电电极)。上述制备方法,存在以下缺点:工艺步骤复杂;纳米线的剥离与排列等步骤,需要采用各种化学试剂,会污染(或损伤)纳米线表面;导电电极与纳米线之间属于物理接触,并且纳米线表面与电极之间引入的外界污染物,会劣化电接触特性。
为此,人们探索如何简化纳米线器件的制备工艺,例如:在纳米线的生长过程(步骤1)中,同时实现纳米线的排列、以及纳米线与电极之间的互联,从而简化器件的制备[ZL201110144804.5;Nanotechnology,15(2004)L5-L8]。但是这些方法存在以下缺点:1.需要在衬底上制备半导体台阶(或凹槽),该台阶(或凹槽)与衬底之间必须电隔离(或电绝缘),因此需要采用晶片键合或离子注入等工艺,在衬底内部形成电隔离层,导致制备工艺复杂;2.器件的电流路径是“金属电极——半导体台阶(或凹槽)的表面、内部和侧壁——半导体纳米线——半导体台阶(或凹槽)的侧壁、内部和表面——金属电极”,因此纳米线与金属电极之间隔着半导体台阶(或凹槽),从而增加了电子传输损耗,并且金属电极与半导体台阶(或凹槽)之间也属于物理接触,电接触特性仍不佳;3.对于纳米线器件,通常需要对纳米线的不同区域进行n型(或p型)掺杂,相应的与之接触的半导体台阶(或凹槽)的侧壁也需要进行n型(或p型)掺杂,这增加了工艺复杂度。
发明内容
本发明的目的在于克服现有技术的不足,提供一种结构简单、成本低廉、纳米线与电极能够实现化学键结合的基于桥接生长的纳米线器件及其制备方法。本发明提供的方法能够简化纳米线器件的制备工艺,又能实现良好的电接触。
本发明提供了一种基于桥接生长的纳米线器件,其特征在于:
一种基于桥接生长的纳米线器件,包括设置有凹槽结构的绝缘衬底、导电薄膜和纳米线,导电薄膜设置在凹槽结构的两个侧壁上,一个侧壁上的导电薄膜作为纳米线器件的源电极,另一个侧壁上的导电薄膜作为纳米线器件的漏电极,源电极与漏电极通过纳米线连接。
其中,所述凹槽结构的底部设置有导电薄膜,凹槽结构底部的导电薄膜作为纳米线器件的栅电极。
其中,源电极、漏电极和栅电极三者之间相互绝缘。
其中,纳米线的一端或者两端与侧壁的连接处设置有催化剂颗粒;催化剂颗粒是金、镍、铁、金镍合金、镓、铟或者氮化镓中的一种或者任几种。其中,导电薄膜的材质是氧化物、氮化物、金属、碳、合金或者有机物中的一种或者任几种。
其中,绝缘衬底的材质是玻璃、石英、蓝宝石或者有机物中的一种或者任几种。
其中,纳米线是一次性生长得到的整根纳米线,纳米线具有轴向或径向的异质结构。
本发明还提供了一种基于桥接生长的纳米线器件的制备方法,首先在设置有凹槽结构的绝缘衬底上镀导电薄膜;然后利用光刻或者腐蚀工艺对导电薄膜进行处理,在侧壁上形成相互绝缘的源电极和漏电极;其次在所述源电极和/或所述漏电极上附着催化剂颗粒,在凹槽结构的侧壁上的源电极和/或漏电极上生长纳米线,纳米线与源电极和漏电极连接。
其中,纳米线器件还包括设置在凹槽结构底部的栅电极,所述栅电极与所述源电极和所述漏电极绝缘。
其中,纳米线的生长方法是化学气相沉积法、分子束外延法、电化学生长法、静电纺丝法或者水热合成法中的一种或者任几种。在绝缘衬底上镀导电薄膜的方法是采用蒸发、溅射、涂覆或电镀中的一种或任几种。
本发明的实施包括以下技术效果:
本发明提供的纳米线器件的制备方法,在纳米线生长过程中即可完成纳米线器件的制备,省略了传统的纳米线剥离、转移和排列等步骤,消除了纳米线表面的污染和损伤,并改善了金属电极与纳米线之间的电接触特性。
本发明中,凹槽结构的侧壁上设置的导电薄膜,既是纳米线生长的基底,又是纳米线器件的电极。由于导电薄膜(如金属薄膜)中的电子密度很高,无论纳米线是n型还是p型,导电薄膜与纳米线之间都可以形成良好的电接触。另外,与传统的纳米线表面镀电极的方法相比,本发明中纳米线与导电薄膜的结合,是在纳米线的生长阶段中形成的化学键结合,具有更少的工艺步骤和外界污染;与利用多根纳米线之间的接触导电方式(利用两根靠在一起的纳米线进行导电)相比,本发明中凹槽两侧的电极之间是通过整根的纳米线相连,具有更牢的结合力、以及更好的导电性。
本发明的纳米线器件的制备方法,由于导电薄膜是附着在绝缘衬底上,易于分割成相互绝缘的不同电极(图3)。与其他制备方案[ZL 201110144804.5;Nanotechnology,15(2004)L5-L8]相比,本发明的方案,无需在半导体材料上制备相互绝缘的台阶(或凹槽),也无需对半导体台阶(或凹槽)分别进行p型或n型掺杂,纳米线器件结构设计更为灵活;并且,在电流路径中消除了台阶(或凹槽)这个中间环节,从而改善了导电特性。
附图说明
附图,其被结合入并成为本说明书的一部分,示范了本发明的实施例,并与前述的综述和下面的详细描述一起解释本发明的原理。
图1为本发明实施例的一种基于桥接生长的纳米线器件的制备方法的设置有凹槽结构的绝缘衬底结构示意图。
图2为本发明实施例的一种基于桥接生长的纳米线器件的制备方法的在绝缘衬底表面镀有导电薄膜的示意图。
图3为本发明实施例的一种基于桥接生长的纳米线器件的制备方法的经光刻或者腐蚀工艺将导电薄膜分隔开为相互绝缘的源电极、漏电极和栅电极的结构示意图。
图4为本发明实施例的一种基于桥接生长的纳米线器件的制备方法的在凹槽结构的侧壁上附着催化剂颗粒的示意图。
图5为本发明实施例的一种基于桥接生长的纳米线器件的制备方法的在凹槽结构的侧壁生长纳米线,形成完整的纳米线器件的示意图。
1、绝缘衬底;2、侧壁;3、导电薄膜;4、源电极;5、栅电极;6、催化剂颗粒;7、纳米线;8、漏电极。
具体实施方式
下面将结合实施例以及附图对本发明加以详细说明,需要指出的是,所描述的实施例仅旨在便于对本发明的理解,而对其不起任何限定作用。
参见图1至图5所示,本实施例的一种基于桥接生长的纳米线器件,包括设置有凹槽结构的绝缘衬底1、导电薄膜3和纳米线7,导电薄膜设置在凹槽结构的两个侧壁上,一个侧壁上的导电薄膜作为纳米线器件的源电极4,另一个侧壁上的导电薄膜作为纳米线器件的漏电极8,源电极4与漏电极8通过纳米线7连接。优选地,所述凹槽结构的底部设置有导电薄膜,凹槽结构底部的导电薄膜作为纳米线器件的栅电极5。源电极4、漏电极8和栅电极5之间相互绝缘。纳米线7是一次性生长得到的整根纳米线7,纳米线7具有轴向或径向的异质结构。本实施例中纳米线与导电薄膜的结合,是在纳米线的生长阶段中形成的化学键结合,具有更少的工艺步骤和外界污染;与利用多根纳米线之间的接触导电方式(利用两根靠在一起的纳米线进行导电)相比,本发明中凹槽两侧的电极之间是通过整根的纳米线相连,具有更牢的结合力、以及更好的导电性。
优选地,纳米线7的一端或者两端与侧壁2的连接处设置有催化剂颗粒6;催化剂颗粒6是金、镍、铁、金镍合金、镓、铟或者氮化镓中的一种或者任几种。导电薄膜3的材质是氧化物、氮化物、金属、碳、合金或者有机物中的一种或者任几种。绝缘衬底1的材质是玻璃、石英、蓝宝石或者有机物中的一种或者任几种。
参见图1至图5所示,本实施例旨在解决纳米线器件的制备问题,还提出了一种基于桥接生长的纳米线器件的制备方法,在设置有凹槽结构的绝缘衬底1上镀导电薄膜3,并将导电薄膜3分开作为电极;然后在侧壁2上生长纳米线7,纳米线7与凹槽的两个侧壁2上的导电薄膜3相连,实现电极制备;具有工艺简单、电接触良好的特点。本实施例可以按以下方式实现:
首先,在绝缘衬底1表面刻蚀出凹槽结构(图1所示),凹槽形状可以是矩形或梯形。该绝缘衬底1优选自玻璃、石英、蓝宝石、以及有机物等材质。
然后,在衬底表面镀导电薄膜3,该导电薄膜3覆盖全部(或部分)的衬底表面、凹槽的侧壁2、以及凹槽的底部(图2)。并利用光刻或腐蚀等工艺,将凹槽两侧的导电薄膜3分割开,从而实现两个侧壁2上的导电薄膜3之间的电绝缘(图3)。凹槽的侧壁2上已被分隔开的导电薄膜3分别作为纳米线器件的源电极4和漏电极8;凹槽底部的导电薄膜可作为栅电极5,用于调节纳米线7的电子和空穴密度。本实施例中,在衬底表面镀导电薄膜3的方法是采用蒸发、溅射、涂覆或电镀等镀膜工艺。
接着,在凹槽的侧壁2上的导电薄膜3上附着催化剂颗粒6,用于引导纳米线7生长(图4所示)。该催化剂颗粒6优选自金、镍、铁、金镍合金、镓、铟、以及氮化镓等材质。催化剂颗粒6可以附着在侧壁2的任意一侧或两侧。
最后,在凹槽的侧壁2上生长纳米线7,随着纳米线7的生长,纳米线7的顶端与另一侧壁2的导电薄膜3相遇并结合到一起(图5所示),这种结合力是化学键之间的力。其中,纳米线7的生长方法优选自化学气相沉积法、分子束外延法、电化学生长法、静电纺丝法或以及水热合成法等方法。该纳米线7可以具有轴向或径向的异质结构。本实施例的导电薄膜3,优选自氧化物(如氧化铟锡)、氮化物(如氮化钛)、金属(如铁、镍、钛、金、铂)、碳(如石墨烯)、合金或有机物等材质。
本发明的纳米线器件的制备方法,在纳米线7生长过程中即可完成纳米线器件的制备,省略了传统的纳米线7剥离、转移和排列等步骤,消除了纳米线7表面的污染和损伤,并改善了金属电极与纳米线7之间的电接触特性。
本实施例中凹槽结构的侧壁2上设置的导电薄膜3,既是纳米线7生长的基底,又是纳米线器件的电极。由于导电薄膜3(如金属薄膜)中的电子密度很高,无论纳米线7是n型还是p型,导电薄膜3与纳米线7之间都可以形成良好的电接触。另外,与传统的纳米线7表面镀电极的方法相比,本实施例中纳米线7与导电薄膜3的结合,是在纳米线7的生长阶段中形成的化学键结合,具有更少的工艺步骤和外界污染;与利用多根纳米线7之间的接触导电方式(利用两根靠在一起的纳米线7进行导电)相比,本实施例中凹槽两侧的电极之间是通过整根的纳米线7相连,具有更牢的结合力、以及更好的导电性。
本实施例的纳米线器件的制备方法,由于导电薄膜3是附着在绝缘衬底1上,易于分割成相互绝缘的不同电极(图3)。与其他制备方案[ZL 201110144804.5;Nanotechnology,15(2004)L5-L8]相比,本实施例的方案,无需在半导体材料上制备相互绝缘的台阶(或凹槽),也无需对半导体台阶(或凹槽)分别进行p型或n型掺杂,器件结构设计更为灵活;并且,在电流路径中消除了台阶(或凹槽)这个中间环节,从而改善了导电特性。
下述以两个实施例作为具体的示例:
实施例1
首先,在石英玻璃衬底表面,利用刻蚀工艺制备凹槽结构(如图1)。
其次,在衬底表面镀钛导电薄膜3(如图2),钛导电薄膜具有良好的导电性。
然后,利用刻蚀工艺,将导电薄膜3分割开,使得侧壁2的源电极4和漏电极8之间相互绝缘,源电极4和漏电极8与底部的栅电极5之间也相互绝缘(图3)。
接着,在凹槽侧壁一侧的源电极4或者漏电极8上镀金薄膜,金薄膜退火后形成的金颗粒附着在侧壁2的源电极4或者漏电极8上(图4)。金颗粒作为催化剂引导纳米线7的生长。
最后,利用化学气相沉积,在凹槽任一侧壁的钛薄膜上生长氮化镓纳米线7。随着纳米线7的生长,纳米线7与另一侧壁的钛薄膜结合(图5)。此时,纳米线7与凹槽侧壁上的导电薄膜3直接结合,从而形成牢固、良好的电接触。
实施例2
首先,在蓝宝石衬底表面,利用刻蚀工艺制备凹槽结构(如图1)。
其次,在衬底表面镀氮化钛导电薄膜3(如图2)。
然后,利用刻蚀工艺,将导电薄膜3分割开,使得侧壁2的源电极4或者漏电极8之间相互绝缘,源电极4和漏电极8与底部栅电极5之间也相互绝缘(图3)。
接着,在凹槽任一侧的源电极4或漏电极8上镀镍金薄膜,退火后形成镍金颗粒附着在源电极4或漏电极8上(图4)。该颗粒作为催化剂引导纳米线7的生长。
最后,利用分子束外延,在侧壁2的氮化钛薄膜上生长硅纳米线7。随着纳米线7的生长,纳米线7与另一侧壁2的氮化钛薄膜结合(图5),从而形成牢固、良好的电接触。
最后应当说明的是,以上实施例仅用以说明本发明的技术方案,而非对本发明保护范围的限制,尽管参照较佳实施例对本发明作了详细地说明,本领域的普通技术人员应当理解,可以对本发明的技术方案进行修改或者等同替换,而不脱离本发明技术方案的实质和范围。

Claims (10)

1.一种基于桥接生长的纳米线器件,包括设置有凹槽结构的绝缘衬底、导电薄膜和纳米线,其特征在于:所述导电薄膜设置在所述凹槽结构的两个侧壁上,一个侧壁上的导电薄膜作为纳米线器件的源电极,另一个侧壁上的导电薄膜作为纳米线器件的漏电极,所述源电极与所述漏电极通过纳米线连接;
所述导电薄膜,既是纳米线生长的基底,又是纳米线器件的电极,纳米线与导电薄膜的结合,是在纳米线的生长阶段中形成的化学键结合;
所述纳米线从所述凹槽的侧壁开始生长、并与凹槽另一侧的侧壁相连;所述纳米线是一次性生长得到的整根纳米线,所述凹槽侧壁设置有催化剂颗粒。
2.根据权利要求1所述的一种基于桥接生长的纳米线器件,其特征在于:所述凹槽结构的底部设置有导电薄膜,凹槽结构底部的导电薄膜作为纳米线器件的栅电极。
3.根据权利要求2所述的一种基于桥接生长的纳米线器件,其特征在于:所述源电极、所述漏电极和所述栅电极三者之间相互绝缘。
4.根据权利要求1所述的一种基于桥接生长的纳米线器件,其特征在于:所述纳米线的一端或者两端与侧壁的连接处设置有催化剂颗粒;所述催化剂颗粒是金、镍、铁、金镍合金、镓、铟或者氮化镓中的一种或者任几种。
5.根据权利要求1所述的一种基于桥接生长的纳米线器件,其特征在于:所述导电薄膜的材质是氧化物、氮化物、金属、碳、合金或者有机物中的一种或者任几种。
6.根据权利要求1所述的一种基于桥接生长的纳米线器件,其特征在于:所述绝缘衬底的材质是玻璃、石英、蓝宝石或者有机物中的一种或者任几种。
7.根据权利要求1~6任一所述的一种基于桥接生长的纳米线器件,其特征在于:所述纳米线具有轴向或径向的异质结构。
8.一种基于桥接生长的纳米线器件的制备方法,其特征在于:首先,在设置有凹槽结构的绝缘衬底上镀导电薄膜;然后利用光刻或者腐蚀工艺对所述导电薄膜进行处理,在侧壁上形成相互绝缘的源电极和漏电极;其次,在所述源电极或所述漏电极上附着催化剂颗粒,在凹槽结构侧壁上的所述源电极或所述漏电极上生长纳米线,所述纳米线与所述源电极和所述漏电极连接;所述导电薄膜,既是纳米线生长的基底,又是纳米线器件的电极,纳米线与导电薄膜的结合,是在纳米线的生长阶段中形成的化学键结合。
9.根据权利要求8所述的一种基于桥接生长的纳米线器件的制备方法,其特征在于:所述纳米线器件还包括设置在凹槽结构底部的栅电极,所述栅电极与所述源电极和所述漏电极绝缘。
10.根据权利要求8所述的一种基于桥接生长的纳米线器件的制备方法,其特征在于:所述纳米线的生长方法是化学气相沉积法、分子束外延法、电化学生长法、静电纺丝法或者水热合成法中的一种或者任几种;在所述绝缘衬底上镀导电薄膜的方法是采用蒸发、溅射、涂覆或电镀中的一种或任几种。
CN201610213762.9A 2016-02-27 2016-04-07 一种基于桥接生长的纳米线器件及其制备方法 Active CN105845714B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201610128904 2016-02-27
CN2016101289041 2016-02-27

Publications (2)

Publication Number Publication Date
CN105845714A CN105845714A (zh) 2016-08-10
CN105845714B true CN105845714B (zh) 2019-12-03

Family

ID=56596981

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610213762.9A Active CN105845714B (zh) 2016-02-27 2016-04-07 一种基于桥接生长的纳米线器件及其制备方法

Country Status (1)

Country Link
CN (1) CN105845714B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107331705B (zh) * 2017-04-18 2020-10-30 黄辉 一种基于桥接生长的纳米线器件及其制备方法
CN110116987A (zh) * 2019-03-15 2019-08-13 大连理工大学 一种半导体纳米线传感器
CN113174584A (zh) * 2021-01-16 2021-07-27 黄辉 一种多孔氮化物电极及其制备方法和应用

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103311305A (zh) * 2013-06-13 2013-09-18 中国科学院半导体研究所 硅基横向纳米线多面栅晶体管及其制备方法
CN103346070A (zh) * 2013-06-13 2013-10-09 中国科学院半导体研究所 硅基iii-v族纳米线选区横向外延生长的方法
CN104124272A (zh) * 2014-07-14 2014-10-29 华南师范大学 集成非极性GaN纳米线高电子迁移率晶体管及其制备方法
CN104867868A (zh) * 2015-06-01 2015-08-26 中国科学院重庆绿色智能技术研究院 无催化剂横向生长纳米线网电路的方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101894745A (zh) * 2010-06-17 2010-11-24 复旦大学 一种基于半导体纳米线形成的逻辑门及其制备方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103311305A (zh) * 2013-06-13 2013-09-18 中国科学院半导体研究所 硅基横向纳米线多面栅晶体管及其制备方法
CN103346070A (zh) * 2013-06-13 2013-10-09 中国科学院半导体研究所 硅基iii-v族纳米线选区横向外延生长的方法
CN104124272A (zh) * 2014-07-14 2014-10-29 华南师范大学 集成非极性GaN纳米线高电子迁移率晶体管及其制备方法
CN104867868A (zh) * 2015-06-01 2015-08-26 中国科学院重庆绿色智能技术研究院 无催化剂横向生长纳米线网电路的方法

Also Published As

Publication number Publication date
CN105845714A (zh) 2016-08-10

Similar Documents

Publication Publication Date Title
CN105679838B (zh) 基于AlGaN/GaN异质结多沟道结构的太赫兹肖特基二极管及制作方法
CN105118860B (zh) 一种集成有序GaN基纳米线阵列HEMT及其制备方法
CN104995741B (zh) 半导体纳米线的凹槽式接触
CN104685637A (zh) 太阳能电池
CN104011883A (zh) 制造半导体微或纳米线的方法、包括所述微或纳米线的半导体结构和制造半导体结构的方法
CN105845714B (zh) 一种基于桥接生长的纳米线器件及其制备方法
CN103531635B (zh) 一种基于纳米线的立式环栅晶体管及其制备方法
CN103811542B (zh) 一种锡化物超晶格势垒半导体晶体管
CN110112215A (zh) 兼具栅极电介质和刻蚀阻挡层功能结构的常关型功率器件及其制备方法
CN110116987A (zh) 一种半导体纳米线传感器
CN111123064B (zh) GaN功率器件及其可靠性测试方法
US20130171781A1 (en) Graphene electronic device and manufacturing method thereof
CN108666359A (zh) 一种利用新型势垒层提高GaN增强型沟道迁移率的器件结构及实现方法
CN109540988A (zh) 基于叉指凹槽结构的无参比电极GaN基pH传感器及其制备方法
CN112635556A (zh) 一种增强型hemt器件及其制备方法
US8859310B2 (en) Methods of fabricating optoelectronic devices using semiconductor-particle monolayers and devices made thereby
WO2019218907A1 (zh) 基于二维电子气调控背栅的二维材料晶体管、制法和应用
CN106298886A (zh) 一种垂直集成双栅mosfet结构及其制备方法
CN103187249B (zh) 一种半导体纳米材料器件的制作方法
CN111354804B (zh) 基于Si锥/CuO异质结的自驱动光电探测器及其制备方法
CN206332034U (zh) GaN基肖特基二极管结构
CN106025799B (zh) 使用纵横比俘获生长的硅上激光器结构
CN115346872A (zh) 一种氮化物半导体功率器件的芯片制造方法
CN107331705A (zh) 一种基于桥接生长的纳米线器件及其制备方法
CN106898641A (zh) Iii‑v族化合物横向纳米线结构,纳米线晶体管及其制备方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20200616

Address after: 2201, building C3, Nanshan Zhiyuan, No. 1001, Xueyuan Avenue, Changyuan community, Taoyuan Street, Nanshan District, Shenzhen City, Guangdong Province

Patentee after: Shenzhen gansheng Technology Co.,Ltd.

Address before: 116024 room A1226, innovation park, Dalian University of Technology, Dalian, 2 hi tech Zone, Liaoning

Co-patentee before: Canal wave

Patentee before: Huang Hui

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20220909

Address after: Room 601, building 4, Shenzhen new generation industrial park, 136 Zhongkang Road, Meidu community, Meilin street, Futian District, Shenzhen, Guangdong 518000

Patentee after: SHENZHEN MICRO & NANO INTEGRATED CIRCUITS AND SYSTEMS Research Institute

Address before: Room 2201, Building C3, Nanshan Zhiyuan, No. 1001, Xueyuan Avenue, Changyuan Community, Taoyuan Street, Nanshan District, Shenzhen, Guangdong 518000

Patentee before: Shenzhen gansheng Technology Co.,Ltd.

TR01 Transfer of patent right