JP2016149580A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2016149580A
JP2016149580A JP2016096784A JP2016096784A JP2016149580A JP 2016149580 A JP2016149580 A JP 2016149580A JP 2016096784 A JP2016096784 A JP 2016096784A JP 2016096784 A JP2016096784 A JP 2016096784A JP 2016149580 A JP2016149580 A JP 2016149580A
Authority
JP
Japan
Prior art keywords
oxide semiconductor
transistor
insulating layer
semiconductor layer
convex structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016096784A
Other languages
English (en)
Other versions
JP6285492B2 (ja
Inventor
磯部　敦生
Atsuo Isobe
敦生 磯部
俊成 佐々木
Toshinari Sasaki
俊成 佐々木
慎也 笹川
Shinya Sasagawa
慎也 笹川
章広 石塚
Akihiro Ishizuka
章広 石塚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of JP2016149580A publication Critical patent/JP2016149580A/ja
Application granted granted Critical
Publication of JP6285492B2 publication Critical patent/JP6285492B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0688—Integrated circuits having a three-dimensional layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1037—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure and non-planar channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78642—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Thin Film Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Formation Of Insulating Films (AREA)
  • Non-Volatile Memory (AREA)

Abstract

【課題】不良を抑制しつつ微細化を達成した半導体装置を提供すること。また、安定した電気的特性が付与された、信頼性の高い半導体装置を提供すること。【解決手段】絶縁層に凸状構造体を形成し、該凸状構造体に接して酸化物半導体層のチャネル形成領域を設けることで、チャネル形成領域を３次元方向（基板垂直方向）に延長させる。これによって、トランジスタの微細化を達成しつつ、実効的なチャネル長を延長させることができる。また、凸状構造体の上面と側面とが交わる上端コーナー部に曲面を形成し、酸化物半導体層が当該曲面に垂直なｃ軸を有する結晶を含むように形成する。これによって、酸化物半導体層の可視光や紫外光の照射による電気的特性の変化を抑制することができる。【選択図】図１

Description

本明細書で開示する発明は、半導体素子を利用した半導体装置、および当該半導体装置
の作製方法に関する。
絶縁表面を有する基板上に形成された半導体薄膜を用いてトランジスタを構成する技術
が注目されている。該トランジスタは、集積回路（ＩＣ）や画像表示装置（表示装置）の
ような電子デバイスに広く応用されている。また、トランジスタに適用可能な半導体薄膜
として、酸化物半導体等のワイドギャップ半導体を用いる技術が注目されている。
例えば、特許文献１では、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系酸化物で構成される酸化物半導体が
、薄膜トランジスタのチャネル形成領域に適用可能であることが確認されている。
特開２００４−１０３９５７号公報
ところで、トランジスタの動作の高速化、トランジスタの低消費電力化、高集積化、低
価格化、などを達成するためには、トランジスタの微細化は必須である。
トランジスタを微細化する場合には、短チャネル効果による問題が生じる。短チャネル
効果とは、トランジスタの微細化（チャネル長の縮小）に伴って顕在化する電気特性の劣
化である。短チャネル効果は、ドレインの電界の効果がソースにまでおよぶことに起因す
るものである。短チャネル効果の具体例としては、しきい値電圧の低下、Ｓ値の増大、漏
れ電流の増大などがある。特に、酸化物半導体を用いたトランジスタは、シリコンを用い
たトランジスタのようにドーピングによるしきい値制御を適用することが難しいため、短
チャネル効果が現れやすい傾向にある。
また、酸化物半導体層は、可視光や紫外光が照射されることにより電気的特性が変化す
るおそれがあり、当該酸化物半導体層を用いたトランジスタにとって電気的特性の変動の
要因となり、半導体装置の信頼性を低下させることになる。
そこで、開示する発明の一態様は、不良を抑制しつつ微細化を達成した半導体装置を提
供することを目的の一とする。また、開示する発明の一態様は、安定した電気的特性が付
与された、信頼性の高い半導体装置を提供することを課題の一とする。
開示する発明では、絶縁層に凸状構造体を形成し、該凸状構造体に接して酸化物半導体
層のチャネル形成領域を設けることで、チャネル形成領域を３次元方向（基板垂直方向）
に延長させる。これによって、トランジスタの微細化を達成しつつ、実効的なチャネル長
を延長させることができる。また、開示する発明では、凸状構造体の上面と側面とが交わ
る上端コーナー部に曲面を形成し、酸化物半導体層が当該曲面に垂直なｃ軸を有する結晶
を含むように形成する。これによって、酸化物半導体層の可視光や紫外光の照射による電
気的特性の変化を抑制することができる。より具体的には、以下のようにすることができ
る。
開示する発明の一態様は、表面に凸状構造体が設けられた絶縁層と、凸状構造体の上面
および側面の少なくとも一部と接して設けられた酸化物半導体層と、酸化物半導体層上に
設けられたゲート絶縁層と、ゲート絶縁層上に、凸状構造体の上面および側面の少なくと
も一部を覆って設けられるゲート電極と、酸化物半導体層と電気的に接続するソース電極
およびドレイン電極と、を有し、凸状構造体は、上面と側面が交わる上端コーナー部に曲
面が形成されており、酸化物半導体層は、上端コーナー部において当該上端コーナー部の
曲面に概略垂直なｃ軸を有する結晶を含む半導体装置である。
上記において、上端コーナー部の曲面は、２０ｎｍ以上６０ｎｍ以下の曲率半径を有す
ることが好ましい。また、酸化物半導体層は、絶縁層の表面に概略垂直なｃ軸を有する結
晶を含むことが好ましい。また、絶縁層における、凸状構造体の上端コーナー部表面の平
均面粗さは、０．１ｎｍ以上０．５ｎｍ未満であることが好ましい。また、絶縁層の表面
の平均面粗さは、０．１ｎｍ以上０．５ｎｍ未満であることが好ましい。
開示する発明の他の一態様は、絶縁層に、上面と側面が交わる上端コーナー部に曲面を
有する凸状構造体を形成し、加熱しながら、凸状構造体の上面および側面の少なくとも一
部と接する酸化物半導体層を形成し、酸化物半導体層と接してソース電極およびドレイン
電極を形成し、酸化物半導体層上にゲート絶縁層を形成し、ゲート絶縁層上に、凸状構造
体の上面および側面の少なくとも一部を覆ってゲート電極を形成する半導体装置の作製方
法である。
開示する発明の他の一態様は、絶縁層に、上面と側面が交わる上端コーナー部に曲面を
有する凸状構造体を形成し、４００℃以上の温度で加熱しながら、凸状構造体の上面およ
び側面の少なくとも一部と接し、且つ上端コーナー部において当該上端コーナー部の曲面
に概略垂直なｃ軸を有する結晶を含む酸化物半導体層を形成し、酸化物半導体層と接して
ソース電極およびドレイン電極を形成し、酸化物半導体層上にゲート絶縁層を形成し、ゲ
ート絶縁層上に、凸状構造体の上面および側面の少なくとも一部を覆ってゲート電極を形
成する半導体装置の作製方法である。
開示する発明の他の一態様は、絶縁層に、上面と側面が交わる上端コーナー部に曲面を
有する凸状構造体を形成し、２００℃未満の温度で加熱しながら、凸状構造体の上面およ
び側面の少なくとも一部と接する非晶質状の酸化物半導体層を形成し、非晶質状の酸化物
半導体層を４５０℃以上の温度で加熱し、上端コーナー部において当該上端コーナー部の
曲面に概略垂直なｃ軸を有する結晶を含む酸化物半導体層を形成し、酸化物半導体層と接
してソース電極およびドレイン電極を形成し、酸化物半導体層上にゲート絶縁層を形成し
、ゲート絶縁層上に、凸状構造体の上面および側面の少なくとも一部を覆ってゲート電極
を形成する半導体装置の作製方法である。
上記において、絶縁層にエッチングを行って凸状構造体を形成し、凸状構造体に希ガス
雰囲気下でプラズマ処理を行うことにより、当該凸状構造体の上面と側面が交わる上端コ
ーナー部に曲面を形成することが好ましい。また、希ガスとしてアルゴンを用いることが
好ましい。または、絶縁層にメタルマスクを用いてエッチングを行って、凸状構造体を形
成し、メタルマスクを反応性ガスを用いたドライエッチングにより除去する際に、凸状構
造体の上面と側面が交わる上端コーナー部に曲面を形成することが好ましい。また、上端
コーナー部の曲面は、２０ｎｍ以上６０ｎｍ以下の曲率半径を有することが好ましい。ま
た、絶縁層における、凸状構造体の上端コーナー部表面の平均面粗さは、０．１ｎｍ以上
０．５ｎｍ未満であることが好ましい。
なお、本明細書等において「上」や「下」の用語は、構成要素の位置関係が「直上」ま
たは「直下」であることを限定するものではない。例えば、「ゲート絶縁層上のゲート電
極」の表現であれば、ゲート絶縁層とゲート電極との間に他の構成要素を含むものを除外
しない。
また、本明細書等において「電極」や「配線」という用語は、これらの構成要素を機能
的に限定するものではない。例えば、「電極」は「配線」の一部として用いられることが
あり、その逆もまた同様である。さらに、「電極」や「配線」という用語は、複数の「電
極」や「配線」が一体となって形成されている場合なども含む。
また、「ソース」や「ドレイン」の機能は、異なる極性のトランジスタを採用する場合
や、回路動作において電流の方向が変化する場合などには入れ替わることがある。このた
め、本明細書においては、「ソース」や「ドレイン」という用語は、入れ替えて用いるこ
とができるものとする。
なお、本明細書等において、「電気的に接続」には、「何らかの電気的作用を有するも
の」を介して接続されている場合が含まれる。ここで、「何らかの電気的作用を有するも
の」は、接続対象間での電気信号の授受を可能とするものであれば、特に制限を受けない
。
例えば、「何らかの電気的作用を有するもの」には、電極や配線をはじめ、トランジス
タなどのスイッチング素子、抵抗素子、インダクタ、キャパシタ、その他の各種機能を有
する素子などが含まれる。
なお、本明細書等において、平均面粗さ（Ｒａ）とは、ＪＩＳＢ０６０１：２００１（
ＩＳＯ４２８７：１９９７）で定義されている中心線平均粗さ（Ｒａ）を、測定面に対し
て適用できるよう三次元に拡張したものであり、基準面から指定面までの偏差の絶対値を
平均した値で表現される。
ここで、中心線平均粗さ（Ｒａ）は、粗さ曲線からその中心線の方向に測定長さＬの部
分を抜き取り、この抜き取り部の中心線の方向をＸ軸、縦倍率の方向（Ｘ軸に垂直な方向
）をＹ軸とし、粗さ曲線をＹ＝Ｆ（Ｘ）で表すとき、次の式（１）で与えられる。
そして、平均面粗さ（Ｒａ）は、測定データの示す面である測定面をＺ＝Ｆ（Ｘ，Ｙ）
で表すとき、基準面から指定面までの偏差の絶対値を平均した値で表現され、次の式（２
）で与えられる。
ここで、指定面とは、粗さ計測の対象となる面であり、座標（Ｘ１，Ｙ１）（Ｘ１，Ｙ
２）（Ｘ２，Ｙ１）（Ｘ２，Ｙ２）で表される４点により囲まれる長方形の領域とし、指
定面が理想的にフラットであるとしたときの面積をＳ０とする。
また、基準面とは、指定面の平均の高さにおける、ＸＹ平面と平行な面のことである。
つまり、指定面の高さの平均値をＺ０とするとき、基準面の高さもＺ０で表される。
開示する発明の一態様によって、不良を抑制しつつ、微細化を達成した半導体装置を提
供することができる。また、開示する発明の一態様によって、安定した電気的特性が付与
された、信頼性の高い半導体装置を提供することができる。
また、開示する発明の一態様によって、トランジスタサイズを十分に小さくすることが
可能になる。トランジスタサイズを十分に小さくすることで、半導体装置の占める面積が
小さくなり、半導体装置の取り数が増大する。これにより、半導体装置あたりの製造コス
トは抑制される。また、半導体装置が小型化されるため、同程度の大きさでさらに機能が
高められた半導体装置を実現することができる。または、半導体装置の高集積化が可能と
なる。また、チャネル長の縮小による、動作の高速化、低消費電力化などの効果を得るこ
ともできる。
本発明の一態様に係る半導体装置を説明する平面図および断面図。 本発明の一態様に係る半導体装置の作製工程を説明する断面図。 本発明の一態様に係る半導体装置の作製工程を説明する断面図。 本発明の一態様に係る半導体装置の作製工程を説明する断面図。 本発明の一態様に係る半導体装置の作製工程を説明する断面図。 本発明の一態様に係る半導体装置を示す断面図、平面図および回路図。 本発明の一態様に係る半導体装置を示す回路図および斜視図。 本発明の一態様に係る半導体装置を示す断面図および平面図。 本発明の一態様に係る半導体装置を示す回路図。 本発明の一態様に係る半導体装置を示すブロック図。 本発明の一態様に係る半導体装置を示すブロック図。 本発明の一態様に係る半導体装置を示すブロック図。 本発明の一実施例に係る試料の断面ＴＥＭ像。
本発明の実施の形態の一例について、図面を用いて以下に説明する。但し、本発明は以
下の説明に限定されず、本発明の趣旨およびその範囲から逸脱することなくその形態およ
び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は以
下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明す
る実施の形態および実施例において、同一部分又は同様な機能を有する部分には同一の符
号を異なる図面間で共通して用い、その繰り返しの説明は省略する。
なお、図面等において示す各構成の、位置、大きさ、範囲などは、理解の簡単のため、
実際の位置、大きさ、範囲などを表していない場合がある。このため、開示する発明は、
必ずしも、図面等に開示された位置、大きさ、範囲などに限定されない。
なお、本明細書等における「第１」、「第２」、「第３」などの序数は、構成要素の混
同を避けるために付すものであり、数的に限定するものではないことを付記する。
（実施の形態１）
本実施の形態では、本発明に係る一態様として、酸化物半導体を用いた半導体装置とそ
の作製方法について、図１乃至図４を用いて説明する。
図１（Ａ）および図１（Ｂ）に本実施の形態に係る半導体装置の一例としてトランジス
タ１６２の平面図および断面図を示す。ここで、図１（Ｂ）は、図１（Ａ）のＡ１−Ａ２
およびＢ１−Ｂ２における断面に相当する。
図１（Ａ）および図１（Ｂ）に示すトランジスタ１６２は、基板１００上に形成され且
つ表面に凸状構造体１３１が設けられた絶縁層１３０と、凸状構造体１３１の上面および
側面の少なくとも一部と接して設けられた酸化物半導体層１４４と、酸化物半導体層１４
４上に設けられたゲート絶縁層１４６と、ゲート絶縁層１４６上に、凸状構造体１３１の
上面および側面の少なくとも一部を覆って設けられるゲート電極１４８と、酸化物半導体
層１４４と電気的に接続するソース電極１４２ａおよびドレイン電極１４２ｂと、を有し
ている。
絶縁層１３０の表面に凸状構造体１３１が設けられ、当該凸状構造体１３１の上面及び
側面の少なくとも一部と接して酸化物半導体層１４４が設けられている。これにより、酸
化物半導体層１４４のチャネル長方向（キャリアが流れる方向）の断面形状は、凸状構造
体１３１の断面形状に沿って湾曲した形状となっており、凸状構造体１３１の高さが高く
なるほどトランジスタ１６２の実効的なチャネル長を長くすることができる。ここで、凸
状構造体１３１のチャネル長方向の幅Ｌに対して実効的なチャネル長の長さが２Ｌ以上に
なるように、凸状構造体１３１を設けることが好ましい。
凸状構造体１３１の高さを適宜決定することにより、酸化物半導体層１４４のチャネル
形成領域を３次元方向（基板垂直方向）に延長させることができる。よって、トランジス
タ１６２の微細化を図り、ソース電極１４２ａとドレイン電極１４２ｂの距離を短くして
も、実効的なチャネル長を維持または延長させることができる。故に、トランジスタ１６
２の微細化を達成しつつ、トランジスタ１６２の短チャネル効果の発現を抑制することが
できる。
これにより、トランジスタ１６２のサイズを十分に小さくすることが可能になるので、
半導体装置の占める面積が小さくなり、半導体装置の取り数を増大させることができる。
これにより、半導体装置あたりの製造コストを抑制することができる。また、半導体装置
が小型化されるため、同程度の大きさでさらに機能が高められた半導体装置を実現するこ
とができる。または、半導体装置の高集積化が可能となる。また、チャネル長の縮小によ
る、動作の高速化、低消費電力化などの効果を得ることもできる。
絶縁層１３０の表面に設けられた凸状構造体１３１は、上面と側面が交わる部分（以下
、上端コーナー部１３２と呼称する。）に曲面が形成されている。上端コーナー部１３２
の曲面は２０ｎｍ以上６０ｎｍ以下の曲率半径を有することが好ましい。また、上端コー
ナー部１３２の表面は平坦性が高いことが好ましく、例えば、平均面粗さが０．１ｎｍ以
上０．５ｎｍ未満であることが好ましい。このような上端コーナー部１３２を有する凸状
構造体１３１の上面および側面の少なくとも一部に接して酸化物半導体層１４４を設ける
ことにより、酸化物半導体層１４４の可視光や紫外光の照射による電気的特性の変化を抑
制することができる。
また、凸状構造体１３１の上端コーナー部の曲面だけでなく、絶縁層１３０の酸化物半
導体層１４４と接する面は平坦性が高いことがより好ましく、例えば、平均面粗さが０．
１ｎｍ以上０．５ｎｍ未満であるとより好ましい。
酸化物半導体層１４４は、シリコンの１．１ｅＶよりも大きい禁制帯幅を持つ酸化物半
導体を適用することが好ましく、例えば、禁制帯幅が３．１５ｅＶであるＩｎ−Ｇａ−Ｚ
ｎ−Ｏ系酸化物半導体、禁制帯幅が約３．０ｅＶである酸化インジウム、禁制帯幅が約３
．０ｅＶであるインジウム錫酸化物、禁制帯幅が約３．３ｅＶであるインジウムガリウム
酸化物、禁制帯幅が約２．７ｅＶであるインジウム亜鉛酸化物、禁制帯幅が約３．３ｅＶ
である酸化錫、禁制帯幅が約３．３７ｅＶである酸化亜鉛などを好ましく用いることがで
きる。このような材料を用いることにより、トランジスタ１６２のオフ電流を極めて低く
保つことが可能である。
ここで、トランジスタ１６２に含まれる酸化物半導体層１４４は、水素などの不純物が
十分に除去され、十分な酸素が供給されることにより、高純度化されたものであることが
望ましい。具体的には、例えば、酸化物半導体層１４４の水素濃度は５×１０１９ａｔｏ
ｍｓ／ｃｍ３以下、望ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下、より望ましくは５
×１０１７ａｔｏｍｓ／ｃｍ３以下とする。なお、上述の酸化物半導体層１４４中の水素
濃度は、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓ
ｐｅｃｔｒｏｍｅｔｒｙ）で測定されるものである。このように、水素濃度が十分に低減
されて高純度化され、十分な酸素の供給により酸素欠乏に起因するエネルギーギャップ中
の欠陥準位が低減された酸化物半導体層１４４では、キャリア濃度が１×１０１２／ｃｍ
３未満、望ましくは、１×１０１１／ｃｍ３未満、より望ましくは１．４５×１０１０／
ｃｍ３未満となる。例えば、室温（２５℃）でのオフ電流（ここでは、単位チャネル幅（
１μｍ）あたりの値）は１００ｚＡ（１ｚＡ（ゼプトアンペア）は１×１０−２１Ａ）以
下、望ましくは１０ｚＡ以下、さらに望ましくは１００ｙＡ（１ｙＡ（ヨクトアンペア）
は１×１０−２４Ａ）以下となる。このように、ｉ型化（真性化）または実質的にｉ型化
された酸化物半導体を用いることで、極めて優れたオフ電流特性のトランジスタ１６２を
得ることができる。
さらに、酸化物半導体層１４４は結晶性を有するものとし、ｃ軸配向を有した結晶性酸
化物半導体膜（ＣＡＡＣ−ＯＳ（Ｃ Ａｘｉｓ Ａｌｉｇｎｅｄ Ｃｒｙｓｔａｌｌｉｎ
ｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）膜）とすることが好ましい。
ＣＡＡＣ−ＯＳ膜は、完全な単結晶ではなく、完全な非晶質でもない。ＣＡＡＣ−ＯＳ
膜は、非晶質相に結晶部および非晶質部を有する結晶−非晶質混相構造の酸化物半導体膜
である。なお、当該結晶部は、一辺が１００ｎｍ未満の立方体内に収まる大きさであるこ
とが多い。また、透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒ
ｏｎ Ｍｉｃｒｏｓｃｏｐｅ）による観察像では、ＣＡＡＣ−ＯＳ膜に含まれる非晶質部
と結晶部との境界は明確ではない。また、ＴＥＭによってＣＡＡＣ−ＯＳ膜には粒界（グ
レインバウンダリーともいう。）は確認できない。そのため、ＣＡＡＣ−ＯＳ膜は、粒界
に起因する電子移動度の低下が抑制される。
ＣＡＡＣ−ＯＳ膜に含まれる結晶部は、ｃ軸がＣＡＡＣ−ＯＳ膜の被形成面の法線ベク
トルまたは表面の法線ベクトルに平行な方向に揃い、かつａｂ面に垂直な方向から見て三
角形状または六角形状の原子配列を有し、ｃ軸に垂直な方向から見て金属原子が層状また
は金属原子と酸素原子とが層状に配列している。なお、異なる結晶部間で、それぞれａ軸
およびｂ軸の向きが異なっていてもよい。本明細書において、単に垂直と記載する場合、
８５°以上９５°以下の範囲も含まれることとする。また、単に平行と記載する場合、−
５°以上５°以下の範囲も含まれることとする。
なお、ＣＡＡＣ−ＯＳ膜において、結晶部の分布が一様でなくてもよい。例えば、ＣＡ
ＡＣ−ＯＳ膜の形成過程において、酸化物半導体膜の表面側から結晶成長させる場合、被
形成面の近傍に対し表面の近傍では結晶部の占める割合が高くなることがある。また、Ｃ
ＡＡＣ−ＯＳ膜へ不純物を添加することにより、当該不純物添加領域において結晶部が非
晶質化することもある。
ＣＡＡＣ−ＯＳ膜に含まれる結晶部のｃ軸は、ＣＡＡＣ−ＯＳ膜の被形成面の法線ベク
トルまたは表面の法線ベクトルに平行な方向に揃うため、ＣＡＡＣ−ＯＳ膜の形状（被形
成面の断面形状または表面の断面形状）によっては互いに異なる方向を向くことがある。
なお、結晶部のｃ軸の方向は、ＣＡＡＣ−ＯＳ膜が形成されたときの被形成面の法線ベク
トルまたは表面の法線ベクトルに平行な方向となる。結晶部は、成膜することにより、ま
たは成膜後に加熱処理などの結晶化処理を行うことにより形成される。
ＣＡＡＣ−ＯＳ膜を構成する酸素の一部は窒素で置換されてもよい。
ここで、絶縁層１３０の表面の平坦性が低かったり、上端コーナー部１３２に曲面が形
成されていない場合、酸化物半導体層１４４に含まれる結晶の成長面の連続性が途切れて
しまい、結晶性が低減してしまう恐れがある。
しかし、上述のように、表面の平坦性が高い絶縁層１３０上に接して酸化物半導体層１
４４を設けることにより、酸化物半導体層１４４に含まれる結晶の成長面の連続性を向上
させ、当該酸化物半導体層１４４の結晶性をより向上させることができる。
さらに、上述のように、凸状構造体１３１の上端コーナー部１３２に曲面を形成するこ
とにより、酸化物半導体層１４４に、当該上端コーナー部１３２の曲面に概略垂直なｃ軸
を有する結晶を多く含ませることができる。さらに好ましくは、酸化物半導体層１４４中
において、結晶の成長面が連続し、当該上端コーナー部１３２の曲面に対して金属原子が
層状に配列した結晶が含まれる。また、上述のように、上端コーナー部１３２の表面の平
坦性を向上させることにより、上端コーナー部１３２における酸化物半導体層１４４の結
晶性をさらに向上させることができる。
このようなｃ軸配向を有する結晶を含む酸化物半導体層１４４を設けることにより、可
視光や紫外光の照射による電気的特性の変化を抑制することができる。よって、このよう
な酸化物半導体層１４４を設けることにより安定した電気的特性が付与された、信頼性の
高い半導体装置を提供することができる。
次に、図２乃至図４を用いて、本実施の形態に係る半導体装置の作製方法の一例として
トランジスタ１６２の作製方法を説明する。図２乃至図４に示すトランジスタ１６２の作
製工程の断面図は、図１（Ｂ）に示すトランジスタ１６２のＡ１−Ａ２の断面図に対応し
ている。
まず、基板１００上に絶縁層１３０を形成し、絶縁層１３０表面に凸状構造体１２９を
形成する（図２（Ａ）参照）。
基板１００に使用することができる基板に大きな制限はないが、少なくとも、後の加熱
処理に耐えうる程度の耐熱性を有していることが必要となる。例えば、アルミノシリケー
トガラス、アルミノホウケイ酸ガラス、バリウムホウケイ酸ガラスなどのガラス基板、セ
ラミック基板、石英基板、サファイア基板などを用いることができる。また、シリコンや
炭化シリコンなどの単結晶半導体基板、多結晶半導体基板、シリコンゲルマニウムなどの
化合物半導体基板、ＳＯＩ基板などを適用することができ、当該基板上に半導体素子が形
成されていてもよい。さらには、シリコンなどの半導体基板の表面や金属材料よりなる導
電性の基板の表面に絶縁層を形成したものを用いることもできる。なお、一般に「ＳＯＩ
基板」は、絶縁表面上にシリコン半導体層が設けられた構成の基板をいうが、本明細書等
においては、絶縁表面上にシリコン以外の材料からなる半導体層が設けられた構成の基板
も含むものとする。つまり、「ＳＯＩ基板」が有する半導体層は、シリコン半導体層に限
定されない。また、ＳＯＩ基板には、ガラス基板などの絶縁基板上に絶縁層を介して半導
体層が設けられた構成のものが含まれるものとする。
絶縁層１３０としては、酸化シリコン膜、酸化ガリウム膜、酸化アルミニウム膜、酸化
窒化シリコン膜、または酸化窒化アルミニウム膜等を形成することができる。本実施の形
態では、絶縁層１３０として酸化シリコン膜を用いる。なお、絶縁層１３０は、ＣＶＤ法
やスパッタリング法などの成膜方法を適宜用いて形成すればよい。
ここで、絶縁層１３０は酸素を含有することが好ましい。後の工程において、絶縁層１
３０上に接して酸化物半導体層１４４が形成されるので、絶縁層１３０中に酸素を含ませ
ることにより、後の工程で加熱処理などを行う際に酸化物半導体層１４４から絶縁層１３
０中に酸素が引き抜かれるのを抑制することができる。さらに、加熱により酸素の一部が
放出される酸化物絶縁層を用いて絶縁層１３０を形成することが好ましい。加熱により酸
素の一部が放出する酸化物絶縁層としては、化学量論比を満たす酸素よりも多くの酸素を
含む酸化物絶縁層を用いることが好ましい。加熱により酸素の一部が放出する酸化物絶縁
層を絶縁層１３０に用いることで、後の工程で加熱処理を行う際に酸化物半導体層１４４
に酸素を拡散させることができる。なお、イオン注入法またはイオンドーピング法などを
用いて絶縁層１３０に酸素を導入させても良い。
また、凸状構造体１２９は、絶縁層１３０の凸状構造体１２９を形成する領域を選択的
に残存させるようにエッチング等を行うことにより形成することができる。例えば、一回
のエッチングまたは複数回のエッチングによって形成することができる。
絶縁層１３０のエッチング方法としては、微細化の観点からドライエッチングを用いる
ことが好適である。エッチングガスおよびエッチング条件は絶縁層１３０の材料などに合
わせて適宜設定することができる。例えば、フルオロカーボン系ガスまたはフルオロカー
ボン系ガスを含む混合ガスを用いることが好ましい。例えば、ＣＨＦ３とＨｅの混合ガス
、ＣＨＦ３とＣＨ４とＨｅの混合ガス、ＣＦ４とＨ２の混合ガス、Ｃ４Ｆ８とＡｒの混合
ガスまたはＣＨＦ３とＣＦ４とＡｒの混合ガスなどを用いることができる。本実施の形態
においては、エッチングガスとしてＣＨＦ３とＣＨ４とＨｅの混合ガスを用いる。また、
複数回のエッチングを行う場合、上記ドライエッチングにウェットエッチングを組み合わ
せても良い。
次に、凸状構造体１２９の上面と側面が交わる上端コーナー部１３２に曲面を形成する
加工（以下、Ｒ加工と呼ぶ）を施し、当該上端コーナー部１３２に曲面が形成された凸状
構造体１３１を形成する（図２（Ｂ）参照）。ここで、上端コーナー部１３２の曲面は２
０ｎｍ以上６０ｎｍ以下の曲率半径を有することが好ましい。また、凸状構造体１３１の
チャネル長方向の幅Ｌに対してトランジスタ１６２の実効的なチャネル長の長さが２Ｌ以
上になるように、凸状構造体１３１を設けることが好ましい。
上端コーナー部１３２に曲面を形成するＲ加工としては、プラズマ処理を好適に用いる
ことができる。当該プラズマ処理は、真空のチャンバーに不活性ガス、例えばアルゴンガ
スなどの希ガスを導入し、被処理面を陰極とする電界をかけて行う。その原理としてはプ
ラズマドライエッチ法と同等であるが、不活性ガスを用いて行う。すなわち、このプラズ
マ処理は、被処理面に不活性ガスのイオンを照射して、スパッタリング効果により表面の
微細な凹凸を平坦化する処理である。希ガスとしては、アルゴン、クリプトン、キセノン
など質量の大きい希ガス元素を用いることが好ましい。
このプラズマ処理時、プラズマ中には電子とアルゴンの陽イオンが存在し、陰極方向に
アルゴンの陽イオンが加速される。加速されたアルゴンの陽イオンは被処理面をスパッタ
する。このとき、当該被処理面の凸部から優先的にスパッタされるので、上端コーナー部
１３２が優先的にスパッタ処理されてＲ加工される。このようにして上端コーナー部１３
２に曲面が形成された凸状構造体１３１が形成される。
なお、当該プラズマ処理によって、絶縁層１３０表面に付着した酸素、水分、有機物な
どの不純物をスパッタリングの効果で除去することも可能である。また、絶縁層１３０表
面（凸状構造体１３１を含む）を平坦化することも可能である。例えば、絶縁層１３０の
表面を平坦化して表面粗さを低減し、絶縁層１３０の平均面粗さを、好ましくは０．１ｎ
ｍ以上０．５ｎｍ未満とすることができる。
図２（Ｂ）において、凸状構造体１３１の側面は基板１００表面に概略垂直に形成され
ており、凸状構造体１３１の側面と、絶縁層１３０の凸状構造体１３１が形成されていな
い領域の表面とが接する部分は概略直角に形成されているが、本実施の形態はこれに限ら
れるものではない。凸状構造体１３１は、図２（Ａ）または図２（Ｂ）に示す工程におい
て、断面形状がテーパーを有するように形成しても良い。また、凸状構造体１３１の側面
と絶縁層１３０の凸状構造体１３１が形成されていない領域の表面とが接する部分に曲面
が形成されるようにしても良い。凸状構造体１３１をこのような形状にすることにより、
凸状構造体上に形成する酸化物半導体層１４４の被覆性を向上させることができる。
なお、酸化物半導体の成膜を行う前に、処理室の加熱および排気を行って、処理室中の
水素、水、水酸基、水素化物などの不純物を除去しておくことが好ましい。特に処理室の
内壁に吸着して存在するこれらの不純物を除去することが重要である。ここで、加熱処理
は、例えば、１００℃以上４５０℃以下で行えばよい。また、処理室の排気は、ドライポ
ンプなどの粗引きポンプと、スパッタイオンポンプ、ターボ分子ポンプ及びクライオポン
プなどの高真空ポンプとを適宜組み合わせて行うとよい。ターボ分子ポンプは大きいサイ
ズの分子の排気が優れる一方、水素や水の排気能力が低い。さらに、水の排気能力の高い
クライオポンプまたは水素の排気能力の高いスパッタイオンポンプを組み合わせることが
有効となる。またこのとき、不活性ガスを導入しながら不純物の除去を行うと、排気する
だけでは脱離しにくい水などの脱離速度をさらに大きくすることができる。このような処
理を行って酸化物半導体の成膜前に処理室の不純物を除去することにより、酸化物半導体
層１４４への水素、水、水酸基、水素化物などの混入を防ぐことができる。
次いで、基板１００を加熱しながら酸化物半導体を成膜し、絶縁層１３０の表面に形成
された凸状構造体１３１の上面および側面の少なくとも一部と接するように酸化物半導体
層１４４を形成する（図２（Ｃ）参照）。ここで、基板温度が２００℃を超えて７００℃
以下、好ましくは３００℃を超えて５００℃以下、より好ましくは４００℃以上４５０℃
以下となるように、基板を加熱する。なお、薄く酸化物半導体層を成膜し、上記の温度で
加熱を行っても良いし、さらに当該酸化物半導体層上に酸化物半導体層を形成しても良い
。
酸化物半導体層１４４の膜厚は、１ｎｍ以上１００ｎｍ以下とし、スパッタリング法、
ＭＢＥ（Ｍｏｌｅｃｕｌａｒ Ｂｅａｍ Ｅｐｉｔａｘｙ）法、パルスレーザ堆積法、Ａ
ＬＤ（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法等を適宜用いることができ
る。また、酸化物半導体層１４４は、スパッタリングターゲット表面に対し、概略垂直に
複数の基板表面がセットされた状態で成膜を行うスパッタ装置、所謂ＣＰスパッタ装置（
Ｃｏｌｕｍｎａｒ Ｐｌａｓｍａ Ｓｐｕｔｔｅｒｉｎｇ ｓｙｓｔｅｍ）を用いて成膜
してもよい。
酸化物半導体層１４４の材料としては、少なくともシリコンよりも大きい禁制帯幅を持
つ酸化物半導体を用いる。シリコンよりも大きい禁制帯幅を持つ酸化物半導体としては、
例えば、四元系金属の酸化物であるＩｎ−Ｓｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体や、三元
系金属の酸化物であるＩｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系酸
化物半導体、Ｉｎ−Ａｌ−Ｚｎ−Ｏ系酸化物半導体、Ｓｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導
体、Ａｌ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体、Ｓｎ−Ａｌ−Ｚｎ−Ｏ系酸化物半導体、Ｈｆ
−Ｉｎ−Ｚｎ−Ｏ系酸化物半導体や、二元系金属の酸化物であるＩｎ−Ｚｎ−Ｏ系酸化物
半導体、Ｓｎ−Ｚｎ−Ｏ系酸化物半導体、Ａｌ−Ｚｎ−Ｏ系酸化物半導体、Ｚｎ−Ｍｇ−
Ｏ系酸化物半導体、Ｓｎ−Ｍｇ−Ｏ系酸化物半導体、Ｉｎ−Ｍｇ−Ｏ系酸化物半導体や、
Ｉｎ−Ｇａ−Ｏ系の酸化物半導体、一元系金属の酸化物であるＩｎ−Ｏ系酸化物半導体、
Ｓｎ−Ｏ系酸化物半導体、Ｚｎ−Ｏ系酸化物半導体などを用いることができる。本実施の
形態では、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体を用いる。
なお、例えば、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体とは、インジウム（Ｉｎ）、ガリ
ウム（Ｇａ）、亜鉛（Ｚｎ）を有する酸化物半導体、という意味であり、その組成比は問
わない。
また、酸化物半導体層１４４は、化学式ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０）で表記され
る薄膜を用いることができる。ここで、Ｍは、Ｚｎ、Ｇａ、Ａｌ、Ｍｎ及びＣｏから選ば
れた一または複数の金属元素を示す。例えばＭとして、Ｇａ、Ｇａ及びＡｌ、Ｇａ及びＭ
ｎ、またはＧａ及びＣｏなどがある。
酸化物半導体としてＩｎ−Ｇａ−Ｚｎ−Ｏ系の材料を用いる場合、用いるターゲットと
しては、例えば、組成比として、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：１［ｍｏｌ
数比］の酸化物ターゲットを用いることができる。また、このターゲットの材料及び組成
に限定されず、例えば、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：２［ｍｏｌ数比］の
酸化物ターゲットを用いてもよい。
また、酸化物半導体としてＩｎ−Ｓｎ−Ｚｎ−Ｏ系の材料を用いる場合、用いるターゲ
ットの組成比は、原子数比で、Ｉｎ：Ｓｎ：Ｚｎ＝１：２：２、Ｉｎ：Ｓｎ：Ｚｎ＝２：
１：３、Ｉｎ：Ｓｎ：Ｚｎ＝１：１：１などとすればよい。
また、酸化物半導体としてＩｎ−Ｚｎ−Ｏ系の材料を用いる場合、用いるターゲットの
組成比は、原子数比で、Ｉｎ：Ｚｎ＝５０：１〜１：２（モル数比に換算するとＩｎ２Ｏ
３：ＺｎＯ＝２５：１〜１：４）、好ましくはＩｎ：Ｚｎ＝２０：１〜１：１（モル数比
に換算するとＩｎ２Ｏ３：ＺｎＯ＝１０：１〜１：２）、さらに好ましくはＩｎ：Ｚｎ＝
１５：１〜１．５：１（モル数比に換算するとＩｎ２Ｏ３：ＺｎＯ＝１５：２〜３：４）
とする。例えば、Ｉｎ−Ｚｎ−Ｏ系酸化物半導体の形成に用いるターゲットは、原子数比
がＩｎ：Ｚｎ：Ｏ＝Ｘ：Ｙ：Ｚのとき、Ｚ＞１．５Ｘ＋Ｙとする。
成膜の雰囲気は、希ガス（代表的にはアルゴン）雰囲気下、酸素雰囲気下、または、希
ガスと酸素の混合雰囲気下などとすればよい。ここで、成膜時に希ガスより酸素の体積比
を大きくすることにより、酸化物半導体層１４４に酸素を容易に供給することができ、酸
化物半導体層１４４中の酸素欠損を低減することができる。また、酸化物半導体層１４４
への水素、水、水酸基、水素化物などの混入を防ぐために、水素、水、水酸基、水素化物
などの不純物が十分に除去された高純度ガスを用いた雰囲気とすることが望ましい。
このようにして酸化物半導体層１４４を形成することにより、上述のようなｃ軸配向を
有する結晶性の酸化物半導体層１４４を形成することができる。ここで、上端コーナー部
１３２に曲面が形成された凸状構造体１３１上に接して酸化物半導体層１４４が形成され
ているので、酸化物半導体層１４４において、上端コーナー部１３２の曲面に概略垂直な
ｃ軸を有する結晶を多く含ませることができる。さらに好ましくは、酸化物半導体層１４
４中において、結晶の成長面が連続し、当該上端コーナー部１３２の曲面に対して金属原
子が層状に配列した結晶が含まれる。また、上述のように、上端コーナー部１３２を含む
絶縁層１３０の表面の平坦性を向上させることにより、酸化物半導体層１４４に含まれる
結晶の成長面の連続性を向上させ、当該酸化物半導体層１４４の結晶性をより向上させる
ことができる。
このようなｃ軸配向を有する結晶を含む酸化物半導体層１４４を設けることにより、可
視光や紫外光の照射による電気的特性の変化を抑制することができる。よって、このよう
な酸化物半導体層１４４を設けることにより安定した電気的特性が付与された、信頼性の
高い半導体装置を提供することができる。
また、このように凸状構造体１３１の上端コーナー部１３２に曲面を形成し、上端コー
ナー部１３２を含む絶縁層表面１３０の平坦性を向上させることにより、酸化物半導体層
１４４の被覆性を向上させることができる。
酸化物半導体層１４４形成後、酸化物半導体層１４４に対して、熱処理（第１の熱処理
）を行ってもよい。熱処理を行うことによって、酸化物半導体層１４４中に含まれる水素
原子を含む物質をさらに除去し、酸化物半導体層１４４の構造を整え、エネルギーギャッ
プ中の欠陥準位を低減することができる。当該熱処理は不活性ガス雰囲気下で行い、熱処
理の温度は、３００℃以上７００℃以下、好ましくは４５０℃以上６００℃以下、また、
基板が歪み点を有する場合は基板の歪み点未満とする。不活性ガス雰囲気としては、窒素
、または希ガス（ヘリウム、ネオン、アルゴン等）を主成分とする雰囲気であって、水、
水素などが含まれない雰囲気を適用するのが望ましい。例えば、熱処理装置に導入する窒
素や、ヘリウム、ネオン、アルゴン等の希ガスの純度を、６Ｎ（９９．９９９９％）以上
、好ましくは７Ｎ（９９．９９９９９％）以上（すなわち、不純物濃度が１ｐｐｍ以下、
好ましくは０．１ｐｐｍ以下）とする。
当該熱処理は、例えば、抵抗発熱体などを用いた電気炉に基板１００を導入し、窒素雰
囲気下、４５０℃、１時間の条件で行うことができる。
また、熱処理装置は電気炉に限られず、加熱されたガスなどの媒体からの熱伝導、また
は熱輻射によって、被処理物を加熱する装置を用いても良い。例えば、ＬＲＴＡ（Ｌａｍ
ｐ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置、ＧＲＴＡ（Ｇａｓ Ｒａｐｉｄ
Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置等のＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎ
ｎｅａｌ）装置を用いることができる。ＬＲＴＡ装置は、ハロゲンランプ、メタルハライ
ドランプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、高圧
水銀ランプなどのランプから発する光（電磁波）の輻射により、被処理物を加熱する装置
である。ＧＲＴＡ装置は、高温のガスを用いて熱処理を行う装置である。ガスとしては、
アルゴンなどの希ガス、または窒素のような、熱処理によって被処理物と反応しない不活
性気体が用いられる。なお、加熱処理装置としてＧＲＴＡ装置を用いる場合には、その熱
処理時間が短いため、６５０℃〜７００℃の高温に加熱した不活性ガス中で基板を加熱し
てもよい。
また、上記熱処理で酸化物半導体層１４４を加熱した後、同じ炉に高純度の酸素ガス、
高純度のＮ２Ｏガス、又は超乾燥エア（ＣＲＤＳ（キャビティリングダウンレーザー分光
法）方式の露点計を用いて測定した場合の水分量が２０ｐｐｍ（露点換算で−５５℃）以
下、好ましくは１ｐｐｍ以下、好ましくは１０ｐｐｂ以下の空気）を導入することが好ま
しい。特にこれらのガスには、水、水素などが含まれないことが好ましい。また、同じ炉
に導入する酸素ガスまたはＮ２Ｏガスの純度を、６Ｎ以上好ましくは７Ｎ以上（即ち不純
物濃度を１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）とすることが好ましい。酸素ガス
またはＮ２Ｏガスの作用によって、脱水化または脱水素化処理による不純物の排除工程で
低減してしまった酸化物半導体を構成する主成分材料の一つである酸素を供給することが
できる。この工程により、酸化物半導体層を高純度化させｉ型（真性）化することができ
る。
以上のような熱処理を行うことによって不純物を低減し、ｉ型（真性半導体）またはｉ
型に限りなく近い酸化物半導体層を形成することで、極めて優れた特性のトランジスタを
実現することができる。
なお、上述の熱処理には水素や水などを除去する効果があるため、当該熱処理を、脱水
化または脱水素化などと呼ぶこともできる。当該熱処理は、例えば、酸化物半導体層を島
状に加工する前、ゲート絶縁層の形成後などのタイミングにおいて行うことも可能である
。また、このような脱水化または脱水素化の熱処理は、一回に限らず複数回行っても良い
。
なお、図２（Ｃ）においては、酸化物半導体層１４４を島状に加工しているが、必ずし
も酸化物半導体層１４４を島状に加工しなくてもよい。
次いで、酸化物半導体層１４４上に、導電層を形成し、該導電層を加工して酸化物半導
体層１４４と電気的に接続するソース電極１４２ａ及びドレイン電極１４２ｂを形成する
（図２（Ｄ）参照）。
ソース電極１４２ａ及びドレイン電極１４２ｂは、モリブデン、チタン、タンタル、タ
ングステン、アルミニウム、銅、クロム、ネオジム、スカンジウム等の金属材料またはこ
れらを主成分とする合金材料を用いて形成することができる。
なお、図２（Ｄ）に示す構成においては、ソース電極１４２ａおよびドレイン電極１４
２ｂを酸化物半導体層１４４上に設ける構成としているが、本実施の形態はこれに限られ
るものではない。ソース電極１４２ａおよびドレイン電極１４２ｂを予め形成しておいて
、その上に酸化物半導体層１４４を設ける構成としても良い。また、ソース電極１４２ａ
およびドレイン電極１４２ｂの断面形状を、テーパーを有する形状にすることにより、ソ
ース電極１４２ａおよびドレイン電極１４２ｂ上に接して設けられるゲート絶縁層１４６
の被覆性を向上させることができる。
次いで、酸化物半導体層１４４、ソース電極１４２ａ及びドレイン電極１４２ｂ上にゲ
ート絶縁層１４６を形成する（図２（Ｅ）参照）。
ゲート絶縁層１４６の膜厚は、１ｎｍ以上１００ｎｍ以下とし、スパッタリング法、Ｍ
ＢＥ法、ＣＶＤ法、パルスレーザ堆積法、ＡＬＤ法等を適宜用いることができる。なお、
酸化物半導体層１４４と接することを考慮すれば、水素等の不純物が十分に除去されてい
ることが好ましいため、ゲート絶縁層１４６は、水素等の不純物が含まれにくいスパッタ
リング法を用いて形成することが好ましい。
ゲート絶縁層１４６の材料としては、酸化シリコン膜、酸化ガリウム膜、酸化アルミニ
ウム膜、酸化窒化シリコン膜または酸化窒化アルミニウム膜等を用いて形成することがで
きる。さらに、ゲート絶縁層１４６は、作製するトランジスタのサイズやゲート絶縁層１
４６の段差被覆性を考慮して形成することが好ましい。
ここで、ゲート絶縁層１４６は、絶縁層１３０と同様に酸素を含有することが好ましい
。ゲート絶縁層１４６は酸化物半導体層１４４上に接して形成されるので、ゲート絶縁層
１４６中に酸素を含ませることにより、後の工程で加熱処理などを行う際に酸化物半導体
層１４４からゲート絶縁層１４６中に酸素が引き抜かれるのを抑制することができる。さ
らに、加熱により酸素の一部が放出される酸化物絶縁層を用いてゲート絶縁層１４６を形
成することが好ましい。加熱により酸素の一部が放出する酸化物絶縁層としては、化学量
論比を満たす酸素よりも多くの酸素を含む酸化物絶縁層を用いることが好ましい。加熱に
より酸素の一部が放出する酸化物絶縁層をゲート絶縁層１４６に用いることで、後の工程
で加熱処理を行う際に酸化物半導体層１４４に酸素を拡散させることができる。
本実施の形態では、ゲート絶縁層１４６として、ＳｉＯ２＋α（ただし、α＞０）であ
る酸化シリコン膜を用いる。この酸化シリコン膜をゲート絶縁層１４６として用いること
で、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体に酸素を供給することができ、特性を良好にす
ることができる。
また、ゲート絶縁層１４６の材料として酸化ハフニウム、酸化イットリウム、ハフニウ
ムシリケート（ＨｆＳｉｘＯｙ（ｘ＞０、ｙ＞０））、ハフニウムアルミネート（ＨｆＡ
ｌｘＯｙ（ｘ＞０、ｙ＞０））、窒素が添加されたハフニウムシリケート、窒素が添加さ
れたハフニウムアルミネート、酸化ランタンなどのｈｉｇｈ−ｋ材料を用いることでゲー
トリーク電流を低減できる。さらに、ゲート絶縁層１４６は、単層構造としても良いし、
積層構造としても良い。
ゲート絶縁層１４６の成膜後に、不活性ガス雰囲気下、または酸素雰囲気下で熱処理（
第２の熱処理）を行ってもよい。熱処理の温度は、２００℃以上４５０℃以下とするのが
好ましく、２５０℃以上３５０℃以下とするのがより好ましい。このような熱処理を行う
ことによって、トランジスタの電気的特性のばらつきを軽減することができる。また、酸
化物半導体層１４４と接するゲート絶縁層１４６が酸素を含む場合、酸化物半導体層１４
４に酸素を供給し、該酸化物半導体層１４４の酸素欠損を補填して、ｉ型（真性半導体）
またはｉ型に限りなく近い酸化物半導体層を形成することもできる。このように、上述の
熱処理には酸素を供給する効果があるため、当該熱処理を、加酸化（加酸素化）などと呼
ぶこともできる。
なお、本実施の形態では、ゲート絶縁層１４６の形成後に加酸化の熱処理を行っている
が、加酸化の熱処理のタイミングはこれに限定されない。例えば、ソース電極１４２ａ及
びドレイン電極１４２ｂを形成した後に加酸化の熱処理を行っても良い。また、脱水化ま
たは脱水素化の熱処理に続けて加酸化の熱処理を行っても良いし、脱水化または脱水素化
の熱処理に加酸化の熱処理を兼ねさせても良いし、加酸化の熱処理に脱水化または脱水素
化の熱処理を兼ねさせても良い。
次いで、ゲート絶縁層１４６上に、凸状構造体１３１の上面および側面の少なくとも一
部を覆ってゲート電極１４８を形成する（図２（Ｅ）参照）。
ゲート電極１４８の材料は、モリブデン、チタン、タンタル、タングステン、アルミニ
ウム、銅、クロム、ネオジム、スカンジウム等の金属材料またはこれらを主成分とする合
金材料を用いて形成することができる。また、ゲート電極１４８としてリン等の不純物元
素をドーピングした多結晶シリコン膜に代表される半導体膜、ニッケルシリサイドなどの
シリサイド膜を用いてもよい。ゲート電極１４８は、単層構造としてもよいし、積層構造
としてもよい。
ゲート絶縁層１４６と接するゲート電極１４８の一層として、窒素を含む金属酸化物、
具体的には、窒素を含むＩｎ−Ｇａ−Ｚｎ−Ｏ膜、窒素を含むＩｎ−Ｓｎ−Ｏ膜、窒素を
含むＩｎ−Ｇａ−Ｏ膜、窒素を含むＩｎ−Ｚｎ−Ｏ膜、窒素を含むＳｎ−Ｏ膜、窒素を含
むＩｎ−Ｏ膜、金属窒化膜（ＩｎＮ、ＳｎＮなど）を用いるのが好ましい。これらの膜は
５ｅＶ、好ましくは５．５ｅＶ以上の仕事関数を有し、ゲート電極として用いた場合、ト
ランジスタの電気特性のしきい値電圧をプラスにすることができ、所謂ノーマリーオフの
スイッチング素子を実現できるためである。
以上によって、本実施の形態のトランジスタ１６２を作製することができる（図２（Ｅ
）参照）。
なお、図２においては、図２（Ａ）および図２（Ｂ）を用いて説明したように、絶縁層
１３０表面に凸状構造体１２９を形成し、凸状構造体１２９の上面と側面が交わる上端コ
ーナー部１３２にプラズマ処理を用いてＲ加工を施し、当該上端コーナー部１３２に曲面
が形成された凸状構造体１３１を形成したが、本実施の形態はこれに限られるものではな
い。以下に、図３および図４を用いて、プラズマ処理とは異なる方法を用いて凸状構造体
１３１を形成する方法について説明する。
図３（Ａ）乃至図３（Ｃ）は、メタルマスク１７０を用いて、絶縁層１３０表面に凸状
構造体１３１を形成する工程の断面図である。まず、基板１００上に絶縁層１３０を成膜
し、当該絶縁層１３０表面にメタルマスク１７０を形成する（図３（Ａ）参照）。
メタルマスク１７０は、絶縁層１３０上に金属層を成膜し、フォトリソグラフィなどで
選択的にパターニングされたレジストマスクを用いて、当該金属層をエッチングすること
により形成することができる。
ここで、メタルマスク１７０は、金属材料を用いて形成されており、例えばアルミニウ
ム、クロム、タンタル、チタン、モリブデン、タングステンから選ばれた元素、または上
述した元素を成分とする合金か、上述した元素を組み合わせた合金膜等を用いることがで
きる。また、マンガン、マグネシウム、ジルコニウム、ベリリウム、トリウムのいずれか
一または複数から選択された材料を用いてもよい。本実施の形態では、タングステンから
なるメタルマスク１７０を用いる。
なお、基板１００および絶縁層１３０の詳細は、図２（Ａ）に関する記載を参酌するこ
とができる。
次に、メタルマスク１７０を用いて絶縁層１３０をエッチングし、当該絶縁層１３０表
面に凸状構造体１２９を形成する（図３（Ｂ）参照）。
絶縁層１３０のエッチング方法としては、図２（Ａ）で示したエッチングと同様に、微
細化の観点からドライエッチングを用いることが好適である。エッチングガスおよびエッ
チング条件は絶縁層１３０の材料などに合わせて適宜設定することができる。フロロカー
ボン系ガスまたはフロロカーボン系ガスを含む混合ガスを用いることが好ましい。例えば
、ＣＨＦ３とＨｅの混合ガス、ＣＨＦ３とＣＨ４とＨｅの混合ガス、ＣＦ４とＨ２の混合
ガス、Ｃ４Ｆ８とＡｒの混合ガスまたはＣＨＦ３とＣＦ４とＡｒの混合ガスなどを用いる
ことができる。本実施の形態においては、エッチングガスとしてＣＨＦ３とＣＨ４とＨｅ
の混合ガスを用いる。また、エッチング条件は適宜設定することができる。例えば、一回
のエッチングまたは複数回のエッチングによって凸状構造体１２９を形成することができ
る。
なお、図３（Ｂ）では、凸状構造体１２９は、断面形状がテーパーを有するように形成
されており、凸状構造体１２９の側面と絶縁層１３０の凸状構造体１２９が形成されてい
ない領域の表面が接する部分に曲面が形成されている。凸状構造体１２９をこのような形
状にすることにより、凸状構造体上に形成する酸化物半導体層の被覆性を向上させること
ができる。ただし、本実施の形態に示す半導体装置はこれに限られるものではない。図２
（Ｂ）において示したように、凸状構造体１２９の側面は基板１００表面に概略垂直に形
成されるようにしてもよいし、凸状構造体１２９の側面と絶縁層１３０の凸状構造体１２
９が形成されていない領域の表面が接する部分が概略直角に形成されるようにしてもよい
。
次に、メタルマスク１７０を反応性ガスを用いたドライエッチングで除去する（図３（
Ｃ）参照）。ここで反応性ガスとしては、フッ素系ガス、塩素系ガス、またはこれらの混
合ガスなどを用いることができる。例えば、メタルマスク１７０としてタングステンを用
いた場合ＣＦ４とＣｌ２とＯ２の混合ガスなどを用いればよい。
当該ドライエッチングに用いるフッ素系ガスまたは塩素系ガスは、絶縁層１３０もエッ
チングすることができる。また、当該ドライエッチングのエッチングレートは、メタルマ
スク１７０の方が絶縁層１３０よりも大きいものとする。これにより、メタルマスク１７
０のエッチングの際に、凸状構造体１２９の上面と側面が交わる上端コーナー部１３２に
Ｒ加工を施し、当該上端コーナー部１３２に曲面が形成された凸状構造体１３１を形成す
ることができる。ここで、上端コーナー部１３２の曲面は２０ｎｍ以上６０ｎｍ以下の曲
率半径を有することが好ましい。なお、上記エッチング処理に加えてさらに、図２（Ｂ）
を用いて示したようにプラズマ処理を行っても構わない。
このようにして絶縁層１３０表面に凸状構造体１３１を形成することができる。後の工
程は、図２（Ｃ）乃至図２（Ｅ）に示す工程を行うことにより、トランジスタ１６２を形
成することができる。
また、図４（Ａ）乃至図４（Ｃ）は、レジストマスク１８０を用いて、絶縁層１３０表
面に凸状構造体１３１を形成する工程の断面図である。まず、基板１００上に絶縁層１３
０を成膜し、当該絶縁層１３０表面にレジストマスク１８０を形成する（図４（Ａ）参照
）。
レジストマスク１８０は、感光性樹脂を、フォトリソグラフィなどを用いて選択的にパ
ターニングすることにより形成することができる。ここで、レジストマスク１８０は、断
面形状がテーパーを有するように形成し、レジストマスクの側面と絶縁層１３０の表面と
がなす角が９０°未満となるようにする。
次に、レジストマスク１８０に加熱処理を行い、図４（Ｂ）に示すように、上面及び側
面が曲面を有し、断面形状がほぼ半円状のレジストマスク１８２を形成する（図４（Ｂ）
参照）。ここで、加熱温度、加熱時間などの加熱条件を適宜設定することにより、レジス
トマスク１８２の形状を制御することができる。
次に、レジストマスク１８２を用いて絶縁層１３０をエッチングし、当該絶縁層１３０
表面に凸状構造体１３１を形成する（図４（Ｃ）参照）。
このエッチング処理により、凸状構造体１２９の上面と側面が交わる上端コーナー部１
３２にＲ加工を施し、当該上端コーナー部１３２に曲面が形成された凸状構造体１３１を
形成することができる。ここで、上端コーナー部１３２の曲面は２０ｎｍ以上６０ｎｍ以
下の曲率半径を有することが好ましい。なお、上記エッチング処理に加えてさらに、図２
（Ｂ）を用いて示したようにプラズマ処理を行っても構わない。
エッチング方法としては、図２（Ａ）で示したエッチングと同様に、ドライエッチング
を好適に用いることができる。また、エッチング条件は適宜設定することができる。例え
ば、一回のエッチングまたは複数回のエッチングによって形成することができる。
なお、図４（Ｃ）では、凸状構造体１３１は、断面形状がテーパーを有するように形成
されており、凸状構造体１３１の側面と絶縁層１３０の凸状構造体１３１が形成されてい
ない領域の表面が接する部分に曲面が形成されている。凸状構造体１３１をこのような形
状にすることにより、凸状構造体上に形成する酸化物半導体層の被覆性を向上させること
ができる。ただし、本実施の形態に示す半導体装置はこれに限られるものではない。図２
（Ｂ）において示したように、凸状構造体１３１の側面は基板１００表面に概略垂直に形
成されるようにしてもよいし、凸状構造体１３１の側面と絶縁層１３０の凸状構造体１３
１が形成されていない領域の表面が接する部分が概略直角に形成されるようにしてもよい
。
このようにして絶縁層１３０表面に凸状構造体１３１を形成することができる。後の工
程は、図２（Ｃ）乃至図２（Ｅ）に示す工程を行うことにより、トランジスタ１６２を形
成することができる。
以上のように、本実施の形態で示すトランジスタ１６２は、酸化物半導体層１４４が凸
状構造体１３１の上面および側面の少なくとも一部に接して設けられていることで、ソー
ス電極１４２ａとドレイン電極１４２ｂ間の距離（トランジスタ１６２の見かけ上のチャ
ネル長）よりも、トランジスタ１６２の実効的なチャネル長を長くすることが可能である
。よって、トランジスタサイズの縮小を図りつつ、短チャネル効果の発現を抑制すること
が可能である。
さらに、凸状構造体１３１の上端コーナー部１３２に曲面を形成することにより、酸化
物半導体層１４４に、当該上端コーナー部１３２の曲面に概略垂直なｃ軸を有する結晶を
多く含ませることができる。このようなｃ軸配向を有する結晶を含む酸化物半導体層１４
４を設けることにより、可視光や紫外光の照射による電気的特性の変化を抑制することが
できる。よって、このような酸化物半導体層１４４を設けることにより安定した電気的特
性が付与された、信頼性の高い半導体装置を提供することができる。
以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと
適宜組み合わせて用いることができる。
（実施の形態２）
本実施の形態では、本発明に係る一態様として、先の実施の形態で述べた酸化物半導体
を用いた半導体装置について、先の実施の形態とは異なる作製方法を、図５を用いて説明
する。
図５（Ｅ）に示すトランジスタ２６２の構造は、図１（Ｂ）に示すトランジスタ１６２
と同様であり、基板２００上に形成され且つ表面に凸状構造体２３１が設けられた絶縁層
２３０と、凸状構造体２３１の上面および側面の少なくとも一部と接して設けられた酸化
物半導体層２４４と、酸化物半導体層２４４上に設けられたゲート絶縁層２４６と、ゲー
ト絶縁層２４６上に、凸状構造体２３１の上面および側面の少なくとも一部を覆って設け
られるゲート電極２４８と、酸化物半導体層２４４と電気的に接続するソース電極２４２
ａおよびドレイン電極２４２ｂと、を有している。さらに絶縁層２３０の表面に設けられ
た凸状構造体２３１は、上端コーナー部２３２に曲面が形成されている。
ここで、基板２００は先の実施の形態に示す基板１００と、絶縁層２３０は先の実施の
形態に示す絶縁層１３０と、凸状構造体２３１は先の実施の形態に示す凸状構造体１３１
と、上端コーナー部２３２は先の実施の形態に示す上端コーナー部１３２と、酸化物半導
体層２４４は先の実施の形態に示す酸化物半導体層１４４と、ゲート絶縁層２４６は先の
実施の形態に示すゲート絶縁層１４６と、ゲート電極２４８は先の実施の形態に示すゲー
ト電極１４８と、ソース電極２４２ａおよびドレイン電極２４２ｂは先の実施の形態に示
すソース電極１４２ａおよびドレイン電極１４２ｂと、それぞれ対応している。
また、図５に示すトランジスタ２６２の作製工程の断面図は、図１（Ｂ）に示すトラン
ジスタ１６２のＡ１−Ａ２の断面図に対応している。
まず、先の実施の形態で示したように、基板２００上に絶縁層２３０を形成し、絶縁層
２３０表面に、上面と側面が交わる上端コーナー部２３２に曲面が形成された凸状構造体
２３１を形成する（図５（Ａ）参照）。
ここで、基板２００、絶縁層２３０および凸状構造体２３１の詳細については、先の実
施の形態の記載を参酌することができる。
なお、酸化物半導体の成膜を行う前に、処理室の加熱および排気を行って、処理室中の
水素、水、水酸基、水素化物などの不純物を除去しておくことが好ましい。特に処理室の
内壁に吸着して存在するこれらの不純物を除去することが重要である。ここで、加熱処理
は、例えば、１００℃以上４５０℃以下で行えばよい。また、処理室の排気は、ドライポ
ンプなどの粗引きポンプと、スパッタイオンポンプ、ターボ分子ポンプ及びクライオポン
プなどの高真空ポンプとを適宜組み合わせて行うとよい。ターボ分子ポンプはサイズの大
きな分子の排気が優れる一方、水素や水の排気能力が低い。さらに、水の排気能力の高い
クライオポンプまたは水素の排気能力の高いスパッタイオンポンプを組み合わせることが
有効となる。またこのとき、不活性ガスを導入しながら不純物の除去を行うと、排気する
だけでは脱離しにくい水などの脱離速度をさらに大きくすることができる。このような処
理を行って酸化物半導体の成膜前に処理室の不純物を除去することにより、酸化物半導体
層２４４への水素、水、水酸基、水素化物などの混入を防ぐことができる。
次に、基板２００を加熱しながら酸化物半導体を成膜し、絶縁層２３０の表面に形成さ
れた凸状構造体２３１の上面および側面の少なくとも一部と接するように酸化物半導体層
２４３を形成する（図５（Ｂ）参照）。ここで、好ましくは基板温度が２００℃未満、よ
り好ましくは１８０℃未満となるように基板２００を加熱する。
成膜時の基板温度を好ましくは２００℃未満、より好ましくは１８０℃未満とすること
によって酸化物半導体層２４３は非晶質構造を取るので、成膜時にＣＡＡＣ−ＯＳ膜とな
っていた、先の実施の形態に示す酸化物半導体層１４４とは異なる。
酸化物半導体層２４３の膜厚は、１ｎｍ以上１００ｎｍ以下とし、スパッタリング法、
ＭＢＥ（Ｍｏｌｅｃｕｌａｒ Ｂｅａｍ Ｅｐｉｔａｘｙ）法、パルスレーザ堆積法、Ａ
ＬＤ（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法等を適宜用いることができ
る。また、酸化物半導体層２４４は、スパッタリングターゲット表面に対し、概略垂直に
複数の基板表面がセットされた状態で成膜を行うスパッタ装置、所謂ＣＰスパッタ装置（
Ｃｏｌｕｍｎａｒ Ｐｌａｓｍａ Ｓｐｕｔｔｅｒｉｎｇ ｓｙｓｔｅｍ）を用いて成膜
してもよい。
酸化物半導体層２４３の材料としては、少なくともシリコンよりも大きい禁制帯幅を持
つ酸化物半導体を用いる。シリコンよりも大きい禁制帯幅を持つ酸化物半導体としては、
例えば、四元系金属の酸化物であるＩｎ−Ｓｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体や、三元
系金属の酸化物であるＩｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系酸
化物半導体、Ｉｎ−Ａｌ−Ｚｎ−Ｏ系酸化物半導体、Ｓｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導
体、Ａｌ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体、Ｓｎ−Ａｌ−Ｚｎ−Ｏ系酸化物半導体、Ｈｆ
−Ｉｎ−Ｚｎ−Ｏ系酸化物半導体や、二元系金属の酸化物であるＩｎ−Ｚｎ−Ｏ系酸化物
半導体、Ｓｎ−Ｚｎ−Ｏ系酸化物半導体、Ａｌ−Ｚｎ−Ｏ系酸化物半導体、Ｚｎ−Ｍｇ−
Ｏ系酸化物半導体、Ｓｎ−Ｍｇ−Ｏ系酸化物半導体、Ｉｎ−Ｍｇ−Ｏ系酸化物半導体や、
Ｉｎ−Ｇａ−Ｏ系の酸化物半導体、一元系金属の酸化物であるＩｎ−Ｏ系酸化物半導体、
Ｓｎ−Ｏ系酸化物半導体、Ｚｎ−Ｏ系酸化物半導体などを用いることができる。本実施の
形態では、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体を用いる。
なお、例えば、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体とは、インジウム（Ｉｎ）、ガリ
ウム（Ｇａ）、亜鉛（Ｚｎ）を有する酸化物半導体、という意味であり、その組成比は問
わない。
また、酸化物半導体層２４３は、化学式ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０）で表記され
る薄膜を用いることができる。ここで、Ｍは、Ｚｎ、Ｇａ、Ａｌ、Ｍｎ及びＣｏから選ば
れた一または複数の金属元素を示す。例えばＭとして、Ｇａ、Ｇａ及びＡｌ、Ｇａ及びＭ
ｎ、またはＧａ及びＣｏなどがある。
酸化物半導体としてＩｎ−Ｇａ−Ｚｎ−Ｏ系の材料を用いる場合、用いるターゲットと
しては、例えば、組成比として、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：１［ｍｏｌ
数比］の酸化物ターゲットを用いることができる。また、このターゲットの材料及び組成
に限定されず、例えば、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：２［ｍｏｌ数比］の
酸化物ターゲットを用いてもよい。
また、酸化物半導体としてＩｎ−Ｓｎ−Ｚｎ−Ｏ系の材料を用いる場合、用いるターゲ
ットの組成比は、原子数比で、Ｉｎ：Ｓｎ：Ｚｎ＝１：２：２、Ｉｎ：Ｓｎ：Ｚｎ＝２：
１：３、Ｉｎ：Ｓｎ：Ｚｎ＝１：１：１などとすればよい。
また、酸化物半導体としてＩｎ−Ｚｎ−Ｏ系の材料を用いる場合、用いるターゲットの
組成比は、原子数比で、Ｉｎ：Ｚｎ＝５０：１〜１：２（モル数比に換算するとＩｎ２Ｏ
３：ＺｎＯ＝２５：１〜１：４）、好ましくはＩｎ：Ｚｎ＝２０：１〜１：１（モル数比
に換算するとＩｎ２Ｏ３：ＺｎＯ＝１０：１〜１：２）、さらに好ましくはＩｎ：Ｚｎ＝
１５：１〜１．５：１（モル数比に換算するとＩｎ２Ｏ３：ＺｎＯ＝１５：２〜３：４）
とする。例えば、Ｉｎ−Ｚｎ−Ｏ系酸化物半導体の形成に用いるターゲットは、原子数比
がＩｎ：Ｚｎ：Ｏ＝Ｘ：Ｙ：Ｚのとき、Ｚ＞１．５Ｘ＋Ｙとする。
成膜の雰囲気は、希ガス（代表的にはアルゴン）雰囲気下、酸素雰囲気下、または、希
ガスと酸素の混合雰囲気下などとすればよい。ここで、成膜時に希ガスより酸素の体積比
を大きくすることにより、酸化物半導体層２４３に酸素を容易に供給することができ、酸
化物半導体層２４３中の酸素欠損を低減することができる。また、酸化物半導体層２４３
への水素、水、水酸基、水素化物などの混入を防ぐために、水素、水、水酸基、水素化物
などの不純物が十分に除去された高純度ガスを用いた雰囲気とすることが望ましい。
ここで、先の実施の形態に示したように、酸化物半導体層に脱水化または脱水素化の熱
処理を行うことが好ましい。熱処理を行うことによって、酸化物半導体層２４３中に含ま
れる水素原子を含む物質をさらに除去し、酸化物半導体層２４３の構造を整え、エネルギ
ーギャップ中の欠陥準位を低減することができる。ただし、当該熱処理は、非晶質状態の
酸化物半導体層２４３中に結晶が形成されないように行われることが好ましい。当該熱処
理は不活性ガス雰囲気下で行い、熱処理の温度は、好ましくは２５０℃以上４００℃以下
、より好ましくは３００℃以下とする。不活性ガス雰囲気としては、窒素、または希ガス
（ヘリウム、ネオン、アルゴン等）を主成分とする雰囲気であって、水、水素などが含ま
れない雰囲気を適用するのが望ましい。例えば、熱処理装置に導入する窒素や、ヘリウム
、ネオン、アルゴン等の希ガスの純度を、６Ｎ（９９．９９９９％）以上、好ましくは７
Ｎ（９９．９９９９９％）以上（すなわち、不純物濃度が１ｐｐｍ以下、好ましくは０．
１ｐｐｍ以下）とする。
当該熱処理は、例えば、抵抗発熱体などを用いた電気炉に基板２００を導入して行うこ
とができる。また、熱処理装置は電気炉に限られず、加熱されたガスなどの媒体からの熱
伝導、または熱輻射によって、被処理物を加熱する装置を用いても良い。例えば、ＬＲＴ
Ａ（Ｌａｍｐ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置、ＧＲＴＡ（Ｇａｓ
Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置等のＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍ
ａｌ Ａｎｎｅａｌ）装置を用いることができる。ＬＲＴＡ装置は、ハロゲンランプ、メ
タルハライドランプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムラ
ンプ、高圧水銀ランプなどのランプから発する光（電磁波）の輻射により、被処理物を加
熱する装置である。ＧＲＴＡ装置は、高温のガスを用いて熱処理を行う装置である。ガス
としては、アルゴンなどの希ガス、または窒素のような、熱処理によって被処理物と反応
しない不活性気体が用いられる。
また、脱水化または脱水素化の熱処理で酸化物半導体層２４３を加熱した後、同じ炉に
高純度の酸素ガス、高純度のＮ２Ｏガス、又は超乾燥エア（ＣＲＤＳ（キャビティリング
ダウンレーザー分光法）方式の露点計を用いて測定した場合の水分量が２０ｐｐｍ（露点
換算で−５５℃）以下、好ましくは１ｐｐｍ以下、好ましくは１０ｐｐｂ以下の空気）と
することが好ましい。特にこれらのガスには、水、水素などが含まれないことが好ましい
。また、同じ炉に導入する酸素ガスまたはＮ２Ｏガスの純度を、６Ｎ以上好ましくは７Ｎ
以上（即ち不純物濃度を１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）とすることが好ま
しい。酸素ガスまたはＮ２Ｏガスの作用によって、脱水化または脱水素化処理による不純
物の排除工程で低減してしまった酸化物半導体を構成する主成分材料の一つである酸素を
供給することができる。この工程により、酸化物半導体層を高純度化させｉ型（真性）化
することができる。
以上のような熱処理を行うことによって不純物を低減し、ｉ型（真性半導体）またはｉ
型に限りなく近い酸化物半導体層を形成することで、極めて優れた特性のトランジスタを
実現することができる。
なお、上述の熱処理には水素や水などを除去する効果があるため、当該熱処理を、脱水
化処理や、脱水素化処理などと呼ぶこともできる。当該熱処理は、例えば、酸化物半導体
層を島状に加工する前、ゲート絶縁層の形成後などのタイミングにおいて行うことも可能
である。また、このような脱水化処理、脱水素化処理は、一回に限らず複数回行っても良
い。
次に、非晶質状の酸化物半導体層２４３に加熱処理を行って当該酸化物半導体層の少な
くとも一部を結晶化させ、ｃ軸配向を有する結晶を含む酸化物半導体層２４４を形成する
（図５（Ｃ）参照）。ここで、加熱処理の温度は、２５０℃以上７００℃以下、好ましく
は４００℃以上、より好ましくは５００℃以上、さらに好ましくは５５０℃以上とする。
このように成膜時の加熱より高い温度で熱処理を行うことにより、酸化物半導体層２４
３の結晶化を行うことができる。なお、熱処理温度以外の熱処理条件については、上述の
脱水化または脱水素化の熱処理を参酌されたい。
なお、図５（Ｃ）においては、酸化物半導体層２４４を島状に加工しているが、必ずし
も酸化物半導体層２４４を島状に加工しなくてもよい。
このようにして酸化物半導体層２４４を形成することにより、先の実施の形態に示すよ
うなｃ軸配向を有する結晶性の酸化物半導体層２４４を形成することができる。ここで、
上端コーナー部２３２に曲面が形成された凸状構造体２３１上に接して酸化物半導体層２
４４が形成されているので、酸化物半導体層２４４において、上端コーナー部２３２の曲
面に概略垂直なｃ軸を有する結晶を多く含ませることができる。さらに好ましくは、酸化
物半導体層２４４中において、結晶の成長面が連続し、当該上端コーナー部２３２の曲面
に対して金属原子が層状に配列した結晶が含まれる。また、上述のように、上端コーナー
部２３２を含む絶縁層２３０の表面の平坦性を向上させることにより、酸化物半導体層２
４４に含まれる結晶の成長面の連続性を向上させ、当該酸化物半導体層２４４の結晶性を
より向上させることができる。
このようなｃ軸配向を有する結晶を含む酸化物半導体層２４４を設けることにより、可
視光や紫外光の照射による電気的特性の変化を抑制することができる。よって、このよう
な酸化物半導体層２４４を設けることにより安定した電気的特性が付与された、信頼性の
高い半導体装置を提供することができる。
次いで、酸化物半導体層２４４上に、導電層を形成し、該導電層を加工して酸化物半導
体層２４４と電気的に接続するソース電極２４２ａ及びドレイン電極２４２ｂを形成する
（図５（Ｄ）参照）。
ここで、ソース電極２４２ａ及びドレイン電極２４２ｂの詳細については、先の実施の
形態の記載を参酌することができる。
次いで、酸化物半導体層２４４、ソース電極２４２ａ及びドレイン電極２４２ｂ上にゲ
ート絶縁層２４６を形成し、当該ゲート絶縁層２４６上に、凸状構造体２３１の上面およ
び側面の少なくとも一部を覆ってゲート電極２４８を形成する（図５（Ｅ）参照）。
ここで、ゲート絶縁層２４６及びゲート電極２４８の詳細については、先の実施の形態
の記載を参酌することができる。
また、先の実施の形態で示したように、ゲート絶縁層２４６の成膜後に、不活性ガス雰
囲気下、または酸素雰囲気下で加酸化の熱処理を行ってもよい。熱処理の温度は、２００
℃以上４５０℃以下とするのが好ましく、２５０℃以上３５０℃以下とするのがより好ま
しい。加酸化の熱処理を行うことによって、トランジスタの電気的特性のばらつきを軽減
することができる。また、酸化物半導体層２４４と接するゲート絶縁層２４６が酸素を含
む場合、酸化物半導体層２４４に酸素を供給し、該酸化物半導体層２４４の酸素欠損を補
填して、ｉ型（真性半導体）またはｉ型に限りなく近い酸化物半導体層を形成することも
できる。
なお、本実施の形態では、ゲート絶縁層２４６の形成後に加酸化の熱処理を行っている
が、加酸化の熱処理のタイミングはこれに限定されない。例えば、ソース電極２４２ａ及
びドレイン電極２４２ｂを形成した後に加酸化の熱処理を行っても良い。また、脱水化ま
たは脱水素化の熱処理に続けて加酸化の熱処理を行っても良いし、脱水化または脱水素化
の熱処理に加酸化の熱処理を兼ねさせても良いし、加酸化の熱処理に脱水化または脱水素
化の熱処理を兼ねさせても良い。
以上によって、本実施の形態のトランジスタ２６２を作製することができる（図５（Ｅ
）参照）。
以上のように、本実施の形態で示すトランジスタ２６２は、酸化物半導体層２４４が凸
状構造体２３１の上面および側面の少なくとも一部に接して設けられていることで、ソー
ス電極２４２ａとドレイン電極２４２ｂ間の距離（トランジスタ２６２の見かけ上のチャ
ネル長）よりも、トランジスタ２６２の実効的なチャネル長を長くすることが可能である
。よって、トランジスタサイズの縮小を図りつつ、短チャネル効果の発現を抑制すること
が可能である。
さらに、凸状構造体２３１の上端コーナー部２３２に曲面を形成することにより、酸化
物半導体層２４４に、当該上端コーナー部２３２の曲面に概略垂直なｃ軸を有する結晶を
多く含ませることができる。このようなｃ軸配向を有する結晶を含む酸化物半導体層２４
４を設けることにより、可視光や紫外光の照射による電気的特性の変化を抑制することが
できる。よって、このような酸化物半導体層２４４を設けることにより安定した電気的特
性が付与された、信頼性の高い半導体装置を提供することができる。
以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと
適宜組み合わせて用いることができる。
（実施の形態３）
本実施の形態では、先の実施の形態に示すトランジスタ１６２を使用し、電力が供給さ
れない状況でも記憶内容の保持が可能で、かつ、書き込み回数にも制限が無い半導体装置
の一例を、図面を用いて説明する。もちろん、先の実施の形態に示すトランジスタ２６２
をトランジスタ１６２の代わりに用いても良い。
トランジスタ１６２は、オフ電流が小さいため、これを用いることにより長期にわたり
記憶内容を保持することが可能である。つまり、リフレッシュ動作を必要としない、或い
は、リフレッシュ動作の頻度が極めて少ない半導体記憶装置とすることが可能となるため
、消費電力を十分に低減することができる。
図６は、半導体装置の構成の一例である。図６（Ａ）に、半導体装置の断面図を、図６
（Ｂ）に半導体装置の平面図を、図６（Ｃ）に半導体装置の回路図をそれぞれ示す。ここ
で、図６（Ａ）は、図６（Ｂ）のＣ１−Ｃ２およびＤ１−Ｄ２における断面に相当する。
図６（Ａ）および図６（Ｂ）に示す半導体装置は、下部に第１の半導体材料を用いたト
ランジスタ１６０を有し、上部に第２の半導体材料を用いたトランジスタ１６２を有する
ものである。トランジスタ１６２は、先の実施の形態で示した構成と同一であるため、図
６（Ａ）、（Ｂ）において図１と同じ箇所は、同じ符号を用いて説明する。
ここで、第１の半導体材料と第２の半導体材料は異なる禁制帯幅を持つ材料とすること
が望ましい。例えば、第１の半導体材料を酸化物半導体以外の半導体材料（シリコンなど
）とし、第２の半導体材料は酸化物半導体とすることができる。酸化物半導体以外の材料
を用いたトランジスタは、シリコンなどを用いることにより高速動作を容易に行うことが
できる。一方で、酸化物半導体を用いたトランジスタは、その特性により長時間の電荷保
持を可能とする。
なお、上記トランジスタは、いずれもｎチャネル型トランジスタであるものとして説明
するが、ｐチャネル型トランジスタを用いることができるのはいうまでもない。また、開
示する発明の技術的な本質は、情報を保持するためにワイドギャップ半導体をトランジス
タ１６２に用いる点にあるから、半導体装置に用いられる材料や半導体装置の構造など、
半導体装置の具体的な構成をここで示すものに限定する必要はない。
図６（Ａ）におけるトランジスタ１６０は、半導体材料（例えば、シリコンなど）を含
む基板１００に設けられたチャネル形成領域１１６と、チャネル形成領域１１６を挟むよ
うに設けられた不純物領域１２０と、不純物領域１２０に接する金属化合物領域１２４と
、チャネル形成領域１１６上に設けられたゲート絶縁層１０８と、ゲート絶縁層１０８上
に設けられたゲート電極１１０と、を有する。
トランジスタ１６０の金属化合物領域１２４の一部には、電極１２６が接続されている
。ここで、電極１２６は、トランジスタ１６０のソース電極やドレイン電極として機能す
る。また、基板１００上にはトランジスタ１６０を囲むように素子分離絶縁層１０６が設
けられており、トランジスタ１６０を覆うように絶縁層１３０が設けられている。なお、
高集積化を実現するためには、図６（Ａ）に示すようにトランジスタ１６０がサイドウォ
ール絶縁層を有しない構成とすることが望ましい。一方で、トランジスタ１６０の特性を
重視する場合には、ゲート電極１１０の側面にサイドウォール絶縁層を設け、不純物濃度
が異なる領域を含む不純物領域１２０としてもよい。
図６（Ａ）に示すようにトランジスタ１６２は、絶縁層１３０表面に設けられた凸状構
造体１３１の上面および側面の少なくとも一部と接して設けられた酸化物半導体層１４４
と、酸化物半導体層１４４上に設けられたゲート絶縁層１４６と、ゲート絶縁層１４６上
に、凸状構造体１３１の上面および側面の少なくとも一部を覆って設けられるゲート電極
１４８と、酸化物半導体層１４４と電気的に接続するソース電極１４２ａおよびドレイン
電極１４２ｂと、を有している。また、酸化物半導体層１４４はトランジスタ１６０のゲ
ート電極１１０と電気的に接続されている。ここで、酸化物半導体層１４４は、高純度化
されたものであることが望ましい。高純度化された酸化物半導体を用いることで、極めて
優れたオフ特性のトランジスタ１６２を得ることができる。
また、絶縁層１３０の表面に設けられた凸状構造体１３１は、上端コーナー部１３２に
曲面が形成されており、酸化物半導体層１４４は当該曲面に概略垂直なｃ軸を有する結晶
を含んでいる。このようなｃ軸配向を有する結晶を含む酸化物半導体層１４４を設けるこ
とにより、可視光や紫外光の照射による電気的特性の変化を抑制することができる。よっ
て、このような酸化物半導体層１４４を設けることにより安定した電気的特性が付与され
た、信頼性の高いトランジスタを提供することができる。
また、ゲート絶縁層１４６上のトランジスタ１６２のソース電極１４２ａと重畳する領
域には、導電層１４８ｂが設けられており、ソース電極１４２ａと、ゲート絶縁層１４６
と、導電層１４８ｂとによって、容量素子１６４が構成される。すなわち、トランジスタ
１６２のソース電極１４２ａは、容量素子１６４の一方の電極として機能し、導電層１４
８ｂは、容量素子１６４の他方の電極として機能する。なお、容量が不要の場合には、容
量素子１６４を設けない構成とすることもできる。また、容量素子１６４は、別途、トラ
ンジスタの１６２の上方に設けてもよい。例えば、トレンチ型のキャパシタやスタック型
の容量素子を別途、トランジスタの１６２の上方、或いは、トランジスタ１６０の下方に
形成し、３次元的に積み重ねることでより高集積化を図ってもよい。
トランジスタ１６２および容量素子１６４の上には絶縁層１５０が設けられている。そ
して、絶縁層１５０上にはトランジスタ１６２と、他のトランジスタを接続するための配
線１５６が設けられている。配線１５６は、絶縁層１５０およびゲート絶縁層１４６など
に設けられた開口に形成された電極１５４を介してドレイン電極１４２ｂと電気的に接続
されている。ここで、電極１５４は、少なくともトランジスタ１６２の酸化物半導体層１
４４の一部と重畳するように設けられることが好ましい。
図６（Ａ）および図６（Ｂ）において、トランジスタ１６０と、トランジスタ１６２と
は、少なくとも一部が重畳するように設けられており、トランジスタ１６０のソース領域
またはドレイン領域と酸化物半導体層１４４の一部が重畳するように設けられているのが
好ましい。また、トランジスタ１６２および容量素子１６４が、トランジスタ１６０の少
なくとも一部と重畳するように設けられている。例えば、容量素子１６４の導電層１４８
ｂは、トランジスタ１６０のゲート電極１１０と少なくとも一部が重畳して設けられてい
る。このような平面レイアウトを採用することにより、半導体装置の占有面積の低減を図
ることができるため、高集積化を図ることができる。
なお、図６（Ａ）では電極１２６および電極１５４を用いて、金属化合物領域１２４、
ドレイン電極１４２ｂおよび配線１５６を接続しているが、開示する発明はこれに限定さ
れない。例えば、ドレイン電極１４２ｂを直接、金属化合物領域１２４に接触させても良
い。または、配線１５６を直接、ドレイン電極１４２ｂに接触させても良い。
次に、図６（Ａ）および図６（Ｂ）に対応する回路構成の一例を図６（Ｃ）に示す。
図６（Ｃ）において、第１の配線（１ｓｔ Ｌｉｎｅ）とトランジスタ１６０のソース
電極とは、電気的に接続され、第２の配線（２ｎｄ Ｌｉｎｅ）とトランジスタ１６０の
ドレイン電極とは、電気的に接続されている。また、第３の配線（３ｒｄ Ｌｉｎｅ）と
トランジスタ１６２のソース電極またはドレイン電極の他方とは、電気的に接続され、第
４の配線（４ｔｈ Ｌｉｎｅ）と、トランジスタ１６２のゲート電極とは、電気的に接続
されている。そして、トランジスタ１６０のゲート電極と、トランジスタ１６２のソース
電極またはドレイン電極の一方は、容量素子１６４の電極の一方と電気的に接続されてい
る（ノードＦＧと呼ぶこともできる）。第５の配線（５ｔｈ Ｌｉｎｅ）と、容量素子１
６４の電極の他方は電気的に接続されている。
図６（Ｃ）に示す半導体装置では、トランジスタ１６０のゲート電極の電位が保持可能
という特徴を生かすことで、次のように、情報の書き込み、保持、読み出しが可能である
。
情報の書き込みおよび保持について説明する。まず、第４の配線の電位を、トランジス
タ１６２がオン状態となる電位にして、トランジスタ１６２をオン状態とする。これによ
り、第３の配線の電位が、トランジスタ１６０のゲート電極、および容量素子１６４に与
えられる。すなわち、トランジスタ１６０のゲート電極には、所定の電荷が与えられる（
書き込み）。ここでは、異なる二つの電位レベルを与える電荷（以下Ｌｏｗレベル電荷、
Ｈｉｇｈレベル電荷という）のいずれかが与えられるものとする。その後、第４の配線の
電位を、トランジスタ１６２がオフ状態となる電位にして、トランジスタ１６２をオフ状
態とすることにより、トランジスタ１６０のゲート電極に与えられた電荷が保持される（
保持）。
トランジスタ１６２のオフ電流は極めて小さいため、トランジスタ１６０のゲート電極
の電荷は長時間にわたって保持される。
次に情報の読み出しについて説明する。第１の配線に所定の電位（定電位）を与えた状
態で、第５の配線に適切な電位（読み出し電位）を与えると、トランジスタ１６０のゲー
ト電極に保持された電荷量に応じて、第２の配線は異なる電位をとる。一般に、トランジ
スタ１６０をｎチャネル型とすると、トランジスタ１６０のゲート電極にＨｉｇｈレベル
電荷が与えられている場合の見かけのしきい値Ｖｔｈ＿Ｈは、トランジスタ１６０のゲー
ト電極にＬｏｗレベル電荷が与えられている場合の見かけのしきい値Ｖｔｈ＿Ｌより低く
なるためである。ここで、見かけのしきい値電圧とは、トランジスタ１６０を「オン状態
」とするために必要な第５の配線の電位をいうものとする。したがって、第５の配線の電
位をＶｔｈ＿ＨとＶｔｈ＿Ｌの中間の電位Ｖ０とすることにより、トランジスタ１６０の
ゲート電極に与えられた電荷を判別できる。例えば、書き込みにおいて、Ｈｉｇｈレベル
電荷が与えられていた場合には、第５の配線の電位がＶ０（＞Ｖｔｈ＿Ｈ）となれば、ト
ランジスタ１６０は「オン状態」となる。Ｌｏｗレベル電荷が与えられていた場合には、
第５の配線の電位がＶ０（＜Ｖｔｈ＿Ｌ）となっても、トランジスタ１６０は「オフ状態
」のままである。このため、第２の配線の電位を見ることで、保持されている情報を読み
出すことができる。
なお、メモリセルをアレイ状に配置して用いる場合、所望のメモリセルの情報のみを読
み出せることが必要になる。このように情報を読み出さない場合には、ゲート電極の状態
にかかわらずトランジスタ１６０が「オフ状態」となるような電位、つまり、Ｖｔｈ＿Ｈ
より小さい電位を第５の配線に与えればよい。または、ゲート電極の状態にかかわらずト
ランジスタ１６０が「オン状態」となるような電位、つまり、Ｖｔｈ＿Ｌより大きい電位
を第５の配線に与えればよい。
本実施の形態に示す半導体装置では、チャネル形成領域に酸化物半導体を用いたオフ電
流の極めて小さいトランジスタを適用することで、極めて長期にわたり記憶内容を保持す
ることが可能である。つまり、リフレッシュ動作が不要となるか、または、リフレッシュ
動作の頻度を極めて低くすることが可能となるため、消費電力を十分に低減することがで
きる。また、電力の供給がない場合（ただし、電位は固定されていることが望ましい）で
あっても、長期にわたって記憶内容を保持することが可能である。
また、本実施の形態に示す半導体装置では、情報の書き込みに高い電圧を必要とせず、
素子の劣化の問題もない。例えば、従来の不揮発性メモリのように、フローティングゲー
トへの電子の注入や、フローティングゲートからの電子の引き抜きを行う必要がないため
、ゲート絶縁層の劣化といった問題が全く生じない。すなわち、開示する発明に係る半導
体装置では、従来の不揮発性メモリで問題となっている書き換え可能回数に制限はなく、
信頼性が飛躍的に向上する。さらに、トランジスタのオン状態、オフ状態によって、情報
の書き込みが行われるため、高速な動作も容易に実現しうる。
また、本実施の形態で示すトランジスタ１６２は、酸化物半導体層１４４が凸状構造体
１３１の上面および側面の少なくとも一部に接して設けられていることで、トランジスタ
１６２の実効的なチャネル長を長くすることが可能である。よって、トランジスタサイズ
の縮小を図りつつ、短チャネル効果の発現を抑制することが可能である。これにより、本
実施の形態に示す半導体装置の高集積化を図ることができる。
さらに、凸状構造体１３１の上端コーナー部１３２に曲面を形成することにより、酸化
物半導体層１４４に、当該上端コーナー部１３２の曲面に概略垂直なｃ軸を有する結晶を
多く含ませることができる。このようなｃ軸配向を有する結晶を含む酸化物半導体層１４
４を設けることにより、可視光や紫外光の照射による電気的特性の変化を抑制することが
できる。よって、このような酸化物半導体層１４４を設けることにより安定した電気的特
性が付与された、信頼性の高い半導体装置を提供することができる。
以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと
適宜組み合わせて用いることができる。
（実施の形態４）
本実施の形態においては、先の実施の形態に示すトランジスタ１６２を使用し、電力が
供給されない状況でも記憶内容の保持が可能で、かつ、書き込み回数にも制限が無い半導
体装置について、先の実施の形態に示した構成と異なる構成について、図７および図８を
用いて説明を行う。もちろん、先の実施の形態に示すトランジスタ２６２をトランジスタ
１６２の代わりに用いても良い。
図７（Ａ）は、半導体装置の回路構成の一例を示し、図７（Ｂ）は半導体装置の一例を
示す概念図である。まず、図７（Ａ）に示す半導体装置について説明を行い、続けて図７
（Ｂ）に示す半導体装置について、以下説明を行う。
図７（Ａ）に示す半導体装置において、ビット線ＢＬとトランジスタ１６２のソース電
極またはドレイン電極とは電気的に接続され、ワード線ＷＬとトランジスタ１６２のゲー
ト電極とは電気的に接続され、トランジスタ１６２のソース電極またはドレイン電極と容
量素子２５４の第１の端子とは電気的に接続されている。
酸化物半導体を用いたトランジスタ１６２は、オフ電流が極めて小さいという特徴を有
している。このため、トランジスタ１６２をオフ状態とすることで、容量素子２５４の第
１の端子の電位（あるいは、容量素子２５４に蓄積された電荷）を極めて長時間にわたっ
て保持することが可能である。
次に、図７（Ａ）に示す半導体装置（メモリセル２５０）に、情報の書き込みおよび保
持を行う場合について説明する。
まず、ワード線ＷＬの電位を、トランジスタ１６２がオン状態となる電位として、トラ
ンジスタ１６２をオン状態とする。これにより、ビット線ＢＬの電位が、容量素子２５４
の第１の端子に与えられる（書き込み）。その後、ワード線ＷＬの電位を、トランジスタ
１６２がオフ状態となる電位として、トランジスタ１６２をオフ状態とすることにより、
容量素子２５４の第１の端子の電位が保持される（保持）。
トランジスタ１６２のオフ電流は極めて小さいから、容量素子２５４の第１の端子の電
位（あるいは容量素子に蓄積された電荷）は長時間にわたって保持することができる。
次に、情報の読み出しについて説明する。トランジスタ１６２がオン状態となると、浮
遊状態であるビット線ＢＬと容量素子２５４とが導通し、ビット線ＢＬと容量素子２５４
の間で電荷が再分配される。その結果、ビット線ＢＬの電位が変化する。ビット線ＢＬの
電位の変化量は、容量素子２５４の第１の端子の電位（あるいは容量素子２５４に蓄積さ
れた電荷）によって、異なる値をとる。
例えば、容量素子２５４の第１の端子の電位をＶ、容量素子２５４の容量をＣ、ビット
線ＢＬが有する容量成分（以下、ビット線容量とも呼ぶ）をＣＢ、電荷が再分配される前
のビット線ＢＬの電位をＶＢ０とすると、電荷が再分配された後のビット線ＢＬの電位は
、（ＣＢ＊ＶＢ０＋Ｃ＊Ｖ）／（ＣＢ＋Ｃ）となる。従って、メモリセル２５０の状態と
して、容量素子２５４の第１の端子の電位がＶ１とＶ０（Ｖ１＞Ｖ０）の２状態をとると
すると、電位Ｖ１を保持している場合のビット線ＢＬの電位（＝ＣＢ＊ＶＢ０＋Ｃ＊Ｖ１
）／（ＣＢ＋Ｃ））は、電位Ｖ０を保持している場合のビット線ＢＬの電位（＝ＣＢ＊Ｖ
Ｂ０＋Ｃ＊Ｖ０）／（ＣＢ＋Ｃ））よりも高くなることがわかる。
そして、ビット線ＢＬの電位を所定の電位と比較することで、情報を読み出すことがで
きる。
このように、図７（Ａ）に示す半導体装置は、トランジスタ１６２のオフ電流が極めて
小さいという特徴から、容量素子２５４に蓄積された電荷は長時間にわたって保持するこ
とができる。つまり、リフレッシュ動作が不要となるか、または、リフレッシュ動作の頻
度を極めて低くすることが可能となるため、消費電力を十分に低減することができる。ま
た、電力の供給がない場合であっても、長期にわたって記憶内容を保持することが可能で
ある。
次に、図７（Ｂ）に示す半導体装置について、説明を行う。
図７（Ｂ）に示す半導体装置は、上部に記憶回路として図７（Ａ）に示したメモリセル
２５０を複数有するメモリセルアレイ２５１ａおよびメモリセルアレイ２５１ｂを有し、
下部に、メモリセルアレイ２５１（メモリセルアレイ２５１ａおよびメモリセルアレイ２
５１ｂ）を動作させるために必要な周辺回路２５３を有する。なお、周辺回路２５３は、
メモリセルアレイ２５１と電気的に接続されている。
図７（Ｂ）に示した構成とすることにより、周辺回路２５３をメモリセルアレイ２５１
（メモリセルアレイ２５１ａおよびメモリセルアレイ２５１ｂ）の直下に設けることがで
きるため半導体装置の小型化を図ることができる。
周辺回路２５３に設けられるトランジスタは、トランジスタ１６２とは異なる半導体材
料を用いるのがより好ましい。例えば、シリコン、ゲルマニウム、シリコンゲルマニウム
、炭化シリコン、またはガリウムヒ素等を用いることができ、単結晶半導体を用いること
が好ましい。他に、有機半導体材料などを用いてもよい。このような半導体材料を用いた
トランジスタは、十分な高速動作が可能である。したがって、該トランジスタにより、高
速動作が要求される各種回路（論理回路、駆動回路など）を好適に実現することが可能で
ある。
なお、図７（Ｂ）に示した半導体装置では、２つのメモリセルアレイ２５１（メモリセ
ルアレイ２５１ａと、メモリセルアレイ２５１ｂ）が積層された構成を例示したが、積層
するメモリセルアレイの数はこれに限定されない。３つ以上のメモリセルアレイを積層す
る構成としても良い。
次に、図７（Ａ）に示したメモリセル２５０の具体的な構成について図８を用いて説明
を行う。
図８は、メモリセル２５０の構成の一例である。図８（Ａ）に、メモリセル２５０の断
面図を、図８（Ｂ）にメモリセル２５０の平面図をそれぞれ示す。ここで、図８（Ａ）は
、図８（Ｂ）のＦ１−Ｆ２およびＧ１−Ｇ２における断面に相当する。
図８（Ａ）および図８（Ｂ）に示すトランジスタ１６２は、先の実施の形態で示した構
成と同一であるため、図８（Ａ）および図８（Ｂ）において図１と同じ箇所は、同じ符号
を用いて説明する。
図８（Ａ）に示すようにトランジスタ１６２は、絶縁層１３０表面に設けられた凸状構
造体１３１の上面および側面の少なくとも一部と接して設けられた酸化物半導体層１４４
と、酸化物半導体層１４４上に設けられたゲート絶縁層１４６と、ゲート絶縁層１４６上
に、凸状構造体１３１の上面および側面の少なくとも一部を覆って設けられるゲート電極
１４８と、酸化物半導体層１４４と電気的に接続するソース電極１４２ａおよびドレイン
電極１４２ｂと、を有している。ここで、酸化物半導体層１４４は、高純度化されたもの
であることが望ましい。高純度化された酸化物半導体を用いることで、極めて優れたオフ
特性のトランジスタ１６２を得ることができる。
また、絶縁層１３０の表面に設けられた凸状構造体１３１は、上端コーナー部１３２に
曲面が形成されており、酸化物半導体層１４４は当該曲面に概略垂直なｃ軸を有する結晶
を含んでいる。このようなｃ軸配向を有する結晶を含む酸化物半導体層１４４を設けるこ
とにより、可視光や紫外光の照射による電気的特性の変化を抑制することができる。よっ
て、このような酸化物半導体層１４４を設けることにより安定した電気的特性が付与され
た、信頼性の高いトランジスタを提供することができる。
また、ゲート絶縁層１４６上のトランジスタ１６２のソース電極１４２ａと重畳する領
域には、導電層１４８ｂが設けられており、ソース電極１４２ａと、ゲート絶縁層１４６
と、導電層１４８ｂとによって、容量素子２５４が構成される。すなわち、トランジスタ
１６２のソース電極１４２ａは、容量素子２５４の一方の電極として機能し、導電層１４
８ｂは、容量素子２５４の他方の電極として機能する。
トランジスタ１６２および容量素子２５４の上には絶縁層１５０が設けられている。そ
して、絶縁層１５０上にはメモリセル２５０と、隣接するメモリセル２５０を接続するた
めの配線２６０が設けられている。配線２６０は、ゲート絶縁層１４６および絶縁層１５
０などに形成された開口を介してトランジスタ１６２のドレイン電極１４２ｂと電気的に
接続されている。但し、開口に他の導電層を設け、該他の導電層を介して、配線２６０と
ドレイン電極１４２ｂとを電気的に接続してもよい。なお、配線２６０は、図７（Ａ）の
回路図におけるビット線ＢＬに相当する。
図８（Ａ）および図８（Ｂ）において、トランジスタ１６２のドレイン電極１４２ｂは
、隣接するメモリセルに含まれるトランジスタのソース電極としても機能している。この
ような平面レイアウトを採用することにより、半導体装置の占有面積の低減を図ることが
できるため、高集積化を図ることができる。
以上のように、上部に多層に形成された複数のメモリセルは、酸化物半導体を用いたト
ランジスタにより形成されている。酸化物半導体を用いたトランジスタは、オフ電流が小
さいため、これを用いることにより長期にわたり記憶内容を保持することが可能である。
つまり、リフレッシュ動作の頻度を極めて低くすることが可能となるため、消費電力を十
分に低減することができる。
このように、酸化物半導体以外の材料を用いたトランジスタ（換言すると、十分な高速
動作が可能なトランジスタ）を用いた周辺回路と、酸化物半導体を用いたトランジスタ（
より広義には、十分にオフ電流が小さいトランジスタ）を用いた記憶回路とを一体に備え
ることで、これまでにない特徴を有する半導体装置を実現することができる。また、周辺
回路と記憶回路を積層構造とすることにより、半導体装置の集積化を図ることができる。
また、本実施の形態で示すトランジスタ１６２は、酸化物半導体層１４４が凸状構造体
１３１の上面および側面の少なくとも一部に接して設けられていることで、トランジスタ
１６２の実効的なチャネル長を長くすることが可能である。よって、トランジスタサイズ
の縮小を図りつつ、短チャネル効果の発現を抑制することが可能である。これにより、本
実施の形態に示す半導体装置の高集積化を図ることができる。
さらに、凸状構造体１３１の上端コーナー部１３２に曲面を形成することにより、酸化
物半導体層１４４に、当該上端コーナー部１３２の曲面に概略垂直なｃ軸を有する結晶を
多く含ませることができる。このようなｃ軸配向を有する結晶を含む酸化物半導体層１４
４を設けることにより、可視光や紫外光の照射による電気的特性の変化を抑制することが
できる。よって、このような酸化物半導体層１４４を設けることにより安定した電気的特
性が付与された、信頼性の高い半導体装置を提供することができる。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可
能である。
（実施の形態５）
本実施の形態では、先の実施の形態で示した半導体装置を携帯電話、スマートフォン、
電子書籍などの携帯機器に応用した場合の例を図９乃至図１２を用いて説明する。
携帯電話、スマートフォン、電子書籍などの携帯機器においては、画像データの一時記
憶などにＳＲＡＭまたはＤＲＡＭが使用されている。ＳＲＡＭまたはＤＲＡＭは使用され
る理由としてはフラッシュメモリでは応答が遅く、画像処理では不向きであるためである
。一方で、ＳＲＡＭまたはＤＲＡＭを画像データの一時記憶に用いた場合以下の特徴があ
る。
通常のＳＲＡＭは、図９（Ａ）に示すように１つのメモリセルがトランジスタ８０１乃
至トランジスタ８０６の６個のトランジスタで構成されており、それをＸデコーダー８０
７、Ｙデコーダー８０８にて駆動している。トランジスタ８０３とトランジスタ８０５、
トランジスタ８０４とトランジスタ８０６はインバータを構成し、高速駆動を可能として
いる。しかし１つのメモリセルが６トランジスタで構成されているため、セル面積が大き
いという欠点がある。デザインルールの最小寸法をＦとしたときにＳＲＡＭのメモリセル
面積は通常１００〜１５０Ｆ２である。このためＳＲＡＭはビットあたりの単価が各種メ
モリの中で最も高い。
それに対して、ＤＲＡＭはメモリセルが図９（Ｂ）に示すようにトランジスタ８１１、
保持容量８１２によって構成され、それをＸデコーダー８１３、Ｙデコーダー８１４にて
駆動している。１つのセルが１トランジスタ１容量の構成になっており、面積が小さい。
ＤＲＡＭのメモリセル面積は通常１０Ｆ２以下である。ただし、ＤＲＡＭは常にリフレッ
シュが必要であり、書き換えをおこなわない場合でも電力を消費する。
しかし、先の実施の形態で説明した半導体装置のメモリセル面積は、１０Ｆ２前後であ
り、且つ頻繁なリフレッシュは不要である。したがって、メモリセル面積が縮小され、且
つ消費電力が低減することができる。
図１０に携帯機器のブロック図を示す。図１０に示す携帯機器はＲＦ回路９０１、アナ
ログベースバンド回路９０２、デジタルベースバンド回路９０３、バッテリー９０４、電
源回路９０５、アプリケーションプロセッサ９０６、フラッシュメモリ９１０、ディスプ
レイコントローラ９１１、メモリ回路９１２、ディスプレイ９１３、タッチセンサ９１９
、音声回路９１７、キーボード９１８などより構成されている。ディスプレイ９１３は表
示部９１４、ソースドライバ９１５、ゲートドライバ９１６によって構成されている。ア
プリケーションプロセッサ９０６はＣＰＵ９０７、ＤＳＰ９０８、インターフェイス（Ｉ
Ｆ）９０９を有している。一般にメモリ回路９１２はＳＲＡＭまたはＤＲＡＭで構成され
ており、この部分に先の実施の形態で説明した半導体装置を採用することによって、情報
の書き込みおよび読み出しが高速で、長期間の記憶保持が可能で、且つ消費電力が十分に
低減することができる。
図１１に、ディスプレイのメモリ回路９５０に先の実施の形態で説明した半導体装置を
使用した例を示す。図１１に示すメモリ回路９５０は、メモリ９５２、メモリ９５３、ス
イッチ９５４、スイッチ９５５およびメモリコントローラ９５１により構成されている。
また、メモリ回路９５０には、画像データ（入力画像データ）が入力される信号線と、メ
モリ９５２およびメモリ９５３に記憶されたデータ（記憶画像データ）の読み出しおよび
制御を行うディスプレイコントローラ９５６と、ディスプレイコントローラ９５６からの
信号により表示するディスプレイ９５７と、が接続されている。
まず、ある画像データがアプリケーションプロセッサ（図示しない）によって、形成さ
れる（入力画像データＡ）。入力画像データＡは、スイッチ９５４を介してメモリ９５２
に記憶される。そしてメモリ９５２に記憶された画像データ（記憶画像データＡ）は、ス
イッチ９５５、およびディスプレイコントローラ９５６を介してディスプレイ９５７に送
られ、表示される。
入力画像データＡに変更が無い場合、記憶画像データＡは、通常３０〜６０Ｈｚ程度の
周期でメモリ９５２からスイッチ９５５を介して、ディスプレイコントローラ９５６から
読み出される。
次に、例えばユーザーが画面を書き換える操作をしたとき（すなわち、入力画像データ
Ａに変更が有る場合）、アプリケーションプロセッサは新たな画像データ（入力画像デー
タＢ）を形成する。入力画像データＢはスイッチ９５４を介してメモリ９５３に記憶され
る。この間も定期的にメモリ９５２からスイッチ９５５を介して記憶画像データＡは読み
出されている。メモリ９５３に新たな画像データ（記憶画像データＢ）が記憶し終わると
、ディスプレイ９５７の次のフレームより、記憶画像データＢは読み出され、スイッチ９
５５、およびディスプレイコントローラ９５６を介して、ディスプレイ９５７に記憶画像
データＢが送られ、表示がおこなわれる。この読み出しはさらに次に新たな画像データが
メモリ９５２に記憶されるまで継続される。
このようにメモリ９５２およびメモリ９５３は交互に画像データの書き込みと、画像デ
ータの読み出しを行うことによって、ディスプレイ９５７の表示をおこなう。なお、メモ
リ９５２およびメモリ９５３はそれぞれ別のメモリには限定されず、１つのメモリを分割
して使用してもよい。先の実施の形態で説明した半導体装置をメモリ９５２およびメモリ
９５３に採用することによって、情報の書き込みおよび読み出しが高速で、長期間の記憶
保持が可能で、且つ消費電力が十分に低減することができる。
図１２に電子書籍のブロック図を示す。図１２はバッテリー１００１、電源回路１００
２、マイクロプロセッサ１００３、フラッシュメモリ１００４、音声回路１００５、キー
ボード１００６、メモリ回路１００７、タッチパネル１００８、ディスプレイ１００９、
ディスプレイコントローラ１０１０によって構成される。
ここでは、図１２のメモリ回路１００７に先の実施の形態で説明した半導体装置を使用
することができる。メモリ回路１００７の役割は書籍の内容を一時的に保持する機能を持
つ。機能の例としては、ユーザーがハイライト機能を使用する場合などがある。ユーザー
が電子書籍を読んでいるときに、特定の箇所にマーキングをしたい場合がある。このマー
キング機能をハイライト機能と言い、表示の色を変える、アンダーラインを引く、文字を
太くする、文字の書体を変えるなどによって、周囲との違いを示すことである。ユーザー
が指定した箇所の情報を記憶し、保持する機能である。この情報を長期に保存する場合に
はフラッシュメモリ１００４にコピーしても良い。このような場合においても、先の実施
の形態で説明した半導体装置を採用することによって、情報の書き込みおよび読み出しが
高速で、長期間の記憶保持が可能で、且つ消費電力が十分に低減することができる。
以上のように、本実施の形態に示す携帯機器には、先の実施の形態に係る半導体装置が
搭載されている。このため、読み出しが高速で、長期間の記憶保持が可能で、且つ消費電
力を低減した携帯機器が実現される。
本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組
み合わせて用いることができる。
本実施例では、表面に凸状構造体が設けられた絶縁層を形成し、当該凸状構造体の上面
および側面を覆って、酸化物半導体層を形成した試料を作製し、当該酸化物半導体層の結
晶状態について観察を行った。
以下に、本実施例で試料として用いた実施例試料１の作製手順について説明する。
まず、実施例試料１において、絶縁層としてスパッタリング法を用いて酸化シリコン膜
を膜厚５００ｎｍでシリコン基板上に形成した。
酸化シリコン膜の成膜条件は、ターゲットとして酸化シリコン（ＳｉＯ２）ターゲット
を用い、シリコン基板とターゲットの間との距離を６０ｍｍ、圧力０．４Ｐａ、電源２ｋ
Ｗ、アルゴン及び酸素（アルゴン流量２５ｓｃｃｍ：酸素流量２５ｓｃｃｍ）雰囲気下、
基板温度１００℃とした。
酸化シリコン膜上にフォトリソグラフィ工程によりレジストマスクを形成し、レジスト
マスクを用いて酸化シリコン膜をエッチングして表面に凸状構造体を形成した。エッチン
グ工程としては、ＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ：誘
導結合型プラズマ）エッチング法により、エッチングガスとして三フッ化メタン（ＣＨＦ
３）、ヘリウム（Ｈｅ）、及びメタン（ＣＨ４）（ＣＨＦ３：Ｈｅ：ＣＨ４＝２２．５ｓ
ｃｃｍ：１２７．５ｓｃｃｍ：５ｓｃｃｍ）を用い、電源電力４７５Ｗ、バイアス電力３
００Ｗ、圧力３．０Ｐａ、基板温度７０℃で行った。凸状構造体の断面における側面の高
さ、および凸状構造体の断面における上面の長さは約３５０ｎｍとした。
その後、酸化シリコン膜上から剥離液を用いてレジストマスクを除去した。
次に凸状構造体が設けられた酸化シリコン膜にアルゴンを用いたプラズマ処理を行い、
凸状構造体の上面と側面が交わる上端コーナー部を曲率半径は２０ｎｍ以上６０ｎｍ以下
の曲面状に加工した。
本実施例における、表面に凸状構造体が設けられた酸化シリコン膜に行ったプラズマ処
理の条件は、ＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ：誘導結
合型プラズマ）装置により、ガスとしてアルゴン（Ａｒ＝１００ｓｃｃｍ）を用い、電源
電力５００Ｗ、バイアス電力１００Ｗ、圧力１．３５Ｐａ、基板温度−１０℃で、１８０
秒間とした。
以上の工程で曲率半径は２０ｎｍ以上６０ｎｍ以下の曲面状の上端コーナー部を有する
凸状構造体が設けられた酸化シリコン膜を形成した。なお、該プラズマ処理により、酸化
シリコン膜の表面の平坦化処理も行った。
次に、凸状構造体の上面、上端コーナー部、側面、および酸化シリコン膜の凸状構造体
が形成されてない領域の表面に接して酸化物半導体層を形成した。酸化物半導体層として
、スパッタリング法によりＩｎ−Ｇａ−Ｚｎ−Ｏ膜を膜厚４０ｎｍ形成した。
実施例試料１では、シリコン基板を４００℃に加熱しながら酸化物半導体層（Ｉｎ−Ｇ
ａ−Ｚｎ−Ｏ膜）の成膜を行った。なお、実施例試料１のＩｎ−Ｇａ−Ｚｎ−Ｏ膜の成膜
条件は、組成比としてＩｎ：Ｇａ：Ｚｎ＝１：１：１［ａｔｏｍ比］の酸化物ターゲット
を用い、シリコン基板とターゲットとの間の距離を６０ｍｍ、圧力０．４Ｐａ、直流（Ｄ
Ｃ）電源０．５ｋＷ、アルゴン及び酸素（アルゴン流量３０ｓｃｃｍ：酸素流量１５ｓｃ
ｃｍ）雰囲気下、基板温度４００℃とした。酸化物半導体層の成膜に用いるアルゴン及び
酸素は、水、水素などが含まれないことが好ましい。例えば、アルゴンの純度を９Ｎ、露
点−１２１℃、水０．１ｐｐｂ、水素０．５ｐｐｂ、酸素の純度を８Ｎ、露点−１１２℃
、水１ｐｐｂ、水素１ｐｐｂレベルが好ましい。
以上の工程で得られた実施例試料１において、端面を切り出し、高分解能透過電子顕微
鏡（日立ハイテクノロジーズ製「Ｈ９０００−ＮＡＲ」：ＴＥＭ）で加速電圧を３００ｋ
Ｖとし、上端コーナー部の断面観察を行った。図１３（Ａ）に実施例試料１の倍率２００
万倍のＴＥＭ像、図１３（Ｂ）に実施例試料１の倍率８００万倍のＴＥＭ像をそれぞれ示
す。
図１３（Ａ）に示すように、凸状構造体における上端コーナー部は曲面状であり、該曲
率半径は２０ｎｍ以上６０ｎｍ以下であった。そして曲面状の上端コーナー部には、表面
に概略垂直なｃ軸を有している結晶を含むＩｎ−Ｇａ−Ｚｎ−Ｏ膜（ＣＡＡＣ−ＯＳ膜）
が確認できる。表面に概略垂直なｃ軸を有している結晶は高倍率の図１３（Ｂ）でより顕
著であり、Ｉｎ−Ｇａ−Ｚｎ−Ｏ膜中に上端コーナー部の曲面に沿って幾層に重なる層状
のＩｎ−Ｇａ−Ｚｎ−Ｏの結晶状態が確認できた。
このことから、実施例試料１において、凸状構造体の上端コーナー部に接して成膜され
た酸化物半導体層は、表面に概略垂直なｃ軸を有している結晶を含む結晶性酸化物半導体
（ＣＡＡＣ−ＯＳ）層であり、そのＣＡＡＣ−ＯＳ層の成長面は曲面状の上端コーナー部
において連続性を有することが確認できた。
以上のような、表面に概略垂直なｃ軸を有している結晶を含む結晶性酸化物半導体（Ｃ
ＡＡＣ−ＯＳ）層を凸状構造体上に接して設けたトランジスタは、トランジスタサイズの
縮小を図りつつ、短チャネル効果の発現を抑制することが可能である。さらに、可視光や
紫外光の照射による電気的特性の変化を抑制することができ、信頼性の高い半導体装置を
提供することができる。
１００ 基板
１０６ 素子分離絶縁層
１０８ ゲート絶縁層
１１０ ゲート電極
１１６ チャネル形成領域
１２０ 不純物領域
１２４ 金属化合物領域
１２６ 電極
１２８ ゲート電極
１２９ 凸状構造体
１３０ 絶縁層
１３１ 凸状構造体
１３２ 上端コーナー部
１４４ 酸化物半導体層
１４６ ゲート絶縁層
１４８ ゲート電極
１５０ 絶縁層
１５４ 電極
１５６ 配線
１６０ トランジスタ
１６２ トランジスタ
１６４ 容量素子
１７０ メタルマスク
１８０ レジストマスク
１８２ レジストマスク
２００ 基板
２３０ 絶縁層
２３１ 凸状構造体
２３２ 上端コーナー部
２４３ 酸化物半導体層
２４４ 酸化物半導体層
２４６ ゲート絶縁層
２４８ ゲート電極
２５０ メモリセル
２５１ メモリセルアレイ
２５３ 周辺回路
２５４ 容量素子
２６０ 配線
２６２ トランジスタ
８０１ トランジスタ
８０３ トランジスタ
８０４ トランジスタ
８０５ トランジスタ
８０６ トランジスタ
８０７ Ｘデコーダー
８０８ Ｙデコーダー
８１１ トランジスタ
８１２ 保持容量
８１３ Ｘデコーダー
８１４ Ｙデコーダー
９０１ ＲＦ回路
９０２ アナログベースバンド回路
９０３ デジタルベースバンド回路
９０４ バッテリー
９０５ 電源回路
９０６ アプリケーションプロセッサ
９０７ ＣＰＵ
９０８ ＤＳＰ
９０９ インターフェイス
９１０ フラッシュメモリ
９１１ ディスプレイコントローラ
９１２ メモリ回路
９１３ ディスプレイ
９１４ 表示部
９１５ ソースドライバ
９１６ ゲートドライバ
９１７ 音声回路
９１８ キーボード
９１９ タッチセンサ
９５０ メモリ回路
９５１ メモリコントローラ
９５２ メモリ
９５３ メモリ
９５４ スイッチ
９５５ スイッチ
９５６ ディスプレイコントローラ
９５７ ディスプレイ
１００１ バッテリー
１００２ 電源回路
１００３ マイクロプロセッサ
１００４ フラッシュメモリ
１００５ 音声回路
１００６ キーボード
１００７ メモリ回路
１００８ タッチパネル
１００９ ディスプレイ
１０１０ ディスプレイコントローラ
１４２ａ ソース電極
１４２ｂ ドレイン電極
１４８ｂ 導電層
２４２ａ ソース電極
２４２ｂ ドレイン電極
２５１ａ メモリセルアレイ
２５１ｂ メモリセルアレイ

Claims (3)

  1. 第１のトランジスタと、前記第１のトランジスタの上方の絶縁層と、前記絶縁層の上方の第２のトランジスタとを有し、
    前記第１のトランジスタは、シリコンを有し、
    前記第２のトランジスタは、酸化物半導体層を有し、
    前記絶縁層は、上端部に曲面を有し、
    前記酸化物半導体層は、前記曲面に接する第１の領域を有し、
    前記第１の領域は、結晶を有することを特徴とする半導体装置。
  2. 第１のトランジスタと、前記第２のトランジスタの上方の絶縁層と、前記絶縁層の上方の第２のトランジスタとを有し、
    前記第１のトランジスタは、シリコンを有し、
    前記第２のトランジスタは、酸化物半導体層を有し、
    前記絶縁層は、上端部に曲面を有し、
    前記酸化物半導体層は、前記曲面に接する第１の領域を有し、
    前記第１の領域は、結晶を有し、
    前記結晶は、前記曲面に垂直なｃ軸を有することを特徴とする半導体装置。
  3. 請求項１又は請求項２において、
    前記絶縁層は、側面にテーパを有することを特徴とする半導体装置。
JP2016096784A 2011-04-22 2016-05-13 半導体装置 Expired - Fee Related JP6285492B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011096298 2011-04-22
JP2011096298 2011-04-22

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2012094119A Division JP5937874B2 (ja) 2011-04-22 2012-04-17 半導体装置

Publications (2)

Publication Number Publication Date
JP2016149580A true JP2016149580A (ja) 2016-08-18
JP6285492B2 JP6285492B2 (ja) 2018-02-28

Family

ID=47020593

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2012094119A Active JP5937874B2 (ja) 2011-04-22 2012-04-17 半導体装置
JP2016096784A Expired - Fee Related JP6285492B2 (ja) 2011-04-22 2016-05-13 半導体装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2012094119A Active JP5937874B2 (ja) 2011-04-22 2012-04-17 半導体装置

Country Status (4)

Country Link
US (2) US9006803B2 (ja)
JP (2) JP5937874B2 (ja)
KR (2) KR101972759B1 (ja)
TW (2) TWI603478B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI614505B (zh) * 2017-02-18 2018-02-11 以紫外光照射提高矽基表面原生氧化層品質之裝置與方法

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8916868B2 (en) 2011-04-22 2014-12-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
US8932913B2 (en) 2011-04-22 2015-01-13 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
US8878288B2 (en) 2011-04-22 2014-11-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8809854B2 (en) 2011-04-22 2014-08-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8847233B2 (en) 2011-05-12 2014-09-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having a trenched insulating layer coated with an oxide semiconductor film
JP5959296B2 (ja) 2011-05-13 2016-08-02 株式会社半導体エネルギー研究所 半導体装置およびその製造方法
US8969154B2 (en) * 2011-08-23 2015-03-03 Micron Technology, Inc. Methods for fabricating semiconductor device structures and arrays of vertical transistor devices
KR102094568B1 (ko) 2012-10-17 2020-03-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그의 제작 방법
US9865743B2 (en) 2012-10-24 2018-01-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including oxide layer surrounding oxide semiconductor layer
DE112013005331T5 (de) 2012-11-08 2015-11-19 Semiconductor Energy Laboratory Co., Ltd. Metalloxidfilm und Verfahren zur Bildung eines Metalloxidfilms
KR102153110B1 (ko) 2013-03-06 2020-09-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체막 및 반도체 장치
US9153650B2 (en) 2013-03-19 2015-10-06 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor
US20140299873A1 (en) * 2013-04-05 2014-10-09 Semiconductor Energy Laboratory Co., Ltd. Single-crystal oxide semiconductor, thin film, oxide stack, and formation method thereof
TWI690085B (zh) * 2013-05-16 2020-04-01 日商半導體能源研究所股份有限公司 半導體裝置
DE102014208859B4 (de) 2013-05-20 2021-03-11 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung
KR20200038333A (ko) * 2013-05-20 2020-04-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR102537022B1 (ko) 2013-05-20 2023-05-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
TWI652822B (zh) 2013-06-19 2019-03-01 日商半導體能源研究所股份有限公司 氧化物半導體膜及其形成方法
JP6018607B2 (ja) * 2013-07-12 2016-11-02 株式会社半導体エネルギー研究所 半導体装置
TWI608523B (zh) 2013-07-19 2017-12-11 半導體能源研究所股份有限公司 Oxide semiconductor film, method of manufacturing oxide semiconductor film, and semiconductor device
US9607991B2 (en) * 2013-09-05 2017-03-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2015084418A (ja) * 2013-09-23 2015-04-30 株式会社半導体エネルギー研究所 半導体装置
JP6570817B2 (ja) * 2013-09-23 2019-09-04 株式会社半導体エネルギー研究所 半導体装置
JP6142200B2 (ja) * 2013-09-30 2017-06-07 株式会社Ｊｏｌｅｄ 薄膜半導体装置及びその製造方法
DE102014220672A1 (de) * 2013-10-22 2015-05-07 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung
US9443876B2 (en) 2014-02-05 2016-09-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device including the semiconductor device, display module including the display device, and electronic device including the semiconductor device, the display device, and the display module
US10147823B2 (en) * 2015-03-19 2018-12-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US11189736B2 (en) * 2015-07-24 2021-11-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR102480052B1 (ko) * 2016-06-09 2022-12-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 트랜지스터
JP6386126B2 (ja) * 2017-04-07 2018-09-05 株式会社半導体エネルギー研究所 半導体装置
WO2019213859A1 (zh) * 2018-05-09 2019-11-14 深圳市柔宇科技有限公司 薄膜晶体管及其制作方法、阵列基板、显示装置
CN113745344B (zh) 2021-08-25 2024-01-02 深圳市华星光电半导体显示技术有限公司 薄膜晶体管阵列基板及其制作方法

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06244427A (ja) * 1993-02-17 1994-09-02 Sanyo Electric Co Ltd 薄膜トランジスタ並びにその製造方法
JP2006245371A (ja) * 2005-03-04 2006-09-14 Toppan Printing Co Ltd 薄膜トランジスタおよびその製造方法
JP2006339265A (ja) * 2005-05-31 2006-12-14 Sony Corp 電界効果型トランジスタ
JP2008034760A (ja) * 2006-07-31 2008-02-14 Ricoh Co Ltd 電子素子、電流制御ユニット、電流制御装置、演算装置及び表示装置
JP2008117933A (ja) * 2006-11-02 2008-05-22 Ricoh Co Ltd 電子素子
JP2008277665A (ja) * 2007-05-02 2008-11-13 Kochi Prefecture Sangyo Shinko Center 電子素子及び電子素子の製造方法
JP2010050428A (ja) * 2008-07-25 2010-03-04 Ricoh Co Ltd Ｍｉｓ積層構造体の作製方法およびｍｉｓ積層構造体
JP2010093261A (ja) * 2008-10-07 2010-04-22 Samsung Electronics Co Ltd 酸化物薄膜トランジスタを備える積層メモリ装置
JP2010135772A (ja) * 2008-11-07 2010-06-17 Semiconductor Energy Lab Co Ltd 半導体装置及び当該半導体装置の作製方法
JP2010141230A (ja) * 2008-12-15 2010-06-24 Renesas Electronics Corp 半導体装置及び半導体装置の製造方法

Family Cites Families (132)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0823101A (ja) * 1992-01-17 1996-01-23 Seiko Instr Inc 薄膜トランジスタ素子およびその製造方法
TW215967B (en) 1992-01-17 1993-11-11 Seiko Electron Co Ltd MOS Poly-Si thin film transistor with a flattened channel interface and method of producing same
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
WO1997006554A2 (en) 1995-08-03 1997-02-20 Philips Electronics N.V. Semiconductor device provided with transparent switching element
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP3324730B2 (ja) * 1997-03-25 2002-09-17 シャープ株式会社 Ｔｆｔ基板およびその製造方法
JP2000026119A (ja) 1998-07-09 2000-01-25 Hoya Corp 透明導電性酸化物薄膜を有する物品及びその製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
KR100328126B1 (ko) * 1998-11-26 2002-08-14 한국전자통신연구원 트렌치게이트구조를갖는다결정실리콘박막트랜지스터의제조방법
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
US7038320B1 (en) * 2001-02-20 2006-05-02 Advanced Micro Devices, Inc. Single damascene integration scheme for preventing copper contamination of dielectric layer
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
US7061014B2 (en) 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
US6841797B2 (en) 2002-01-17 2005-01-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device formed over a surface with a drepession portion and a projection portion
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7462514B2 (en) * 2004-03-03 2008-12-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same, liquid crystal television, and EL television
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
JP4620046B2 (ja) 2004-03-12 2011-01-26 独立行政法人科学技術振興機構 薄膜トランジスタ及びその製造方法
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
KR20050093344A (ko) * 2004-03-19 2005-09-23 삼성전자주식회사 매몰 채널형 트랜지스터용 트렌치 형성 방법
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
AU2005302963B2 (en) 2004-11-10 2009-07-02 Cannon Kabushiki Kaisha Light-emitting device
WO2006051995A1 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
CA2708335A1 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Amorphous oxide and field effect transistor
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
US7608531B2 (en) 2005-01-28 2009-10-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic device, and method of manufacturing semiconductor device
TWI562380B (en) * 2005-01-28 2016-12-11 Semiconductor Energy Lab Co Ltd Semiconductor device, electronic device, and method of manufacturing semiconductor device
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4770347B2 (ja) * 2005-09-13 2011-09-14 株式会社デンソー 半導体装置及びその製造方法
EP1770672A1 (en) * 2005-09-28 2007-04-04 Samsung SDI Co., Ltd. Flat panel display and a method of driving the same
EP3614442A3 (en) 2005-09-29 2020-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufactoring method thereof
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR101117948B1 (ko) 2005-11-15 2012-02-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 디스플레이 장치 제조 방법
TWI404227B (zh) 2005-12-20 2013-08-01 Semiconductor Energy Lab 半導體裝置及其製造方法、以及顯示裝置和電子設備
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
EP1819202B1 (en) 2006-02-10 2011-04-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7511343B2 (en) 2006-10-12 2009-03-31 Xerox Corporation Thin film transistor
US20080121877A1 (en) * 2006-11-27 2008-05-29 3M Innovative Properties Company Thin film transistor with enhanced stability
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
WO2008133345A1 (en) 2007-04-25 2008-11-06 Canon Kabushiki Kaisha Oxynitride semiconductor
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
JP5371144B2 (ja) 2007-06-29 2013-12-18 株式会社半導体エネルギー研究所 半導体装置及び半導体装置の作製方法、並びに電子機器
TWI453915B (zh) * 2007-09-10 2014-09-21 Idemitsu Kosan Co Thin film transistor
KR101413656B1 (ko) * 2007-10-17 2014-07-01 삼성전자주식회사 트랜지스터 및 그 동작방법
JP5213422B2 (ja) * 2007-12-04 2013-06-19 キヤノン株式会社 絶縁層を有する酸化物半導体素子およびそれを用いた表示装置
JP5215158B2 (ja) * 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
US8039405B2 (en) 2008-02-01 2011-10-18 Ricoh Company, Ltd. Conductive oxide-deposited substrate and method for producing the same, and MIS laminated structure and method for producing the same
JP2010021170A (ja) * 2008-07-08 2010-01-28 Hitachi Ltd 半導体装置およびその製造方法
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
WO2010044478A1 (en) 2008-10-16 2010-04-22 Semiconductor Energy Laboratory Co., Ltd. Light-emitting display device
JP2010205987A (ja) * 2009-03-04 2010-09-16 Sony Corp 薄膜トランジスタおよびその製造方法並びに表示装置
KR101476817B1 (ko) * 2009-07-03 2014-12-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 트랜지스터를 갖는 표시 장치 및 그 제작 방법
TWI512997B (zh) 2009-09-24 2015-12-11 Semiconductor Energy Lab 半導體裝置，電源電路，和半導體裝置的製造方法
TWI552345B (zh) 2011-01-26 2016-10-01 半導體能源研究所股份有限公司 半導體裝置及其製造方法
WO2012102183A1 (en) 2011-01-26 2012-08-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
WO2012102182A1 (en) 2011-01-26 2012-08-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8916868B2 (en) 2011-04-22 2014-12-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
US8809854B2 (en) 2011-04-22 2014-08-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8932913B2 (en) 2011-04-22 2015-01-13 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
US8878288B2 (en) 2011-04-22 2014-11-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06244427A (ja) * 1993-02-17 1994-09-02 Sanyo Electric Co Ltd 薄膜トランジスタ並びにその製造方法
JP2006245371A (ja) * 2005-03-04 2006-09-14 Toppan Printing Co Ltd 薄膜トランジスタおよびその製造方法
JP2006339265A (ja) * 2005-05-31 2006-12-14 Sony Corp 電界効果型トランジスタ
JP2008034760A (ja) * 2006-07-31 2008-02-14 Ricoh Co Ltd 電子素子、電流制御ユニット、電流制御装置、演算装置及び表示装置
JP2008117933A (ja) * 2006-11-02 2008-05-22 Ricoh Co Ltd 電子素子
JP2008277665A (ja) * 2007-05-02 2008-11-13 Kochi Prefecture Sangyo Shinko Center 電子素子及び電子素子の製造方法
JP2010050428A (ja) * 2008-07-25 2010-03-04 Ricoh Co Ltd Ｍｉｓ積層構造体の作製方法およびｍｉｓ積層構造体
JP2010093261A (ja) * 2008-10-07 2010-04-22 Samsung Electronics Co Ltd 酸化物薄膜トランジスタを備える積層メモリ装置
JP2010135772A (ja) * 2008-11-07 2010-06-17 Semiconductor Energy Lab Co Ltd 半導体装置及び当該半導体装置の作製方法
JP2010141230A (ja) * 2008-12-15 2010-06-24 Renesas Electronics Corp 半導体装置及び半導体装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI614505B (zh) * 2017-02-18 2018-02-11 以紫外光照射提高矽基表面原生氧化層品質之裝置與方法

Also Published As

Publication number Publication date
US20120267624A1 (en) 2012-10-25
JP6285492B2 (ja) 2018-02-28
US20150179776A1 (en) 2015-06-25
JP5937874B2 (ja) 2016-06-22
US10079295B2 (en) 2018-09-18
TWI603478B (zh) 2017-10-21
TW201248859A (en) 2012-12-01
JP2012235098A (ja) 2012-11-29
KR102106828B1 (ko) 2020-05-07
TWI565066B (zh) 2017-01-01
KR20120120062A (ko) 2012-11-01
US9006803B2 (en) 2015-04-14
TW201705486A (zh) 2017-02-01
KR101972759B1 (ko) 2019-09-02
KR20190037214A (ko) 2019-04-05

Similar Documents

Publication Publication Date Title
JP6285492B2 (ja) 半導体装置
JP7445796B2 (ja) 半導体装置
JP6600063B2 (ja) 半導体装置
JP6356859B2 (ja) 半導体装置
JP6496439B2 (ja) 半導体装置
JP6357568B2 (ja) 半導体装置
JP6251338B2 (ja) 半導体装置の作製方法
JP6008549B2 (ja) 半導体装置
US8730730B2 (en) Temporary storage circuit, storage device, and signal processing circuit
KR20120120064A (ko) 반도체 장치 및 반도체 장치의 제작 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160517

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170227

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170404

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170517

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20171017

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171130

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180109

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180201

R150 Certificate of patent or registration of utility model

Ref document number: 6285492

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees