CN101488459A

CN101488459A - 一种自对准的金属氧化物薄膜晶体管的制作方法

Info

Publication number: CN101488459A
Application number: CNA2009100777315A
Authority: CN
Inventors: 张盛东; 李绍娟; 王漪; 孙雷; 关旭东; 韩汝琦
Original assignee: Peking University Shenzhen Graduate School
Current assignee: BOE Technology Group Co Ltd
Priority date: 2009-02-13
Filing date: 2009-02-13
Publication date: 2009-07-22
Anticipated expiration: 2029-02-13
Also published as: CN101488459B

Abstract

本发明提供了一种自对准的金属氧化物薄膜晶体管的制作方法，先在玻璃衬底上依次形成金属源漏区、金属氧化物半导体沟道区和透明栅介质层后，在栅介质层上涂布正性光刻胶，前烘后从玻璃衬底的背面进行曝光，显影并坚膜，然后带胶生长一层导电薄膜，再剥离光刻胶和导电薄膜，光刻和刻蚀形成栅电极。该方法可保证器件的栅电极和源漏区之间形成自对准，即栅电极对称位于源漏之间正上方，而且其长度由源漏之间的距离而非掩膜版上的尺寸所决定，有效避免寄生效应的产生。

Description

一种自对准的金属氧化物薄膜晶体管的制作方法

技术领域

本发明涉及一种薄膜晶体管的制备方法，尤其涉及一种自对准的金属氧化物半导体薄膜晶体管的制备方法。

背景技术

平板显示技术和器件已经发展成信息显示的主流技术和器件。对平板显示器而言，无论是目前居主导地位的液晶显示器(LCD)，还是有望成为下一代主流的发光二极管(OLED)显示器，还是将来的柔性基底显示器，要实现大尺寸和高分辨率的显示，都必需采用薄膜晶体管作为开关控制元件或周边驱动电路的集成元件。目前被广泛采用的薄膜晶体管主要有非晶硅薄膜晶体管和多晶硅薄膜晶体管。

非晶硅薄膜晶体管具有工艺温度低、制作成本低和器件性能均匀等优点成为目前商品化有源矩阵平板显示的主流技术。但由于低的迁移率和性能易退化等缺点，在OLED像素驱动以及LCD和OLED周边驱动电路集成等方面的应用上受到了很大的限制。而多晶硅薄膜晶体管具有高的迁移率和稳定的器件性能，既能用于像素驱动开关和电路，也可用于周边电路的集成。但多晶硅薄膜晶体管的工艺温度较高，制作成本高，而且器件性能的均匀性较差，因此不太适合大尺寸平板显示应用。因此为了平板显示技术的发展，迫切需要开发更为先进的薄膜晶体管技术。

目前处于研究开发之中的新型薄膜晶体管技术主要有以氧化锌为代表的金属氧化物半导体薄膜晶体管，微晶硅薄膜晶体管和有机半导体薄膜晶体管等。氧化锌基薄膜晶体管具有低的工艺温度，低的工艺成本，高的载流子迁移率以及均匀且稳定的器件性能，即汇集了非晶硅和多晶硅薄膜晶体管两者的优点，是一种非常有希望的大尺寸微电子器件。然而，目前所发明的氧化锌薄膜晶体管的制备方法的一个主要问题是形成的器件结构是非自对准的，这导致器件存在大的寄生元件和难以控制的特性离散。

发明内容

本发明的目的在于提供一种新的金属氧化物薄膜晶体管的制备方法，该制备方法可保证器件的栅电极和源漏区之间形成自对准。

本发明方法所制作的金属氧化物半导体薄膜晶体管为顶栅结构，形成于玻璃衬底之上，包括一栅电极，一栅介质层，一沟道区，一源区和一漏区，所述源区和漏区为金属材料，位于玻璃衬底之上，所述沟道区为金属氧化物半导体材料，位于源区和漏区之间的玻璃衬底之上，两端与源区和漏区相连，所述栅介质层位于沟道区和源、漏区之上，所述栅电极位于栅介质层之上，而且栅电极对称地位于源区和漏区之间正上方。

上述薄膜晶体管的制作方法，包括以下步骤：

(1)首先在玻璃衬底上生长一层金属薄膜，然后光刻和刻蚀形成金属源区和金属漏区；

(2)依次生长一层金属氧化物半导体层和一层保护介质层，然后光刻和刻蚀保护介质层和金属氧化物半导体层，形成器件的有源层及有源层之上的有源保护层，其中有源层中位于源区和漏区之间的玻璃衬底之上的部分为器件的沟道区，有源层的两端部分叠于源区和漏区之上；

(3)生长一层绝缘介质层覆盖源、漏区和沟道区，该层与有源保护层一道形成器件的栅介质层；

(4)器件面(玻璃衬底正面)涂布正性光刻胶，前烘后从玻璃衬底的背面进行曝光，然后显影并坚膜，由于源漏区之外的薄膜均为透明薄膜，故这些区域之上的光刻胶遭曝光，显影后被溶解去除；

(5)器件面(玻璃衬底正面)带胶生长一层导电薄膜；

(6)进行光刻胶和导电薄膜的剥离，光刻和刻蚀形成栅电极，这样，栅电极自对准地位于源区和漏区之间正上方，其长度由源区和漏区之间的距离以及光刻条件所决定，如步骤(4)的背面曝光时间偏长，则栅电极的长度可略大于源漏区之间的距离，反之，则略小于源漏区之间的距离；

(7)最后进入晶体管制作的后道工序，一般包括淀积钝化层、开接触孔以及金属化等。

上述制作方法中，步骤(1)所生长的金属薄膜，一般为钼、铬或铝等，由磁控溅射方法或热蒸发方法形成。

上述制作方法中，步骤(2)金属氧化物半导体层为非晶或多晶的金属氧化物半导体薄膜，采用射频磁控溅射技术生长。在生长氧化锌基半导体薄膜时，使用的靶由氧化镓、氧化铟和氧化锌的混合材料构成，三种材料的摩尔含量X、Y、Z分别是40％<X<50％，40％<Y<50％，10％<Z<20％，X:Y:Z优选为3:3:1。

上述制作方法中，步骤(3)栅介质层可为氮化硅和/或氧化硅等绝缘介质，由等离子体增强化学汽相淀积(PECVD)方法形成；也可以为氧化铝和/或氧化铪等金属氧化物介质，由磁控溅射方法形成。

上述制作方法中，步骤(5)所生长的导电薄膜可采用一般的金属材料，如钼、铬或铝等，由磁控溅射方法或热蒸发方法形成；也可为透明导电薄膜，如氧化铟锡(ITO)等，由磁控溅射方法形成。

上述制作方法中，步骤(7)的后道工序是先生长一层钝化介质层，光刻和刻蚀形成栅、源和漏的引出孔，然后生长一层导电薄膜，光刻和刻蚀形成电极和互连，其中所生长的导电薄膜，可为一般的金属材料，如钼、铬或铝等，也可为透明导电薄膜，如氧化铟锡(ITO)等。

本发明的优点和积极效果：本发明的制备方法所制成的薄膜晶体管的栅电极和源漏区形成自对准。即栅电极对称位于源漏电极之间，而且其长度由源漏电极之间的距离以及工艺条件所决定，而非掩膜版上的尺寸所决定。常规的非自对准技术不可避免导致器件存在大的寄生电容和器件特性的不均匀。而寄生电容不论是对像素驱动单元的性能还是周边电路驱动电路的性能都是非常有害的。为了消除寄生电容的影响，往往导致结构的复杂性提高，功耗增加。本发明的方法可有效避免寄生效应的产生。

附图说明

图1～图7依次示出了本发明实施例的薄膜晶体管的主要制作工艺步骤，其中：

图1示意了源区和漏区形成的工艺步骤。

图2示意了有源层和有源保护层淀积和图形化的工艺步骤。

图3示意了栅介质层生长的工艺步骤。

图4示意了从玻璃衬底背面曝光在器件面形成光刻胶图形的工艺步骤。

图5示意了带胶淀积金属层的工艺步骤。

图6示意了用剥离法去光刻胶图形以及光刻胶图形上金属层的工艺步骤。

图7示意了钝化层淀积和开接触孔的工艺步骤。

图8示意了金属层淀积和各引出电极图形化的工艺步骤。

具体实施方式

下面通过实施例，结合附图进一步详细说明本发明。

本发明所制作的薄膜晶体管的剖面图如图6所示。该晶体管形成于玻璃衬底1上，包括一栅电极8，一沟道区4，一栅介质层6，一源区2和一漏区3；源区2和漏区3位于玻璃衬底1之上；所述沟道区4为一半导体层位于源区2和漏区3之间的玻璃衬底1之上的中间部分，该半导体层的两端部分叠于源区2和漏区3之上；栅介质层6位于沟道区4和源区2、漏区3之上；栅电极8位于栅介质层6之上，栅电极8对称地位于源区2和漏区3之间上方，栅电极8的长度由源区2和漏区3之间的距离所决定。

栅电极8可为金属材料，如铬、钼或铝等，由磁控溅射方法或热蒸发方法形成；也可为透明导电薄膜，如氧化铟锡(ITO)等，由磁控溅射方法形成。栅电极8的厚度一般为150～300纳米。栅介质层6可为氮化硅、氧化硅等绝缘介质，由PECVD方法形成；也可为氧化铝、氧化铪等金属氧化物，由磁控溅射方法形成。栅介质层6的厚度一般为100～400纳米。所述沟道区4为非晶或多晶的金属氧化物半导体材料，如氧化锌基的薄膜材料，由磁控溅射方法形成，厚度为50～200纳米；所述源区2和漏区3为金属材料，如铬、钼或铝等，由磁控溅射方法或热蒸发方法形成。

所述薄膜晶体管的制作方法的一具体例由图1至图8所示，包括以下步骤：

如图1所示，所用衬底1为透明玻璃基板，在玻璃基板上磁控溅射生长一层100～200纳米厚的金属铝膜，然后光刻和刻蚀形成金属源区2和金属漏区3。

如图2所示，用射频磁控溅射淀积一层50～100纳米厚的非晶氧化锌基金属氧化物半导体薄膜和20～80纳米厚的氮化硅介质层，然后光刻和刻蚀形成沟道区4和有源保护层5。溅射生长所述氧化锌基金属氧化物半导体薄膜所用的靶由氧化镓、氧化铟和氧化锌三种材料混合构成，三种材料的摩尔比优选为3:3:1。

如图3所示，采用等离子体增强化学汽相淀积(PECVD)方法生长一层100～300纳米厚的氮化硅薄膜，与有源保护层5共同形成栅介质层6。

如图4所示，在表面涂布一层正性光刻胶层。前烘之后从玻璃基板的背面进行曝光(图4中箭头所指方向为光线射入方向)，此时金属源区2和金属漏区3作为掩膜。然后进行显影。这样未被源区2和漏区3掩膜的光刻胶层被曝光而溶解于显影液，形成光刻胶图形7。控制曝光量使得形成的光刻胶图形7之间的距离大于源区2和漏区3之间的距离。

如图5所示，在对光刻胶图形7坚膜后，带胶进行射频磁控溅射，生长一层100～200纳米厚的金属铝膜80。溅射开始前，采用反溅射方法对样品表面进行清洗。

如图6所示，采用常规的光刻胶剥离技术，进行光刻胶层7的剥离，以去除光刻胶层7和位于光刻胶层7上的金属铝层80，这样在栅介质层6上形成的金属铝图形自对准地覆盖源区2和漏区3之间的沟道区域，即与源区和漏区的交叠或交错长度很小且相等。然后光刻和刻蚀沟道区域以外的金属铝层，形成完整的金属铝栅电极8的图形。

如图7所示，用磁控溅射方法淀积一层100～300纳米厚的氮化硅层60，然后光刻和刻蚀形成各电极的引出接触孔9、10和11。

如图8所示，用磁控溅射方法淀积一层100～300纳米厚的金属铝膜，然后光刻和刻蚀制成薄膜晶体管各电极的金属引出电极和互连线12、13和14。

上述实施例只是本发明的举例，尽管为说明目的公开了本发明的最佳实施例和附图，但是本领域的技术人员可以理解：在不脱离本发明及所附的权利要求的精神和范围内，各种替换、变化和修改都是可能的。因此，本发明不应局限于最佳实施例和附图所公开的内容。

Claims

1.一种金属氧化物薄膜晶体管的制作方法，包括以下步骤：

1)在玻璃衬底上生长一层金属薄膜，然后光刻和刻蚀形成金属源区和金属漏区；

2)依次生长一层金属氧化物半导体层和一层保护介质层，然后光刻和刻蚀保护介质层和金属氧化物半导体层，形成器件的有源层及之上的有源保护层，其中有源层位于源区和漏区之间的玻璃衬底之上的中间部分为沟道区，有源层的两端部分叠于源区和漏区之上；

3)生长一层绝缘介质层覆盖源、漏区和沟道区，该层与有源保护层一道形成器件的栅介质层；

4)器件面涂布正性光刻胶，前烘后从玻璃衬底的背面进行曝光，然后显影并坚膜；

5)器件面带胶生长一层导电薄膜；

6)进行光刻胶和导电薄膜的剥离，光刻和刻蚀形成栅电极，栅电极自对准地位于源区和漏区之间正上方；

7)进行晶体管制作的后道工序。

2.如权利要求1所述的制作方法，其特征在于：步骤1)用磁控溅射方法或热蒸发方法生长金属薄膜。

3.如权利要求2所述的制作方法，其特征在于：步骤1)所用金属为钼、铬或铝。

4.如权利要求1所述的制作方法，其特征在于：步骤2)中所述金属氧化物半导体层为非晶或多晶的金属氧化物半导体薄膜，采用射频磁控溅射技术生长。

5.如权利要求4所述的制作方法，其特征在于：步骤2)中采用射频磁控溅射技术生长氧化锌基半导体薄膜，使用的靶由氧化镓、氧化铟和氧化锌的混合材料构成，三种材料的摩尔含量X、Y、Z分别是40％<X<50％，40％<Y<50％，10％<Z<20％。

6.如权利要求1所述的制作方法，其特征在于：步骤3)采用等离子体增强化学汽相淀积方法生长氮化硅和/或氧化硅形成所述栅介质层。

7.如权利要求1所述的制作方法，其特征在于：步骤3)采用磁控溅射方法生长氧化铝和/或氧化铪形成所述栅介质层。

8.如权利要求1所述的制作方法，其特征在于：步骤5)采用磁控溅射方法或热蒸发方法生长一层金属薄膜，或者采用磁控溅射方法形成一层透明导电薄膜。

9.如权利要求1所述的制作方法，其特征在于：步骤7)所述的后道工序是先生长一层钝化介质层，光刻和刻蚀形成栅、源和漏的引出孔，然后生长一层导电薄膜，光刻和刻蚀形成电极和互连。

10.如权利要求9所述的制作方法，其特征在于：步骤7)中所生长的导电薄膜为金属材料薄膜或透明导电薄膜。