CN102437059A - 一种顶栅自对准氧化锌薄膜晶体管的制备方法 - Google Patents

一种顶栅自对准氧化锌薄膜晶体管的制备方法 Download PDF

Info

Publication number
CN102437059A
CN102437059A CN2011104017309A CN201110401730A CN102437059A CN 102437059 A CN102437059 A CN 102437059A CN 2011104017309 A CN2011104017309 A CN 2011104017309A CN 201110401730 A CN201110401730 A CN 201110401730A CN 102437059 A CN102437059 A CN 102437059A
Authority
CN
China
Prior art keywords
film transistor
zinc oxide
preparation
electrode
photoetching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011104017309A
Other languages
English (en)
Other versions
CN102437059B (zh
Inventor
王漪
蔡剑
王薇
韩德栋
王亮亮
任奕成
张盛东
刘晓彦
康晋锋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
Peking University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Peking University filed Critical Peking University
Priority to CN 201110401730 priority Critical patent/CN102437059B/zh
Publication of CN102437059A publication Critical patent/CN102437059A/zh
Application granted granted Critical
Publication of CN102437059B publication Critical patent/CN102437059B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Thin Film Transistor (AREA)

Abstract

本发明公开了一种顶栅自对准氧化锌薄膜晶体管的制备方法。本发明的方法仅需要3块掩膜版,利用三次光刻制备出氧化锌薄膜晶体管;采用自对准方法将沟道区外的栅介质层和栅电极的这两层光刻胶一起剥离,然后对暴露出的沟道区两端的半导体层进行处理减小其电阻以形成低电阻的源区和漏区。本发明由于实现栅介质层和栅电极的自对准,从而有效地减小寄生电容、寄生电阻,提高栅控能力,对提高薄膜晶体管器件自身性能和实现高速薄膜晶体管电路等具有积极效果,同时大大的降低了工艺难度,节约制造成本,提高成品率。

Description

一种顶栅自对准氧化锌薄膜晶体管的制备方法
技术领域
本发明属于半导体行业、平板显示领域,具体涉及一种顶栅自对准氧化锌薄膜晶体管的制备方法。
背景技术
有机发光二极管OLED(Organic Light-Emitting Diode)由于同时具备自发光,不需背光源、对比度高、厚度薄、视角广、反应速度快、可用于挠曲性面板、使用温度范围广、构造及制程较简单等优异之特性,被认为是下一代的平板显示器新兴应用技术。然而,如果仍然采用过去传统的非晶硅或者多晶硅等薄膜晶体管或者有机薄膜晶体管等来驱动OLED是不可能满足这些要求的。对于OLED显示技术而言,对薄膜晶体管提出了很多新的技术要求:首先OLED器件依靠电流注入而发光,是电流驱动型器件,其次OLED对薄膜晶体管特性的波动非常敏感;这就要求薄膜晶体管既能提高大电流又能有一致的电学特性,对于这两点要求非晶硅或者多晶硅等薄膜晶体管或者有机薄膜晶体管是无法同时满足的。所以当需要用非晶硅或者多晶硅等薄膜晶体管或者有机薄膜晶体管等来驱动OLED时,必须采用复杂的电路补偿的方式,相信这在将来是很难被工业界大规模采用。
从反应速度方面来考虑,当需要主动式矩阵(Active Matrix)液晶显示器AM-LCD的频率增加以提高显示质量,或者当采用3D模式显示的时候,因为需要更高的显示频率和更大的驱动电流,使得现在广泛采用的非晶硅薄膜晶体管越来越不满足要求,限制了整个平板显示行业的提升。
而现在无论在学术界还是工业界越来越关注的氧化锌及其掺杂半导体材料薄膜晶体管,因为氧化锌及其掺杂半导体材料薄膜晶体管能够满足OLED显示技术中的各项要求。目前,平板显示行业中的主流制造商已经能够将氧化物半导体薄膜晶体管,主要指氧化锌及其掺杂半导体材料薄膜晶体管,应用于第六代工艺6G(6Generation Process)技术中;对于32″和37″屏的氧化锌及其掺杂半导体材料薄膜晶体管,6G已经能够实现;而用于8G的溅射设备也已经制造出来。氧化锌掺杂半导体材料薄膜晶体管几乎满足包括有机发光二极管OLED显示模式、快速超大屏幕液晶显示模式和3D显示模式等诸多模式的所有要求。
氧化锌及其掺杂半导体材料薄膜晶体管可以很好的满足上述要求:一、氧化锌及其掺杂半导体材料薄膜晶体管具有高迁移率以适应OLED显示模式、快速超大屏幕液晶显示模式和3D显示模式等诸多模式;二、氧化锌及其掺杂半导体材料薄膜晶体管是非晶材料,具有良好一致的电学特性;三、氧化锌及其掺杂半导体材料薄膜晶体管兼容于现在的平板显示技术,能够适用大的玻璃衬底(低温工艺);四、氧化锌及其掺杂半导体材料薄膜晶体管比非晶硅薄膜晶体管和有机薄膜晶体管更加稳定;五、氧化锌及其掺杂半导体材料薄膜晶体管还具有其他优势,比如当尺寸减小时没有短沟道效应,也没有类似与单晶硅的扭结(kink)效应。2011年的SID国际峰会上,Sony公司展示了一块采用氧化物薄膜晶体管驱动的OLED屏,其显示质量得到了显著的改善,解决了OLED显示亮度不均匀等问题。
因此,目前如何高效制备氧化锌薄膜晶体管是本领域研究的热点和难点。
发明内容
本发明的目的在于提供一种顶栅自对准氧化锌薄膜晶体管的制备方法。
本发明提供的顶栅自对准氧化锌薄膜晶体管制备方法包括以下步骤:
1)提供一个半导体材料作为衬底;
2)在衬底上生长一层氧化物半导体层,然后光刻和剥离形成岛状的半导体沟道区;
3)光刻显影光刻胶,形成栅介质层和栅电极的窗口;
4)生长一层绝缘介质材料作为栅介质层,紧接着生长一层导电薄膜作为栅电极,然后剥离光刻胶,暴露出沟道区的两端;
5)对暴露出来的沟道区的两端的半导体层进行处理,形成低电阻的源区和漏区;
6)光刻显影光刻胶,形成源电极和漏电极的窗口;
7)生长一层导电薄膜,剥离光刻胶,生成源电极和漏电极;
8)生长一层钝化介质层,光刻和刻蚀形成栅电极、源电极和漏电极的引出孔;并生长一层金属薄膜,光刻和刻蚀形成金属电极和互连。
所述制备方法中,步骤2)所生长的氧化物半导体层采用氧化锌及其掺杂半导体材料中的一种。
所述制备方法中,步骤4)所生长的绝缘介质材料采用氧化铝、二氧化硅、氮化硅以及高介电常数绝缘材料中的一种或者其不同组合。
所述制备方法中,步骤4)所生长的导电薄膜可由透明导电材料形成。
所述制备方法中,步骤5)所指的处理是利用离子注入或者Ar等离子体处理等方法形成低电阻的源区和漏区。
所述制备方法中,步骤7)所生长的导电薄膜可由纳米铟锡金属氧化物ITO(Indium TinOxides)等透明导电材料形成。
本发明的有益效果:
本发明的制备方法仅需要3块掩膜版,利用三次光刻制备出氧化锌薄膜晶体管。相比较传统的薄膜晶体管工艺,本发明的制备方法采用自对准方法将沟道区外的栅介质层和栅电极的这两层光刻胶一起剥离,然后对暴露出的沟道区两端的半导体层进行处理减小其电阻以形成低电阻的源区和漏区。这种工艺方法步骤简单,可以实现栅介质层和栅电极的自对准,从而有效地减小寄生电容、寄生电阻,提高栅控能力,对提高薄膜晶体管器件自身性能和实现高速薄膜晶体管电路等具有积极效果,同时大大的降低了工艺难度,节约制造成本,提高成品率。
附图说明
图1为根据本发明的顶栅自对准氧化锌薄膜晶体管的制备方法制备的薄膜晶体管的剖面图;
图2为根据本发明的顶栅自对准氧化锌薄膜晶体管的制备方法制备的薄膜晶体管的俯视图;
图3(a)~(g)依次示出了本发明的顶栅自对准氧化锌薄膜晶体管的制备方法的主要工艺步骤。
具体实施方式
下面结合说明书附图,通过实例对本发明做进一步说明。
本发明的自对准氧化锌薄膜晶体管形成于玻璃的衬底1上,如图1和图2所示。该薄膜晶体管包括半导体沟道区2、栅介质层3、栅电极4、低电阻的源区和漏区5以及源电极和漏电极6。所述半导体沟道区2位于衬底1之上,所述栅介质层3位于半导体沟道区2之上,所述栅电极4位于栅介质层3之上,所述源电极和漏电极6位于半导体沟道区的两端,源电极和漏电极与栅电极自然隔离。
所述薄膜晶体管的制备方法的一具体实例由图3(a)至图3(g)所示,包括以下步骤:
如图3(a)所示,选用透明玻璃基板作为衬底1。
如图3(b)所示,光刻显影,在衬底1上磁控溅射生长一层20~100纳米厚的ZnO等透明导电薄膜,然后光刻和剥离形成岛状的半导体沟道区2。
如图3(c)所示,光刻显影光刻胶8,形成栅介质层和栅电极的窗口。
如图3(d)所示,采用气相沉积法PECVD(Plasma Enhanced Chemical Vapor Deposition)技术或磁控溅射技术或原子层沉积ALD(Atomic layer deposition)技术生长一层50~200纳米厚的三氧化二铝/二氧化硅叠栅介质层等绝缘材料作为栅介质层3,绝缘的栅介质层还可以选用氮化硅,氧化铪,氧化铝等绝缘薄膜材料的一种或者其不同组合;采用磁控溅射技术生长一层50~300纳米厚的ITO等导电薄膜形成栅电极4;剥离光刻胶8暴露出沟道区两端的半导体层。
如图3(e)所示,利用离子注入或者Ar等离子体处理等方法形成低电阻的源区和漏区5。
如图3(f)所示,光刻显影光刻胶7,形成源电极和漏电极的窗口。
如图3(g)所示,采用磁控溅射技术生长一层50~300纳米厚的ITO等导电薄膜,剥离光刻胶7生成源电极和漏电极6。
随后按照标准工艺生长一层钝化介质层,光刻和刻蚀形成栅电极、源电极和漏电极的引出孔,再生长一层Al或者透明的导电薄膜材料,光刻和刻蚀形成电极和互连。
最后需要注意的是,公布实施方式的目的在于帮助进一步理解本发明,但是本领域的技术人员可以理解:在不脱离本发明及所附的权利要求的精神和范围内,各种替换和修改都是可能的。因此,本发明不应局限于实施例所公开的内容,本发明要求保护的范围以权利要求书界定的范围为准。

Claims (6)

1.一种顶栅自对准氧化锌薄膜晶体管的制备方法,包括以下步骤:
1)提供一个半导体材料作为衬底;
2)在衬底上生长一层氧化物半导体层,然后光刻和剥离形成岛状的半导体沟道区;
3)光刻显影光刻胶,形成栅介质层和栅电极的窗口;
4)生长一层绝缘介质材料作为栅介质层,紧接着生长一层导电薄膜作为栅电极,然后剥离光刻胶,暴露出沟道区的两端;
5)对暴露出来的沟道区的两端的半导体层进行处理,形成低阻的源区和漏区;
6)光刻显影光刻胶,形成源电极和漏电极的窗口;
7)生长一层导电薄膜,剥离光刻胶,生成源电极和漏电极;
8)生长一层钝化介质层,光刻和刻蚀形成栅电极、源电极和漏电极的引出孔;并生长一层金属薄膜,光刻和刻蚀形成金属电极和互连。
2.如权利要求1所述的方法,其特征在于,步骤2)所生长的氧化物半导体层采用氧化锌及其掺杂半导体材料中的一种。
3.如权利要求1所述的方法,其特征在于,步骤4)所生长的绝缘介质材料采用氧化铝、二氧化硅、氮化硅以及高介电常数绝缘材料中的一种或者其不同组合。
4.如权利要求1所述的方法,其特征在于,步骤4)所生长的导电薄膜由透明导电材料形成。
5.如权利要求1所述的方法,其特征在于,步骤5)所指的处理是利用离子注入或者Ar等离子体处理等方法形成低电阻的源区和漏区。
6.如权利要求1所述的方法,其特征在于,步骤7)所生长的导电薄膜由纳米铟锡金属氧化物ITO形成。
CN 201110401730 2011-12-06 2011-12-06 一种顶栅自对准氧化锌薄膜晶体管的制备方法 Active CN102437059B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 201110401730 CN102437059B (zh) 2011-12-06 2011-12-06 一种顶栅自对准氧化锌薄膜晶体管的制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 201110401730 CN102437059B (zh) 2011-12-06 2011-12-06 一种顶栅自对准氧化锌薄膜晶体管的制备方法

Publications (2)

Publication Number Publication Date
CN102437059A true CN102437059A (zh) 2012-05-02
CN102437059B CN102437059B (zh) 2013-12-25

Family

ID=45985053

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 201110401730 Active CN102437059B (zh) 2011-12-06 2011-12-06 一种顶栅自对准氧化锌薄膜晶体管的制备方法

Country Status (1)

Country Link
CN (1) CN102437059B (zh)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102683423A (zh) * 2012-05-08 2012-09-19 东莞彩显有机发光科技有限公司 一种顶栅结构金属氧化物薄膜晶体管及其制作方法
CN102969364A (zh) * 2012-09-28 2013-03-13 东莞有机发光显示产业技术研究院 一种改善器件均匀性的顶栅结构金属氧化物薄膜晶体管及其制作方法
CN103123912A (zh) * 2013-02-26 2013-05-29 上海大学 一种顶栅tft阵列基板制造方法
CN103346093A (zh) * 2013-06-13 2013-10-09 北京大学深圳研究生院 源/漏区抬高的顶栅自对准薄膜晶体管及其制作方法
WO2014071634A1 (zh) * 2012-11-12 2014-05-15 深圳市柔宇科技有限公司 一种自对准金属氧化物薄膜晶体管器件及制造方法
CN104272443A (zh) * 2013-02-06 2015-01-07 深圳市柔宇科技有限公司 一种薄膜晶体管及其像素单元的制造方法
CN105006487A (zh) * 2015-07-14 2015-10-28 北京大学 顶栅自对准金属氧化物半导体薄膜晶体管及制备方法
CN104272443B (zh) * 2013-02-06 2016-11-30 深圳市柔宇科技有限公司 一种薄膜晶体管及其像素单元的制造方法
CN106898624A (zh) * 2017-04-28 2017-06-27 深圳市华星光电技术有限公司 一种阵列基板及制备方法、显示装置
US10411047B2 (en) 2017-04-28 2019-09-10 Shenzhen China Star Optoelectronics Technology Co., Ltd Array substrate, manufacturing method thereof and display device
CN111696868A (zh) * 2020-06-24 2020-09-22 中国科学院微电子研究所 制备共面型铟镓锌氧薄膜晶体管的方法及薄膜晶体管
CN113380899A (zh) * 2020-05-29 2021-09-10 台湾积体电路制造股份有限公司 半导体结构、晶体管和形成晶体管器件的方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1577011A (zh) * 2003-06-25 2005-02-09 Lg.菲利浦Lcd株式会社 具有多晶硅薄膜晶体管的液晶显示器及其制造方法
JP2007220817A (ja) * 2006-02-15 2007-08-30 Kochi Prefecture Sangyo Shinko Center 薄膜トランジスタ及びその製法
CN101488459A (zh) * 2009-02-13 2009-07-22 北京大学深圳研究生院 一种自对准的金属氧化物薄膜晶体管的制作方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1577011A (zh) * 2003-06-25 2005-02-09 Lg.菲利浦Lcd株式会社 具有多晶硅薄膜晶体管的液晶显示器及其制造方法
JP2007220817A (ja) * 2006-02-15 2007-08-30 Kochi Prefecture Sangyo Shinko Center 薄膜トランジスタ及びその製法
CN101488459A (zh) * 2009-02-13 2009-07-22 北京大学深圳研究生院 一种自对准的金属氧化物薄膜晶体管的制作方法

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102683423A (zh) * 2012-05-08 2012-09-19 东莞彩显有机发光科技有限公司 一种顶栅结构金属氧化物薄膜晶体管及其制作方法
CN102969364A (zh) * 2012-09-28 2013-03-13 东莞有机发光显示产业技术研究院 一种改善器件均匀性的顶栅结构金属氧化物薄膜晶体管及其制作方法
WO2014071634A1 (zh) * 2012-11-12 2014-05-15 深圳市柔宇科技有限公司 一种自对准金属氧化物薄膜晶体管器件及制造方法
CN104272443B (zh) * 2013-02-06 2016-11-30 深圳市柔宇科技有限公司 一种薄膜晶体管及其像素单元的制造方法
CN104272443A (zh) * 2013-02-06 2015-01-07 深圳市柔宇科技有限公司 一种薄膜晶体管及其像素单元的制造方法
CN103123912A (zh) * 2013-02-26 2013-05-29 上海大学 一种顶栅tft阵列基板制造方法
CN103346093A (zh) * 2013-06-13 2013-10-09 北京大学深圳研究生院 源/漏区抬高的顶栅自对准薄膜晶体管及其制作方法
CN103346093B (zh) * 2013-06-13 2015-12-23 北京大学深圳研究生院 源/漏区抬高的顶栅自对准薄膜晶体管及其制作方法
CN105006487A (zh) * 2015-07-14 2015-10-28 北京大学 顶栅自对准金属氧化物半导体薄膜晶体管及制备方法
CN106898624A (zh) * 2017-04-28 2017-06-27 深圳市华星光电技术有限公司 一种阵列基板及制备方法、显示装置
CN106898624B (zh) * 2017-04-28 2019-08-02 深圳市华星光电技术有限公司 一种阵列基板及制备方法、显示装置
US10411047B2 (en) 2017-04-28 2019-09-10 Shenzhen China Star Optoelectronics Technology Co., Ltd Array substrate, manufacturing method thereof and display device
CN113380899A (zh) * 2020-05-29 2021-09-10 台湾积体电路制造股份有限公司 半导体结构、晶体管和形成晶体管器件的方法
CN111696868A (zh) * 2020-06-24 2020-09-22 中国科学院微电子研究所 制备共面型铟镓锌氧薄膜晶体管的方法及薄膜晶体管

Also Published As

Publication number Publication date
CN102437059B (zh) 2013-12-25

Similar Documents

Publication Publication Date Title
CN102437059B (zh) 一种顶栅自对准氧化锌薄膜晶体管的制备方法
US10403757B2 (en) Top-gate self-aligned metal oxide semiconductor TFT and method of making the same
TWI575087B (zh) 製造氧化物薄膜電晶體陣列之方法以及含有氧化物薄膜電晶體陣列之裝置
US8647934B2 (en) Thin film transistor and fabricating method thereof
CN101901787B (zh) 氧化物薄膜晶体管及其制造方法
US8946701B2 (en) Thin film transistor, array substrate and display device
EP3703111A1 (en) Tft substrate, manufacturing method thereof and oled panel manufacturing method
CN104538429B (zh) Amoled背板的制作方法及其结构
WO2016176886A1 (zh) 柔性oled及其制作方法
CN110071225A (zh) 显示面板及制作方法
CN104681629B (zh) 薄膜晶体管、阵列基板及其各自的制备方法、显示装置
US10658446B2 (en) Method for manufacturing OLED backplane comprising active layer formed of first, second, and third oxide semiconductor layers
US20160005799A1 (en) Thin film transistor, tft array substrate, manufacturing method thereof and display device
CN104393017B (zh) 阵列基板的制作方法、阵列基板及显示装置
TWI473273B (zh) 薄膜電晶體、畫素結構及其製造方法
CN104952879B (zh) 采用coa技术的双栅极tft基板结构
CN102651343A (zh) 一种阵列基板的制作方法、阵列基板及显示装置
CN109273365A (zh) 薄膜晶体管的制备方法、薄膜晶体管及显示面板
US10784287B2 (en) TFT substrate and manufacturing method thereof
WO2014117512A1 (zh) 一种薄膜晶体管、薄膜晶体管驱动背板的制备方法及薄膜晶体管驱动背板
US20150340384A1 (en) Pixel structure
CN104966718A (zh) Amoled背板的制作方法及其结构
WO2020124799A1 (zh) 柔性 oled 显示面板以及显示装置
TWI497689B (zh) 半導體元件及其製造方法
US20160181290A1 (en) Thin film transistor and fabricating method thereof, and display device

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: JINGDONGFANG SCIENCE AND TECHNOLOGY GROUP CO., LTD

Free format text: FORMER OWNER: BEIJING UNIV.

Effective date: 20140611

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: 100871 HAIDIAN, BEIJING TO: 100015 CHAOYANG, BEIJING

TR01 Transfer of patent right

Effective date of registration: 20140611

Address after: 100015 Jiuxianqiao Road, Beijing, No. 10, No.

Patentee after: BOE Technology Group Co., Ltd.

Address before: 100871 Beijing the Summer Palace Road, Haidian District, No. 5

Patentee before: Peking University