CN213212166U - 一种tft阵列基板结构 - Google Patents
一种tft阵列基板结构 Download PDFInfo
- Publication number
- CN213212166U CN213212166U CN202022089818.9U CN202022089818U CN213212166U CN 213212166 U CN213212166 U CN 213212166U CN 202022089818 U CN202022089818 U CN 202022089818U CN 213212166 U CN213212166 U CN 213212166U
- Authority
- CN
- China
- Prior art keywords
- layer
- tft
- hole
- electrode
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Thin Film Transistor (AREA)
- Liquid Crystal (AREA)
Abstract
实用新型公开了一种TFT阵列基板结构,基板分为第一TFT区域和第二TFT区域;第一TFT区域制作第一有源层,第一有源层划分为沟道区域和导体化区域;沟道区域上制作第一栅极绝缘层;第一栅极绝缘层上制作第一金属层;制作隔离层,蚀刻位于第二TFT区域上的所隔离层;蚀刻隔离层,形成两个第一通孔;同时制作第一源极、第一漏极和第二金属层,第一源极、第一漏极通过两个第一通孔与有源层上的导体化区域连接;所第二金属层置于第二TFT区域上。通过TFT阵列基板定义为两个区域,减少第二TFT退火制程H离子扩散,提升第二TFT器件稳定性,同时由于隔离层仅保留在第一TFT区域,第二TFT膜层厚度减薄,透过率增大,可提升显示效果。
Description
技术领域
本实用新型涉及TFT阵列基板制作领域,尤其涉及一种TFT阵列基板结构。
背景技术
铟镓锌氧化物IGZO(indium gallium zinc oxide),其载流子迁移率为非晶硅的20-30倍,可以实现超高的分辨率的TFT-LCD,同时由于其高透明性,低成本,低制造温度等特点,在工业生产中得到广泛应用。
由于低温多晶硅(LTPS)作为沟道层材料拥有更高的载流子迁移率(约为IGZO-TFT的3~10倍),因此可作为周边GIP区域驱动TFT,利用其高载流子迁移率的特点,可以实现窄边框设计,但由于IGZO-TFT相比于LTPS-TFT 拥有更小的Ioff,显示区域使用IGZO-TFT只需要单栅极就可抑制漏电问题,从而实现低功耗的目的。现有LTPO技术,LTPS-TFT作为GIP区域,IGZO-TFT 作为显示区域(AA区),可以利用LTPS技术的高迁移率特性实现窄边框化,同时利用IGZO技术的低Ioff特性实现低功耗。因此,业界诸如厂商均开始投入LTPO型TFT开发,实现窄边框低功耗显示技术,现有LTPO技术,LTPS TFT1 通常采用顶栅自对准结构结构,IGZO TFT2通常采用BCE结构,在LTPS工艺中,ILD层通常使用SiOx/SiNx双层结构,其中SiNx膜质H离子含量较高,在后续退火制程中H离子移动,可起到poly-Si沟道晶格修补作用,改善器件的亚阈值摆幅,SiOx膜质因为其低介电常数可以减少寄生电容;但TFT2中IGZO层对H离子较敏感,大量H离子移动易造成TFT2 Vth漂移,因此要减少 IGZO TFT2退火制程中H离子扩散。
实用新型内容
为此,需要提供一种TFT阵列基板结构,减少第二TFT退火制程中H离子扩散。
为实现上述目的,本申请提供了一种TFT阵列基板结构,所述基板上设置有第一TFT区域和第二TFT区域,所述基板上设置有第一有源层、第一栅极绝缘层、第一金属层、隔离层、第一源极和第一漏极;
所述基板的第一TFT区域上设置有第一有源层设置于基板上,且所述第一有源层分为沟道区域和导体化区域,所述第一栅极绝缘层设置于所述沟道区域上,所述第一金属层设置于所述第一栅极绝缘层上,所述隔离层覆盖在第一有源层、第一栅极绝缘层和第一金属层上,所述第一源极和第一漏极通过所述隔离层上的第一通孔与所述导体化区域连接;
所述第二TFT包括:第二金属层、第二栅极绝缘层、第二有源层、第二源极和第二漏极;所述第二金属层置于基板上,且所述第二栅极绝缘层覆盖在所述第二金属层以及所述第一TFT上;所述第二有源层置于所述第二栅极层上,且位于所述第二金属层上方;于所述第二有源层两侧分别设置有第二源极和第二漏极,所述第二源极和第二漏极与所述第二有源层连接。
进一步地,还包括:绝缘层、钝化层、氧化铟锡公共电极层、氧化铟锡像素电极层;
所述钝化层置于所述第一TFT、第二TFT上,且所述绝缘层上设置有以第二源极或者第二漏极为底的第二通孔,所述氧化铟锡公共电极层分别置于所述第二通孔两侧;所述钝化层置于所述绝缘层上,且于所述第二通孔处开设有第三通孔,所述第三通孔与所述第二通孔共用一个底面,所述氧化铟锡像素电极层通过第三通孔与底部的第二源极或者第二漏极连接。
进一步地,还包括:平坦层;所述平坦层设置于所述绝缘层与所述钝化层之间,且所述平坦层位于第二通孔上设置有第四通孔,所述第四通孔与所述第二通孔、第三通孔相导通设置;所述氧化铟锡公共电极层设置于所述平坦层上,且设置于第四通孔的两侧。
进一步地,还包括:蚀刻阻挡层;所述蚀刻阻挡层设置于所述绝缘层与所述第二栅极绝缘层之间,且位于所述第二有源层的两侧上设置有第五通孔,所述第二源极、第二漏极通过所述第五通孔与所述第二有源层连接。
区别于现有技术,上述技术方案通过TFT阵列基板定义为两个区域,其中第一TFT采用顶栅自对准结构,为GIP区域;第二TFT采用底栅结构(BCE/ 蚀刻阻挡层结构),为显示区域(AA区),由于LTPS工艺中,隔离层通常使用 SiOx/SiNx双层结构,SiNx膜质H离子含量较高,在后续退火制程中H离子移动,可起到第一有源层晶格修补作用,改善器件SS,但第二TFT中的第二有源层对H离子较敏感,大量H离子移动易造成Vth漂移,因此将第一TFT的所述间隔离层ILD蚀刻至仅保留在第一TFT区域中,减少第二TFT退火制程H 离子扩散,提升第二TFT器件稳定性,同时由于隔离层仅保留在第一TFT区域,AA区第二TFT膜层厚度减薄,透过率增大,可提升显示效果。
附图说明
图1为背景技术LTPO阵列基板的结构剖面示意图;
图2为具体实施方式所述第一有源层结构图;
图3为具体实施方式所述第一TFT结构图;
图4为具体实施方式所述第二TFT结构图;
图5为一种TFT阵列基板结构图。
图6为具体实施方式所述蚀刻阻挡层结构图。
附图标记说明:
1、基板;2、第一TFT区域;3、第二TFT区域;
21、第一TFT;
31、第二TFT;32、绝缘层;33、氧化铟锡公共电极层;34、钝化层; 35、氧化铟锡像素电极层;36、平坦层;37、缓冲层;38、蚀刻阻挡层;
211、第一有源层;212、第一栅极绝缘层;213、第一金属层;214、隔离层;215、第一通孔;216、第一源极;217、第一漏极;
311、第二金属层;312、第二栅极绝缘层;313、第二有源层;314、第二源极;315、第二漏极;381、第五通孔;
321、第二通孔;341、第三通孔;361、第四通孔;
2111、沟道区域;2112、导体化区域。
具体实施方式
为详细说明技术方案的技术内容、构造特征、所实现目的及效果,以下结合具体实施例并配合附图详予说明。
请参阅图1至6,本实施例提供了TFT阵列基板的制作方法,包括步骤:将基板1分为第一TFT区域2和第二TFT区域3;于第一TFT区域2制作第一有源层211,并将第一有源层211划分为沟道区域2111和导体化区域2112,所述导体化区域2112设置于所述沟道区域2111两侧;于所述沟道区域2111 上制作第一栅极绝缘层212;于第一栅极绝缘层212上制作第一金属层213;制作隔离层214,并蚀刻位于所述第二TFT区域3上的所隔离层214;蚀刻隔离层214,形成以所述导体化区域2112为底的两个第一通孔215;制作第一源极216、第一漏极217和第二金属层311,所述第一源极216、第一漏极217 分别通过两个所述第一通孔215与所述有源层上的导体化区域2112连接;所第二金属层311置于所述第二TFT区域3上;所述基板1为玻璃基板。需要说明的是,在本实施例中,所述第一有源层211为多晶硅有源层。在实际工艺中,通过掩膜板制作所述第一有源层211,在制作所述第一有源层211后,可以对所述第一有源层211进行部分的导体化,将所述第一有源层211分为导体化区域2112以及沟道区域2111,所述导体化区域2112设置于所述沟道区域2111两侧;通过一掩膜板制作所述第一栅极绝缘层212于所述沟道区域 2111上,需要说明的是,所述第一栅极绝缘层212将所述沟道区域2111完全覆盖,制作所述第一金属层213于所述第一栅极绝缘层212上。需要进一步说明的是,所述隔离层214为ILD隔离层214,且材料为SiNx,在制作所述隔离层214时,先将将所述隔离层214涂布至所有区域,在通孔掩膜板蚀刻去除位于所述第二TFT区域3上的所述隔离层214,再通过掩膜板蚀刻两个第一通孔215,使所述第一源极216和第一漏极217与所述第一有源层211的所述导体化区域2112连接。在制作完成第一TFT21后与所述第二TFT区域3上制作第二TFT31。在制作第一源极216、第一漏极217和第二金属层311的时候,通过掩膜板整体制备一层金属层,再经图案化后,于所述第一TFT区域2 上的所述隔离层214上形成所述第一源极216和第一漏极217,在第二TFT区域3的所述基板1上形成第二金属层311,在制作第一源极216、第一漏极217 和第二金属层311使用一层光罩,且三者的材料相同。上述技术方案通过TFT 阵列基板1定义为两个区域,其中第一TFT21采用顶栅自对准结构,为GIP 区域;第二TFT31采用底栅结构(BCE/蚀刻阻挡层结构),为显示区域(AA区),由于LTPS工艺中,隔离层214通常使用SiOx/SiNx双层结构,SiNx膜质H离子含量较高,在后续退火制程中H离子移动,可起到第一有源层211晶格修补作用,改善器件SS,但第二TFT31中的第二有源层313对H离子较敏感,大量H离子移动易造成Vth漂移,因此将第一TFT21的所述间隔离层214ILD蚀刻至仅保留在第一TFT区域2中,减少第二TFT31退火制程H离子扩散,提升第二TFT31器件稳定性,同时由于隔离层214仅保留在第一TFT区域2,AA 区第二TFT31膜层厚度减薄,透过率增大,可提升显示效果。所述隔离层的H 离子大于所述第二栅极绝缘层中的H离子。
在某些实施例前,在所述“于第一TFT区域2制作第一有源层211,并将第一有源层211划分为沟道区域2111和导体化区域2112,所述导体化区域 2112设置于所述沟道区域2111两侧”步骤前,还包括步骤:制作缓冲层37 与所述基板1上。
请参阅图4,在本实施例中,还步骤包括:制作第二栅极绝缘层312,所述第二栅极绝缘层312设置在所述第一TFT区域2和第二TFT区域3上;制作第二有源层313于第二栅极绝缘层312上,且所述第二有源层313位于所述第二金属层311上方;制作第二源极314和第二漏极315,所述第二源极 314和第二漏极315分别与第二有源层313两侧连接。需要说明的是,所述第二栅极绝缘层312覆盖于所述第二金属层311和所述第一TFT21上,且所述第二栅极绝缘层312采用的材料为SiOx;位于所述第二TFT区域3的所述第二栅极绝缘层312的高度小于所述第一TFT区域2的所述第二栅极绝缘层312 的高度。所述第二有源层313为IGZO,制作所述第二有源层313于所述第二栅极层上,且位于所述第二金属层311的上方。并于第二有源层313两侧制作第二源极314和第二漏极315。第二TFT31厚度在防止第二TFT31 Vth漂移的同时,减薄第二TFT31的厚度,可进一步增大透过率,提升显示效果。
请参阅图4至5,在本实施例中,制作绝缘层32,所述绝缘层32设置在所述第一TFT区域2和第二TFT区域3上,并于所述绝缘层32上制作以第二源极314或第二漏极315为底的第二通孔321;于所述第二通孔321两侧分别制作两个氧化铟锡公共电极层33;制作钝化层34,所述钝化层34设置在所述第一TFT区域2和第二TFT区域3上,并于所述钝化层34上蚀刻第三通孔 341,所述第三通孔341与所述第二通孔321共用一个底面;制作氧化铟锡像素电极层35,使所述氧化铟锡像素电极层35与所述第二源极314或第二漏极 315连接。需要说明的是,在本实施例中,所述绝缘层32为绝缘层32PV;所述第二通孔321与所述第三通孔341共用一个底面,底面为第二源极314或者第二漏极315,且所述钝化层34置于所述绝缘层32上,同时覆盖在所述第二通孔321的侧壁上,所述氧化铟锡像素电极层35通过第三通孔341与所述第二源极314或第二漏极315连接。第二TFT31厚度在防止第二TFT31 Vth 漂移的同时,减薄第二TFT31的厚度,可进一步增大透过率,提升显示效果。
请参阅图5,在本实施例中,所述“于第二通孔321两侧分别制作两个氧化铟锡公共电极层33”步骤替换为:于所述绝缘层32上制作平坦层36,所述平坦层36设置在所述第一TFT区域2和第二TFT区域3上,且覆盖于所述绝缘层32上;并于所述平坦层36上蚀刻形成第四通孔361,所述第四通孔 361与所述第二通孔321、第三通孔341相导通设置;于所述第四通孔361两侧分别制作两个氧化铟锡公共电极层33。需要进一步说明的是,所述第四通孔361与所述第二通孔321是相导通设置,所述钝化层34置于所述平坦层36 上,且覆盖于所述第四通孔361和第二通孔321的侧壁上;所述钝化层34为钝化层34CH、所述平坦层36为平坦层36OC。
请参阅图6,在另一实施例中,在所述“制作第二有源层313于第二栅极绝缘层312上,且所述第二有源层313位于所述第二金属层311上方”步骤后,还包括步骤:在所述第二栅极绝缘层312上制作蚀刻阻挡层38,所述蚀刻阻挡层38设置在所述第一TFT区域2和第二TFT区域3上,即,将第一TFT 区域2和第二TFT区域3完全覆盖;蚀刻所述蚀刻阻挡层38,形成以所述第二有源层313为底的两个第五通孔381,且所述第二源极314和第二漏极315 分别通过一个第五通孔381与所述第二有源层313连接。在本实施例中,可保护所述第二有源层313不受后续工艺及环境影响。
所述第一TFT区域2上设置有第一TFT21;第二TFT区域3上设置有第二 TFT31;第一TFT21为LTPS型TFT,采用顶栅自对准结构,为GIP区域;第二 TFT31为IGZO型TFT,采用BCE结构,为显示区域(AA区)由于在所在玻璃基板上的不同区域前后进行两种不同类型的TFT制备,使得第一TFT21的制备不会影响第二TFT31制备,从而降低了整个TFT阵列基板的制程风险,进而提升了本申请TFT阵列基板上的器件的稳定性。
请参阅图5至6,在本实施例中还提供了一种TFT阵列基板结构,所述基板上设置有第一TFT区域和第二TFT区域,且所述第一TFT区域上设置有第一TFT,所述第二TFT区域上设置有第二TFT;所述第一TFT21包括:第一有源层211、第一栅极绝缘层212、第一金属层213、隔离层214、第一源极216 和第一漏极217;所述第一有源层211设置于基板1上,且所述第一有源层 211分为沟道区域2111和导体化区域2112,所述第一栅极绝缘层212设置于所述沟道区域2111上,所述第一金属层213设置于所述第一栅极绝缘层212 上,所述隔离层214覆盖在第一有源层211、第一栅极绝缘层212和第一金属层213上,所述第一源极216和第一漏极217通过所述隔离层214上的第一通孔215与所述导体化区域2112连接;所述第二TFT31包括:第二金属层311、第二栅极绝缘层312、第二有源层313、第二源极314和第二漏极315;所述第二金属层311置于基板1上,且所述第二栅极绝缘层312覆盖在所述第二金属层311以及所述第一TFT21上;所述第二有源层313置于所述第二栅极层上,且位于所述第二金属层311上方;于所述第二有源层313两侧分别设置有第二源极314和第二漏极315,所述第二源极314和第二漏极315与所述第二有源层313连接。需要说明的是,所述基板1为玻璃基板。在本实施例中,所述第一有源层211为多晶硅有源层。所述第一有源层211部分为导体化区域2112,将所述第一有源层211分为导体化区域2112以及沟道区域2111,所述导体化区域2112设置于所述沟道区域2111两侧;需要说明的是,所述第一栅极绝缘层212将所述沟道区域2111完全覆盖。需要进一步说明的是,所述隔离层214为ILD隔离层214,且材料为SiNx,且所述隔离层214仅位于所述第一TFT区域2内,同时所述隔离层214上还设置有两个第一通孔215,所述第一源极216和第一漏极217与所述第一有源层211的所述导体化区域 2112连接。所述第一源极216、第一漏极217和第二金属层311三者的材料相同,且一同制作。所述第一TFT区域2上设置有第一TFT21;第二TFT区域 3上设置有第二TFT31;第一TFT21为LTPS型TFT,采用顶栅自对准结构,为 GIP区域;第二TFT31为IGZO型TFT,采用BCE结构,为显示区域(AA区) 由于在所在玻璃基板上的不同区域前后进行两种不同类型的TFT制备,使得第一TFT21的制备不会影响第二TFT31制备,从而降低了整个TFT阵列基板的制程风险,进而提升了本申请TFT阵列基板上的器件的稳定性。
请参阅图5,在某些实施中,还包括:绝缘层32、钝化层34、氧化铟锡公共电极层33、氧化铟锡像素电极层35;所述钝化层34置于所述第一TFT21、第二TFT31上,且所述绝缘层32上设置有以第二源极314或者第二漏极315 为底的第二通孔321,所述氧化铟锡公共电极层33分别置于所述第二通孔321 两侧;所述钝化层34置于所述绝缘层32上,且于所述第二通孔321处开设有第三通孔341,所述第三通孔341与所述第二通孔321共用一个底面,所述氧化铟锡像素电极层35通过第三通孔341与底部的第二源极314或者第二漏极315连接。需要说明的是,在本实施例中,所述绝缘层32为绝缘层32PV;所述第二通孔321与所述第三通孔341共用一个底面,底面为第二源极314 或者第二漏极315,且所述钝化层34置于所述绝缘层32上,同时设置在所述第二通孔321的侧壁上,所述氧化铟锡像素电极层35通过第三通孔341与所述第二源极314或第二漏极315连接。第二TFT31厚度在防止第二TFT31 Vth 漂移的同时,减薄第二TFT31的厚度,可进一步增大透过率,提升显示效果。
请参阅图5,在本实施例中,还包括:平坦层36;所述平坦层36设置于所述绝缘层32与所述钝化层34之间,且所述平坦层36位于第二通孔321上设置有第四通孔361,所述第四通孔361与所述第二通孔321、第三通孔341 相导通设置;所述氧化铟锡公共电极层33设置于所述平坦层36上,且设置于第四通孔361的两侧。需要进一步说明的是,所述第四通孔361与所述第二通孔321是相导通设置,所述钝化层34置于所述平坦层36上,且覆盖于所述第四通孔361和第二通孔321的侧壁上;所述钝化层34为钝化层34CH、所述平坦层36为平坦层OC。
请参阅图6,在本实施例中,还包括:蚀刻阻挡层;所述蚀刻阻挡层设置于所述绝缘层32与所述第二栅极绝缘层312之间,且位于所述第二有源层313 的两侧上设置有第五通孔381,所述第二源极314、第二漏极315通过所述第五通孔381与所述第二有源层313连接。在本实施例中,可保护所述第二有源层313不受后续工艺及环境影响。
需要说明的是,尽管在本文中已经对上述各实施例进行了描述,但并非因此限制本实用新型的专利保护范围。因此,基于本实用新型的创新理念,对本文所述实施例进行的变更和修改,或利用本实用新型说明书及附图内容所作的等效结构或等效流程变换,直接或间接地将以上技术方案运用在其他相关的技术领域,均包括在本实用新型的专利保护范围之内。
Claims (4)
1.一种TFT阵列基板结构,其特征在于,所述基板上设置有第一TFT区域和第二TFT区域,所述基板上设置有第一有源层、第一栅极绝缘层、第一金属层、隔离层、第一源极和第一漏极;
所述基板的第一TFT区域上设置有第一有源层设置于基板上,且所述第一有源层分为沟道区域和导体化区域,所述第一栅极绝缘层设置于所述沟道区域上,所述第一金属层设置于所述第一栅极绝缘层上,所述隔离层覆盖在第一有源层、第一栅极绝缘层和第一金属层上,所述第一源极和第一漏极通过所述隔离层上的第一通孔与所述导体化区域连接;
所述第二TFT包括:第二金属层、第二栅极绝缘层、第二栅极层、第二有源层、第二源极和第二漏极;所述第二金属层置于基板上,且所述第二栅极绝缘层覆盖在所述第二金属层以及所述第一TFT上;所述第二有源层置于所述第二栅极层上,且位于所述第二金属层上方;于所述第二有源层两侧分别设置有第二源极和第二漏极,所述第二源极和第二漏极与所述第二有源层连接。
2.根据权利要求1所述一种TFT阵列基板结构,其特征在于,还包括:绝缘层、钝化层、氧化铟锡公共电极层、氧化铟锡像素电极层;
所述钝化层置于所述第一TFT、第二TFT上,且所述绝缘层上设置有以第二源极或者第二漏极为底的第二通孔,所述氧化铟锡公共电极层分别置于所述第二通孔两侧;所述钝化层置于所述绝缘层上,且于所述第二通孔处开设有第三通孔,所述第三通孔与所述第二通孔共用一个底面,所述氧化铟锡像素电极层通过第三通孔与底部的第二源极或者第二漏极连接。
3.根据权利要求2所述一种TFT阵列基板结构,其特征在于,还包括:平坦层;所述平坦层设置于所述绝缘层与所述钝化层之间,且所述平坦层位于第二通孔上设置有第四通孔,所述第四通孔与所述第二通孔、第三通孔相导通设置;所述氧化铟锡公共电极层设置于所述平坦层上,且设置于第四通孔的两侧。
4.根据权利要求1所述一种TFT阵列基板结构,其特征在于,还包括:蚀刻阻挡层;所述蚀刻阻挡层设置于所述绝缘层与所述第二栅极绝缘层之间,且位于所述第二有源层的两侧上设置有第五通孔,所述第二源极、第二漏极通过所述第五通孔与所述第二有源层连接。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202022089818.9U CN213212166U (zh) | 2020-09-22 | 2020-09-22 | 一种tft阵列基板结构 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202022089818.9U CN213212166U (zh) | 2020-09-22 | 2020-09-22 | 一种tft阵列基板结构 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN213212166U true CN213212166U (zh) | 2021-05-14 |
Family
ID=75822279
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202022089818.9U Active CN213212166U (zh) | 2020-09-22 | 2020-09-22 | 一种tft阵列基板结构 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN213212166U (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112103244A (zh) * | 2020-09-22 | 2020-12-18 | 福建华佳彩有限公司 | 一种tft阵列基板及其制作方法 |
-
2020
- 2020-09-22 CN CN202022089818.9U patent/CN213212166U/zh active Active
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112103244A (zh) * | 2020-09-22 | 2020-12-18 | 福建华佳彩有限公司 | 一种tft阵列基板及其制作方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10211229B2 (en) | Polysilicon thin film transistor and manufacturing method thereof, array substrate | |
EP2736077B1 (en) | Array substrate and method for fabricating array substrate, and display device | |
US9799677B2 (en) | Structure of dual gate oxide semiconductor TFT substrate | |
WO2016176881A1 (zh) | 双栅极tft基板的制作方法及其结构 | |
US11355519B2 (en) | Array substrate, manufacturing method thereof, and display device | |
US10409115B2 (en) | Liquid crystal display panel, array substrate and manufacturing method thereof | |
US20170373181A1 (en) | Metal oxide thin film transistors (tfts) and the manufacturing method thereof | |
CN110534577B (zh) | 一种薄膜晶体管及制备方法 | |
CN110620119A (zh) | 阵列基板及其制备方法 | |
US10121883B2 (en) | Manufacturing method of top gate thin-film transistor | |
US9705008B2 (en) | Manufacturing method and structure of oxide semiconductor TFT substrate | |
US11342431B2 (en) | Thin film transistor and manufacturing method thereof, array substrate and display device | |
CN102544028B (zh) | 包含氧化物半导体的薄膜晶体管基板 | |
WO2016026177A1 (zh) | Tft基板的制作方法及其结构 | |
WO2016026178A1 (zh) | 氧化物半导体tft基板的制作方法及其结构 | |
CN109545836B (zh) | 一种oled显示装置及其制作方法 | |
US10629746B2 (en) | Array substrate and manufacturing method thereof | |
CN213212166U (zh) | 一种tft阵列基板结构 | |
CN112103244A (zh) | 一种tft阵列基板及其制作方法 | |
CN107808885B (zh) | 背沟道蚀刻型氧化物半导体tft基板及其制作方法 | |
GB2547858A (en) | Coplanar oxide semiconductor TFT substrate structure and manufacturing method therefor | |
CN211376645U (zh) | 一种薄膜晶体管 | |
US9793411B2 (en) | Manufacturing method and structure of oxide semiconductor TFT substrate | |
US20210335850A1 (en) | Display panel and manufacturing method thereof, and electronic equipment | |
WO2016026179A1 (zh) | 氧化物半导体tft基板的制作方法及其结构 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |