JP2001508937A - プラスチック基板上に薄膜トランジスタを形成させる方法 - Google Patents

プラスチック基板上に薄膜トランジスタを形成させる方法

Info

Publication number
JP2001508937A
JP2001508937A JP53192397A JP53192397A JP2001508937A JP 2001508937 A JP2001508937 A JP 2001508937A JP 53192397 A JP53192397 A JP 53192397A JP 53192397 A JP53192397 A JP 53192397A JP 2001508937 A JP2001508937 A JP 2001508937A
Authority
JP
Japan
Prior art keywords
silicon
layer
gate
plastic substrate
thin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
JP53192397A
Other languages
English (en)
Inventor
キャレイ，ポール，ジェイ．
スミス，パトリック，エム．
シグモン，トーマス，ダブリュ．
アセーヴズ，ランディー，シー．
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
University of California
Original Assignee
University of California
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by University of California filed Critical University of California
Publication of JP2001508937A publication Critical patent/JP2001508937A/ja
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1285—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using control of the annealing or irradiation parameters, e.g. using different scanning direction or intensity for different transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02686—Pulsed laser beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78663—Amorphous silicon transistors
    • H01L29/78666—Amorphous silicon transistors with normal-type structure, e.g. with top gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Electromagnetism (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Materials Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)

Abstract

(57)【要約】 プラスチック基板（10）上に薄膜トランジスタ（TFTs）を形成させる方法は、標準的薄膜トランジスタ組み立て技術に取って代り、標準的なガラス、石英及びシリコンウェハを基にした基板の代わりに安価なプラスチック基板を使えるように、十分低い加工温度を使用する。そのプロセスは、半導体(20)、誘電体（11,24）及び金属（21,22,23）を低温で付着させる技術と、パルス発生のエネルギーソースを持つＴＦＴ中に半導体層（20）を結晶させて不純物を加える技術と、バックゲートＴＦＴ構造だけでなくトップゲートの自己調整構造を創りだす技術とに基づいている。そのプロセスは、十分低い温度で無定形且つ多結晶チャネルのシリコンＴＦＴｓの組み立てを可能にして、プラスチック基板の損傷を防止する。そのプロセスは、フラットパネルディスプレイ及び携帯用エレクトロニックスのような、大きな分野の低コストのエレクトロニックスに用途がある。

Description

【発明の詳細な説明】 プラスチック基板上に薄膜トランジスタを形成させる方法 米国政府は、ローレンス・リバモア国立研究所の運営に関する米国エネルギー 省とカリフォルニア大学の契約第W-7405-ENG-48によって、本発明に権利を有す る。 発明の背景 本発明は、薄膜トランジスタ、特に薄膜トランジスタの組立てに関する、より 詳しくは安価な低温プラスチック基板にシリコンベースの薄膜トランジスタを形 成させる方法に関する。 高性能（多結晶）のシリコン薄膜トランジスタ（ＴＦＴｓ）を組み立てるのが 常だった従来の加工技術は、少なくとも600℃の加工温度を必要とする。この最 低温度は、シリコンの結晶化とドーパントの活性化焼きなましによって必要とな る。無定形シリコン（a-Si）ＴＦＴｓ（それは結晶化及び活性化焼きなましを必 要としない）は、非常に低い温度（250℃もの低温）で組み立てられるが、これ らの装置の性能が低いため、その適用範囲が厳しく制限される。a-Si装置の最低 加工温度を限定する要素の一つは、非常に低い温度で付着されたa-Siがその付着 工程（PECVDのような）から生じる過剰な水素を含んでいることである。スパッ タ或いは蒸発のような他の技術によって付着させられた無定形シリコン膜は、電 気的性質が劣ることが判り、多くのＴＦＴ用途にとって、その電気的性質は有用 性の限界ぎりぎりである。 最近、約180℃よりも高い温度に維持された加工温度にたえられないプラスチ ック基板の使用を可能にするために基板中で熱の伝搬 と蓄積をせずに、ある選ばれた環境で短パルスの高エネルギーソースを使用して 、低コストのいわゆる低温プラスチック基板上に無定形シリコンを結晶させ、そ して不純物を加えるプロセスが開発された。そのようなプロセスは、1994年９月 13日に、即時出願の代理人に選任されたJ．L．Kaschmitterらに発行された米国 特許第5,346,850号に記載され、請求されている。また、それほど高価でなくし かも低温の基板を利用しようという努力が最近行なわれてきているが、そのなか では、装置は犠牲基板に従来の温度を使って形成され、それから別の基板に移さ れ、その後その犠牲基板はとり外される。そのような方法は、1995年３月７日発 行の米国特許第5,395,481号、1995年３月21日発行の同第5,399,231号、1995年５ 月９日発行の同5,414,276号に記載され、請求されており、それらはいずれもA． McCarthyに発行され、そして即時出願の譲受人に譲渡されている。 上記に引用した米国特許第5,346,850号によって実証されているように、高性 能多結晶のシリコン装置は低温度（<250℃）で生産されている。これは、無定形 シリコン層を、308nmの波長を有するXeClエキシマーレーザーのような、パルス の短い紫外線レーザーで結晶させる（そしてドーパントを活性化させる）ことに よって達成される。極端に短いパルス幅（20-50ns）は、装置中の基盤あるいは 他の層を損傷させることなく、シリコン薄膜を融解させ再結晶させる。この方法 で作られる多結晶層はキャリアーの移動度とドーパント濃度を高め、その結果性 能がよくなる。 本発明は、低コストのいわゆる低温プラスチック基盤に対する損傷を防止する ために十分低い温度で、無定型且つ多結晶チャネルのシリコンTFTsを組立てる方 法あるいはプロセスを提供し、それにより、Dupont Corp．によって製造され、4 00から500℃の温度に 耐えられるKAPTONのような高コストのいわゆる高温プラスチックの使用を排除す ることが可能になる。こうして、TFTsの組み立てに利用できるプラスチック基盤 の種類を著しく増加させるだけでなく、その製造コストをも低下させる。加えて 、プラスチック基盤は、ガラスあるいはシリコンのような従来の基盤と比べて、 いくつかの長所がある。つまり、プラスチックは非常に安価である、より軽い、 より耐久性がある、頑丈である、そして柔軟性のあるということである。 発明の概要 プラスチック基盤上にシリコンを基にした薄膜トランジスタの組み立てを可能 にすることが本発明の一つの目的である。 さらに本発明の目的は、低価格、低温の基盤を利用できる、薄膜トランジスタ の製造方法を提供することである。 本発明のもう一つの目的は、安価なプラスチック基盤が使えるように、標準的 な組み立て手順を十分に低い加工温度を使う手順に置き換えることを含む薄膜ト ランジスタの組み立て方法を提供することである。 本発明のもう一つの目的は、標準的なガラス、石英及びシリコンウェハを基に した基盤の代わりに安価なプラスチック基盤を使用できる薄膜トランジスタの組 み立て方法を提供することである。 本発明のもう一つの目的は、フラットパネルディスプレイ及び携帯用エレクト ロニックスのような、大きな分野の低コストのエレクトロニックスに使用できる プラスチック基盤を用いた薄膜トランジスタの製造を可能にすることである。 本発明の他の目的及び長所は、以下の説明及び添付図から明らかになるだろう 。本発明は、安価なプラスチック基盤上に薄膜トラン ジスタを形成する方法を含んでいる。本発明の方法は、安価なプラスチック基盤 が使用できるように、十分低い加工温度を使用する。いわゆる低温プラスチック 基盤は、ガラス、石英、シリコン及び高温プラスチック（すなわち、KAPTON）の ような従来から使われている基盤と比べていくつかの長所を持っている。本発明 の方法の加工温度としては、加工中に高温が短時間使われるけれども、250℃以 下の温度が持続される。これは、基盤の温度を継続して損傷限界以下（すなわち 、約250℃以下）に維持しながら、必要温度を短時間に生じさせるパルスレーザ ー加工を使って達成される。このような組み立て技術を使って、基盤の持続温度 を十分低くして、安価な低温ブラスチック基盤の損傷を防止する。本発明は、半 導体、誘電体及び金属を低温度で付着させる技術と、TFTに半導体層をパルスエ ネルギーソースを使って結晶させ、そして不純物を添加する技術と、及びバック ゲートTFT構造だけでなく、トップゲート、トップゲート自己整列構造を作成す る技術とに基づいた方法を提供する。 図面の簡単な説明 この開示に組み込まれ、その一部を形成している添付図は、本発明とその組み 立て方法の実施例を示し、そしてその説明と共に本発明の原理を説明する役目を している。 図１は、底部酸化物及び無定型シリコンが付着した後の、プラスチック基盤の 断面図であり、しかもパルスレーザーの照射を示している。 図２は、酸化物／シリコン／酸化物／金属が付着しているプラスチック基盤の 断面図である。 図3A及び3Bは、ガス浸漬レーザードーピング中の加工されたプラスチック基盤 の断面であり、図3Aは図１のa-Si膜が結晶し ているのを示し、一方、図3Bでは、チャネル領域におけるそのSiは無定型のまま 残っている。 図４は、プラスチック基盤上に完成したTFTの実施例の断面である。 好適な実施例の詳細な説明 本発明は、低温プラスチック基盤上にシリコンの薄膜トランジスタ（TFTs）を 組み立てる方法あるいはプロセスを含む。その方法は、半導体、誘電体及び金属 を低温度で付着させる技術と、TFTに半導体層をエキシマレーザーのようなパル スエネルギーソースを使って結晶させ、そして不純物を添加する技術と、及びバ ックゲートTFT構造だけでなくトップゲート自己整列構造を作成する技術とに基 づいている。本発明は、プラスチック基盤への損傷を防止するに十分な低温で、 無定型且つ多結晶チャネルのシリコンTFTsの組み立てを可能にする。その基盤は 柔軟であってもよいし、あるいは固いものであってもよい。低温基盤は、シリコ ン、ガラス、石英及びKAPTONのような400℃以上に保持された加工温度に耐えら れる、いわゆる高温材料と比較して、約150から250℃よりも高い温度に保持され た加工温度に耐えられない材料と定義される。低温基盤を、約150から250℃より も高い温度に短時間加熱することができるかもしれないが、もしその時間が105 ナノ秒（100μs）よりも長くなると、そのような材料は損傷する可能性がある。 プロセスの概要 1．プラスチック基盤は、図１参照、もし必要なら、その後の加工段階での変 形を少なくするために、先ず100℃より高い温度(110から150℃)で焼きなましす る。プラスチック基盤10の一例が２ 軸延伸した半結晶性ポリエステル、すなわち、ポリエチレンテレフタレート（PE T）であり、優れた光学的性質を持ち、しかも低コストである。 2．次に、溶媒或いは酸による一連のすすぎにより、プラスチック基盤10を洗 浄する。 3．プラスチック基盤10の必要な箇所を、スパッタ、物理的蒸着(PVD)、或いは 100℃或いはそれ以下の温度で実施されるプラズマ強化の化学蒸着（PECVD）によ って0.lから5.0μｍの範囲（例えば、0.5から2.0μm）の厚さを持つSiO2のよう な、最初の層或いは”底部”酸化物層成いは断熱（誘電）層11で覆う。 4．次いで、10から500nmの範囲（例えば、50から100nm）の厚さを持つ無定型 シリコン（a-Si）膜12を、酸化物層或いは断熱層11の上に、約100℃の温度でPEC VDによって付着させる。 5．この点で、図１の13に示すように、膜12を２以上のレーザーパルスで照射 することによって、そのa-Si膜は結晶するかもしれないし、結晶しないかもしれ ない。一般的には、例えば、パルス或いは最大値の半分で全幅（FWHM）が約30ns ec／パルスであるパルスを持つ、308nmの波長を有するXe Clエキシマレーザーの ようなエキシマレーザーが、約30から600mJ/cm2、例えば約150mJ/cm2のエネルギ ー密度（レーザー影響）で、使用される。 a）そのa-Si膜12に２以上のレーザーパルスを照射すると、a-Si膜は部分的に 或いは完全に結晶化して、図3Bの15に示すようなa-Siチャネル材料を持つTFTsよ りも非常に高いON電流、高い移動度及び低い限界電圧を有する、図3Aの14に示さ れるような完全に或いは部分的に結晶したチャネルのポリーシリコンTFTを生成 する。多パルスを使用すると、連続したパルス或いはパルス群はレーザー影響を 増加させることができる。 b）もしもそのシリコン層が部分的に成いは完全に結晶化したならば、その後 、その層を、１時間に30秒間、低温（＜250℃）水素化プロセスに露出してもよ いし、或いは露出させなくてもよい。そんな水素化プロセスの一つはプラズマ強 化の化学蒸着（PECVD）を利用している。 c）もしもa-Si膜12が照射されなければ、完成したTFTのチャネル領域はa-Siの まま残り、その結果、ON及びOFFの電流は低くなり、移動度も低くなる。 6．その上、厚さが20から50nm（例えば、100nm）の範囲にある第二の、或いは ”ゲート”酸化物の、或いは断熱（ゲート誘電）の層或いは膜16を、図２に見ら れるように、再び約100℃でPECVDによって、或いは他の適当な技術によって、シ リコン膜12の上に付着させる。その膜成いは層16は酸化物、成いは窒化物、成い は酸化物と窒化物の組み合わせから成っている可能性がある。 7．厚さが50から1000nm（例えば、300nm）の範囲にあるアルミニウム(Al)”ゲ ート”金属膜17を、物理的蒸着(PVD)、化学的蒸着(CVD)、蒸発、或いはスパッタ のような何らかの適切な付着技術によって、図２に見られるように、その酸化物 層或いは断熱層16の上に付着させる。銅、ニッケル、チタン、モリブデン、クロ ム、タンタル、タングステン、チタン−ケイ素合金、チタン−アルミニウム合金 、アルミニウム−ケイ素合金及びアルミニウム−銅合金のような他の金属或いは 合金が”ゲート”金属膜17として使用できる。また、ケイ素（Si）及びケイ素化 合物（ケイ素と耐火性金属の合金で中間２相を形成するものと定義される）も” ゲート”材料として使用できる。 8．そして、TFTのトップゲート構造（ゲート水準）は、プラスチック基盤用に 改良された標準的な写真平板加工を使ってパターン 化される。加工の一例は次の通りである。 a）例えば、こうして被覆されたプラスチック基盤10は、90℃で２分から10分 間焼かれる。 b）被覆された基盤10の上に、1.4μmの光硬化性樹脂を、このステップで許容 される広い範囲（0.5から2.5μm）の光硬化性樹脂膜厚で回転加工する。 c）光硬化性樹脂で被覆した基盤を、90℃で２分間、前もって焼く。 d）マスク配列を使ってTFTゲートパターンを露出させる。 e）そのパターンを標準レジスト現像液を使って現像する。 f）光硬化性樹脂で被覆した基盤を、90℃で５から60分間、この例では10分間 後焼きする。 9．標準的な湿式化学エッチング技術及び／或いはプラズマ・エッチング技術 を使って、 そのゲートパターンを明示する。その一例は次の通りである。 a）露出されたアルミニウム膜17を、図3A及び3Bに見られる脱イオン水ですす いだその膜の一部分17’を残して、Ashland Chemical社が製造したアルミニウム −II型エッチング液に５分間或いはエッチングが完了するまで浸漬して、エッチ ングする。エッチング時間は、アウミニウムゲートの厚さとエッチング液浴の温 度（25から60℃）によって変わる。このステップでは、他の湿式化学エッチング 法或いは乾式エッチングプロセスを代わりに使うこともできる。 b）さて、アルミニウムエッチング液に露出されている酸化物層或いは断熱層1 6の部分は、図3A及び3Bに見られる部分16’を残して、Ashland Chemical社製造 のKTIパッド・エッチング液Ｉのようなよく知られた接触金属パッド全体にわた る酸化物をエッチ ングするためのエッチング液に40秒間浸漬して除去する。このエッチング時間は 、その酸化物層或いは断熱層16の厚さによって変わる。このステップでは、他の 湿式化学エッチング法或いは乾式工ッチングプロセスを代わりに使うこともでき る。 10．残っている光硬化性樹脂を、標準的な溶媒及び／或いは光硬化性樹脂除去 用の化学薬品を使って除去し、続いてすすぎをする。 11．シリコン膜12’のソース及びドレーン領域を、ガス浸漬レーザードーピン グ（GILD）を使用して結晶化させて、不純物を加える。例えば、P．G．Carey等 のIEEE Electron Device Lett.Vol.EDL-7，No．7,pp．440-442（1986）を参照の こと。一例は次の通りである。 a）このように加工した（被覆した）プラスチック基盤10を、必要ならばフッ 化水素蒸気のような酸化物エッチング蒸気に数秒間（例えば、２から30秒間）露 出して、その露出したシリコン層或いは膜12から元の酸化物を除去する。 b）それから、このように加工したプラスチック基盤10を、およそ３mTorrの基 準圧まで真空にしたガスセルに入れる、その後で、図3A及び3B中の18で示されて いるGILDプロセス用に、PF5，BF3，B2H6，PH3，AsH3及びAsF5のようなドーパン トガスを300Torrまで充填する。他の基準圧及びドーパントガス圧を使うことも 可能である。 c）シリコン膜12’を、パルス当たり10から150nsの持続時間で段階的に約135 から約270mJ/cm2に増加しているいくつかのレーザー影響で図3A及び3B中の19に 示されている、数パルス（1から1000パルス）のレーザーエネルギーで照射する 。レーザー影響の範囲は、選択された層の厚さと材料の厳密な組み合わせ によって変わる。つまり、影響の究極の範囲は30から600mJ/cm2もの幅である可 能性がある。図3Aに示されているように、今は12’で表されている図１及び２の a-Si膜12は、前もって結晶化されて(前記ステップ５で)、完全なポリ−シリコン 装置14を形成している。一方、図3Bの中の15で示されているように、チャネル領 域のシリコンは無定型のまま残っている。このように、図3Aの中で、シリコン層 12’は、不純物を加えられなかったポリ−シリコン領域14と不純物を加えられた ポリ−シリコン領域20で構成されている。一方、図3Bの中で、シリコン層12’は 、不純物を加えられなかったa-Si領域15と不純物を加えられたポリ−シリコン領 域20で構成されている。あらかじめ付着したドーパント膜をエキシマレーザーで 焼きなます（ELA）ような、ドーパントを供給する他の技術も使用できる可能性 がある。 12．TFTシリコンの島状のもの或いは領域（ソース21，ゲート22、及びドレー ン23）は、図４参照、標準写真平板技術を使って(前記のゲートのパターン化ス テップ８と同様)、次のように明示される。 a）領域の外側の端（ソース21，チャネル或いはゲート22、及びドレーン23を 含まない）のような露出されたシリコンを、SF6プラズマ・エッチング液を使っ て除去し、そして残っている光硬化性樹脂を除く。このステップでは、他の湿式 化学エッチング法或いは乾式エッチングプロセスを代わりに使うこともできる。 b）厚さが20から1000nmの（例えば、80から140nm）の範囲の、SiO2或いはSiN のような接触している絶縁酸化物膜24を、このように処理（被覆）したプラスチ ック基盤10の上に、100℃でPECVDを使って付着させる。そのシリコンへの酸化物 の密着性は、付着の前に酸素プラズマに露出することによって、そしてその後に 続く、前のステップで紫外線に露出することによって硬化しているかもしれない 残りのどんな光硬化性樹脂でも除くための、PECVD反応装置における約10秒以上 にわたるプラズマ・エッチング液による洗浄ステップによって強められる。 c）そして、接触路パターンは、標準写真平板技術（前述のゲートパターン化 ステップにおける写真平板ステップを参照）を使って明示される。 d）図４中の25，26及び27で示されているその接触路は、そのさらされた酸化 物膜24を、KTIパッド・エッチング液Ｉに40秒間浸漬してエッチングし、その後 脱イオン水ですすぐことにより明示される。このステップでは、他の湿式化学エ ッチング法或いは乾式エッチングプロセスを代わりに使うこともできる。 e）その接触路の光硬化性樹脂を、アセトンとイソプロピルアルコールのよう な溶液を使って除去する。 f）厚さが100から2000nm（例えば、800から1000nm）の範囲のアルミニウム接 触金属化膜を、付着の直前にもとの場所で行われるスパッター或いはエッチング 液での洗浄による、PVD技術で付着させる。 g）そのアルミニウム接触金属化パターンは標準写真平板技術を使って明示さ れる。 h）その露出されたアルミニウムを、Al-型エッチング液IIに10分間浸漬してエ ッチングする。そのエッチング時間はアルミニウムの厚さとエッチング液浴の温 度（25から60℃）によって変わる。このステップでは、他の湿式化学エッチング 法或いは乾式エッチングプロセスを代わりに使うこともできる。 i）そのアルミニウム金属化光硬化性樹脂は、図４に示されるよ うに、接触部と相互接続部を持つ、ソース21，ゲート22、及びドレーン23等の最 終的なTFT構造を残して、除去される。ゲート22のチャネル領域は、前述のステ ップ５の結晶化が実施されているかどうかにより、ポリシリコン（図3A）或いは 無定型シリコン（図3B）のいずれでもあり得る。 プロセスの変形 1．チャネルとゲートの誘電性界面を加熱して、界面の性質を改善するために、 反射するアルミニウムゲートを、シリコンのような紫外線を吸収するゲート材料 と交換。 2．アルミニウムゲート及びアルミニウム相互接続金属化を、銅、モリブデン、 クロム、タンタル、タングステン、ニッケル、チタン、チタン−ケイ素合金、ア ルミニウム−ケイ素合金、アルミニウム−銅合金、チタン−アルミニウム合金、 及びケイ化物のようなシリコンとのその他の合金のような異なる電気伝導率の金 属成いは合金と交換。 3．SiO2だけでなく、窒化ケイソ及びポリアミドを含む適切な誘電層。 4．底部−ゲートのシリコンTFTプロセスの追加。 5．ゲート酸化物及びゲート金属の付着の前後いずれかで、チャネル領域を低温 水素により不動態化処理。 6．金属とシリコンの接触界面を改善するために金属化膜に照射。 7．ドーピング・ステップの代わりに、予め付着させたドーパント膜を使うこと も可能。 8．基盤温度が長い時間（例えば、50nsから数秒(0.5×10-7か ら２秒)）にわたって150℃を超えることが許されないという条件で、どの付着ス テップ（PECVD、PVD、蒸発及びスパッタリング）も、他の化学的、物理的、除去 、蒸気相或いは液相の付着プロセスで置き換えることも可能である。 9．結晶化及びドーピングのステップにつては、最大強度の半分で全幅（FWHM） が約35nsであるXeClパルスのエキシマレーザー（波長は308nm）の代わりに、異 なるFWHM値（15-50ns）を持つXeClエキシマレーザー、成いはArF(λ＝193nm)、K rF（λ＝248nm）またはXeF（λ＝352nm）のような他のエキシマレーザーで置き 換えることができる。さらに、ソリッドステートのポンプ式Nd：YAGレーザーも 照射ソースとして適している。パルスのイオンビーム或いはCO2レーザーのよう な、他のパルスエネルギーのビームソースもエキシマレーザーの代わりに使うこ とができる。CVD、イオンのシャワー、イオン注入というような他の技術によっ て、さらにドーパントを打ち込むためにエキシマレーザーで焼きなましして、シ リコンを結晶化させることによって、ドーパントを加えることができる。 さまざまな低温プラスチック基盤（柔軟性のあるもの及び固いもの両方共）が 使用可能であり、その中には、ポリエチレンテレフタレート(PET)、Ausimont U. S.A.，Inc．によりHALARという商標名で製造されているエチレン−クロロトリフ ルオロエチレン(E-CTFE)、Dupont CorporationによりTEFZELという商標名で製造 されているエチレン−テトラフルオロエチレン(E-TFE)、ポリエーテルスルフォ ン(PES)、ポリテトラフルオロエチレン(PTFE)、ガラス繊維強化プラスチック(FE P)、高密度ポリエチレン(HDPE)などがある。 本発明は低温プラスチック基盤上に薄膜トランジスタを形成する ための方法を提供する、ということをこのように示してきた。その方法は、標準 的な薄膜トランジスタ組み立てステップに取って変わり、そして、安価なプラス チック基盤が標準的なガラス及びシリコンウエハを基にした基盤に代わって使用 できるように、加工温度を十分に下げる。プラスチック基盤は、従来のガラスの ような基盤に対していくつかの長所がある。その長所には、非常に安価であるこ と、より軽い、より耐久性がある、頑丈である、柔軟性がある、などが含まれる 。このように本発明は、TFTsの組み立てについての技術水準を高める。 ある特定の実施例の中で、組み立て、材料、パラメーター等についての操作手 順は、本発明の原理を実証し、説明するために述べられているが、そのようなこ とは限定されるものではない。修正及び変更は当業者には明らかになるだろう。 そして、本発明は、添付の特許請求範囲の範囲によってのみ限定されることは当 然である。
───────────────────────────────────────────────────── フロントページの続き (81)指定国 ＥＰ(ＡＴ，ＢＥ，ＣＨ，ＤＥ， ＤＫ，ＥＳ，ＦＩ，ＦＲ，ＧＢ，ＧＲ，ＩＥ，ＩＴ，Ｌ Ｕ，ＭＣ，ＮＬ，ＰＴ，ＳＥ)，ＯＡ(ＢＦ，ＢＪ，ＣＦ ，ＣＧ，ＣＩ，ＣＭ，ＧＡ，ＧＮ，ＭＬ，ＭＲ，ＮＥ， ＳＮ，ＴＤ，ＴＧ)，ＡＰ(ＧＨ，ＫＥ，ＬＳ，ＭＷ，Ｓ Ｄ，ＳＺ，ＵＧ)，ＥＡ(ＡＭ，ＡＺ，ＢＹ，ＫＧ，ＫＺ ，ＭＤ，ＲＵ，ＴＪ，ＴＭ)，ＡＬ，ＡＭ，ＡＴ，ＡＵ ，ＡＺ，ＢＡ，ＢＢ，ＢＧ，ＢＲ，ＢＹ，ＣＡ，ＣＨ， ＣＮ，ＣＵ，ＣＺ，ＤＥ，ＤＫ，ＥＥ，ＥＳ，ＦＩ，Ｇ Ｂ，ＧＥ，ＨＵ，ＩＬ，ＩＳ，ＪＰ，ＫＥ，ＫＧ，ＫＰ ，ＫＲ，ＫＺ，ＬＣ，ＬＫ，ＬＲ，ＬＳ，ＬＴ，ＬＵ， ＬＶ，ＭＤ，ＭＧ，ＭＫ，ＭＮ，ＭＷ，ＭＸ，ＮＯ，Ｎ Ｚ，ＰＬ，ＰＴ，ＲＯ，ＲＵ，ＳＤ，ＳＥ，ＳＧ，ＳＩ ，ＳＫ，ＴＪ，ＴＭ，ＴＲ，ＴＴ，ＵＡ，ＵＧ，ＵＺ， ＶＮ (72)発明者 スミス，パトリック，エム. アメリカ合衆国，94583 カリフォルニア 州，サン ラモン，キャニオン ウッズ サークル ＃250 555 (72)発明者 シグモン，トーマス，ダブリュ. アメリカ合衆国，94028 カリフォルニア 州，ポートラ ヴァレイ，ガバーダ ウェ イ 131 (72)発明者 アセーヴズ，ランディー，シー. アメリカ合衆国，94550 カリフォルニア 州，リヴァーモア，イヴ レイン 1025

Claims (1)

  1. 【特許請求の範囲】 1．低温プラスチック基盤上にシリコンの薄膜トランジスタを組み立てる方法 であって、低温プラスチック基盤を提供すること、その基盤上に最初の絶縁層を 形成すること、その最初の絶縁層の上に無定形シリコンの層を形成すること、そ の無定形シリコン層の上に第二の絶縁層を形成すること、その第二の絶縁層の上 に金属層を形成すること、その金属層の一部を除去すること、少なくともそのシ リコン層の一部が露出した状態で残るように第二の絶縁層の一部を除去すること 、その露出されたシリコン層をパルスレーザー加工によって不純物を加えて結晶 化させること、その不純物を加えたシリコン層と残っている金属層の上に第三の 絶緑層を生成させること、その第三の絶縁層に接触路を形成すること、そしてそ の接触路にソース、ゲート及びドレーン接触及び相互接続金属化を形成すること とを含む方法。 2．さらに、第二の絶縁層を形成するに先立って、少なくとも無定形シリコン 層の一部ポリシリコンに変換させることを含む請求範囲第１項の方法。 3．その無定形シリコンのポリシリコンへの変換は、その無定形シリコンの少 なくとも一部の上に少なくとも一つのレーザーパルスを向けることによって実施 する請求範囲第２項の方法。 4．少なくとも一つのレーザーパルスをエキシマレーザーによって生じさせる 請求範囲第３項の方法。 5．第一及び第二の絶縁層がSiO2、SiN成いはポリアミドで形成されている請求 範囲第１項の方法。 6．ゲート金属層が、アルミニウム、銅、モリブデン、クロム、タンタル、タ ングステン、ニッケル、チタン、ケイ素、チタン−ケイ素合金、アルミニウム− ケイ素合金、アルミニウム−銅合金、チタン−アルミニウム合金、及びケイ化物 で形成されている請求範囲第１項の方法。 7．ソース、ゲート及びドレーンの相互接続金属化が、アルミニウム、銅、モ リブデン、クロム、タンタル、タングステン、ニッケル、チタン、チタン−ケイ 素合金、アルミニウム−ケイ素合金、アルミニウム−銅合金、チタン−アルミニ ウム合金、及びケイ化物で形成されている請求範囲第１項の方法。 8．露出したシリコンのドーピングを、PF5、BF3、B2H6及びAsF5から成る群か ら選ばれたドーパントガス中で実施する請求範囲第１項の方法。 9．イオンシャワー、イオン移植及びCVDE付着の群から選ばれた技術によって 予め付着されたドーパント膜を使用して、ドーピングを実施する請求範囲第１項 の方法。 10．露出されたシリコンの結晶化は、各レーザーパルス或いは多数のレーザー パルスの各グループに対するレーザーの影響を増加させながら、レーザーパルス をシリコンの上に向けることによって実 施する請求範囲第１項の方法。 11．前記レーザーの影響が30-600mJ/cm2の範囲にある請求範囲第10項の方法。 12．露出したシリコンのドーピング及び／或いは結晶化を真空条件下で実施す る請求範囲第１項の方法。 13．さらに、PET、E-CTFE、E-TFE、PES、PTFE、FEP及びHDPEから成る群から選 ばれた材料からその低温プラスチック基盤を形成させることを含む請求範囲第１ 項の方法。 14．前記低温プラスチック基盤が、約250℃より高く維持された加工温度に耐 えることができない材料から成る請求範囲第１項の方法。 15．第一及び第二の絶縁層と無定形シリコン層の形成が、約100℃より高くな い温度で実施される請求範囲第１項の方法。 16．さらに、第一の絶縁層を低温プラスチック基盤の上に形成させるに先立ち 、その低温プラスチック基盤を約110から150℃の温度で焼きなますことを含む請 求範囲第１項の方法。 17．薄膜トランジスタであって、低温プラスチックから成る基盤と、そのプラ スチックの上のSiO2の断熱層と、その断熱SiO2層の上のシリコン層と、前記シリ コン層は不純物を加えられたシリコンの部分及び不純物を加えられていないシリ コンの部分から成り、 前記シリコン層はポリシリコンの部分を含んでいるシリコン層と、そのシリコン 層の少なくとも一部の上にSiO2のゲート誘電層と、そのSiO2のゲート誘電層の少 なくとも一部の上のゲート金属層と、前記シリコン層及び前記ゲート金属層の部 分の上の酸化物の層と、ソース、ゲート及びドレーン接続部及び相互接続部を明 示している前記シリコン層及び前記ゲート金属層の部分の上の金属接続部とを含 む薄膜トランジスタ。 18．前記不純物を加えられていないシリコンはポリシリコン或いは無定形シリ コンである請求範囲第17項の薄膜トランジスタ。 19．前記低温プラスチック基盤は、約250℃よりも高い温度に維持された加工 温度に耐えることができない請求範囲第17項の薄膜トランジスタ。 20．基盤上にシリコンを基にした薄膜トランジスタ（TFT）を形成させる方法 であって、約250℃よりも高い温度に維持された加工温度に耐えることができな い低温の柔軟性のある或いは固いプラスチック基盤を提供すること、その基盤に 損傷を与える加工温度を約100μs以上維持することなく、そのプラスチック基盤 上にTFT構造を組み立てることとを含む方法。
JP53192397A 1996-03-05 1997-03-05 プラスチック基板上に薄膜トランジスタを形成させる方法 Ceased JP2001508937A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US08/611,318 US5817550A (en) 1996-03-05 1996-03-05 Method for formation of thin film transistors on plastic substrates
US08/611,318 1996-03-05
PCT/US1997/003489 WO1997033307A1 (en) 1996-03-05 1997-03-05 Method for formation of thin film transistors on plastic substrates

Publications (1)

Publication Number Publication Date
JP2001508937A true JP2001508937A (ja) 2001-07-03

Family

ID=24448554

Family Applications (1)

Application Number Title Priority Date Filing Date
JP53192397A Ceased JP2001508937A (ja) 1996-03-05 1997-03-05 プラスチック基板上に薄膜トランジスタを形成させる方法

Country Status (7)

Country Link
US (2) US5817550A (ja)
EP (2) EP1667213A1 (ja)
JP (1) JP2001508937A (ja)
AT (1) ATE325428T1 (ja)
AU (1) AU2318797A (ja)
DE (1) DE69735815T2 (ja)
WO (1) WO1997033307A1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006339205A (ja) * 2005-05-31 2006-12-14 Dainippon Printing Co Ltd 薄膜トランジスタ搭載パネル及びその製造方法
JP2007095989A (ja) * 2005-09-29 2007-04-12 Dainippon Printing Co Ltd 薄膜トランジスタの製造方法
JP2007511071A (ja) * 2003-11-04 2007-04-26 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド セルフアラインされたダマシンゲート
EP2355141A2 (en) 2010-02-08 2011-08-10 Fujifilm Corporation Semiconductor device, method for producing the semiconductor device, substrate for semiconductor element and method for producing the substrate

Families Citing this family (99)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW374196B (en) * 1996-02-23 1999-11-11 Semiconductor Energy Lab Co Ltd Semiconductor thin film and method for manufacturing the same and semiconductor device and method for manufacturing the same
US5904575A (en) * 1997-02-14 1999-05-18 Advanced Micro Devices, Inc. Method and apparatus incorporating nitrogen selectively for differential oxide growth
US5918140A (en) * 1997-06-16 1999-06-29 The Regents Of The University Of California Deposition of dopant impurities and pulsed energy drive-in
JPH11102867A (ja) 1997-07-16 1999-04-13 Sony Corp 半導体薄膜の形成方法およびプラスチック基板
US5994174A (en) * 1997-09-29 1999-11-30 The Regents Of The University Of California Method of fabrication of display pixels driven by silicon thin film transistors
JP4496497B2 (ja) * 1998-03-25 2010-07-07 セイコーエプソン株式会社 アクティブマトリクス基板及びその製造方法
US6582996B1 (en) * 1998-07-13 2003-06-24 Fujitsu Limited Semiconductor thin film forming method
US6451644B1 (en) * 1998-11-06 2002-09-17 Advanced Micro Devices, Inc. Method of providing a gate conductor with high dopant activation
US6395624B1 (en) * 1999-02-22 2002-05-28 International Business Machines Corporation Method for forming implants in semiconductor fabrication
US6348295B1 (en) * 1999-03-26 2002-02-19 Massachusetts Institute Of Technology Methods for manufacturing electronic and electromechanical elements and devices by thin-film deposition and imaging
TW544727B (en) * 1999-08-13 2003-08-01 Semiconductor Energy Lab Method of manufacturing a semiconductor device
US6509217B1 (en) 1999-10-22 2003-01-21 Damoder Reddy Inexpensive, reliable, planar RFID tag structure and method for making same
JP2001153720A (ja) * 1999-11-30 2001-06-08 Nec Corp 熱型赤外線検出器
KR100348284B1 (ko) * 2000-02-24 2002-08-09 엘지전자 주식회사 박막 트랜지스터 및 그의 제조방법
US6436739B1 (en) * 2000-04-27 2002-08-20 The Regents Of The University Of California Thick adherent dielectric films on plastic substrates and method for depositing same
US6429097B1 (en) 2000-05-22 2002-08-06 Sharp Laboratories Of America, Inc. Method to sputter silicon films
US6432804B1 (en) 2000-05-22 2002-08-13 Sharp Laboratories Of America, Inc. Sputtered silicon target for fabrication of polysilicon thin film transistors
TW452852B (en) * 2000-05-31 2001-09-01 Nanya Technology Corp Method of improving the degree of flatness of resist layer
US6372584B1 (en) * 2000-08-01 2002-04-16 Advanced Micro Devices, Inc. Method for making raised source/drain regions using laser
US6830965B1 (en) 2000-10-25 2004-12-14 Sharp Laboratories Of America, Inc. Semiconductor device and a method of creating the same utilizing metal induced crystallization while suppressing partial solid phase crystallization
US6642085B1 (en) 2000-11-03 2003-11-04 The Regents Of The University Of California Thin film transistors on plastic substrates with reflective coatings for radiation protection
US6762124B2 (en) 2001-02-14 2004-07-13 Avery Dennison Corporation Method for patterning a multilayered conductor/substrate structure
US20020110673A1 (en) 2001-02-14 2002-08-15 Ramin Heydarpour Multilayered electrode/substrate structures and display devices incorporating the same
US6727970B2 (en) 2001-06-25 2004-04-27 Avery Dennison Corporation Method of making a hybrid display device having a rigid substrate and a flexible substrate
US6856086B2 (en) * 2001-06-25 2005-02-15 Avery Dennison Corporation Hybrid display device
US6579425B2 (en) * 2001-07-16 2003-06-17 Sharp Laboratories Of America, Inc. System and method for forming base coat and thin film layers by sequential sputter depositing
US6864529B2 (en) 2001-08-23 2005-03-08 Hewlett-Packard Development Company, L.P. Thin film transistor memory device
DE60223080T2 (de) * 2001-11-29 2008-07-24 Daewoo Electronics Service Co., Ltd. Verfahren zur herstellung eines kunststoffsubstrats
JP4115158B2 (ja) * 2002-04-24 2008-07-09 シャープ株式会社 半導体装置およびその製造方法
JP3989286B2 (ja) * 2002-04-26 2007-10-10 株式会社ルネサステクノロジ 半導体装置の製造方法
JP2003324197A (ja) * 2002-04-30 2003-11-14 Rohm Co Ltd 半導体装置およびその製造方法
DE10226370B4 (de) * 2002-06-13 2008-12-11 Polyic Gmbh & Co. Kg Substrat für ein elektronisches Bauteil, Verwendung des Substrates, Verfahren zur Erhöhung der Ladungsträgermobilität und Organischer Feld-Effekt Transistor (OFET)
US6811815B2 (en) 2002-06-14 2004-11-02 Avery Dennison Corporation Method for roll-to-roll deposition of optically transparent and high conductivity metallic thin films
US7005179B2 (en) * 2002-07-26 2006-02-28 The Regents Of The University Of California Conductive inks for metalization in integrated polymer microsystems
US6764885B2 (en) * 2002-10-17 2004-07-20 Avery Dennison Corporation Method of fabricating transistor device
US7122487B2 (en) 2002-11-14 2006-10-17 Sharp Laboratories Of America, Inc. Method for forming an oxide with improved oxygen bonding
US7145229B2 (en) 2002-11-14 2006-12-05 The Regents Of The University Of California Silicone metalization
KR100508545B1 (ko) * 2002-12-14 2005-08-17 한국전자통신연구원 수직 구조의 반도체 박막 트랜지스터
US6878643B2 (en) * 2002-12-18 2005-04-12 The Regents Of The University Of California Electronic unit integrated into a flexible polymer body
US20040169176A1 (en) * 2003-02-28 2004-09-02 Peterson Paul E. Methods of forming thin film transistors and related systems
US7337012B2 (en) * 2003-04-30 2008-02-26 Lawrence Livermore National Security, Llc Stretchable polymer-based electronic device
US20040222422A1 (en) * 2003-05-08 2004-11-11 Wein-Town Sun CMOS inverter layout
US20040235267A1 (en) * 2003-05-23 2004-11-25 James Sheats Lamination and delamination technique for thin film processing
US6946178B2 (en) 2003-05-23 2005-09-20 James Sheats Lamination and delamination technique for thin film processing
US7141348B2 (en) * 2003-05-23 2006-11-28 Intelleflex Corporation Lamination and delamination technique for thin film processing
US7265298B2 (en) * 2003-05-30 2007-09-04 The Regents Of The University Of California Serpentine and corduroy circuits to enhance the stretchability of a stretchable electronic device
KR101225200B1 (ko) 2003-09-26 2013-01-23 옵토멕 인코포레이티드 감열성 중규모 증착을 위한 레이저 공정
US20050101160A1 (en) * 2003-11-12 2005-05-12 Diwakar Garg Silicon thin film transistors and solar cells on plastic substrates
US7018468B2 (en) * 2003-11-13 2006-03-28 Sharp Laboratories Of America, Inc. Process for long crystal lateral growth in silicon films by UV and IR pulse sequencing
JP5144001B2 (ja) 2003-12-30 2013-02-13 三星電子株式会社 多結晶シリコン半導体素子及びその製造方法
WO2005088726A1 (ja) * 2004-03-12 2005-09-22 Japan Science And Technology Agency アモルファス酸化物及び薄膜トランジスタ
KR100601950B1 (ko) * 2004-04-08 2006-07-14 삼성전자주식회사 전자소자 및 그 제조방법
KR20050113294A (ko) * 2004-05-25 2005-12-02 삼성전자주식회사 다결정 실리콘 박막 구조체 및 그 제조 방법 및 이를이용하는 ｔｆｔ의 제조방법
KR20060000478A (ko) * 2004-06-29 2006-01-06 네오폴리((주)) 역 순위 공정에 의한 박막 트랜지스터의 제조방법
KR100624427B1 (ko) * 2004-07-08 2006-09-19 삼성전자주식회사 다결정 실리콘 제조방법 및 이를 이용하는 반도체 소자의제조방법
US7259106B2 (en) * 2004-09-10 2007-08-21 Versatilis Llc Method of making a microelectronic and/or optoelectronic circuitry sheet
US7342311B2 (en) * 2004-09-13 2008-03-11 Lawrence Livermore National Security, Llc Electronic unit integrated into a flexible polymer body
KR100682892B1 (ko) * 2004-09-25 2007-02-15 삼성전자주식회사 박막 트랜지스터의 제조방법
US7427776B2 (en) * 2004-10-07 2008-09-23 Hewlett-Packard Development Company, L.P. Thin-film transistor and methods
KR20060032454A (ko) * 2004-10-12 2006-04-17 삼성전자주식회사 다결정 실리콘 제조방법
KR20060079958A (ko) * 2005-01-04 2006-07-07 삼성전자주식회사 실리콘 박막트랜지스터
TWI505473B (zh) * 2005-01-28 2015-10-21 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
JP2006269709A (ja) * 2005-03-24 2006-10-05 Hitachi Ltd 有機薄膜トランジスタを有する半導体装置の製造方法
US7373843B2 (en) * 2005-06-02 2008-05-20 Fidelica Microsystems Flexible imaging pressure sensor
KR100695154B1 (ko) * 2005-06-18 2007-03-14 삼성전자주식회사 실리콘 박막 트랜지스터 및 이의 제조방법
KR20070024196A (ko) * 2005-08-26 2007-03-02 삼성전자주식회사 실리콘 박막 형성방법
EP1971704A2 (en) * 2005-11-10 2008-09-24 Second Sight Medical Products, Inc. Polymer layer comprising silicone and at least one metal trace and a process of manufacturing the same
BRPI0709199A2 (pt) 2006-03-26 2011-06-28 Lotus Applied Technology Llc sistema e método para depositar uma pelìcula fina em um substrato flexìvel
US7844360B2 (en) * 2006-04-27 2010-11-30 Velociti Alliance North America, Inc. Systems and methods for processing packaged goods in the nature of cigarettes
US20080154425A1 (en) * 2006-04-27 2008-06-26 Velociti Alliance North America, Inc. Systems and methods for stamping packaged goods in the nature of cigarettes
US7933674B2 (en) * 2006-04-27 2011-04-26 Velociti Alliance North America, Inc. Tobacco product stamping machine interface
US7750076B2 (en) 2006-06-07 2010-07-06 Second Sight Medical Products, Inc. Polymer comprising silicone and at least one metal trace
US8796125B2 (en) * 2006-06-12 2014-08-05 Kovio, Inc. Printed, self-aligned, top gate thin film transistor
US8187679B2 (en) * 2006-07-29 2012-05-29 Lotus Applied Technology, Llc Radical-enhanced atomic layer deposition system and method
US7678701B2 (en) * 2006-07-31 2010-03-16 Eastman Kodak Company Flexible substrate with electronic devices formed thereon
US9196641B2 (en) 2006-08-15 2015-11-24 Thin Film Electronics Asa Printed dopant layers
US7767520B2 (en) * 2006-08-15 2010-08-03 Kovio, Inc. Printed dopant layers
US7701011B2 (en) * 2006-08-15 2010-04-20 Kovio, Inc. Printed dopant layers
KR20080017965A (ko) * 2006-08-23 2008-02-27 삼성전자주식회사 가요성 표시 장치용 표시판의 제조 방법
US7977170B2 (en) * 2006-10-03 2011-07-12 Eastman Kodak Company Flexible substrate with electronic devices and traces
WO2008052017A2 (en) 2006-10-23 2008-05-02 Patrick Antaki Flexible fingerprint sensor
US7903083B2 (en) * 2006-11-13 2011-03-08 Motorola Mobility, Inc. Mixed-mode encapsulated electrophoretic display for electronic device
US8498464B2 (en) * 2007-09-27 2013-07-30 Siemens Medical Solutions Usa, Inc. Intrinsic co-registration for modular multimodality medical imaging systems
US9498845B2 (en) 2007-11-08 2016-11-22 Applied Materials, Inc. Pulse train annealing method and apparatus
US20090120924A1 (en) 2007-11-08 2009-05-14 Stephen Moffatt Pulse train annealing method and apparatus
US7800081B2 (en) 2007-11-08 2010-09-21 Applied Materials, Inc. Pulse train annealing method and apparatus
TW201001624A (en) * 2008-01-24 2010-01-01 Soligie Inc Silicon thin film transistors, systems, and methods of making same
US9627420B2 (en) * 2008-02-08 2017-04-18 Carestream Health, Inc. Method for forming an electronic device on a flexible substrate supported by a detachable carrier
US8377743B2 (en) * 2008-05-21 2013-02-19 Cbrite Inc. Laser annealing of metal oxide semiconductor on temperature sensitive substrate formations
CN102239278A (zh) * 2008-12-05 2011-11-09 莲花应用技术有限责任公司 具有改进的阻隔层性能的薄膜的高速沉积
US7863115B2 (en) * 2008-12-09 2011-01-04 Palo Alto Research Center Incorporated Flat-panel display semiconductor process for efficient manufacturing
US8637117B2 (en) 2009-10-14 2014-01-28 Lotus Applied Technology, Llc Inhibiting excess precursor transport between separate precursor zones in an atomic layer deposition system
US8637123B2 (en) * 2009-12-29 2014-01-28 Lotus Applied Technology, Llc Oxygen radical generation for radical-enhanced thin film deposition
TWI432838B (zh) 2011-02-25 2014-04-01 Innolux Corp 顯示器及其製造方法
TW201322341A (zh) * 2011-11-21 2013-06-01 Ind Tech Res Inst 半導體元件以及其製造方法
US9276077B2 (en) 2013-05-21 2016-03-01 Globalfoundries Inc. Contact metallurgy for self-aligned high electron mobility transistor
US9231094B2 (en) 2013-05-21 2016-01-05 Globalfoundries Inc. Elemental semiconductor material contact for high electron mobility transistor
US9240437B2 (en) * 2014-03-17 2016-01-19 Cbrite Inc. Flexible TFT backpanel by glass substrate removal
CN105261592A (zh) * 2015-10-30 2016-01-20 深圳市华星光电技术有限公司 一种降低表面粗糙度的低温多晶硅的制备方法及一种低温多晶硅

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5254208A (en) * 1990-07-24 1993-10-19 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device
JP3164321B2 (ja) * 1991-03-26 2001-05-08 キヤノン株式会社 液晶素子および表示装置、それらを用いた表示方法
US5424244A (en) * 1992-03-26 1995-06-13 Semiconductor Energy Laboratory Co., Ltd. Process for laser processing and apparatus for use in the same
JPH05315361A (ja) * 1992-05-12 1993-11-26 Ricoh Co Ltd 半導体薄膜の製造方法及び半導体素子
US5346850A (en) * 1992-10-29 1994-09-13 Regents Of The University Of California Crystallization and doping of amorphous silicon on low temperature plastic
US5403762A (en) * 1993-06-30 1995-04-04 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating a TFT
JP3173750B2 (ja) * 1993-05-21 2001-06-04 株式会社半導体エネルギー研究所 電気光学装置の作製方法
US5523587A (en) * 1993-06-24 1996-06-04 At&T Corp. Method for low temperature growth of epitaxial silicon and devices produced thereby
JPH0781919A (ja) * 1993-07-13 1995-03-28 Toray Ind Inc 多結晶シリコン膜およびその製造方法
US5395481A (en) * 1993-10-18 1995-03-07 Regents Of The University Of California Method for forming silicon on a glass substrate
US5399231A (en) * 1993-10-18 1995-03-21 Regents Of The University Of California Method of forming crystalline silicon devices on glass
US5414276A (en) * 1993-10-18 1995-05-09 The Regents Of The University Of California Transistors using crystalline silicon devices on glass
US5456763A (en) * 1994-03-29 1995-10-10 The Regents Of The University Of California Solar cells utilizing pulsed-energy crystallized microcrystalline/polycrystalline silicon

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007511071A (ja) * 2003-11-04 2007-04-26 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド セルフアラインされたダマシンゲート
JP2006339205A (ja) * 2005-05-31 2006-12-14 Dainippon Printing Co Ltd 薄膜トランジスタ搭載パネル及びその製造方法
JP4579054B2 (ja) * 2005-05-31 2010-11-10 大日本印刷株式会社 薄膜トランジスタ搭載パネル及びその製造方法
JP2007095989A (ja) * 2005-09-29 2007-04-12 Dainippon Printing Co Ltd 薄膜トランジスタの製造方法
EP2355141A2 (en) 2010-02-08 2011-08-10 Fujifilm Corporation Semiconductor device, method for producing the semiconductor device, substrate for semiconductor element and method for producing the substrate

Also Published As

Publication number Publication date
ATE325428T1 (de) 2006-06-15
DE69735815T2 (de) 2007-04-05
DE69735815D1 (de) 2006-06-08
US5817550A (en) 1998-10-06
EP0956585A4 (en) 2000-06-14
WO1997033307A1 (en) 1997-09-12
EP0956585A1 (en) 1999-11-17
AU2318797A (en) 1997-09-22
US6680485B1 (en) 2004-01-20
EP1667213A1 (en) 2006-06-07
EP0956585B1 (en) 2006-05-03

Similar Documents

Publication Publication Date Title
JP2001508937A (ja) プラスチック基板上に薄膜トランジスタを形成させる方法
WO1997033307A9 (en) Method for formation of thin film transistors on plastic substrates
US7977173B2 (en) Silicon thin film transistors, systems, and methods of making same
US5736750A (en) MIS semiconductor device and method of fabricating the same
US7323368B2 (en) Method for manufacturing semiconductor device and heat treatment method
JP3212060B2 (ja) 半導体装置およびその作製方法
JPH06267849A (ja) 半導体素子の作製方法
KR100857398B1 (ko) 반도체 장치의 제조 방법
KR100615502B1 (ko) 반도체 장치 제조 방법
JP2700277B2 (ja) 薄膜トランジスタの作製方法
JP6976172B2 (ja) 多結晶シリコン薄膜トランジスタ及びその製造方法、表示装置
JP3030367B2 (ja) 半導体装置およびその作製方法
JP2006324368A (ja) 薄膜トランジスタ搭載パネル及びその製造方法
JP3431653B2 (ja) Ｍｉｓ型半導体装置の作製方法
JP3150792B2 (ja) 電子回路の作製方法
JPH04313273A (ja) マイクロクリスタルシリコン薄膜半導体装置及びそれを用いた液晶表示装置
KR20110075518A (ko) 어레이 기판의 제조방법
JP3121944B2 (ja) 電子回路の作製方法
JP2000150907A (ja) 半導体装置の作製方法
JP2561572B2 (ja) 絶縁ゲイト型電界効果トランジスタの作製方法
KR930001267B1 (ko) 불순물 도핑방법
JP3431857B2 (ja) 半導体装置の作製方法
JPH11340473A (ja) 薄膜トランジスタの作製方法
JP2001203369A (ja) 薄膜トランジスタの作製方法
JPH11330490A (ja) 半導体装置およびその作製方法並びに電気光学装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040304

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071023

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20080122

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20080303

A313 Final decision of rejection without a dissenting response from the applicant

Free format text: JAPANESE INTERMEDIATE CODE: A313

Effective date: 20080617

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080729