JP4496497B2 - アクティブマトリクス基板及びその製造方法 - Google Patents
アクティブマトリクス基板及びその製造方法 Download PDFInfo
- Publication number
- JP4496497B2 JP4496497B2 JP2006251535A JP2006251535A JP4496497B2 JP 4496497 B2 JP4496497 B2 JP 4496497B2 JP 2006251535 A JP2006251535 A JP 2006251535A JP 2006251535 A JP2006251535 A JP 2006251535A JP 4496497 B2 JP4496497 B2 JP 4496497B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- silicon
- active matrix
- region
- transistor element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Thin Film Transistor (AREA)
Description
(全体構成)
本発明の実施の形態1を図1乃至図7を参照して説明する。図1は、本発明に係わるトランジスタ素子・半導体素子を応用したアクティブマトリクス型のカラー液晶表示装置の分解斜視図である。液晶表示装置1は液晶700を封入した2枚の透明基板500、600を備え、液晶700としてはネマティック液晶が使われる。動作モードはTNモードである。
次に、図2及び図3を参照して本実施の形態のアクティブマトリクス基板の構造を説明する。図2はアクティブマトリクス基板の平面図である。データ線400、走査線300の各交点にはトランジスタ素子100が形成される。
トランジスタ素子100の全体構造を図3,図4を参照して説明する。同図は、トランジスタ素子100とゲート電極300A、ドレイン電極200A及びソース電極400Aとの立体的な接続関係を示した図である。これら電極間に位置する絶縁層等の記載は省略してある。
トランジスタ素子100の製造工程を図5及び図6を参照して説明する。これらの図で示されるトランジスタ素子100の製造工程は図2のB−B矢視断面に沿って説明されている。
透明基板500としてプラスチック基板、フレキシブル基等を用いることができる。この他、汎用の無アルカリガラスを用いることができる。本発明によれば、CVD法等を用いて基板上にシリコン薄膜を形成する必要はないため、低温プロセスで液晶表示用アクティブマトリクス基板を製造することができる。従って、透明基板500として耐熱性が200℃以下の絶縁基板でもかまわない。
表面が酸化膜101で覆われたシリコン粒100Aを透明基板500上に載置し、接着剤の接着作用等により透明基板500上に固定する。シリコン粒100Aを透明基板500上に載置するには、図10(A)に示すように、ノズル63内を減圧して先端にシリコン粒100Aを吸引し、ノズル63を所定の位置まで移動させ、次いでこの減圧を解除して基板上に複数のシリコン粒をアレイ状に配置する。
絶縁膜510と表面に露出したシリコン粒100Aにゲート電極300Aとなるアルミニウム膜等の薄膜をスパッタ形成する。膜厚は0.8μm程度にする。このとき、ゲート電極300Aとともに、走査線300を一体成形する。アルミニウム膜を形成した後、図3に示すような形状にパターニングを行い、ゲート電極300A、接続部300B及び走査線300を同一工程で形成する。
ゲート電極300Aをマスクとしてシリコン粒100Aに不純物イオンを打ち込み、シリコン粒100Aにソース領域401、ドレイン領域402を形成する。ゲート電極300A下のシリコン粒100Aは不純物イオンが打ち込まれないため、チャネル層403として機能する。
トランジスタ素子100のソース領域401、ドレイン領域402及びチャネル領域403を形成した後、トランジスタ素子100、走査線300を覆うように絶縁膜520を形成する。この工程は、CVD法やPVD法を用いてシリコン酸化膜を形成することで絶縁膜520を形成する。次いで、この絶縁膜520のソース領域401に対応する位置にコンタクトホール400Bを形成する。図示しないが、同様に、絶縁膜520のドレイン領域402に対応する位置にコンタクトホール200Bを形成する。なお、勿論、CVDやPVDのように気層を用いた膜の製造方法に依らず、ここでの実施形態の全てにおいて該当することであるが、液状物質をインクジェット式記録ヘッドによって半導体素子に塗布して、各種の電極パターンや絶縁膜のパターンを形成することもできる。シリコンバルクの使用は、シリコン基板自体を気層を利用した製造方法に依らないと云う点において改良された半導体素子の製造方法である。また、後述するように、金属パターンを金属細線自体から得ることも同様に理解される。
絶縁膜520の表面にアルミニウム膜をスパッタ法により形成した後、このアルミニウム膜をパターニングし、ソース電極400A、データ線400を同一工程で形成する。また、図4に示すような画素電極200とこの画素電極200に接続するドレイン電極200Aを形成する。この場合、画素電極200はITO(Indium Thin Oxide)からなる薄膜を絶縁膜520上に形成した後、所望の領域にレジストマスク(図示せず)を形成し、これらを一括して王水系やHBr等を用いてウエットエッチングするか、又は、CH4等のガスでドライエッチングし、パターニングすることで得る。
本発明の実施の形態の第2例を図7乃至図11を参照して説明する。この実施の形態は、本発明に係わるトランジスタ素子を応用したアクティブマトリクス型のカラー液晶表示装置に関するものであり、実施の形態1と異なる点は、トランジスタ素子100のソース領域401が下側(透明基板500側)に位置し、ドレイン領域402が上側(透明基板600側)に位置される点である。
図7(A)は、アクティブマトリクス基板上に形成される画素電極の一部を含むトランジスタ素子と各配線(データ線、走査線等)の平面的位置関係を示す説明図である。また、図7(B)は、図7(A)のC―C矢視断面図である。前述したように、トランジスタ素子100は上半球部にドレイン領域402が形成され、下上半球部にソース領域401が形成されている。また、ゲート電極300Aに囲まれている領域にはチャネル領域403が形成されている。
トランジスタ素子100の製造工程を図8及び図11を参照して説明する。これらの図で示されるトランジスタ素子100の製造工程は図7(A)のC−C矢視断面図に相当するものである。
透明基板500として汎用の無アルカリガラスを用いる。透明基板500を洗浄した後、透明基板500の上にデータ線となるアルミニウム膜をスパッタ形成する。次いで、所望の領域にレジスト膜(図示せず)を形成し、アルミニウム膜パターニングすることで、データ線400を形成する。
表面が酸化膜101で覆われたシリコン粒100Aをデータ線400上に載置し、接着剤の接着作用等によりデータ線400上に固定する。このシリコン粒100Aには、ソース領域401となるべき領域に予め不純物イオンを注入しておく。
ゲート電極となるべきアルミニウム膜を絶縁膜540上に形成し、所望の形状にパターニングすることでゲート電極300Aと走査線300を同一工程で一体成形する。
ゲート電極300Aをマスクとしてシリコン粒100Aに不純物イオンを打ち込み、シリコン粒100Aにドレイン領域402を形成する。この工程では、ゲート電極300Aが不純物イオン打ち込みの際のマスクとなるため、チャネル層403はゲート電極300A下にのみ形成される自己整合構造となるが、LDD構造(Lightly Doped Drain-Source)にしてもよい。不純物イオンの導入は質量非分離型イオン注入装置を用いてドーパントとなる不純物と水素とを同時に注入するイオン・ドーピング法や、質量分離型イオン注入装置を用いて所望の不純物イオンのみを注入するイオン打ち込み法等を用いることができる。
トランジスタ素子100のドレイン領域402、チャネル領域403を形成した後、トランジスタ素子100、走査線300を覆うように絶縁膜550を形成する。この工程は、CVD法やPVD法を用いてシリコン酸化膜を形成することで絶縁膜550を形成する。次いで、この絶縁膜550のドレイン領域402に対応する位置にコンタクトホール200Bを形成する。
絶縁膜550の表面にITOからなる薄膜を形成した後、所望の領域にレジストマスク(図示せず)を形成し、これらを一括して王水系やHBr等を用いてウエットエッチングするか、又は、CH4等のガスでドライエッチングし、パターニングすることで画素電極200、ドレイン電極200Aを形成する。
次に、本発明の実施の形態の第3の例について説明する。この第3の形態の平面図を図13に示し、この平面図のA−A'断面図を図14に示す。この実施形態は、絶縁基板上に既述のシリコンボールを固定した時、チャネル領域、ソース領域、ドレイン領域をどのような位置関係にするかという点における、第1及び第2の実施形態とは異なる他の態様である。要するに、本発明において、シリコン粒においてこれらの領域を作る箇所は、半導体素子として働くことができる限り特に限定されない。
次に、第4の実施形態について説明する。この実施形態の特徴は、半導体素子の導線性配線パターンを金属の細線自体によって形成することにある。図17は、この形態を簡単に説明した模式図である。図17(1)は平面図であり、(2)は断面図である。基板500上の接着剤層502の上に金属細線172−1・・・172−nを等間隔かつ平行になるように敷設する。金属細線は本発明の出願時に既に公知の技術となっているワイヤボンディング等のIC実装における技術をそのまま適用することができる。この公知技術分野では、金属細線の素材、径サイズや金属細線をプロッタから巻き出し、所定ピッチ毎に移動させて金属細線を半導体装置の複数のパッドのそれぞれに接続させること、この接続方法として、超音波を利用することなどが良く知られている。これらの金属細線自体は10ミクロン程度の直径であれば、既述のいずれの実施形態においても配線パターンとして使用することができる。
200 画素電極
200 ドレイン電極
200B コンタクトホール
300 走査線
300A ゲート電極
300B 接続部
400 信号線
400A ソース電極
400B コンタクトホール
401 ドレイン電極
402 ソース電極
403 チャネル領域
500 透明基板
510 絶縁膜
520 絶縁膜
530 絶縁膜
540 絶縁膜
550 絶縁膜
600 透明基板
700 液晶
800 カラーフィルタ
900 対向電極
Claims (11)
- 絶縁基板と、
前記絶縁基板上に配置されたデータ線と、
前記絶縁基板上に配置されたトランジスタ素子と、
前記絶縁基板上に配置された走査線と、
ドレイン電極と、を有し、
前記トランジスタ素子は、前記データ線上に配置されたシリコン粒に形成されたソース領域と、ドレイン領域と、前記ソース領域と前記ドレイン領域との間に配置されたチャネル領域と、少なくとも前記チャネル領域上に形成されたシリコン酸化膜と、前記シリコン酸化膜を介してチャネル領域上に形成されたゲート電極を有し、
前記ソース領域は、前記チャネル領域を基準として前記基板側に形成されるとともに前記データ線と電気的に接続されており、前記ドレイン領域は、前記チャネル領域を基準として前記基板と反対側に形成されるとともに前記ドレイン電極と接続されており、前記ゲート電極は、前記走査線に接続されていることを特徴とする、アクティブマトリックス基板。 - 前記シリコン粒は、前記絶縁基板に対して接着剤を介して固定されている、請求項1に記載のアクティブマトリクス基板。
- 前記接着剤は前記シリコン粒が配置されるべき位置に合わせて前記絶縁基板上に塗布されている、請求項2に記載のアクティブマトリクス基板。
- 前記絶縁基板はプラスチック基板である、請求項1乃至請求項3のうち何れか1項に記載のアクティブマトリクス基板。
- 前記絶縁基板はフレキシブル基板である、請求項1乃至請求項4のうち何れか1項記載のアクティブマトリクス基板。
- 前記絶縁基板は耐熱性が200℃以下である、請求項1乃至請求項5のうち何れか1項記載のアクティブマトリクス基板。
- 絶縁基板を供給する工程と、
前記絶縁基板上にデータ線を形成する工程と、
前記絶縁基板上に走査線を形成する工程と、
前記データ線上にシリコン粒を配置する工程と、
前記シリコン粒には、ソース領域と、ドレイン領域と、前記ソース領域と前記ドレイン領域との間に配置されているチャネル領域と、少なくとも前記チャネル領域上に形成されているシリコン酸化膜と、前記シリコン酸化膜を介して前記チャネル領域上に形成されているゲート電極を有するトランジスタ素子が形成されており、
前記ソース領域は、前記チャネル領域を基準として前記基板側に形成されるとともに前記データ線と電気的に接続されており、前記ドレイン領域は、前記チャネル領域を基準として前記基板と反対側に形成されるとともにドレイン電極と接続されており、ゲート電極は、前記走査線と接続されていることを特徴とする、アクティブマトリックス基板の製造方法。 - 前記シリコン粒は、ディスペンサーを用いて前記データ線上に載置される、請求項7に記載のアクティブマトリクス基板の製造方法。
- 前記シリコン粒は、前記絶縁基板に対して接着剤を介して前記絶縁基板上に固定される、請求項7又は請求項8に記載の液晶表示用アクティブマトリクス基板の製造方法。
- 前記接着剤はインクジェット式記録ヘッドを用いて前記絶縁基板上に形成される、請求項9に記載のアクティブマトリクス基板の製造方法。
- 前記接着剤はインクジェット式記録ヘッドを用いて前記絶縁基板上に前記トランジスタ素子が形成されるべき位置に形成される、請求項9に記載のアクティブマトリクス基板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006251535A JP4496497B2 (ja) | 1998-03-25 | 2006-09-15 | アクティブマトリクス基板及びその製造方法 |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7814798 | 1998-03-25 | ||
JP2006251535A JP4496497B2 (ja) | 1998-03-25 | 2006-09-15 | アクティブマトリクス基板及びその製造方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP08072699A Division JP3997372B2 (ja) | 1998-03-25 | 1999-03-25 | 半導体素子、液晶表示用アクティブマトリクス基板及びこれらの製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007027782A JP2007027782A (ja) | 2007-02-01 |
JP4496497B2 true JP4496497B2 (ja) | 2010-07-07 |
Family
ID=37788019
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006251535A Expired - Fee Related JP4496497B2 (ja) | 1998-03-25 | 2006-09-15 | アクティブマトリクス基板及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4496497B2 (ja) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07118099A (ja) * | 1993-10-18 | 1995-05-09 | Jiyouyuu Nakada | 球状結晶の製造方法および球状結晶アレイ |
JPH08133899A (ja) * | 1994-11-10 | 1996-05-28 | Jiyouyuu Nakada | 球状結晶の製造方法 |
JPH09116158A (ja) * | 1995-10-17 | 1997-05-02 | Hitachi Ltd | 軽量基板薄膜半導体装置および液晶表示装置 |
WO1997033307A1 (en) * | 1996-03-05 | 1997-09-12 | The Regents Of The University Of California | Method for formation of thin film transistors on plastic substrates |
WO1998025090A1 (en) * | 1996-12-04 | 1998-06-11 | Ball Semiconductor Inc. | Spherical shaped semiconductor integrated circuit |
-
2006
- 2006-09-15 JP JP2006251535A patent/JP4496497B2/ja not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07118099A (ja) * | 1993-10-18 | 1995-05-09 | Jiyouyuu Nakada | 球状結晶の製造方法および球状結晶アレイ |
JPH08133899A (ja) * | 1994-11-10 | 1996-05-28 | Jiyouyuu Nakada | 球状結晶の製造方法 |
JPH09116158A (ja) * | 1995-10-17 | 1997-05-02 | Hitachi Ltd | 軽量基板薄膜半導体装置および液晶表示装置 |
WO1997033307A1 (en) * | 1996-03-05 | 1997-09-12 | The Regents Of The University Of California | Method for formation of thin film transistors on plastic substrates |
WO1998025090A1 (en) * | 1996-12-04 | 1998-06-11 | Ball Semiconductor Inc. | Spherical shaped semiconductor integrated circuit |
Also Published As
Publication number | Publication date |
---|---|
JP2007027782A (ja) | 2007-02-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7576809B2 (en) | Array substrate for liquid crystal display device and manufacturing method thereof | |
JP4486554B2 (ja) | 低分子有機半導体物質を利用する液晶表示装置及びその製造方法 | |
US20060197899A1 (en) | Method of fabricating alignment film of liquid crystal display and etching apparatus used therein | |
KR100475552B1 (ko) | 액정표시장치 및 그 제조방법 | |
CN111489647B (zh) | 显示模组及其制造方法、显示装置 | |
US8222060B2 (en) | Liquid crystal display device and method of fabricating the same | |
JP3997372B2 (ja) | 半導体素子、液晶表示用アクティブマトリクス基板及びこれらの製造方法 | |
US7091073B2 (en) | Semiconductor component, active matrix substrate for a liquid crystal display, and methods of manufacturing such component and substrate | |
KR20020087206A (ko) | 인식표를 포함하는 컬러필터 기판의 제조 방법 | |
WO2003001606A1 (en) | Thin film transistor array panel and method for fabricating the same | |
US7049162B2 (en) | Transistor array substrate fabrication for an LCD | |
JP5324758B2 (ja) | 薄膜トランジスタ、表示装置、およびその製造方法 | |
JP4496497B2 (ja) | アクティブマトリクス基板及びその製造方法 | |
JP4017754B2 (ja) | 液晶表示装置およびその製造方法 | |
JP2715521B2 (ja) | 薄膜トランジスタの製造方法 | |
KR101006781B1 (ko) | 액정표시장치 및 그 제조방법 | |
JP2001051297A (ja) | アレイ基板及びその製造方法 | |
JP2000340567A (ja) | 基板平坦化方法、電気光学装置の製造方法及び半導体装置の製造方法 | |
KR101023292B1 (ko) | 액정표시장치 제조방법 | |
JP3941246B2 (ja) | 半導体装置の製造方法 | |
KR101641356B1 (ko) | 액정 표시 패널의 제조 방법 | |
KR100825318B1 (ko) | 횡전계방식 액정 표시소자 및 그 제조방법 | |
KR101362138B1 (ko) | 평판표시패널 및 그 제조방법 | |
KR101577232B1 (ko) | 표시장치의 제조방법 | |
KR100469976B1 (ko) | 액정패널 및 그 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091130 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091203 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100118 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100205 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100226 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100318 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100331 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130423 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130423 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140423 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |