KR20070024196A - 실리콘 박막 형성방법 - Google Patents

실리콘 박막 형성방법 Download PDF

Info

Publication number
KR20070024196A
KR20070024196A KR1020050078881A KR20050078881A KR20070024196A KR 20070024196 A KR20070024196 A KR 20070024196A KR 1020050078881 A KR1020050078881 A KR 1020050078881A KR 20050078881 A KR20050078881 A KR 20050078881A KR 20070024196 A KR20070024196 A KR 20070024196A
Authority
KR
South Korea
Prior art keywords
sputtering
silicon
thin film
substrate
present
Prior art date
Application number
KR1020050078881A
Other languages
English (en)
Inventor
김도영
김종만
정지심
노구치 타카시
권장연
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020050078881A priority Critical patent/KR20070024196A/ko
Priority to US11/498,693 priority patent/US20070048983A1/en
Priority to JP2006231007A priority patent/JP2007067405A/ja
Publication of KR20070024196A publication Critical patent/KR20070024196A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/14—Metallic material, boron or silicon
    • C23C14/16—Metallic material, boron or silicon on metallic substrates or on substrates of boron or silicon
    • C23C14/165—Metallic material, boron or silicon on metallic substrates or on substrates of boron or silicon by cathodic sputtering
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/58—After-treatment
    • C23C14/5806—Thermal treatment
    • C23C14/5813—Thermal treatment using lasers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Metallurgy (AREA)
  • Mechanical Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Organic Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Thermal Sciences (AREA)
  • Physical Vapour Deposition (AREA)
  • Recrystallisation Techniques (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Thin Film Transistor (AREA)

Abstract

양질의 Si 박막을 형성하는 방법이 개시된다. 개시된 박막형성방법은: RF 파워에 의해 발생된 Xe 이온을 Si 타겟물질에 충돌시켜 Si 타겟으로부터 Si 파티클을 발생시키고 발생된 Si 파티클을 소정의 기판상에 퇴적시키되, 공정 압력을 5mtorr 이하, 상기 RF 파워는 200 와트 이상으로 설정하는 것을 특징으로 한다. 이러한 방법에 의하면 열적으로 우수하고 특히 스퍼터링시 실리콘 결정 내로 포획되는 가스의 량이 대폭 감소된다.
a-Si, poly-Si, 스퍼터링, Xe, inert gas

Description

실리콘 박막 형성방법{Fabricating method of Si thin layer}
도 1은 본 발명에 따른 Si 박막 형성방법을 설명하는 도면이다.
도 2은 본 발명의 제조방법에 따른 Si 박막의 실험을 위한 시편의 단면도이다.
도 3a 및 도 3b는 종래의 Ar 스퍼터링에 의해 얻어진 Si 박막의 RBS 데이타를 보이는 그래프이다.
도 4a 및 도 4b는 본 발명의 Xe 스퍼터링에 의해 얻어진 Si 박막의 RBS 데이타를 보이는 그래프이다.
도 5는 종래의 Ar 스퍼터링에 의해 얻어진 Si 박막의 XPS 데이타를 보이는 그래프이다.
도 6은 본 발명의 Xe 스퍼터링에 의해 얻어진 Si 박막의 XPS 데이타를 보이는 그래프이다.
도 7은 Ar 스퍼터링에 의해 얻어진 Si 박막과 Xe 스퍼터링에 의해 얻어진 Si 박막의 열적 내구성을 보이는 테이블로서 도 7은 어닐링 전, 도 8은 어닐링 후의 결과를 보인다.
도 8a 및 도 8b는 Ar 스퍼터링에 의해 얻어진 Si 박막의 결정구조를 보이는 전자 현미경 사진으로 도 9a는 엑시머 레이저 어닐링 전, 도 9b는 엑시머 레이저 어닐링 이후의 상태를 보인다.
도 9a 및 도 9b는 Xe 스퍼터링에 의해 얻어진 Si 박막의 결정구조를 보이는 전자 현미경 사진으로 도 10a는 엑시머 레이저 어닐링 전, 도 10b는 엑시머 레이저 어닐링 이후의 상태를 보인다.
도 10a 및 10b는 다른 공정 조건의 Xe 스퍼터링에 의해 얻어진 실리콘 박막의 열처리 후 SEM 이미지이다.
도 11은 도 10a 및 도 10b에 도시된 샘플들의 산소 함유량의 변화를 보이는 그래프이다.
도 12는 도 10a 및 도 10b에 도시된 샘플들의 각각에 대한 열처리 에너지 변화에 따른 자외선 반사율의 변화를 보이는 그래프이다.
도 13은 서로 다른 조건의 스퍼터링법에 의해 얻어진 실리콘을 550mJ/cm2 의l 에너지로 열처리한 후의 결정 상태를 보이는 SEM 이미지이다.
도 14a 및 도 14b는 도 14a는 본 발명에 의해 제조된 샘플들의 산소 및 제논의 함유량을 측정한 결과를 보이는 그래프이다.
도 15는 본 발명에 의해 제조된 샘플1~5(#1~5)의 200nm 자외선에 대한 반사도 및 레이저 열처리 에너지의 차이를 보이는 그래프이다.
본 발명은 실리콘 박막 형성방법(fabricating method of Si thin layer)에 관한 것으로 상세히는 수소의 포획량을 감소시킴으로써 양질의 실리콘 박막을 형성하는 방법에 관한 것이다.
다결정 실리콘(polycrystalline Si, 이하 poly-Si)은 비정질 실리콘에 비해 이동도(mobility)가 높고 양호한 광 안정성을 가진다. 이러한 다결정 실리콘은 폭 넓은 응용분야에서 이용되고 있으며, 특히 TFT 나 메모리 소자에 많이 이용된다. poly-Si TFT는 예를 들어 디스플레이의 스위칭 소자로 이용된다. TFT와 같은 능동소자를 이용하는 디스플레이 소자(display device)에는 TFT-LCD, TFT-OLED 등이 있다.
TFT-LCD 나 TFT-OLED는 X-Y 매트릭스 상으로 배열된 각 화소마다 TFT 가 배치되어 있는 구조를 가진다. 이와 같이 다수의 TFT 가 배열되어 있는 LCD, OLED 등의 성능은 TFT 자체의 전기적 특성에 크게 의존된다. TFT의 중요한 특성 중의 하나는 Si 활성층의 이동도이다. Si 활성층의 이동도를 높이기 위해서 결정화가 필수적이다. 결정 실리콘에 대한 연구는 단결정에 근접하는 poly-Si 의 개발에 주로 집중된다. 미국특허 6,322,625 는 양질의 실리콘 결정을 제조하는 방법에 관련된다. 이와 같이 실리콘의 결정화에 대한 연구가 많이 진전되어 심지어 단결정에 근접하는 정도의 결정 구조를 얻을 수 있게 되었다.
한편 유리 등으로 된 단단하고 열에 강한 기판 외에 플라스틱과 같은 열에는 약하지만 탄력적이며 유연한 재료로 된 기판을 사용하는 LCD의 개발이 진행되고 있다. 이러한 플라스틱 기판의 이용은 LCD의 가격을 낮춘다. 이와 더불어 플라스틱 기판은 향후 차세대 개발 모델인 종이형 디스플레이(paper-like display)에 필수적으로 사용된다.
그러나, 플라스틱의 단점은 열에 약하다는 것이며, 따라서 플라스틱을 LCD에 적용되기 위해서는 저온 공정(low temperature process)가 필수적이다. 캐리 등(Carry et. al, 미국특허 5,817,550호)은 실리콘 채널을 플라스틱 기판에 형성하는 공정에서 플라스틱의 손상을 방지할 수 있는 방법을 제시한다.
일반적으로 사용되는 a-Si 박막의 증착방법은 CVD이나 10-20%의 수소가 결정중에 존재하기 때문에 양질의 poly-Si 를 얻기 위해서는 Ar을 이용한 스퍼터링법이 선호된다. Ar 을 이용한 스퍼터링에 의하면 1~3% 정도의 낮은 Ar 포획률이 나타나다. poly-Si 의 품질은 가스 포획률을 낮추면 낮출수록 향상되며, 이를 위하여 Si 형성시 사용된 가스의 포획률을 낮출수 있는 방법의 개발이 계속되어야 한다.
본 발명의 이루고자 하는 기술적 과제는 실리콘 박막 형성시 가스의 포획을 효과적으로 감소시킬 수 있는 실리콘 박막의 형성방법을 제시하는 것이다.
본 발명에 따른 실리콘 박막의 형성방법은: Xe를 스퍼터링 가스로 이용하는 RF 스퍼터링 법에 의해 기판 상에 실리콘 박막을 형성하며, 이때에 공정 압력은 5mTorr 이하이며, 그리고 고주파(RF) 출력은 200 W 이상이다.
바람직한 실시예에 따르면, 본 발명의 Si 박막의 형성방법은 Si 파티클의 퇴적 후 소정 온도에서 Si 박막을 어닐링하는 단계를 더 포함한다.
또한, 바람직한 다른 실시예에 따르면 본 발명의 Si 박막의 형성방법은 퇴적된 상기 Si 박막을 에시머 레이저로 어닐링하는 단계를 더 포함한다.
본 발명은 스퍼터링 대상인 Si 에 비해 질량이 매우 큰 비활성 원소인 Xe을 스퍼터링 가스로 이용한다. 이러한 질량 차이에 의하면 타겟으로 부터 튀어 나온 Si 파티클과 중성 Xe 과의 충돌시 Xe의 반발 운동속도가 낮으며, 이러한 낮은 운동속도에 의해 Si 물질이 퇴착(deposit)되는 기판으로의 이동량을 감소시키며, 따라서 퇴적된 Si 중에 Xe 의 포획량이 감소된다.
이하 첨부된 도면을 참조하면서 본 발명의 실시예에 따른 Si 박막 제조방법을 상세히 설명한다.
도 1은 본 발명의 이해를 돕기 위한 스퍼터링시 Si 퇴적과 함께 스퍼터링 가스가 포획되는 과정을 설명하는 도면이다.
도 1을 참조하면, RF 파워에 의해 Xe 가 이온화되면 Xe+ 는 Si 타겟에 충돌하게 된다. Xe+의 충돌에 의해 타겟으로 부터 Si 파티클이 뜯겨 나오며, 이 파티클은 기판(substrate)에 퇴적된다. 이때에 Si 파티클의 일부가 확률적으로 중성 Xe 에 충돌한다. Si 파티클에 의해 충격을 받은 Xe는 반발 운동을 하게 된다. 그러나 Si 에 비해 Xe 가 매우 큰 질량을 가지므로 Xe의 운동은 약하게 일어난다. 따라서 비록 Si 파티클에 의해 Xe 가 반발운동을 하지만 이 Xe는 Si 박막 중에 포획되는 량이 적다. 그러나 Xe 에 비해 질량이 작은 Ar 이 스퍼터링 가스로 이용될 경우 Xe 에 비해 많은 비율(1~3%)로 포획될 것이다. Xe의 포획량이 감소는 실험적으로 확인 이 되었으며, 이에 대해 후술된다.
본 발명의 방법의 증진된 효과를 파악하기 위하여 도 2에 도시된 바와 같은 시편을 제작하였다. 편의상 기판을 플라스틱이 아닌 벌크 Si (Si wafer)가 이용되었고, 이위에 500nm의 SiO2 박막을 형성하고 이 위에 실온(room temperature)에서 RF 스퍼터링에 의해 100nm의 두께를 가지는 a-Si 박막을 형성하였다. 비교실험을 위하여 Ar(종래기술)과 Xe(본발명)를 이용하여 두 개의 시편을 제작하였고, 이로 부터 RBS와 XPS 를 이용해 가스의 포획량을 측정하였다.
도 3a 및 도 4a는 Ar 스퍼터링 및 Xe 스퍼터링에 의해 각각 얻어진 Si 박막의 RBS 데이타를 보이며, 도 3b 및 도 4b는 도 3a 및 도 4a에서 Ar 영역 및 Xe 영역을 확대해 보이는 그래프이다.
도 3a 내지 도 4b에서 톱니형태의 파형을 보이는 선은 실험치이며, 그 나머지의 매끄러운 선은 이론치를 나타내 보인다.
도 3a 및 도 3b에 도시된 바와 같이 종래 방법, 즉 Ar 스퍼터링에 의한 Si 박막에서 300 ~ 350 사이의 채널에서 Ar 데이타가 나타나고 있으며, 그 양은 1.1%로 계산되었다.
도 5a 및 도 5b에 도시된 바와 같이 본 발명의 방법, 즉 Xe 스퍼터링에 의한 Si 박막에서 400 ~ 450 사이의 채널에서 Xe 데이타가 나타나고 있으며, 그 양은 0.39% 계산되었다.
도 3a 내지 도 4b의 결과는 본 발명의 Xe 스퍼터링에 의한 Si 박막 형성법이 Si 박막에 포획된 가스의 량을 크게 줄일수 있음을 증명한다.
도 5 및 도 6은 Ar 및 Xe 스퍼러팅에 의한 Si 박막들의 XPS 데이타를 보이는 그래프이다. 도 5에 도시된 바와 같이 Ar 스퍼터링에 의하면 Ar 함유량이 0.5%이며, 도 6에 도시된 바와 같이 Xe 스퍼터링에 의하면 Xe의 함유량이 0.1% 이다. 이와 같은 XPS 데이타에 의해서도 Xe 스퍼터링에 의하면 가스함유량이 감소된 Si 박막을 형성할 수 있음을 알수 있다.
도 7 은 두 시편을 어닐링이 없이 엑시머 레이저 조사의 회수(shot) 및 에너지밀도별 Si 박막에서 가스분출에 의한 결함존재 유무(X, O)를 보이는 도표이다. 시편은 유리 기판 상에 200nm 두께의 SiO2 박막이 형성되고, 이 위에 50nm 두께의 a-Si 이 형성된 것이다. 이때의 스퍼터링 조건은 스퍼터링 가스는 Ar 및 Xe 가스, 압력은 5mTorr, RF 파워는 200W 로서 실온에서 스퍼터링이 진행되었다.
Ar 스퍼터링에 의한 Si 박막의 경우 엑시머 레이저의 에너지 밀도가 200 mJ/cm2 일때 단 일회의 에시머 레이저 조사회수가 1회인 경우에도 결함이 발생되었고, 또한 에너지 밀도가 100 ~ 150 mJ/cm2 인 경우, 10 조사시 결함이 발생되었다.
한편, Xe 스퍼터링에 의한 Si 박막의 경우 에너지 밀도가 100 mJ/cm2 인 경우, 20회 조사에 의해서도 결함이 발생되지 않고, 30회에서 결함이 발생되었다. 150 mJ/cm2 의 경우는 10회 조사에 의해 결함이 발생되었다.
위의 결과를 통해서 Xe 스퍼터링에 의한 Si 박막이 Ar 스퍼터링에 의한 Si 박막에 비해 비교적 열적으로 안정됨을 알 수 있다.
도 8은 위의 두 시편은 약 500℃에서 어닐링한 후 위와 같은 동일조건으로 엑시머 레이저를 조사한 후, 즉 ELA(Excimer Laser Annealing)의 결과를 보인다.
도 8의 위의 테이블을 보면, 300 mJ/cm2 에서 단 일 회의 레이저 조사에 의해서도 결함이 발생(X) 되었는데 비해, 아래의 테이블에 도시된 바와 같이 250 mJ/cm2의 에너지 밀도로 5회 이상 조사했을경우에도 결함이 발생하지 않았다. 200 mJ/cm2 이하의 에너지 밀도에서는 적게는 5회 많게는 30회의 조사에 의해서도 결함이 발생되지 않음을 알수 있다.
위의 결과를 통해서 Xe 스퍼터링에 의한 Si 박막이 Ar 스퍼터링에 의한 Si 박막에 비해 비교적 열적으로 안정됨을 다시 한번 확인할 수 있다.
도 9a 및 도 9b는 종래 방법인 Ar 스퍼터링에 의해 얻어진 Si 박막의 ELA 이후의 결정 구조를 보이며, 도 10a 및 10b는 본 발명의 방법 즉, Xe 스퍼터링에 의해 얻어진 Si 박막의 ELA 이후의 결정을 보인다.
도 9a 및 도 10a는 Ar 및 Xe 스퍼터링에 의해 얻어진 Si 박막을 보이는 전자 현미경 사진으로 Xe 스퍼터링에 의해 얻어진 Si 박막의 결정이 보다 경계가 뚜렷하고 균일하게 잘 형성됨을 알수 있다.
도 9b 및 도 10b는 Ar 스퍼터링에 의해 얻어진 Si 박막(위)과 Xe 스퍼터링에 의해 얻어진 Si 박막(아래)를 500℃ 에서 열적 어닐링 및 ELA 이 후의 결정립의 크기 변화를 보이는 현미경 사진이다. 도 8b에 도시된 Ar 스퍼터링에 의해 형성된 Si 박막에 비해 Xe 스퍼터링에 의해 얻어진 Si 박막은 어닐링 이후 상대적으로 큰 결정립을 가진다.
한편, 위와 같은 본 발명에 의해 a-Si을 형성함에 있어서, 특정 공정 조건에서 보다 성공적인 a-Si의 형성이 가능하다.
도 10a와 10b는 실리콘옥사이드(SiO2)가 형성된 플라스틱 기판 상에 공정 조건이 다른 Xe 스퍼터링에 의해 얻어진 a-Si 을 형성한 후, 550mJ/cm2 의 에너지로 ELA 처리한 후의 SEM 이미지이다.
도 10a는 공정압력이 8mT, RF 파워가 200 W 의 공정 조건에서 증착된 a-Si를 보이며, 도 10b는 공정압력이 5mT, RF 파워가 400 W의 공정조건에서 증착된 a-Si를 보인다. 그리고 열처리는 ELA에 의해 이루어졌으며 이때의 에너지는 공히 550mJ/cm2 였다.
도 10a를 보면 a-Si이 열처리 이후 덩어리(agglomeration) 형태로 뭉쳐졌고, 도 11b는 a-Si 이 열처리에 의해 성공적으로 균일하게 다결정 실리콘으로 결정화되었다.
이와 같이 공정 차이에 따른 실리콘 막의 품질차이를 검토한 결과 실리콘 중의 산소 함량의 차이에 따라 실리콘 막의 품질이 달라짐을 알 수 있었다. 특히 공정 조건 차이에 따른 실리콘 품질의 차이는 기판이 플라스틱인 경우 매우 현격하게 드러난다.
도 11은 도 10a의 불량 샘플(bad sample)과 도 10b의 양호한 샘플(good sample)에 대한 SIMS(Secondary Ion Mass Spectroscopy) 분석결과로 산소(O2)의 함량(contents)를 보이는 그래프이다. 도 11의 그래프에서 수직축의 강도(intensity)는 산소 함유량의 지표이다.
도 11을 통해 알 수 있듯이 양질의 샘플과 불량 샘플은 산소의 함량에 있어 차이를 보이는데 양질의 샘플은 불량 샘플에 비해 산소 함유량이 낮다. 스퍼터링 초기에 양질의 샘플의 산소 함량이 높은 것은 샘플 표면에 형성된 자연산화막이 존재하기 때문이다. 스터터링 말기(400sec 이후)에 산소 함유량의 변화를 보이는 것은 스퍼터링에 의해 실리콘이 모두 제거되어 그 하부의 SiO2 막이 스퍼터링되기 때문이다. 도 11에서 알수 있듯이 불량샘플의 경우는 실리콘 표면이나 그 내부에 관계없이 고른 산소 함유량을 나타내 보임을 알 수 있다.
도 12는 산소의 함량 차이와 실리콘의 덩어리 발생과의 관계를 검토하기 위하여 양질의 샘플과 불량 샘플들 각각을 국소적으로 서로 다른 에너지로 열처리한 후의 각 샘플의 열처리 에너지 차이에 따른 자외선 반사률의 변화를 보인다. 도 12를 통해 알수 있듯이 산소 함유량이 많은 불량 샘플은 여러 에너지 레벨의 열처리에서도 같은 조건으로 열처리되는 양질의 샘플에 비해 전반적으로 낮은 자외선 반사율을 나타내 보인다. 자외선의 반사율은 결정화된 다결정 실리콘의 표면의 평활도에 대한 지표이다.
결론적으로 실리콘 중의 함유량을 감소시키는 것이 양질의 다결정 실리콘을 얻을 수 있다. 실리콘 중의 산소 함유량을 줄이기 위하여 여러 공정 조건에 의해 실리콘을 제조한 결과, 공정 압력은 5mTorr 이하 그리고 RF 출력은 적어도 200W라는 결론을 얻게 되었다.
도 13는 서로 다른 공정 조건의 Xe 스퍼터링에 의해 얻어진 실리콘 샘플(#1~#5)들의 SEM 이미지이며, 아래의 테이블은 상기 샘플(#1~#5)에 대응하는 공정압력 및 고주파출력(PR POWER) 조건을 보인다.
스퍼터링 가스 : Xe 공정 압력(working pressure) mTorr
2 5 8
RF POWER (W) 50 #4
200 #2 #1 #3
400 #5
도 13에서 가운데의 샘플 1(#1)의 다결정 실리콘은 아주 양질은 아니지만 사용할 수 있는 정도이다. 그리고 샘플 2(#2)과 샘플 5(#5)은 우수한 품질의 다결정 실리콘이다. 그리고 샘플 4는 사용하기 어려운 품질을 가진다. 즉, 도 13에서 샘플 1,2,5는 사용가능하고 샘플 3, 4 는 품질이 안 좋아서 사용할 수 없다. 이러한 결과에 비추어 Xe 스퍼터링으로 a-Si 한 후 이로 부터 양질의 다결정 실리콘을 얻기 위해서는 Xe 스퍼터링시 공정 압력이 5mTorr 이하, 그리고 RF 출력이 적어도 200 W는 되어야 함을 알 수 있다.
도 14a는 위의 샘플 4, 1, 3의 산소 및 제논의 함유량을 측정한 결과를 보이는 그래프이다. 도 14a의 그래프에서 X 축은 스퍼터링 시 RF 출력이며 Y 축은 검출된 불순물 농도를 나타낸다. 여기에서 산소의 검출은 XPS, 제논은 RBS에 의해 검출하였다. 도 14a에 도시된 바와 같이 사용할 수 없는 샘플로 판명된 샘플 4는 샘플 1, 5 에 비해 산소 함유량이 많고, 스퍼터링 가스로 사용된 Xe는 모든 샘플에서 매우 낮은 함량을 나타내 보인다.
도 14b는 샘플 1, 2, 3에 대한 불순물 검출결과를 보이는 그래프이다. 도 14b에서 X 축은 스퍼터링시 공정 압력이며, Y 축은 불순물 농도이다. 도 14b를 통서도 알 수 있듯이 양질의 샘플인 샘플 1, 2는 매우 낮은 산호농도를 보일 뿐 아니라 샘플 3은 매우 놓은 산소 농도를 보인다. 한편 모든 샘플 1, 2, 3에 제논의 농도는 매우 낮게 나타났다.
도 15는 각기 다른 산소 함유량을 가지는 샘플 1~5(#1~5)의 200nm 자외선에 대한 반사도 및 레이저 열처리 에너지의 차이를 보이는 그래프이다.
도 15에 도시된 바와 같이 양질의 샘플 1,2,5는 높은 자외선 반사율을 보인다. 또한 열처리 에너지가 클수록 양질의 실리콘을 얻을 수 있음도 알 수 있다.
상기와 같은 본 발명에 따른 스퍼터링 법은 스퍼터링 가스로 Xe을 이용하면서 적절한 공정 압력 및 고주파 출력을 이용하는 점에 특징 있고, 그 대상 물질로서 Si 를 적용한다. 이러한 본 발명에 의하면 a-Si 의 결정화시 가해지는 열에너지에 결함을 발생하지 않는 poly-Si 을 얻을 수 있다. 이러한 본 발명은 질량이 큰 Xe 가스를 이용함으로써 타겟 물질인 Si의 충돌에 의해서도 기판으로 포회되는 것을 감소시킨다. 이러한 본 발명은 실리콘 웨이퍼 뿐 아니라 유리기판 또는 프라스틱 기판에 양질의 다결정 실리콘을 얻을 수 있다.
이러한 본 발명은 a-Si 으로 부터 poly-Si을 얻기 위한 poly-Si 제조방법에 적용될 수 있다. 이러한 본 발명은 보다 구체적으로 다결정 실리콘이 사용되는 제품의 제조, 예를 들어 메모리, 평판디스플레이 등의 TFT의 제조에 적합하다.
이러한 본원 발명의 이해를 돕기 위하여 몇몇의 모범적인 실시예가 설명되고 첨부된 도면에 도시되었으나, 이러한 실시예들은 단지 넓은 발명을 예시하고 이를 제한하지 않는다는 점이 이해되어야 할 것이며, 그리고 본 발명은 도시되고 설명된 구조와 배열에 국한되지 않는다는 점이 이해되어야 할 것이며, 이는 다양한 다른 수정이 당 분야에서 통상의 지식을 가진 자에게 일어날 수 있기 때문이다.

Claims (5)

  1. RF 파워에 의해 발생된 Xe 이온을 Si 타겟물질에 충돌시켜 Si 타겟으로부터 Si 파티클을 발생시키고 발생된 Si 파티클을 소정의 기판 상에 퇴적시키되, 공정 압력을 5mtorr 이하, 상기 RF 파워는 200 와트 이상으로 설정하는 것을 특징으로 하는 Si 박막의 제조방법.
  2. 제 1 항에 있어서,
    Si 파티클의 퇴적 후 소정 온도에서 어닐링을 실시하는 것을 특징으로 하는 Si 박막의 제조방법.
  3. 제 1 항 또는 제 2 항에 있어서,
    퇴적된 상기 Si 박막의 엑시머 레이저로 어닐링하는 것을 특징으로 하는 Si 박막의 제조방법.
  4. 제 3 항에 있어서,
    상기 기판은 유리 또는 플라스틱 기판인 것을 특징으로 하는 실리콘 박막의 형성방법.
  5. 제 1 또는 제 2 항에 있어서,
    상기 기판은 유리 또는 플라스틱 기판인 것을 특징으로 하는 실리콘 박막의 형성방법.
KR1020050078881A 2005-08-26 2005-08-26 실리콘 박막 형성방법 KR20070024196A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020050078881A KR20070024196A (ko) 2005-08-26 2005-08-26 실리콘 박막 형성방법
US11/498,693 US20070048983A1 (en) 2005-08-26 2006-08-03 Method of fabricating silicon thin film layer
JP2006231007A JP2007067405A (ja) 2005-08-26 2006-08-28 シリコン薄膜の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050078881A KR20070024196A (ko) 2005-08-26 2005-08-26 실리콘 박막 형성방법

Publications (1)

Publication Number Publication Date
KR20070024196A true KR20070024196A (ko) 2007-03-02

Family

ID=37804809

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050078881A KR20070024196A (ko) 2005-08-26 2005-08-26 실리콘 박막 형성방법

Country Status (3)

Country Link
US (1) US20070048983A1 (ko)
JP (1) JP2007067405A (ko)
KR (1) KR20070024196A (ko)

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6022458A (en) * 1992-12-07 2000-02-08 Canon Kabushiki Kaisha Method of production of a semiconductor substrate
JPH08220304A (ja) * 1995-02-13 1996-08-30 Tadahiro Omi 光学物品及びそれを用いた露光装置又は光学系並びにその製造方法
US5817550A (en) * 1996-03-05 1998-10-06 Regents Of The University Of California Method for formation of thin film transistors on plastic substrates
JP3204986B2 (ja) * 1996-05-28 2001-09-04 ザ トラスティース オブ コロンビア ユニヴァーシティ イン ザ シティ オブ ニューヨーク 基板上の半導体膜領域の結晶化処理及びこの方法により製造されたデバイス
US6559036B1 (en) * 1998-08-07 2003-05-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
US7503975B2 (en) * 2000-06-27 2009-03-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and fabrication method therefor
JP5072157B2 (ja) * 2001-09-27 2012-11-14 株式会社半導体エネルギー研究所 半導体装置の作製方法
WO2006009218A1 (ja) * 2004-07-22 2006-01-26 Nippon Telegraph And Telephone Corporation ２安定抵抗値取得装置及びその製造方法並びに金属酸化物薄膜及びその製造方法
US7608335B2 (en) * 2004-11-30 2009-10-27 Los Alamos National Security, Llc Near single-crystalline, high-carrier-mobility silicon thin film on a polycrystalline/amorphous substrate

Also Published As

Publication number Publication date
JP2007067405A (ja) 2007-03-15
US20070048983A1 (en) 2007-03-01

Similar Documents

Publication Publication Date Title
TW490743B (en) Thin film transistor and its manufacture method
JP2002094077A (ja) 半導体装置
US20050151132A1 (en) Semiconductor device and method of manufacturing the same
JP2006024946A (ja) 多結晶シリコンの製造方法及びそれを利用する半導体素子の製造方法
JP4112655B2 (ja) 多結晶薄膜の製造方法
JP4472066B2 (ja) 結晶性半導体膜の製造方法、結晶化装置及びｔｆｔの製造方法
JPH07192998A (ja) 半導体装置の製造方法
Mizutani et al. Size effects of poly-Si formed by laser annealing with periodic intensity distribution on the TFT characteristics
TW564482B (en) Polysilicon film and method of fabricating the same
US6797651B2 (en) Method for manufacturing polycrystalline semiconductor layers and thin-film transistors and laser annealing apparatus
KR100628989B1 (ko) 비정질 실리콘 박막의 결정화 방법
JP4939037B2 (ja) シリコン薄膜の製造方法
JP2006032972A (ja) 非晶質シリコン層の結晶化方法
KR20070024196A (ko) 실리콘 박막 형성방법
Vikas et al. Capping layer on thin Si film for µ-Czochralski process with excimer laser crystallization
EP3220414B1 (en) Method for polycrystalline oxide thin-film transistor array substrate
TW200411773A (en) Method of laser crystallization
JP2001319877A (ja) 半導体装置の作製方法
KR20050072943A (ko) 실리콘 박막 형성방법
JPH11354444A (ja) 多結晶半導体膜の製造方法
JP5063803B2 (ja) Ｅｌ表示装置の作製方法
KR100634541B1 (ko) 다결정 실리콘 제조방법
KR100712176B1 (ko) 유기 전계 발광 소자 및 그 제조 방법
US7745314B2 (en) Method of degassing thin layer and method of manufacturing silicon thin film
US7014708B2 (en) Method of forming a thin film transistor by utilizing a laser crystallization process

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid