JP4472066B2 - 結晶性半導体膜の製造方法、結晶化装置及びtftの製造方法 - Google Patents

結晶性半導体膜の製造方法、結晶化装置及びtftの製造方法 Download PDF

Info

Publication number
JP4472066B2
JP4472066B2 JP30847499A JP30847499A JP4472066B2 JP 4472066 B2 JP4472066 B2 JP 4472066B2 JP 30847499 A JP30847499 A JP 30847499A JP 30847499 A JP30847499 A JP 30847499A JP 4472066 B2 JP4472066 B2 JP 4472066B2
Authority
JP
Japan
Prior art keywords
energy
irradiation
film
semiconductor
semiconductor film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP30847499A
Other languages
English (en)
Other versions
JP2001126987A (ja
Inventor
裕 瀧澤
哲郎 堀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP30847499A priority Critical patent/JP4472066B2/ja
Publication of JP2001126987A publication Critical patent/JP2001126987A/ja
Application granted granted Critical
Publication of JP4472066B2 publication Critical patent/JP4472066B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Landscapes

  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、基板上に薄膜素子を形成する際に使用される結晶性半導体膜の製造方法及びその製造方法において使用する結晶化装置に関し、特に液晶表示装置用薄膜トランジスタ(Thin Film Transistor:以下、TFTという)の製造に好適な結晶性半導体膜の製造方法及び結晶化装置に関する。
【0002】
【従来の技術】
近年、種々の電子機器のディスプレイとして液晶表示装置が使用されるようになった。TFT等の能動素子が画素毎に設けられたアクティブマトリクス方式の液晶表示装置は、表示品質の点でもCRT(Cathode-Ray Tube)に匹敵するほど優れたものが得られるようになり、携帯テレビやコンピュータ等のディスプレイにも使用されている。
【0003】
一般的なアクティブマトリクス方式の液晶表示装置では、ガラス基板の上にTFTを形成している。この場合、ガラスの歪点(約600〜650℃)以下の温度でTFTを形成することが必要であることから、通常、TFTの活性層としてアモルファスシリコンが使用されていた。
しかし、アモルファスシリコンではキャリアの移動速度が遅いため、ポリシリコンの使用が要望されるようになった。例えば、Pチャネル型TFTの場合では、ポリシリコンを使用することにより、アモルファスシリコンを使用した場合に比べて数桁大きいキャリア移動速度が得られる。
【0004】
ガラス基板の歪点以下の温度でポリシリコン膜を形成するプロセスは低温ポリシリコンプロセスといわれ、現在、以下に示す方法が知られている。
(1)減圧CVD(Low Pressure Chemical Vapor Deposition)法によりガラス基板上にポリシリコンを堆積する方法。
(2)CVD法によりガラス基板上にアモルファスシリコンを堆積し、その後電気炉等でアニールすることによりシリコン結晶を固相成長させて、ポリシリコン膜を形成する方法。
【0005】
(3)CVD法によりガラス基板上にアモルファスシリコンを堆積した後、エキシマレーザビームを照射してアモルファスシリコンを一旦溶融し、その後凝固させてポリシリコン膜を得る方法。
これらの低温ポリシリコンプロセスのうち、ポリシリコン膜の結晶性が最も良好なことから、液晶表示装置の薄膜トランジスタの製造には主に(3)のエキシマレーザを用いた方法が使用されている。エキシマレーザは、発振波長が350nm以下であり、紫外線領域付近に発振波長をもつ。一般的な低温ポリシリコンプロセスでは、波長が308nmのエキシマレーザが使用されている。
【0006】
エキシマレーザを用いた方法では、極めて短い時間(約200nsec)内で加熱及び冷却が行われるため、ガラス基板に対するダメージが少ないという利点がある。また、この方法では、シリコンを一旦溶融した後、再結晶させることによりポリシリコン膜を形成するので、膜質が良好であり、良好なトランジスタ特性が得られるという利点もある。但し、エキシマレーザでは液晶表示装置に使用するような大型のガラス基板を一括して処理することができるような出力を得ることは極めて困難である。このため、通常はエキシマレーザの照射ビームの形状を、幅が約0.5mm、長さが約200mmの線状とし、レーザ光の照射域をガラス基板に対して相対的に移動させることにより、基板全面を処理している。
【0007】
【発明が解決しようとする課題】
しかしながら、上述した従来方法で形成したポリシリコン膜では、シリコン結晶の粒径が比較的小さく、TFTのトランジスタ特性の向上が十分ではない。
以上から本発明の目的は、粒径が大きい結晶からなる結晶性半導体膜を比較的容易に形成することができて、従来方法に比べトランジスタ特性が優れたTFTを製造できる結晶性半導体膜の製造方法及びその製造方法において使用する結晶化装置を提供することである。
【0008】
【課題を解決するための手段】
本願発明に係る結晶化半導体膜の製造方法は、基板上に形成された半導体膜に、粒径が大きい半導体結晶を形成可能な第1のエネルギーE1のレーザ光を走査しながら1回以上照射する第1の照射工程と、前記半導体膜に、前記第1のエネルギーE1よりも低く、かつ、前記第1の照射工程で生成された微結晶を再結晶化可能な第2のエネルギーE2のレーザ光を照射する第2の照射工程とを有し、前記第1のエネルギーE1は、半導体の微結晶化のしきい値Eμ以上、かつ半導体結晶の粒径が最大となるエネルギーEφ以下のエネルギーであり、前記第2のエネルギーE2は前記半導体の微結晶化のしきい値Eμよりも低いエネルギーであることを特徴とする。
【0009】
本発明においては、第1の照射工程において、半導体膜に第1のエネルギーE1の光を照射する。この第1の照射工程では、大きな半導体結晶を形成することを目的としており、比較的高いエネルギーの光を照射する。このように高いエネルギーの光を照射することにより粒径が大きい結晶を形成することができるが、同時に微結晶も生成される。本発明においては、第2の照射工程で第1のエネルギーE1よりも低いエネルギーE2の光を照射して、第1の照射工程で生成された微結晶を再結晶化する。
【0010】
これにより、微結晶を殆ど含まず、結晶粒径が大きな半導体結晶からなる結晶性半導体膜を得ることができる。
前記第1のエネルギーE1は、上述したように粒径が大きい結晶を形成することを目的とするので、エネルギーが高いほうがよいが、エネルギーを過剰に高くするとかえって結晶粒径が小さくなったり、極端な場合には半導体膜が蒸発してしまう。このため、第1のエネルギーE1は、半導体の微結晶化のしきい値Eμ又は半導体結晶の粒径が最大となるエネルギーEφのいずれかを目標として設定することが好ましい。
【0011】
また、前記第2のエネルギーE2は、第1の照射工程で発生した微結晶を溶融して再結晶化させることを目的としている。第1のエネルギーE1を半導体の微結晶化のしきい値Eμ又は半導体結晶の粒径が最大となるエネルギーEφを目標として設定した場合、E1との差が小さいと、光源の出力変動によりE2の値がE1の値を瞬間的に超えてしまうことが考えられる。このため、E2の値は、E1の設定値から、E1の出力変動の標準偏差σの3倍の値を減じた値を目標に設定することが好ましい。
【0018】
本願発明に係る結晶化装置は、図11に例示するように、制御手段(57)と、前記制御手段(57)により制御される光源(11)と、前記光源(11)から出射されたレーザ光の光路を基板(15)上の半導体膜に向けて変更する光路変更手段(55)と、前記光源(11)から出射されたレーザ光の強度を検出する検出手段(56)と、を有し、前記制御手段(57)は前記光源(11)から出射された第1のエネルギーE1のレーザ光により前記基板(15)上の半導体膜を照射するとともに、前記検出手段(56)の出力を基に前記半導体膜の結晶性の良否を判定し、その結果に基づいて前記半導体膜に前記第1のエネルギーE1よりも低い第2のエネルギーE2のレーザ光を選択的に照射する結晶化装置であって、前記第1のエネルギーE1は、半導体の微結晶化のしきい値Eμ以上、かつ半導体結晶の粒径が最大となるエネルギーEφ以下のエネルギーであり、前記第2のエネルギーE2は前記半導体の微結晶化のしきい値Eμよりも低いエネルギーであることを特徴とする。
【0019】
【発明の実施の形態】
以下、本発明の実施の形態について説明する前に、本発明について、より詳細に説明する。
本願発明者らは、粒径が大きいシリコンからなる半導体膜を形成すべく種々実験検討した結果、以下の知見を得た。
【0020】
すなわち、アモルファスシリコンに照射するエキシマレーザのエネルギーがある一定の値よりも小さいときは結晶化が起こらない。以下、この一定の値を結晶化のしきい値Ecと呼ぶ。エキシマレーザのエネルギーが結晶化のしきい値Ecよりも大きくなるとエネルギーの増大に伴って結晶粒径も大きくなる。しかし、エネルギーが大きすぎると、微結晶が発生するようになる。微結晶が発生し始めるエネルギーを、微結晶化のしきい値Eμという。
【0021】
従って、エキシマレーザの出力エネルギーは、微結晶化のしきい値Eμよりも若干低い値に設定することが好ましい。しかしながら、実際にそのように設定しても、エキシマレーザの出力エネルギーの設定値と微結晶化のしきい値との差が小さいと、出力変動によりエキシマレーザの出力エネルギーが微結晶化のしきい値Eμを超えてしまうことがあるので、微結晶が発生する。
【0022】
図1は、アモルファスシリコンに照射するエキシマレーザのエネルギーと、レーザ照射により得られたポリシリコンの結晶粒径及び微結晶領域体積比との関係を調べた結果を示す図である。
すなわち、図1は横軸にエキシマレーザのエネルギーをとり、縦軸に結晶粒径及び過剰なエネルギー照射によって生じた微結晶領域の体積比をとって、これらの関係を示す図である。この図1において、破線はエネルギーと結晶粒径との関係を示し、一点鎖線はエネルギーと結晶領域体積比との関係を示している。また、図中、Ecは結晶化のしきい値エネルギーを示し、Eμは微結晶化のしきい値エネルギー、Eφは最大の結晶粒径を得られるエネルギーを示している。Epは従来方法で設定されているエネルギーの範囲であり、この範囲内であれば微結晶化を生じさせずに膜を結晶化することができる。
【0023】
この図1に示すように、レーザ光のエネルギーがEcを超えると、レーザ光のエネルギー増加に伴ってシリコン結晶の粒径が大きくなる。そして、レーザ光のエネルギーがEpの範囲のときは、レーザ光のエネルギーに拘わらず、結晶粒径はほぼ一定となる。レーザ光のエネルギーがEpを超えるとレーザ光のエネルギー増加に伴って結晶粒径が大きくなるが、微結晶化が開始される。レーザ光のエネルギーがEφのときは結晶粒径が最大になるが、Eφを超えると結晶粒径が小さくなり、微結晶領域の体積比が増大する。
【0024】
図2は横軸にゲート電圧をとり、縦軸にドレイン電流をとって、正常なTFTの特性と微結晶化した領域を含むポリシリコン薄膜によって形成されたTFT(微結晶Si−TFT)との特性を示す図である。この図2に示すように、微結晶化した領域を含むポリシリコン薄膜によって形成されたTFTは、正常なTFTに比べて特性が著しく劣化する。
【0025】
図1に示すように、レーザ光のエネルギーがEμを超えない限り、レーザ光のエネルギーの増加に伴ってシリコン結晶の粒径は増大し、TFTの特性は良好なものとなる。しかし、結晶の粒径が最大値なるようにレーザ光のエネルギーをEφに設定すると、光源の出力変動により微結晶が生じるようになり、TFTの特性はかえって低下してしまう。このため、従来は、一般的にレーザ光のエネルギーをEφよりも下げて、Epで示す範囲内となるように設定している。このため、得られるポリシリコンの結晶の粒径は必然的に小さいものとなってしまう。
【0026】
一方、本発明においては、微結晶化のしきい値エネルギーEμを超えるようなエネルギーE1でシリコン膜をレーザ照射(第1の照射)した後、E1よりも小さいエネルギー、好ましくはEμよりも小さいエネルギーE2でシリコン膜を照射(第2の照射)する。これにより、第1の照射で微結晶化した領域が発生しても、第2の照射によって微結晶が溶解し、再び結晶化するため、微結晶が膜中に殆ど残らない。
【0027】
図3は、上述のように第1の照射及び第2の照射により結晶化したポリシリコンの結晶粒径のエネルギー依存性を示す図である。この図3に示すように、第1の照射で微結晶化のしきい値Eμを超えるエネルギーを照射しても、第2の照射で微結晶を再度溶融して結晶化するので、微結晶が膜中に殆ど残らない。
また、第2の照射を行うときには、微結晶化領域の周囲に既に大きな結晶があるため、これらの結晶を起点としてシリコンが成長する。このため、図3に示すように、大きい結晶粒径が得られるエネルギー領域が広がる。
【0028】
前記第1の照射工程及び第2の照射工程のうちの少なくとも一方の工程は、不活性ガス雰囲気中で行うことが好ましい。また、前記第1の照射工程及び第2の照射工程のうちの少なくとも一方の工程を、真空中で行ってもよい。
なお、従来、微結晶化したシリコン膜を再結晶化することはできないとする考えかたもあった。しかし、本願発明者らの実験研究の結果、以下の実施の形態で説明するように適切な条件でレーザ光を照射することにより、微結晶を溶融して結晶化することが可能であり、再結晶後の領域の結晶粒径は微結晶のない領域の結晶粒径と同じとなることが確認された。
【0029】
(第1の実施の形態)
図4は本発明の第1の実施の形態の結晶性半導体膜の製造方法において使用する結晶化装置の構成を示す模式図である。この結晶化装置は、エキシマレーザ11と、アッテネータ12と、光学系13と、反射ミラー14と、ステージ16とにより構成されている。
【0030】
エキシマレーザ11から出射されたレーザ光は、アッテネータ12で所定の光量に減衰される。そして、光学系13で分散されて、所定のビーム形状(例えば、幅が0.5mm、長さが200mmの線状)となる。光学系13で所定の形状に成形されたレーザ光は、反射ミラー14により反射され、アモルファスシリコン膜が形成されたガラス基板15を照射する。ガラス基板15はステージ16上に載置され、ステージ16を移動させることによって、レーザ光の照射域をガラス基板15に対し相対的に移動させることができる。
【0031】
以下、上記の結晶化装置を使用した結晶性半導体膜の製造方法について説明する。
まず、CVD法等によりアモルファスシリコン膜を形成したガラス基板15を用意する。その後、第1の照射工程を実施する。すなわち、ガラス基板15をステージ16上に載置し、ステージ16を一方向に所定の速度で移動させながら、ガラス基板15の上のアモルファスシリコン膜にエキシマレーザ11から出力されたレーザ光を照射する。このときのレーザ光のエネルギーは、例えば微結晶化のしきい値Eμから最大の結晶粒が得られるエネルギーEφまでの間のエネルギーとする。これにより、結晶粒径が大きいシリコン結晶が形成されるが、同時に比較的多くの微結晶も発生する。
【0032】
次に、第2の照射工程を実施する。すなわち、再度ステージ16を一方向に移動させながら、ガラス基板15の上のシリコン膜にエネルギーがEμよりも低いレーザ光を照射する。この第2の照射によって微結晶が溶融し、その後大きな結晶を起点として結晶が成長するので、比較的大きな結晶粒からなるポリシリコン膜を形成することができる。
【0033】
本実施の形態のように、第1の照射工程でシリコン膜に対し、エネルギーがEμ又はEφのレーザ光を照射し、その後、Eμよりも低いエネルギーのレーザ光を照射することにより、粒径の大きな結晶を得ることができる(図3参照)。第1の照射工程では微結晶が発生するが、これらの微結晶は第2の照射工程で溶解し、再度結晶化して大きな結晶粒となる。これにより、微結晶が殆ど残らず、特性が均一のポリシリコン膜が容易に形成できる。また、再結晶時には第1の照射工程で発生した比較的粒径が大きな結晶を起点として再結晶が起こるので、粒径の大きな結晶が得られるエネルギー範囲が広がる。従って、本実施の形態により製造したポリシリコン膜は結晶粒径のばらつきが少なく、TFTを製造した場合にTFTの特性が均一化されるという利点がある。
【0034】
以下、本実施の形態により実際にポリシリコン膜を製造した結果について説明する。
第1の照射に用いられるレーザ光のエネルギーE1は、最終的に得られる結晶粒径を決めるため、できる限り大きいエネルギーが好ましい。しかしながら、あまり大きなエネルギーを照射すると膜の蒸発等の別の不良を生じてしまう。
【0035】
そこで、本実施の形態では、エネルギーE1を、微結晶化のしきい値Eμ又は最大の結晶粒の得られるエネルギーEφを指標として設定した。
ラムダフィジック社製エキシマレーザL4308A(発振波長308nm)を光源とし、膜厚500Åのアモルファスシリコン膜をポリシリコン膜へと結晶化する加工を行う場合、本願発明者らの実験では、Eφ、Eμの値はそれぞれ以下に示すような値となった。
【0036】
Eφ=360mJ
Eμ=350mJ
この値は、光源であるレーザの安定性や、図4中に示した光学系13によるビーム形状によって変化する。従って、これらの条件が異なる場合は、レーザ光のエネルギーの設定値を上記の値とするのではなく、装置等にあわせて適宜設定する必要がある。
【0037】
なお、基本的には、第1の照射時のエネルギーE1は最大粒径が得られるエネルギーEφとすることが好ましいが、最大粒径が得られるエネルギーEφと微結晶化のしきい値Eμとは接近しているので、どちらを目標値として用いてもよく、本願発明者らが実験した範囲では大きな違いは認められなかった。
次に、第2の照射で用いられるエネルギーE2は、微結晶化した領域を修復するのが目的であるため、E1以下とする必要がある。一般的には、第2の照射工程でのエネルギーの設定基準としては、光源の出力変動の標準偏差の3倍分だけE1よりも低く設定することが好ましい。例えば、前述のラムダフィジック社のレーザ装置では出力変動の標準偏差をσとすると、3σの値は以下に示すようになっていた。
【0038】
Figure 0004472066
従って、E1=Eφ(=360mJ)とすると、第2の照射工程におけるレーザ光のエネルギー設定値E2の値は以下に示すようになる。
Figure 0004472066
なお、E1の値をEμ(=350mJ)としても、E2のエネルギーはほぼ上記の値となる。
【0039】
この例では、発振波長が308nmのエキシマレーザを用いたが、これに限るわけではなく、シリコン膜に対する吸収係数が105 /cm以上を示す波長の光を出力する光源であれば、通常の薄膜トランジスタに必要な活性層の膜厚(〜1000Å)に十分対応することが可能である。
(第2の実施の形態)
以下、本発明の第2の実施の形態について説明する。
【0040】
本願発明者らの実験によれば、レーザ光による微結晶化には、過剰なエネルギー照射以外に、雰囲気との反応による異常な核形成が存在することが判明している。
例えば、第1の照射を下記表1に示す各雰囲気(真空中、窒素雰囲気中及び空気中)で行い、第2の照射を真空中で行った場合、微結晶化のしきい値Eμ及び最大結晶が得られるエネルギーEφは下記表1に示すようになった。すなわち、第1の照射を真空中で行った場合には、結晶粒径が大きく、微結晶化も生じにくいということが判明した。また、窒素雰囲気の場合は、空気中よりも大きい結晶粒径が得られた。
【0041】
【表1】
Figure 0004472066
上記の表1から、粒径の大きな結晶からなるポリシリコン膜を形成するためには、第1の照射及び第2の照射をいずれも真空中で行えばよい。しかし、真空中でシリコン膜にレーザ光を照射した場合は、チャンバ内でシリコンが蒸発して光線を導入する窓に付着し、レーザ光の光量を減少させてしまう。一方、第1の照射工程ではレーザ光のエネルギーが大きいため、真空中でなくても、例えば窒素雰囲気中でレーザ光の照射を行っても、空気中で照射する場合に比べて粒径が大きな結晶を得ることができる。また、窒素に代えてアルゴン(Ar)やヘリウム(He)等の希ガス元素を用いても、空気中でレーザ照射した場合に比べて粒径が大きな結晶を得ることができる。
【0042】
そこで、本実施の形態においては、第1の照射工程を窒素雰囲気中で行い、第2の照射工程を真空中で行う。
図5は第2の実施の形態で使用する結晶化装置を示す模式図である。
この結晶化装置は、試料を搬入及び搬出する搬入・搬出用チャンバ21と、搬送ロボット22aが配置された基板搬送チャンバ22と、第1の照射チャンバ23及び第2の照射チャンバ25とにより構成されている。第1の照射チャンバ23の上には、第1のエキシマレーザ光源24a、第1のアッテネータ24b及び第1の光学系24cが設けられている。そして、レーザ光源24aで発生したレーザ光は、アッテネータ24bで所定の光量に減衰され、光学系24cで所定のビーム形状に成形された後、チャンバ23の窓23aを介してチャンバ23内に導入されるようになっている。
【0043】
これと同様に、第2の照射チャンバ25の上には、第2のエキシマレーザ光源26a、第2のアッテネータ26b及び第2の光学系26cが設けられており、レーザ光源26aで発生したレーザ光は、アッテネータ26bで所定の光量に減衰され、光学系26cで所定のビーム形状に成形された後、チャンバ25の窓25aを介してチャンバ25内に導入されるようになっている。
【0044】
チャンバ21とチャンバ22との間、チャンバ22とチャンバ23との間、及びチャンバ22とチャンバ25との間には、それぞれ開閉自在の扉(図示せず)が設けられており、これらの扉を閉じたときは各チャンバ21,22,23,25はそれぞれ気密性が保持されるようになっている。また、これらのチャンバ21,22,23,25はいずれも排気装置(図示せず)に接続されており、更に第1の照射チャンバ23は窒素供給装置(図示せず)にも接続されている。更にまた、チャンバ23内及びチャンバ25内には、それぞれガラス基板15を一方向に移動させるためのステージ(図示せず)が配置されている。なお、図中符号Aで示す部部は、レーザ光のビーム形状を示しており、破線矢印で示すように、レーザビームの照射域は例えば基板15の左半分の領域を縦方向(下方向)に移動した後、基板15の右半分の領域を縦方向(上方向)に移動する。
【0045】
以下、上記の結晶化装置を使用した結晶性半導体膜の製造方法について説明する。
まず、CVD法等によりアモルファスシリコン膜を形成したガラス基板15を用意する。また、チャンバ22,23、25内を排気装置により十分に排気しておく。そして、窒素供給装置からチャンバ23内に窒素(N2 )を供給し、チャンバ23内に窒素を充填しておく。
【0046】
ガラス基板15を搬入・搬出用チャンバ21内に載置する。その後、チャンバ21内を十分に排気した後、チャンバ21とチャンバ22との間の扉を開き、搬送ロボット22aによりガラス基板15をチャンバ22内に搬送する。
その後、チャンバ21とチャンバ22との間の扉を閉じ、チャンバ22とチャンバ23との間の扉を開いて、搬送ロボット22aによりガラス基板15をチャンバ23内の所定の位置に配置する。その後、チャンバ22とチャンバ23との間の扉を閉じる。
【0047】
次に、レーザ光源24aから出力されたレーザ光を窓23aを介してチャンバ23内に導入し、ガラス基板15の上のシリコン膜を照射するとともに、ガラス基板15を所定の速度で一方向に移動させる。このとき、レーザ光のエネルギーはEφ又はEμを基準として設定する。この第1の照射工程では、アモルファスシリコンが結晶化し、比較的大きな結晶粒が生成されるとともに、微結晶も発生する。なお、チャンバ23内には窒素を連続的に供給し、チャンバ23内の圧力を例えば1気圧に維持しておく。
【0048】
次に、チャンバ22とチャンバ23との間の扉を開き、搬送ロボット22aによりガラス基板15をチャンバ22内に搬送する。そして、チャンバ22とチャンバ23との間の扉を閉じた後、チャンバ22とチャンバ25との間の扉を開き、ガラス基板15をチャンバ25内の所定の位置に配置する。その後、チャンバ22とチャンバ25との間の扉を閉じる。
【0049】
次に、排気装置によりチャンバ25内を排気し、チャンバ25内の圧力が例えば1×10-6Torr(1.33×10-4Pa)以下に到達した後、レーザ光源26aから出力されたレーザ光を窓25aを介してチャンバ25内に導入し、ガラス基板15の上のシリコン膜を照射するとともに、ガラス基板15を所定の速度で一方向に移動させる。このとき、レーザ光のエネルギーは結晶化のしきい値Ecよりも大きく、微結晶化のしきい値Eμよりも小さいことが必要である。具体的には、前述したように、Eμ又はEφの値よりも3σだけ低いエネルギーに設定すればよい。
【0050】
この第2のレーザ照射により、シリコン膜中の微結晶が一旦溶融した後、再結晶化が起こる。これにより、シリコン膜中の微結晶がなくなり、粒径の大きな結晶からなるポリシリコン膜が得られる。
次いで、チャンバ22とチャンバ25との間の扉を開き、ガラス基板15をチャンバ22内に搬送する。その後、チャンバ22とチャンバ25との間の扉を閉じた後、チャンバ22とチャンバ21との間の扉を開いてガラス基板15をチャンバ21内に搬送し、チャンバ22とチャンバ21との間の扉を閉じ、チャンバ21内を大気圧にして、ガラス基板15をチャンバ21から取り出す。これにより、ポリシリコン薄膜の製造工程が終了する。
【0051】
なお、上記の例ではチャンバ21,22,23,25のいずれか1つのチャンバ内にのみガラス基板15が配置されていることとしたが、これらのチャンバ21,22,23,25のうちの2以上のチャンバに同時にガラス基板が配置されていてもよい。例えば、第2の照射チャンバ25で第2のレーザ照射を行っている間に、第1の照射チャンバ22で他のガラス基板に第1のレーザ照射を行ってもよい。このようにして複数の基板を連続的に処理することにより、作業効率を向上させることができる。
【0052】
また、ガラス基板15を加熱しながらレーザ照射を行ってもよい。例えば、エキシマレーザアニールでは、パルス状のエネルギー照射が行われるため、照射が終わった後に急速に基板が冷却され、微結晶化が生じやすくなったり、結晶粒径が小さくなったりするなどの問題がある。そこで、ガラス基板15が変形したりしない程度の歪点以下の温度、例えば200〜400℃にガラス基板15を加熱して、レーザ光線の照射を行うことが好ましい。
【0053】
(第3の実施の形態)
以下、本発明の第3の実施の形態について説明する。
第2の実施の形態中では、第1の照射及び第2の照射を別々のチャンバで処理する例を示したが、これに限るわけではなく、同一チャンバ内で処理することも可能である。
【0054】
図6は本実施の形態の結晶性半導体膜の製造方法において使用する結晶化装置の構成を示す模式図である。この結晶化装置は、エキシマレーザ31、アッテネータ32、光学系33、半透過ミラー34a、全反射ミラー34b及びステージ36により構成されている。エキシマレーザ31から出力されたレーザ光は、アッテネータ32により所定のエネルギーに減衰され、光学系33により所定の形状(この例では、細長い矩形状)に成形される。半透過ミラー34aはレーザ光の40%を透過し、60%を反射する。半透過ミラー34aで反射されたレーザ光はステージ36の上に載置されたガラス基板35の上のシリコン膜を照射する。また、半透過ミラー34aを透過した光は、全反射ミラー34bで反射された後、ガラス基板35の上のシリコン膜を照射する。
【0055】
図6ではわかりやすくするために、半透過ミラー34aで反射された光による照射領域(以下、第1の照射域という)と全反射ミラー34bで反射された光による照射域(以下、第2の照射域という)とが離れているが、実際には、第1の照射域と第2の照射域とが隣接するようにする。例えば、図7は横軸にガラス基板上の位置をとり、縦軸に照射エネルギーをとって、第1の照射域及び第2の照射域を示す図(レーザビームのプロファイル)である。本実施の形態では、この図7に示すように、半透過ミラー34aで反射された光による第1の照射域の幅は500μm、全反射ミラー34bで反射された光による第2の照射域の幅は350μmであり、これらの照射域は相互に隣接しているものとする。
【0056】
以下、上述の結晶化装置を使用した結晶性半導体膜の製造方法について説明する。
まず、CVD法等により、ガラス基板35の上にアモルファスシリコン膜を350Åの厚さに形成する。その後、ガラス基板35をステージ36の上に載置し、エキシマレーザ31から波長が308nmのレーザ光を出力させ、ガラス基板35上のアモルファスシリコン膜をレーザ光照射する。この場合、第1の照射域のエネルギー(E1)が300mJ、第2の照射域のエネルギー(E2)が270mJとなる。
【0057】
1回のレーザ照射を終える毎に、レーザ光線の照射域をガラス基板35に対し10μmづつ移動させる。従って、ガラス基板35の一箇所に着目すると、半透過ミラー34aで反射されたレーザ光により50回の照射を受け、その後、全反射ミラー34bで反射されたレーザ光により35回の照射を受ける。
本実施の形態においても、第1の照射(半透過ミラー34aにより反射された光のよる照射)により比較的大きな結晶を生成した後、第2の照射(全反射ミラー34bにより反射された光による照射)により微結晶を溶融し、再結晶化するので、第1及び第2の実施の形態と同様に、平均粒径が約1μmの大きなシリコン結晶からなるポリシリコン膜を得ることができる。
【0058】
(第4の実施の形態)
図8は本発明の第4の実施の形態の結晶化装置を示す模式図である。
本実施の形態の結晶化装置は、2つのエキシマレーザ31a,31bからそれぞれ出力されたレーザ光を用いて、第1の照射及び第2の照射を行う。すなわち、この結晶化装置は、2つのエキシマレーザ31a,31b、2つのアッテネータ32a,32b、2つの光学系33a,33b、2つの全反射ミラー37a,37b及び1つのステージ36により構成されている。
【0059】
レーザ31aから出力されたレーザ光は、アッテネータ32aで所定の光量に減衰され、光学系33aにより所定の形状に成形された後、全反射ミラー37aで反射されてガラス基板35上のシリコン膜を照射する。同様に、レーザ31bから出力されたレーザ光は、アッテネータ32bで所定の光量に減衰され、光学系33bにより所定の形状に形成された後、全反射ミラー37bにより反射されてガラス基板35上のシリコン膜を照射する。
【0060】
この例ではレーザ31bから出力された光は、幅が500μmの領域をEμ又はEφのエネルギーで照射する。また、レーザ31aから出力された光は、幅が350μmの領域をEμ又はEφよりも3σだけ低いエネルギーで照射する。また、ガラス基板35は、図中矢印で示す方向に移動する。従って、ガラス基板35の上のシリコン膜は、まず、レーザ31bから出力された光に照射され、その後レーザ31aから出力された光に照射される。
【0061】
この例でも、第3の実施の形態に示した結晶化装置と同様の効果を得ることができる。
(第5の実施の形態)
図9は本発明の第5の実施の形態の結晶化装置を示す模式図である。本実施の形態の結晶化装置は、エキシマレーザ31と、アッテネータ32と、光学系33と、半透過ミラー41と、全反射ミラー42,43,45と、光ディレイ装置44と、ステージ36とにより構成されている。光ディレイ装置44は全反射ミラー44a〜44dにより構成されており、光路長が15mに設定されている。これにより、光ディレイ装置44では、光を50nsecだけ遅延する。また、本実施の形態においては、ステージ36がレーザ光を透過するように、高純度合成石英で構成されている。これにより、ステージ36でのレーザ光の減衰は殆ど無視することができる。
【0062】
エキシマレーザ31から出力されたレーザ光はアッテネータ32により所定の光量に減衰され、光学系33により所定の形状に成形される。半透過ミラー41はレーザ光の1/2を透過し、1/2を反射する。半透過ミラー41を透過した光は、全反射ミラー42で反射され、ステージ36上に載置されたガラス基板35の上のシリコン膜を照射する。
【0063】
一方、半透過ミラー41により反射された光は、全反射ミラー43により反射され、光ディレイ装置44に入る。そして、光ディレイ装置44により約50nsecだけ遅延されて出力される。光ディレイ装置44から出力された光は、全反射ミラー45により反射され、ステージ36及びガラス基板35を透過して、ガラス基板35の上のシリコン膜を照射する。
【0064】
本実施の形態においては、全反射ミラー42により反射されてガラス基板35上のシリコン膜を照射するレーザ光のエネルギーが、Eμ又はEφとなるように設定されている。また、ガラス基板35の下側からシリコン膜を照射するレーザ光は、光ディレイ装置44により50nsecだけ遅延され、ガラス基板35により光量が減衰されてシリコン膜に到達する。例えば、ガラス基板35としてHAYA製NA35(厚さ0.7mm)を使用した場合、波長が308nmの光に対する透過率が80%であるので、ガラス基板35による光の減衰だけで第2の照射時の光エネルギーを適正なエネルギーとすることができる。本実施の形態においても、第3の実施の形態と同様の効果を奏する。
【0065】
なお、半透過ミラー41を使用する代わりに、全反射ミラーと、当該ミラーを一定の周期で光路内に抜き差しする装置とを用いてもよい。この場合、光ディレイ装置44が不要になり、装置を小型化することができる。
(第6の実施の形態)
以下、本発明の第6の実施の形態について説明する。
【0066】
本願発明者らの実験では、レーザ光の照射を行う前の膜自体に含まれる不純物も結晶粒径に強く影響することが判明している。そこで、本実施の形態では、これらの不純物と結晶粒径との関係について説明する。また、アモルファスシリコン膜の成膜時の条件と結晶化度との関係及び自然酸化膜の影響についても説明する。
【0067】
(1)酸素、窒素及び炭素の含有量
まず、アモルファスシリコン膜中の酸素、窒素及び炭素と結晶粒径との関係について説明する。これらの不純物は、少ないほうが好ましいことは当然であるが、本発明では結晶化工程(第1の照射工程)に加えて光照射によるアニール工程(第2の照射工程)を実施するため、不純物の影響をより受けやすい。
【0068】
まず、シランガスと水素ガスとを原料とし、この原料中に不純物として酸素ガスを添加して、ガラス基板上にアモルファスシリコン膜を形成した。この場合、酸素ガスの添加量を変化させて、複数のガラス基板の上にそれぞれ酸素含有量が相互に異なるシリコン膜を形成した。そして、これらのシリコン膜に対し、第1の実施の形態で示すようにして、第1の照射工程及び第2の照射工程を行ってポリシリコン膜を形成し、シリコンの結晶粒径を測定した。
【0069】
その結果、アモルファスシリコン膜中の酸素濃度が1020atoms /cm3 を超えると、結晶粒径が酸素ガスを添加しないときの1/2以下になることが判明した。このことから、アモルファスシリコン膜中の酸素濃度は、1020atoms /cm3 以下とすることが好ましい。
次に、シランガスと水素ガスとを原料とし、この原料中に不純物としてアンモニアガスを添加して、ガラス基板上にアモルファスシリコン膜を形成した。この場合も、アンモニアガスの添加量を変化させて、複数のガラス基板の上にそれぞれ窒素含有量が相互に異なるシリコン膜を形成した。そして、これらのシリコン膜に対し、第1の実施の形態で示すようにして、第1の照射工程及び第2の照射工程を行ってポリシリコン膜を形成し、シリコンの結晶粒径を測定した。
【0070】
その結果、アモルファスシリコン膜中の窒素濃度が1018atoms /cm3 を超えると、結晶粒径がアンモニアガスを添加しないときの1/2以下になることが判明した。このことから、アモルファスシリコン膜中の窒素濃度は、1018atoms /cm3 以下とすることが好ましい。
次に、シランガスと水素ガスとを原料とし、この原料中に不純物としてメタンガスを添加して、ガラス基板上にアモルファスシリコン膜を形成した。この場合も、メタンガスの添加量を変化させて、複数のガラス基板の上にそれぞれ炭素含有量が相互に異なるシリコン膜を形成した。そして、これらのシリコン膜に対し、第1の実施の形態で示すようにして、第1の照射工程及び第2の照射工程を行ってポリシリコン膜を形成し、ポリシリコン粒径を測定した。
【0071】
その結果、アモルファスシリコン膜中の炭素濃度が1019atoms /cm3 を超えると、結晶粒径がアンモニアガスを添加しないときの1/2以下になることが判明した。このことから、アモルファスシリコン膜中の炭素濃度は、1019atoms /cm3 以下とすることが好ましい。
これらの不純物を上記の値以下に規制するためには、成膜時に使用する原料に高純度のものを使用したり、CVD装置の内部を清掃するなどの対策を施すことが重要である。
【0072】
(2)水素の含有量
レーザ照射による結晶化では、水素の影響も強く受ける。これは、レーザ照射により、膜中に含まれている水素が急速に脱離して、いわゆるアブレーション(Ablation)を起こすためである。
まず、シランガスと水素ガスとを原料とするプラズマCVD法により、ガラス基板上にアモルファスシリコン膜を形成した。そして、このアモルファスシリコン膜を有するガラス基板を、電気炉を用いて、温度が550℃、圧力が1気圧(atm )の窒素雰囲気中で3時間熱処理した。その後、第1の実施の形態で示したように第1の照射工程及び第2の照射工程を行ってポリシリコン膜を形成した。その結果、アブレーションによるシリコン膜の不良は認められなかった。従って、レーザ照射工程の前に、熱処理を施すことが好ましい。
【0073】
また、第1の照射工程の前に、高真空中において結晶化のしきい値Ecよりも低いエネルギーでレーザを照射してもよい。このレーザ光の照射により膜が加熱され、アモルファスシリコン膜中のガスを真空中に放出することができる。
例えば、本願発明者らの実験では、プラズマCVD法により形成した厚さが350Åのアモルファスシリコン膜の場合、結晶化のしきい値Ecは約200mJであった。このアモルファスシリコン膜に対し190mJのエネルギーのレーザ光を照射したところ、アモルファスシリコン膜中の水素濃度が1021atoms /cm3 以下となった。
【0074】
(3)アモルファスシリコン膜の形成条件
シラン系ガスを原料とするCVD法では、膜中に取り込まれた水素の状態により膜の密度や結合状態が変化し、水素の脱離の容易さに影響するだけでなく、結晶化後の結晶化度にまで影響を及ぼす。具体的には、赤外吸収スペクトルで2100cm-1に現れる、Si=H2 や、Si≡H3 (膜中に遊離した水素分子という説もある)に割り付けられる結合が多くみられる膜のほうが、結晶化度が10〜20%程度高くなる。
【0075】
アモルファスシリコンTFTを形成するための条件を用いて、シランガス及び水素ガスを原料とするプラズマCVD法を適用すると、通常、これらの結合が発生し、その結果TFT特性が劣化する。
ところが、本願発明者らの実験により、アモルファスシリコン膜にレーザ光を照射してポリシリコン膜を形成する場合は、これらの結合が強くなるほど結晶化度は向上し、TFTの示す特性も改善されることが判明した。より具体的には、成膜時の温度を230℃〜室温で行うことで、これらの結合が強い膜を得ることが可能となる。
【0076】
(4)自然酸化膜
本願発明者らの実験では、微結晶化や結晶粒径を決める要因として、レーザ光の照射を行う前のアモルファス膜の表面に形成された自然酸化膜も強く影響することが判明している。
アモルファスシリコン膜の表面に自然酸化膜があると、レーザ照射によって溶解したシリコンの溶液中に酸化膜が溶解し、自然酸化膜中に含まれていた酸素や炭素等の汚染物質が溶液中に含まれれてしまう。これらの汚染物質は、溶液が凝固する際に結晶粒界に析出して、シリコン膜の電気的な特性を劣化させるだけでなく、異常な結晶成長核の発生の原因となる。レーザ照射前のアモルファスシリコン膜の表面に存在する自然酸化膜を除去することで、これらの障害を排除することができる。
【0077】
自然酸化膜の除去には、通常、フッ化水素酸水溶液を成分として含むエッチャントにより、酸化膜を除去する手法が知られている。しかし、低温ポリシリコン技術で利用されることの多い低融点ガラス基板では、ガラス基板自体にアルミニウム、バリウム及びナトリウム等の各種軽元素不純物が含まれるため、エッチング中にエッチャントに溶解したこれらの不純物が吸着し、その後の結晶化の際に異常な核生成によって、得られる結晶粒が小さくなったり、微結晶化を生じることもある。
【0078】
従って、更に好適な処理を行うには、水溶液による自然酸化膜のエッチング(ウェットエッチング)ではなく、水溶液を使用しないエッチング(ドライエッチング)が好ましい。例えば、減圧したチャンバ内にフッ化水素ガスを導入し、気相反応によりシリコン表面の自然酸化膜を除去した後、結晶化処理を行ったところ、基板に含有される不純物の汚染に影響されることなく、良好な結晶化を行うことが可能であった。
【0079】
(第7の実施の形態)
図10は本発明の第7の実施の形態の結晶化装置を示す模式図である。なお、図10において、図4と同一物には同一符号を付している。
この結晶化装置は、エキシマレーザ11と、アッテネータ12と、光学系13と、反射ミラー14と、ステージ16と、光源51と、半透過ミラー52と、フォトダイオード53と、制御装置54とにより構成されている。
【0080】
エキシマレーザ11から出力されたレーザ光はアッテネータ12で所定の光量に減衰される。そして、光学系13で所定のビーム形状に成形された後、反射ミラーにより反射されてガラス基板15上のシリコン膜を照射する。
一方、制御装置54により制御された光源51から放出された光が、半透過ミラー52を介してガラス基板15上のシリコン膜に照射され、シリコン膜から反射された光が半透過ミラー52により反射されて、フォトダイオード53に入射する。制御装置54は、フォトダイオード53の出力を基に、シリコン膜の結晶性を評価する。また、制御装置54は、シリコン膜の結晶性の評価の結果に応じてエキシマレーザ11を制御し、第2の照射工程でレーザ光を照射する位置を制御する。
【0081】
以下、上記の結晶化装置を使用したポリシリコン薄膜の製造方法について説明する。
第1の照射工程では、第1の実施の形態と同様に、レーザ光をガラス基板15上のアモルファスシリコン膜に照射しながらがら、ガラス基板15を載置したステージ16を一方向に移動させる。
【0082】
その後、第2の照射工程において、図10に示すように光源51から出力された光をガラス基板上のシリコン膜に照射する。制御部54は、シリコン膜からの反射光を受光したフォトダイオード53の出力に基づいて、シリコン膜の結晶性を評価する。
例えば、シリコン膜の場合、直接遷移による反射率のピーク波長は、380nm及び280nmの付近にある。また、この波長の光の反射率は、シリコン膜の結晶性に強く依存する。従って、これらの波長の光強度によって結晶性を評価することができる。特に、波長が350nm以下の光では、シリコン膜の吸収係数が大きいため、厚さの影響(光の干渉による影響)を受けにくいという性質があり、結晶性の評価には好適である。
【0083】
光源51としては、これらの波長を含む光を放出するものであることが好ましく、例えば、重水素ランプ(Deuterium lamp)、LED(light-emitting diode)又はレーザ装置等を使用することができる。
制御装置54は、フォトダイオード53の出力がある一定の値よりも低くなると結晶性が悪いと判定し、その位置を記憶する。一方、制御装置54は、エキシマレーザ11から出力されたレーザ光の照射位置を監視しており、レーザ光の照射位置が結晶性が悪い領域に移動すると、エキシマレーザ11を駆動してシリコン膜にレーザを照射する。このときのレーザ光のエネルギーは、第1の照射工程のレーザ光のエネルギーE1よりも3σだけ低いエネルギーとする。
【0084】
本実施の形態では、結晶性が悪い領域にのみ第2の照射を行うので、第1の実施の形態に比べて、処理時間を短縮できるという利点がある。
なお、上述の実施の形態では、反射率でピークを示す波長を利用したが、ピークの影響を受けない波長の光を利用することも可能である。これは、結晶粒径の増加に伴ってシリコン膜表面の凹凸が相対的に増加するために、レーリー散乱(Rayleigh scattering )が大きくなることを利用する。典型的な波長域としては、330nm及び230nmが使用可能である。使用方法としては、上記の実施の形態と同様であり、レーザ光のエネルギーが過剰又は不足の場合、得られる結晶粒径が小さいため、信号強度は大きくなり、逆に粒径の増大とともに信号強度は減衰する。このような原理を利用して、シリコン膜の結晶性を評価することができる。
【0085】
更に、上記の2つの評価方法(直接遷移による結晶性の評価及びレーリー散乱による結晶粒径の評価)を組み合わせ、結晶性の良否をより高精度で評価し、その結果に応じて第2の照射を行う領域を決定してもよい。
また、これらの方法は反射光の強度により結晶性を評価するので装置が比較的簡単であるが、分光エリプソメトリ(specroscpic ellipspmetry)を利用した高精度な測定や、原子間力顕微鏡(atomic force microscope :AFM)による表面形状及び粒径の直接評価等を利用してもよい。
【0086】
(第8の実施の形態)
図11は本発明の第8の実施の形態の結晶化装置を示す模式図である。図11において、図4と同一物には同一符号を付している。
この結晶化装置は、エキシマレーザ11と、アッテネータ12と、光学系13と、半透過ミラー55と、ステージ16と、PINダイオードからなる紫外線検出器56と、制御装置57とにより構成されている。エキシマレーザ11から出力されたレーザ光は、アッテネータ12で所定の光量に減衰され、光学系13により所定のビーム形状に成形されて半透過ミラー55に到達する。半透過ミラー55は、到達した光の約1%を透過し、残りを反射する。半透過ミラー55で反射されたレーザ光は、ガラス基板15の上のシリコン膜を照射する。
【0087】
一方、半透過ミラー55を透過した光は検出器56により検出され、検出器56から光量に応じた信号が出力される。制御装置57は、第1の照射工程において、検出器56の出力によりレーザ光の出力変動を監視し、レーザ光のエネルギーが適正か否かを判定する。そして、レーザ光のエネルギーが適正でないと判定したとき、例えばレーザ光のエネルギーが過剰であると判定したときは、そのときのレーザ光の照射位置を記憶する。
【0088】
その後、第2の照射工程において、制御装置57はエキシマレーザ11を制御し、第1の照射工程で適正な照射が行われなかった領域に対してのみ、レーザ光を照射する。このときのレーザ光のエネルギーは、第1の照射工程におけるレーザ光のエネルギーE1よりも3σだけ低いエネルギーとする。
本実施の形態においても、第7の実施の形態と同様に、結晶性が悪いと考えられる領域にのみ第2の照射工程を実施するので、第1の実施の形態に比べて処理時間を短縮できるという利点がある。
【0089】
なお、本実施の形態では、1つのPINダイオード検出器56により光強度を検知する場合について説明したが、本発明はこれに限定されるものではなく、CCD(Charge Coupled Device )又はダイオードアレイを用いることで、レーザビームの空間的な強度分布(2次元分布)を記録し、その結果に基づいてエキシマレーザ11を制御するようにしてもよい。
【0090】
(第9の実施の形態)
以下、本発明の第9の実施の形態の結晶性半導体膜の製造方法について説明する。
低温ポリシリコンTFT等で利用されているエキシマレーザは、比較的大きな出力と相対的に良好な出力安定性を有する。しかしながら、現状のエキシマレーザは、液晶ディスプレイで使用されるような大型基板(例えば、400×500mm、550×650mmなど)を1回の照射で処理できるものではない。
【0091】
このため、通常、エキシマレーザから出力されたビームを細長い矩形(線状)に成形し、この矩形のビームを走査することで基板全面を処理している。この場合も、大型の基板では基板の短辺側全体を一括処理できるような出力を得ることはできない。
図12(a)は、大型の基板を用いた場合のポリシリコン薄膜の形成方法を示す平面図、図12(b)は従来技術におけるレーザビームのプロファイルを示す図、図12(c)は本実施の形態におけるレーザビームのプロファイルを示す図である。なお、図12(b),(c)において、実線は基板15の左側の領域を照射するときのレーザビームのプロファイル、破線は基板15の右側の領域を照射するときのレーザビームのプロファイルを示している。また、図12(b),(c)において、横軸は基板内の位置を示し、縦軸はレーザビームの強度を示している。更に、図13(a)は本実施の形態における第1の照射工程時のレーザビームのプロファイル(図12(c)と同じ)、図13(b)は第2の照射工程時のレーザビームのプロファイルを示す図である。
【0092】
アモルファスシリコン膜が形成された大型の基板15をレーザ照射する場合、図12(a)に示すように、例えば細長い矩形のレーザビームにより基板15の左側半分の領域を照射し、その後基板15の右側半分の領域を照射する。この場合、レーザビームの両端部分では、ビーム強度が低下するので、従来は図12(b)に示すように、基板15の中央部分(図12(a)に符号Aで示す部分)ではレーザビームの強度が弱く、結晶化が生じない領域が発生する。基板15の左側半分の領域を照射するときと右側半分の領域を照射するときとでビームの照射領域が重なるようにすることも考えられるが、そうすると基板15の中央部分Aではレーザ光のエネルギーが大きくなって、アブレーションや多量の微結晶が発生する。このため、従来は、大型の液晶表示装置の製造に低温ポリシリコンプロセスを適用することはできなかった。
【0093】
一方、本実施の形態においては、図12(c)に示すように、基板15の左側の領域をレーザ照射するときの照射領域と、右側の領域のレーザ照射するときの照射領域とをオーバーラップさせ、その2つの照射領域のレーザビームのプロファイルの交差する部分のエネルギーE*を、第2の照射工程におけるレーザ光のエネルギーE2より低い値とする。例えば、第2の照射工程では第1の照射工程におけるエネルギーE1よりも3σだけ低いエネルギーのレーザ光を照射するものとすると、2つの照射領域のレーザビームのプロファイルの交差する部分のエネルギーE*は、E1−3σよりも低くなるようにする。
【0094】
その後、エネルギーE2を有し、図13(b)に示すようなプロファイルを有するレーザビームにより、基板15の中央の領域Aをレーザ照射する。これにより、基板15の中央の領域Aの結晶粒径を大きくすることができて、大型の液晶表示装置の製造が可能になる。
なお、本実施の形態においては、1枚のガラス基板を2つの領域(左側の領域及び右側の領域)に分割してレーザ照射を行う場合について説明したが、より多くの領域に分割してレーザ照射を行ってもよい。
【0095】
また、図13(a),(b)に示すプロファイルのレーザビームに代えて、図14(a),(b)に示すように、第2の照射工程では基板15の短辺の長さにほぼ等しい長さのレーザビームを使用して、第2の照射工程を行ってもよい。第2の照射工程では、第1の照射工程に比べてレーザ光のエネルギーが低くてもよく、また微結晶化のしきい値Eμとの差が大きいので出力変動が許容できる。このため、基板の短辺の長さにほぼ等しい形状のレーザビームを使用することが可能である。
【0096】
更に、図15に示すように、第1の照射工程ではレーザ光のエネルギーをE1とし、基板15の右側を照射するときの照射域と左側を照射するときの照射域とが重なるように行い、第2の照射工程ではレーザ光のエネルギーをE2とし、レーザ光を第1の照射における走査方向と垂直な方向に走査してもよい。この場合は、領域A及びその近傍に微結晶が発生するが、第2の照射により微結晶を溶融して結晶化させることができる。
【0097】
(第10の実施の形態)
図16〜図20は本発明の第10の実施の形態に係る液晶表示装置の製造方法を工程順に示す断面図である。なお、これらの図においては液晶表示装置の画素スイッチとなる薄膜トランジスタの製造工程を示している。
まず、図16(a)に示すように、ガラス基板(コーニング社製:1737)61の上に、シランガスと笑気ガスとを原料とするプラズマCVD法により、シリコン酸化物からなる厚さが2000Åのバリア層62を形成した。なお、バリア層62は、ガラス基板61に含まれる各種不純物を防止するために形成する。バリア層62は、シリコン窒化物により形成してもよい。
【0098】
次に、シランガスと水素ガスとを原料とするプラズマCVD法により、バリア層62の上に、厚さが400Åのアモルファスシリコン膜63を形成した。その後、電気炉を使用し、1気圧の窒素ガス雰囲気中で550℃の温度で3時間加熱して、アモルファスシリコン膜63中に含まれる水素を脱離させた。
次に、図16(b)に示すように、ラムダフィジック製エキシマレーザアニール装置L4308A(発振波長308nm、発振周波数300Hz)を用いて、第1の実施の形態に示す方法によりアモルファスシリコン膜63に第1のレーザ照射及び第2のレーザ照射を行い、アモルファスシリコン膜63をポリシリコン膜64に変えた。この場合、第1の照射工程におけるレーザ光のエネルギーE1は330mJ、第2の照射工程におけるレーザ光のエネルギーE2は300mJとした。これにより、微結晶を含まないポリシリコン膜64を得た。
【0099】
次に、図16(c)に示すように、フォトリソグラフィ技術によりポリシリコン膜64のTFT形成領域上に所定のパターンのレジスト(図示せず)を形成し、4フッ化炭素をエッチャントとするリアクティブイオンエッチング(Reactive Ion Etching:RIE)によりポリシリコン膜64パターニングした。その後、レジスト膜を除去した。
【0100】
次に、図17(a)に示すように、シランガスと笑気ガスとを原料とするプラズマCVD法により、基板61の上側全面に、酸化シリコンからなる厚さが1200Åのゲート絶縁膜65を形成した。
次に、図17(b)に示すように、アルミニウムをターゲットとするDC(direct current)スパッタ法により、ゲート電極となるアルミニウム膜66を3000Åの厚さに形成した。
【0101】
その後、図17(c)に示すように、フォトリソグラフィ技術を用いてアルミニウム膜66をパターニングし、ゲート電極67を形成した。
次に、ガラス基板61の上側全面にフォトレジストを塗布し、露光及び現像工程を経て、図18(a)に示すように、ゲート電極67を覆うレジスト膜を形成した。そして、図18(b)に示すように、レジスト膜68をマスクとし、RIE法によりゲート酸化膜65をエッチングして、所定の形状とした。
【0102】
次に、図18(c)に示すように、レジスト膜68をマスクとし、ポリシリコン膜64にP(リン)を高濃度にイオン注入して、ソース・ドレイン領域69を形成した。
次に、レジスト膜68を除去した後、図19(a)に示すように、ゲート酸化膜65を介してポリシリコン膜64に不純物を低濃度に導入し、ゲート電極67とソース・ドレインとの間のオフセット領域をLDD(Lightly Dopes Drain)領域70とした。
【0103】
次に、基板61を電気炉内に入れ、1気圧の窒素雰囲気中で、380℃の温度で3時間熱処理した。その後、エキシマレーザアニール装置を使用し、250mJのエネルギーのレーザ光を照射して、ソース・ドレイン領域69及びLDD領域70にドーピングされた不純物の活性化処理を行った。
次に、図19(b)に示すように、アンモニアガス、水素ガス及びシランガスを原料とするプラズマCVD法により、基板61の上側全面に窒化シリコンを堆積させて、層間絶縁膜71とした。
【0104】
そして、フォトリソグラフィ法を使用し、層間絶縁膜71を選択的にエッチングして、図19(c)に示すように、ソース・ドレイン69に到達するコンタクトホール72a及びゲート電極67に到達するコンタクトホール72bを形成した。
次に、DCスパッタ法により、基板61の上側全面にTi(チタン)を3000Åの厚さに堆積してTi膜を形成した。その後、フォトリソグラフィ法を使用してTi膜を所定の形状にパターニングし、図20(a)に示すように、ソース・ドレイン領域69に電気的に接続された電極73を形成した。
【0105】
次いで、反応性DCスパッタ法により、基板61の上側全面にITO(indium-tin oxide:インジウム酸化スズ)膜を1000Åの厚さに形成した。その後、フォトリソグラフィ法を使用し、ITO膜をパターニングして、図20(b)に示すように画素電極74を形成した。
その後、基板61を再び350℃の温度で4時間熱処理した。これは、ポリシリコン膜64とゲート絶縁膜65との界面に含まれる欠陥を、層間絶縁膜71に含まれる水素を利用して終端させ、電気的特性を確保するためである。
【0106】
このようにして形成したTFTの特性を調べたところ、キャリアの移動度が100cm2 /Vs、オンーオフ比が109 以上であった。このことから、上記の方法により製造したTFTは、液晶表示装置の画素スイッチとしてだけでなく、ドライバ回路を構成するにも十分なスイッチング特性を有することが確認された。
【0107】
なお、上述した各実施の形態においてはいずれもシリコンからなる結晶性半導体膜の製造方法について説明したが、これにより本発明の適用範囲がポリシリコン膜の製造のみに限定されるものではなく、他の単体半導体であるGe(ゲルマニウム)や、光線照射により結晶性を促進する効果を期待しうる化合物半導体などに適用することが可能である。
【0108】
また、上述した各実施の形態ではいずれも光源としてエキシマレーザを使用した場合について説明したが、これに限定されるものではなく、F2 レーザ等の厳密にはエキシマレーザではないガスレーザや、高次高調波を利用したYAGレーザ、又は非線形工学素子を利用したレーザ等を利用してもよい。
(付記)
(1)請求項1に記載の結晶性半導体膜の製造方法において、前記第1の照射工程及び前記第2の照射工程のうちの少なくとも一方の工程を、不活性ガス雰囲気中にて行うことが好ましい。
【0109】
(2)請求項1に記載の結晶性半導体膜の製造方法において、前記第2の照射工程を、真空中にて行うことが好ましい。
(3)請求項1に記載の結晶性半導体膜の製造方法において、前記第1の照射工程及び前記第2の照射工程のうちの少なくとも一方の工程において前記基板を加熱することが好ましい。
【0110】
(4)請求項1に記載の結晶性半導体膜の製造方法において、前記半導体膜は、シリコンからなることが好ましい。
(5)(4)に記載の結晶性半導体膜の製造方法において、前記第1の照射工程を実施する前の前記シリコン膜は、酸素濃度を1020atoms /cm3 以下としたものであることが好ましい。
【0111】
(6)(4)に記載の結晶性半導体膜の製造方法において、前記第1の照射工程を実施する前の前記シリコン膜は、窒素濃度を1018atoms /cm3 以下としたものであることが好ましい。
(7)(4)に記載の結晶性半導体膜の製造方法において、前記第1の照射工程を実施する前の前記シリコン膜は、炭素濃度を1019atoms /cm3 以下としたものであることが好ましい。
【0112】
(8)(4)に記載の結晶性半導体膜の製造方法において、前記第1の照射工程を実施する前の前記シリコン膜は、水素濃度を1021atoms /cm3 以下としたものであるが好ましい。
(9)(4)に記載の結晶性半導体膜の製造方法において、前記第1の照射工程及び前記第2の照射工程のうちの少なくとも一方の工程の前に、前記シリコン膜の表面の自然酸化膜をドライエッチングにより除去する工程を有することが好ましい。
【0113】
(10)請求項1に記載の結晶性半導体膜の製造方法において、前記第1の照射工程の前に、前記半導体膜を有する基板を熱処理して前記半導体膜中の水素濃度を低減する工程を有することが好ましい。
(11)請求項1に記載の結晶性半導体膜の製造方法において、前記第1の照射工程を実施する前の前記半導体膜は水素化アモルファスシリコンからなり、当該半導体膜の赤外線吸収スペクトルが2100cm-1に吸収ピークを有するものであることが好ましい。
【0114】
(12)結晶性半導体膜の製造方法において、
基板上に形成された半導体膜に、第1のエネルギーE1の矩形又は線状のレーザビームを照射し、前記基板を移動させて前記半導体膜の第1の領域をレーザ照射する第1の照射走査工程と、
前記第1のエネルギーE1の矩形又は線状のレーザビームを使用し、当該レーザビームの照射領域の端部が前記第1の照射走査工程でレーザ照射された領域の端部に重なるように前記基板をレーザビーム照射域に対し相対的に移動させて前記半導体膜の第2の領域をレーザ照射する第2の照射走査工程と、
前記1の照射工程及び前記第2の照射工程の両方の工程でいずれもレーザ照射された前記第1の領域と前記第2の領域との境界部分を、前記第1のエネルギーよりも低い第2のエネルギーE2のレーザビームで照射する工程と
を有していてもよい。
【0115】
(13)結晶性半導体膜の製造方法において、
基板上に形成された半導体膜に、第1のエネルギーE1の矩形又は線状のレーザビームを照射し、前記基板を移動させて前記半導体膜の第1の領域をレーザ照射する第1の照射走査工程と、
前記第1のエネルギーE1の矩形又は線状のレーザビームを使用し、当該レーザビームの照射領域の端部が前記第1の照射走査工程でレーザ照射された領域の端部に重なるように前記基板をレーザビーム照射域に対し相対的に移動させて前記半導体膜の第2の領域をレーザ照射する第2の照射走査工程と、
前記基板上の前記半導体膜の全体を、前記第1のエネルギーE1よりも低い第2のエネルギーE2のレーザビームで照射する工程と
を有していてもよい。
【0116】
(14)請求項7に記載の結晶化装置において、前記第1の光照射手段は、光源と、前記光源から出射された光の一部を透過し、残部を反射する半透過ミラーとを有し、前記第2の光照射手段は、前記半透過ミラーを透過した光の光路を変更する光路変更手段を有することが好ましい。
(15)請求項7に記載の結晶化装置において、前記第1の光照射手段は、第1の光源と、前記第1の光源から出射された光の光路を変更する第1光路変更手段とを有し、前記第2の光照射手段は、第2の光源と、前記第2の光源から出射された光の光路を変更する第2の光路変更手段とを有することが好ましい。
【0117】
(16)請求項7に記載の結晶化装置において、前記第1の光照射手段は、光源と、前記光源から出射された光の一部を透過し、残部を反射する半透過ミラーと、前記半透過ミラーを透過した光の光路を変更する第1の光路変更手段とを有し、前記第2の光照射手段は、前記半透過ミラーにより反射された光を遅延する光遅延装置と、前記光遅延装置により遅延された光の光路を変更する第2の光路変更手段とを有することが好ましい。
【0118】
【発明の効果】
以上説明したように、本発明によれば、基板上に形成された半導体膜に対し、第1の照射工程で第1のエネルギーE1の光を照射して粒径の大きい結晶を形成し、その後第2の照射工程で第1のエネルギーE1よりも低い第2のエネルギーE2の光を照射して、微結晶を溶融し再結晶化するので、比較的大きい結晶からなる結晶性半導体膜を製造することができる。これにより、液晶表示装置等に使用されるTFT等の薄膜素子の性能が向上するとともに、歩留まりが向上するという効果を奏する。
【図面の簡単な説明】
【図1】図1はエキシマレーザのエネルギーと、レーザ照射により得られたポリシリコンの結晶粒径及び微結晶領域体積比との関係を示す図である。
【図2】図2はTFTの特性を示す図である。
【図3】図3は本発明によるエキシマレーザのエネルギーと結晶粒径及び微結晶領域体積比との関係を示す図である。
【図4】図4は本発明の第1の実施の形態において使用する結晶化装置を示す模式図である。
【図5】図5は本発明の第2の実施の形態の結晶化装置を示す模式図である。
【図6】図6は本発明の第3の実施の形態の結晶化装置を示す模式図である。
【図7】図7は第3の実施の形態におけるレーザビームのプロファイルを示す図である。
【図8】図8は本発明の第4の実施の形態の結晶化装置を示す模式図である。
【図9】図9は本発明の第5の実施の形態の結晶化装置を示す模式図である。
【図10】図10は本発明の第7の実施の形態の結晶化装置を示す模式図である。
【図11】図11は本発明の第8の実施の形態の結晶化装置を示す模式図である。
【図12】図12は本発明の第9の実施の形態の結晶性半導体膜の製造方法を示す図である。
【図13】図13は第9の実施の形態におけるレーザビームのプロファイルを示す図である。
【図14】図14は、第9の実施の形態の変形例におけるレーザビームのプロファイルを示す図である。
【図15】図15は、第9の実施の形態の他の変形例におけるレーザビームのプロファイルを示す図である。
【図16】図16は本発明の第10の実施の形態に係る液晶表示装置の製造方法を示す断面図(その1)である。
【図17】図17は本発明の第10の実施の形態に係る液晶表示装置の製造方法を示す断面図(その2)である。
【図18】図18は本発明の第10の実施の形態に係る液晶表示装置の製造方法を示す断面図(その3)である。
【図19】図19は本発明の第10の実施の形態に係る液晶表示装置の製造方法を示す断面図(その4)である。
【図20】図20は本発明の第10の実施の形態に係る液晶表示装置の製造方法を示す断面図(その5)である。
【符号の説明】
11,31,31a,31b エキシマレーザ、
12,24b,26b,32,32a,32b アッテネータ、
13,24c,26c,3333a,33b 光学系、
14,34b,37a,37b,42,43,45 反射ミラー、
15,35,61 ガラス基板、
16,36 ステージ、
21,22,23,25 チャンバ、
22a 搬送ロボット、
24a,26a レーザ光源、
34a,41,52 半透過ミラー
44 光ディレイ装置、
51 光源、
53 フォトダイオード、
55,57 制御装置、
56 検出器、
62 アモルファスシリコン膜、
63 シリコン膜(ポリシリコン膜)
65 ゲート酸化膜、
67 ゲート電極、
69 ソース・ドレイン領域、
71 層間絶縁膜、
74 画素電極。

Claims (6)

  1. 基板上に形成された半導体膜に、粒径が大きい半導体結晶を形成可能な第1のエネルギーE1のレーザ光を走査しながら1回以上照射する第1の照射工程と、
    前記半導体膜に、前記第1のエネルギーE1よりも低く、かつ、前記第1の照射工程で生成された微結晶を再結晶化可能な第2のエネルギーE2のレーザ光を照射する第2の照射工程とを有し、
    前記第1のエネルギーE1は、半導体の微結晶化のしきい値Eμ以上、かつ半導体結晶の粒径が最大となるエネルギーEφ以下のエネルギーであり、
    前記第2のエネルギーE2は前記半導体の微結晶化のしきい値Eμよりも低いエネルギーであることを特徴とする結晶性半導体膜の製造方法。
  2. 前記第2のエネルギーE2は、前記第1のエネルギーE1の設定値から前記第1のエネルギーE1の出力変動の標準偏差σの3倍の値を減じた値であることを特徴とする請求項1に記載の結晶性半導体膜の製造方法。
  3. 前記第1の照射工程及び前記第2の照射工程は、いずれも波長が350nm以下の紫外線を発生するレーザ光源を用いて行うことを特徴とする請求項1に記載の結晶性半導体膜の製造方法。
  4. シランガスを原料とし、プラズマCVD法を用いて、室温から230℃までの範囲の温度条件下で、基板上に水素化アモルファスシリコン膜を形成する工程と、
    粒径が大きい半導体結晶を形成可能な第1のエネルギーE1のレーザ光を前記シリコン膜に照射する第1の照射工程と、
    前記シリコン膜に、前記第1のエネルギーE1よりも低く、かつ、前記第1の照射工程で生成された微結晶を再結晶化可能な第2のエネルギーE2のレーザ光を照射する第2の照射工程とを有し、
    前記第1のエネルギーE1は、半導体の微結晶化のしきい値Eμ以上、かつ半導体結晶の粒径が最大となるエネルギーEφ以下のエネルギーであり、
    前記第2のエネルギーE2は前記半導体の微結晶化のしきい値Eμよりも低いエネルギーであることを特徴とする結晶性半導体膜の製造方法。
  5. 制御手段と、
    前記制御手段により制御される光源と、
    前記光源から出射されたレーザ光の光路を基板上の半導体膜に向けて変更する光路変更手段と、
    前記光源から出射されたレーザ光の強度を検出する検出手段とを有し、前記制御手段は前記光源から出射された第1のエネルギーE1のレーザ光により前記基板上の半導体膜を照射するとともに、前記検出手段の出力を基に前記半導体膜の結晶性の良否を判定し、その結果に基づいて前記半導体膜に前記第1のエネルギーE1よりも低い第2のエネルギーE2のレーザ光を選択的に照射する結晶化装置であって、
    前記第1のエネルギーE1は、半導体の微結晶化のしきい値Eμ以上、かつ半導体結晶の粒径が最大となるエネルギーEφ以下のエネルギーであり、
    前記第2のエネルギーE2は前記半導体の微結晶化のしきい値Eμよりも低いエネルギーであることを特徴とする結晶化装置。
  6. 基板上に半導体膜を形成する工程と、
    前記半導体膜に粒径が大きい半導体結晶を形成可能な第1のエネルギーE1のレーザ光を照射する第1の照射工程と、
    前記半導体膜に、前記第1のエネルギーよりも低く、かつ、前記第1の照射工程で生成された微結晶を再結晶化可能な第2のエネルギーE2のレーザ光を照射する第2の照射工程と、
    前記半導体膜をパターニングする工程と、
    前記基板上にゲート絶縁膜を形成する工程と、
    前記ゲート絶縁膜の上にゲート電極を形成する工程と、
    前記半導体膜に不純物を導入する工程とを有し、
    前記第1のエネルギーE1は、半導体の微結晶化のしきい値Eμ以上、かつ半導体結晶の粒径が最大となるエネルギーEφ以下のエネルギーであり、
    前記第2のエネルギーE2は前記半導体の微結晶化のしきい値Eμよりも低いエネルギーであることを特徴とするTFTの製造方法。
JP30847499A 1999-10-29 1999-10-29 結晶性半導体膜の製造方法、結晶化装置及びtftの製造方法 Expired - Lifetime JP4472066B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP30847499A JP4472066B2 (ja) 1999-10-29 1999-10-29 結晶性半導体膜の製造方法、結晶化装置及びtftの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP30847499A JP4472066B2 (ja) 1999-10-29 1999-10-29 結晶性半導体膜の製造方法、結晶化装置及びtftの製造方法

Publications (2)

Publication Number Publication Date
JP2001126987A JP2001126987A (ja) 2001-05-11
JP4472066B2 true JP4472066B2 (ja) 2010-06-02

Family

ID=17981465

Family Applications (1)

Application Number Title Priority Date Filing Date
JP30847499A Expired - Lifetime JP4472066B2 (ja) 1999-10-29 1999-10-29 結晶性半導体膜の製造方法、結晶化装置及びtftの製造方法

Country Status (1)

Country Link
JP (1) JP4472066B2 (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4919546B2 (ja) * 2000-09-18 2012-04-18 東芝モバイルディスプレイ株式会社 多結晶シリコン膜の形成方法
JP4586266B2 (ja) * 2000-12-18 2010-11-24 ソニー株式会社 薄膜トランジスタ製造システム及び物体表面の評価装置
JP3997731B2 (ja) * 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2003178979A (ja) * 2001-08-30 2003-06-27 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP4082008B2 (ja) * 2001-09-20 2008-04-30 富士ゼロックス株式会社 シート基材に結晶性化合物薄膜を形成する方法およびそのための装置
JP4135347B2 (ja) * 2001-10-02 2008-08-20 株式会社日立製作所 ポリシリコン膜生成方法
JP2005109352A (ja) * 2003-10-01 2005-04-21 Advanced Lcd Technologies Development Center Co Ltd アニール用薄膜半導体構造体、薄膜半導体用アニール方法、薄膜半導体装置、薄膜半導体装置製造方法、および表示装置
JP4581764B2 (ja) * 2005-03-15 2010-11-17 日立電線株式会社 薄膜半導体装置の製造方法
JP2007003352A (ja) * 2005-06-23 2007-01-11 Sony Corp ポリシリコン膜の結晶状態検査装置、これを用いたポリシリコン膜の結晶状態検査方法及び薄膜トランジスタの製造システム
JP4919717B2 (ja) * 2006-07-07 2012-04-18 三菱電機株式会社 多結晶シリコン膜の製造方法
EP2206808B1 (en) * 2008-12-23 2017-07-12 Imec Method for manufacturing a mono-crystalline semiconductor layer on a substrate
TWI590309B (zh) 2011-09-01 2017-07-01 應用材料股份有限公司 結晶化的方法
TWI614346B (zh) * 2012-11-28 2018-02-11 應用材料股份有限公司 熱處理方法及熱處理裝置

Also Published As

Publication number Publication date
JP2001126987A (ja) 2001-05-11

Similar Documents

Publication Publication Date Title
US6271066B1 (en) Semiconductor material and method for forming the same and thin film transistor
JP4026182B2 (ja) 半導体装置の製造方法、および電子機器の製造方法
JP4472066B2 (ja) 結晶性半導体膜の製造方法、結晶化装置及びtftの製造方法
US20020025659A1 (en) Method for crystallizing semiconductor material without exposing it to air
JPH1140501A (ja) 半導体装置の製造方法及び半導体装置
US6562672B2 (en) Semiconductor material and method for forming the same and thin film transistor
US20070155067A1 (en) Method of fabricating polycrystalline silicon film and method of fabricating thin film transistor using the same
JP2002151410A (ja) 結晶質半導体材料の製造方法および半導体装置の製造方法
JP2002252181A (ja) 多結晶半導体層の製造方法及びレーザアニール装置
JP4032553B2 (ja) 半導体製造装置
JP3680677B2 (ja) 半導体素子製造装置および半導体素子の製造方法
JPH04296015A (ja) 半導体装置の製造方法
JPH09293872A (ja) 薄膜トランジスタの製造方法
JPH08274344A (ja) ドーピング方法および半導体装置の作製方法
JP3986781B2 (ja) 薄膜トランジスタの作製方法
JPH10135148A (ja) レーザー照射システム及びその応用方法
JP4066564B2 (ja) 薄膜半導体製造装置および薄膜半導体の製造方法
JP3986772B2 (ja) 薄膜トランジスタの作製方法
JP4016525B2 (ja) 半導体の製造方法
JP3987311B2 (ja) 薄膜トランジスタの作製方法
JP2000277579A (ja) 半導体薄膜の結晶性検査方法
JPH05259458A (ja) 半導体装置の製法
KR20050000460A (ko) 대면적 비정질 실리콘의 결정화 방법
JP3987062B2 (ja) 薄膜トランジスタの作製方法
KR100514000B1 (ko) 박막트랜지스터 및 그 제조방법

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20050712

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20050713

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050721

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20050721

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050818

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060810

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090622

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090721

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090826

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20091027

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091111

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20100203

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100302

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100303

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130312

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150