JP4032553B2 - 半導体製造装置 - Google Patents

半導体製造装置 Download PDF

Info

Publication number
JP4032553B2
JP4032553B2 JP08477599A JP8477599A JP4032553B2 JP 4032553 B2 JP4032553 B2 JP 4032553B2 JP 08477599 A JP08477599 A JP 08477599A JP 8477599 A JP8477599 A JP 8477599A JP 4032553 B2 JP4032553 B2 JP 4032553B2
Authority
JP
Japan
Prior art keywords
substrate
laser
light
film
irradiation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP08477599A
Other languages
English (en)
Other versions
JP2000277451A (ja
Inventor
清一郎 東
俊之 鮫島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP08477599A priority Critical patent/JP4032553B2/ja
Publication of JP2000277451A publication Critical patent/JP2000277451A/ja
Application granted granted Critical
Publication of JP4032553B2 publication Critical patent/JP4032553B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Description

【0001】
【発明の属する技術分野】
本発明は絶縁体上に形成される薄膜トランジスタ、液晶表示装置の表示画素または液晶駆動回路の構成素子として利用される薄膜トランジスタを製造する製造装置に関するものである。
【0002】
【従来の技術】
多結晶シリコン等の半導体膜は薄膜トランジスタ(以下本願明細書中ではTFTと称する)や太陽電池に広く利用されている。とりわけ多結晶シリコン( poly−Si)TFTは高移動度化が可能でありながらガラス基板のように透明で絶縁性の基板上に作成できるという特徴を生かして、液晶表示装置(LCD)や液晶プロジェクターなどの光変調素子あるいは液晶駆動用内蔵ドライバーの構成素子として広く用いられ、新しい市場の創出に成功している。
【0003】
電界効果型トランジスタであるTFTの性能は、当然のことながらゲート絶縁膜の膜質、その能動部を構成する半導体膜の膜質、そしてこれらゲート絶縁膜と半導体膜との界面の善し悪しによって決定されている。いうまでもなく高品質の半導体膜、ゲート絶縁膜、および清浄な界面が得られれば、それに応じた高性能のTFTが得られる。逆にこれらの要件の全てが同時に満たされていなければ高性能のTFTは決して実現できない。
【0004】
ガラス基板上に高性能なTFTを作成する方法としては高温プロセスと呼ばれる製造方法がすでに実用化されている。TFTの製造方法として工程最高温度が1000℃程度の高温を用いるプロセスを一般的に高温プロセスと呼んでいる。高温プロセスの特徴は、シリコンの固相成長により比較的良質のpoly−Siを作成する事ができることと、熱酸化により良質のゲート絶縁膜(一般的に二酸化珪素)および清浄なpoly−Siとゲート絶縁膜の界面を形成できることである。高温プロセスではこれらの特徴により、高移動度でしかも信頼性の高い高性能TFTを安定的に製造することができる。しかし、高温プロセスを用いるためにはTFTを作成する基板が1000℃以上の高温の熱工程に耐え得る必要がある。この条件を満たす透明な基板は現在のところ石英ガラスしかない。このため昨今のpoly−Si TFTは総て高価で小さい石英ガラス基板上に作成されており、コストの問題上大型化には向かないとされている。また、固相成長法では十数時間という長時間の熱処理が必要であり、生産性が極めて低いとの課題がある。また、この方法では基板全体が長時間加熱されている事に起因して基板の熱変形が大きな問題と化し実質的に安価な大型ガラス基板を使用し得ないとの課題が生じており、これもまた低コスト化の妨げとなっている。
【0005】
一方、高温プロセスが持つ上記欠点を解消し、尚且つ高移動度のpoly−Si TFTを実現しようとしているのが低温プロセスと呼ばれる技術である。比較的安価な耐熱性ガラス基板を使うために、工程最高温度としておおむね600℃以下のpoly−Si TFT製造プロセスを一般的に低温プロセスと呼ぶ。低温プロセスでは発振時間が極短時間のパルスレーザーを用いてシリコン膜の結晶化をおこなう技術が広く使われている。レーザー結晶化とは、ガラス基板上のアモルファスシリコン膜に高出力のパルスレーザー光を照射することによって瞬時に溶融させ、これが凝固する過程で結晶化する性質を利用する技術である。最近ではガラス基板上のアモルファスシリコン膜にエキシマレーザービームをくり返し照射しながらスキャンすることによって大面積のpoly−Si膜を作成する技術が広く使われるようになった。また、ゲート絶縁膜としてはプラズマCVDをもちいた成膜方法で比較的高品質の二酸化珪素(SiO2)膜が成膜可能となり実用化への見通しが得られるほどになった。これらの技術によって、現在では一辺が数十センチほどもある大型のガラス基板上にpoly−Si TFTが作成可能となっている。
【0006】
しかし、この低温プロセスで問題となるのはレーザー結晶化したpoly−Si膜は高い欠陥密度を有しており、TFTの移動度を大きく左右する要因となることである。レーザー結晶化で発生した欠陥の密度は特にレーザー結晶化の際のレーザー照射方法の制御に強く依存する。昨今の大型基板対応のレーザー結晶化装置では図2に示すようなライン状にレーザービームを整形し半導体薄膜にレーザー照射する方法が一般的となりつつある。これは液晶表示装置などの大面積基板上にpoly−Si膜を短いタクトタイムで形成するための実用性を最大限に重視したものである。特にこの場合には限られたパルスエネルギーしか発生できないレーザービームの長尺方向の長さ201を確保するために短軸方向のビーム幅202は数10μmから数100μmと大変小さいものがほとんどである。このラインビームを図2矢印(203)方向のように移動させながらパルス照射する方法がとられている。ただし、各パルスの照射領域に境目が発生してはいけないので、通常各パルス毎の照射領域を90%程度互いにオーバーラップさせながらスキャンしレーザー照射をおこなう。このため、レーザー結晶化装置では基板上の半導体薄膜とライン上に集光したレーザービームの位置をレーザー照射パルス毎に相対的に数ミクロンから数十ミクロンという高い精度でずらしながら基板全面の結晶化をおこなうのである。エキシマレーザー光学系ではビームを完全に均一化できないため、現在は最低限90%以上のオーバーラップが必要であり、結果としてレーザー照射位置は10ミクロン程度という高い精度が最低限必要とされる。しかし、現状ではレーザーの発振周波数を300Hz程度で一定にしてレーザー光照射をし、基板を移動させるパルスモーターの移動速度も一定にすることでパルス間の照射位置をコントロールしている。従ってレーザー照射の位置決め精度はパルスモータの精度、ステージを駆動するボールネジの精度、レーザー発振周波数安定性の精度のすべてバラツキ要因に依存して決定されているのが現状である。このため、レーザー結晶化のバラツキを制御しようとしても原理的に限界がある。
【0007】
また、現在のレーザー結晶化装置は基板上のシリコン膜103全面を結晶化するのが一般的である。例えば液晶表示装置のアクティブマトリックス部分では実際にTFT素子の能動層として利用される面積は全体の2から5%程度に過ぎないのであるが、前述のように従来の製造装置には高い位置決め精度が無いため、特性箇所のみレーザー照射する方法に至ってはまったく実用化されていないのが現状である。
【0008】
【発明が解決しようとする課題】
そこで本発明は上述の諸課題を鑑み、レーザー結晶化poly−Si膜の結晶性のばらつきを低減できる半導体製造装置を与えるものである。
【0009】
【課題を解決するための手段】
上記課題を解決するために、本願発明のひとつの半導体製造装置は、基板と光の相対位置を変化させながら前記基板上の半導体に光を照射する半導体製造装置において、前記基板の位置検出をおこなうためのプローブレーザー光およびその反射光センサーを具備し、
前記基板は薄膜トランジスタ基板であり、前記位置検出のパターンとして前記基板上のゲート配線を利用し、前記位置検出の信号に基づいて、光照射位置と前記基板の相対的な位置を決定し、前記基板上のTFTシリコンパターンのみに光を照射する機能を具備することを特徴とする。
前記プローブレーザー光の基板上への照射光と基板からの反射光は共に同一レンズを通過することが好ましい。
上記課題を解決する為に本願発明のひとつは、基板と光の相対位置を変化させながら基板上の半導体に光を照射する半導体製造装置において、該基板の位置検出をおこなうためのプローブレーザー光およびその反射光センサーを具備することを特徴とする。半導体膜にスキャニングによってレーザー照射をおこなう場合は、基板またはレーザー光またはそれら両方のいずれの方法でもとることができる。ここでプローブレーザー光とは位置決め信号を得るために照射するレーザー光をいう。
【0010】
上記課題を解決する為に上記の半導体製造装置で、前記位置検出は前記基板上にフォトリソグラフィーを用いて作製されたパターンを用いておこなうことが好ましい。ここでパターンとは任意の形状に加工された構造物を言う。
【0011】
上記課題を解決する為に上記の半導体製造装置で、前記プローブレーザー光の基板上への照射光と基板からの反射光は共に同一レンズを通過することが好ましい
【0012】
上記課題を解決する為に本願発明のひとつは、本願発明の半導体製造装置で、前記基板とレンズ間の距離を一定にするように、レンズに上下機構を設けたことを特徴とする。
【0013】
上記課題を解決する為に本願発明のひとつは、本願発明の半導体製造装置で、前記位置検出の信号に基づいて、光照射位置と基板の相対的な移動速度にフィードバックをかけることを特徴とする。
【0014】
上記課題を解決する為に本願発明のひとつは、本願発明の半導体製造装置において前記位置検出の信号に基づいて、光照射位置と基板の相対的な位置を決定し、基板上の特定の領域のみに光を照射する機能を具備することを特徴とする。
【0015】
上記課題を解決する為に本願発明のひとつは、本願発明の半導体製造装置において前記基板上に形成されたストライプまたはマトリクス上のパターンを前記位置検出機構により検出し、この検出信号と同期して光照射タイミングを決定することを特徴とする。
【0016】
上記課題を解決する為に本願発明のひとつは、本願発明の半導体製造装置において、前記位置検出のパターンとして薄膜トランジスタ基板上のゲート配線を利用し、この信号に基づいて光照射位置と基板の相対的な位置を決定することによって基板上のTFTシリコンパターンのみに光を照射する機能を具備することを特徴とする。
【0017】
上記課題を解決する為に本願発明のひとつ基板と光の相対位置を変化させながら基板上の半導体にレーザー光を照射する半導体製造装置において、該基板を保持するステージの位置検出をおこなうためのプローブレーザー光およびその反射光センサーを具備することを特徴とする。
【0018】
上記課題を解決する為に本願発明のひとつは、本願発明の半導体製造装置において、前記位置検出はフォトリソグラフィーを用いて作製されたパターンを前記ステージに設けることによっておこなうことを特徴とする。
【0019】
上記課題を解決する為に本願発明のひとつは、本願発明のの半導体製造装置において、前記プローブレーザー光の照射光と反射光は共に同一レンズを通過することを特徴とする。
【0020】
上記課題を解決する為に本願発明のひとつは、本願発明の半導体製造装置において、前記ステージ上に設けられたパターンとレンズ間の距離を一定にするように、レンズに上下機構を設けたことを特徴とする。
【0021】
上記課題を解決する為に本願発明のひとつは、本願発明の半導体製造装置において前記位置検出の信号に基づいて、レーザー光照射位置と基板を保持するステージの相対的な移動速度にフィードバックをかけることを特徴とする。
【0022】
【発明の実施の形態】
以下、本発明による実施の形態の一例を図4に基づいて詳述する。
【0023】
はじめに半導体薄膜(403)について説明する。本発明が適用される半導体膜としてはシリコン(Si)やゲルマニウム(Ge)等の四族単体の半導体膜の他に、シリコン・ゲルマニウム(SiGe1−x :0<x<1)やシリコン・カーバイド(Si1−x :0<x<1)やゲルマニウム・カーバイド(Ge1−x :0<x<1)等の四族元素複合体の半導体膜、ガリウム・ヒ素(GaAs)やインジウム・アンチモン(InSb)等の三族元素と五族元素との複合体化合物半導体膜、またはカドミウム・セレン(CdSe)等の二族元素と六族元素との複合体化合物半導体膜等がある。或いはシリコン・ゲルマニウム・ガリウム・ヒ素(SiGeGaAs:x+y+z=1)と云った更なる複合化合物半導体膜やこれらの半導体膜にリン(P)、ヒ素(As)、アンチモン(Sb)などのドナー元素を添加したN型半導体膜、或いはホウ素(B)、アルミニウム(Al)、ガリウム(Ga)、インジウム(In)等のアクセプター元素を添加したP型半導体膜に対しても本発明は適応可能である。これら半導体膜はAPCVD法やLPCVD法、PECVD法等のCVD法、或いはスパッター法等や蒸着法等のPVD法で形成する。半導体膜としてシリコン膜を用いる場合、LPCVD法では基板温度を400℃程度から700℃程度としてジシラン(Si)などを原料として堆積し得る。PECVD法ではモノシラン(SiH)などを原料として基板温度が100℃程度から500℃程度で堆積可能である。スパッター法を用いる時には基板温度は室温から400℃程度である。この様に堆積された半導体膜の初期状態(as−deposited状態)は非晶質や混晶質、微結晶質、或いは多結晶質等様々な状態があるが、本願発明にあっては初期状態はいずれの状態であっても構わない。尚本願明細書中では非晶質の結晶化のみならず、多結晶質や微結晶質の再結晶化をも含めて総て結晶化と呼ぶ。半導体膜の膜厚はそれをTFTに用いる時には20nm程度から100nm程度が適している。
【0024】
下地絶縁膜と半導体膜を形成した後、この半導体膜をレーザー照射によって結晶化する。通常、 LPCVD法、PECVD法等のCVD法で堆積させたシリコン膜表面は自然酸化膜で覆われていることが多い。従って、レーザー光を照射する前にこの自然酸化膜を除去する必要がある。このためには弗酸溶液に浸してウエットエッチングする方法や、フッ素ガスを含んだプラズマ中でのドライエッチング等がある。
【0025】
次に半導体膜のついた基板をレーザー照射チャンバー(408)にセットする。レーザー照射チャンバーは一部分が石英の窓(406)によってできており、チャンバーを真空に排気した後この石英窓からレーザー光(407)を照射する。
【0026】
ここでレーザー光について説明する。レーザー光は半導体薄膜(403)表面で強く吸収され、その直下の絶縁膜(402)にはほとんど吸収されないことが望まれる。従ってこのレーザー光としては紫外域またはその近傍の波長を持つエキシマレーザー、アルゴンイオンレーザー、YAGレーザー高調波等が好ましい。また、半導体薄膜を高温に加熱すると同時に基板へのダメージを防ぐためには大出力でしかも極短時間のパルス発振であることが必要となる。従って、上記レーザー光の中でも特にキセノン・クロライド(XeCl)レーザー(波長308nm)やクリプトンフロライド(KrF)レーザー(波長248nm)等のエキシマ・レーザーが最も適している。 次にこれらのレーザー光の照射方法について図3にそって述べる。レーザーパルスの強度半値幅は10ns程度から500ns程度の極短時間である。レーザー照射は基板(300)を室温(25℃)程度から400℃程度の間とし、背景真空度が10−4Torr程度から10−9Torr程度の真空中にて行う。図3に示すように、照射領域形状を幅100μm程度(302)以上で長さが数10cm以上のライン状(301)とし、このライン状レーザー光を走査して結晶化を進めても良い。この場合各照射毎のビームの幅方向の重なり(303と304の重なり)はビーム幅(302)の5%程度から95%程度とする。ビーム幅が100μmでビーム毎の重なり量が90%で有れば、一回の照射毎にビームは10μm進むので同一点は10回のレーザー照射を受ける事となる。通常半導体膜を基板全体で均一に結晶化させるには少なくとも5回程度以上のレーザー照射が望まれるので、照射毎のビームの重なり量は80%程度以上が求められる。高い結晶性の多結晶膜を確実に得るには同一点が10回程度から30回程度の照射が行われる様に重なり量を90%程度から97%程度へと調整するのが好ましい。
【0027】
このように高い精度でレーザー光と基板位置を制御するために、図4に示すように基板位置検出機構が有効となる。基板401上にはレーザーを用いて結晶化する膜403と共にフォトリソグラフィーを用いて形成したパターン409が設けられている。フォトリソグラフィーを用いることによって1μm程度の位置精度でパターンを形成することは容易なので、これらパターンは極めて正確な位置インデックスとなるのである。このパターンは例えばアモルファスシリコン膜、多結晶シリコン膜等の半導体膜、二酸化珪素膜、窒化シリコン膜等の絶縁膜、あるいはアルミニウム、タンタル、タングステン、等の金属膜等、レーザー光を照射した場合に屈折率の違いや膜厚の違いによる干渉効果などを利用することによって反射率を空間的に変調できるものであれば何でもかまわない。これに例えば真空容器外部から光学的に透明な窓406を通してプローブレーザー光410を入射する。レーザー光源はアルゴンイオンレーザーやヘリウムネオンレーザーなどのガスレーザー、YAGレーザーなどの固体レーザー等連続発振可能なレーザーが利用できる。基板表面に照射されたレーザー光410は表面で反射され干渉フィルター414を通して光センサー411によって強度変化をモニターする。レーザー照射407によって結晶化をおこなうために基板401を移動させると基板上のパターン409がプローブレーザー光の照射位置を通過するため、反射光412の強度はこれと同期して変調される。例えばパターン409としてアルミニウムを用いた場合、レーザー光410がこのパターン上に照射されたときにこれ以外の場所より高い反射光強度が得られる。このため、例えば基板を一定速度で移動させると、光センサー411で感知される信号は図5に示すようにパルス状の波形となる。このパルス間隔はすなわち基板の移動速度を示しており、例えばこの間隔が変化している場合レーザー光とステージの相対移動速度がばらついていることを示している。従って、この位置検出信号に基づいて基板移動速度あるいは結晶化レーザー照射タイミングにフィードバックをかければ正確な位置へのレーザー照射が可能となる。これにより、レーザー結晶化に起因するバラツキを最低限にすることが可能となる。基板移動にフィードバックをかけるためには前記位置検出信号から得られる移動速度の変化をそのままパルスモータに入力するパルスレートにフィードバックすればよい。ただし、基板を移動させるボールネジのバックラッシュなどによって基板移動速度を細かくコントロールできないときは結晶化レーザーのパルスタイミングにフィードバックをかければよい。すなわち、位置検出信号パルスをカウントして所望のパルス数に達したらレーザー発振のトリガー信号を発生する。トリガー信号からレーザー発振までの遅延時間バラツキは短いので、この方法を利用することによって基板移動速度の装置依存のバラツキがあっても安定して正確な位置へのレーザー光照射が可能となり、更にレーザー結晶化膜のバラツキ低減に効果がある。
【0028】
上述のように基板上のパターンによる反射光を利用して位置検出信号をとり、これを基板移動またはレーザー照射タイミングにフィードバックすることによって精度の高いレーザー結晶化が可能となる。ここで、基板上のパターンとして例えば液晶表示装置のアクティブマトリックス領域のマトリックスパターンあるいはストライプパターンを使うと有効である。これによってレーザー結晶化が必要な特定領域のみにレーザー照射をおこない結晶化或いは熱処理をおこなうこともできる。例えばTFTゲート電極配線を利用して、TFTの能動素子領域のみにレーザー照射し、ソース、ドレイン部の不純物活性化をおこなうことが可能である。図6には液晶表示装置のTFT作製プロセス途中における状態を平面図として示している。TFTのソース、ドレイン領域601は基板上ではゲート配線602と同ピッチで基板上に並んでいるため、位置検出用のプローブレーザー光604がゲート配線602を通過するときに検出される位置検出信号をタイミングの基準として利用することによって、603のようにTFT素子が作製される領域のみにラインビーム照射をおこなうことができる。これによって不純物活性化プロセスの高スループット化が可能となるとともに、不要なレーザーパルスを使う必要が無いので照射パルスレーザーのメンテナンス周期が長くなり高い稼働率が実現できる。
【0029】
以上は基板上のパターンを位置検出に利用してきたが、フォトリソグラフィーを用いて作製した正確な位置インデックスを基板を移動させるステージに固定してもまったく同様な効果が得られる。この場合、レーザー結晶化をおこなう基板上に特定のパターンを作製する必要が無いので、任意の基板の位置決めを高い精度でおこなうことが可能となる。
【0030】
【実施例】
本発明の実施例を図7にそって説明する。本発明で用いられる基板及び下地保護膜に関しては前述の説明に準ずるが、ここでは基板の一例として300mm×300mmの正方形状汎用無アルカリガラス701を用いる。まず基板701上に基板温度を150゜CとしてECR−PECVD法にて200nm程度の膜厚を有する酸化硅素膜702を堆積する。次に高真空型LPCVD装置を用いて、原料ガスで有るジシラン(Si)を200SCCM流し、425℃の堆積温度で非晶質シリコン膜703を50nm堆積する。次にこの基板上に真空蒸着法により室温でアルミニウム膜を100nmし、これをフォトリソグラフィーによりパターニングして一定周期を持った目盛状のインデックス704を形成する。この時のインデックスの間隔は50μmとした。次にこの基板にエキシマレーザー光706を照射し結晶化をおこなう。このレーザー結晶化装置は真空容器705の中にX−Yステージ707を有し、この上部に基板ホルダ706がある。この基板ホルダに前述の基板701を設置する。X−Yステージ707はボールネジ708の回転によって移動し、このボールネジはパルスモータ709によって駆動される。パルスモータはコントローラ710によってその移動速度や位置が制御される。このコントローラ710は基板位置検出をおこなう基板位置検出器711の信号を処理し、その結果に基づいてパルスモータ709を制御している。基板位置検出器711はプローブレーザー712、ビームスプリッタ713、集光レンズ714、光センサ715および上下位置制御機構716よりなる。プローブレーザーからでた光は713を通過し集光レンズ714によって基板上に焦点を結ぶ。高NAレンズを使用することによって、このビームスポットは数μm程度にまで絞ることができる。この反射光はビームスプリッタによって光センサ715に到達し、反射光強度の信号としてコントローラ710に送られる。基板位置検出器711では1つの集光レンズを通して位置検出光の入射、反射をとっているので、このように小さなビームスポットを形成することができる。また、基板位置検出器そのものを小さなパッケージにすることができるので、真空容器中に設置が可能でしかも余分な容積を必要としないので量産タイプの装置にも適用できる。さらに設置を容易にするためには光ファイバーを用いて、位置検出光のみを基板近くで集光し、プローブレーザー光源と光センサは真空容器外に設置してもまったく同様の機能を果たすことができる。この位置検出器をもちいて基板の移動を検出すると、基板上のアルミニウム膜インデックスによってプローブレーザー光の反射強度が強くなるため図8に示すようなパルス信号が得られる。パルス信号間の時間はすなわち基板の移動速度を示している。
【0031】
更に基板上に形成した微細インデックスパターンを基板ホルダ706や707に固定することによってもまったく同様のステージ位置制御が可能である。この場合はステージそのものが持っている位置決め精度を正確に検出することも可能である。
【0032】
従来の技術では、積極的基板位置制御が行われていなかったためレーザー結晶化膜のバラツキが大きく、またレーザー結晶化装置のスループットの向上に限界があった。しかし、以上述べて来た様に本発明の半導体製造装置を用いることによって、正確なレーザー照射制御ができ半導体膜の均一性を飛躍的に向上できると共に、不要な箇所へのレーザー照射をスキップすることによって高いスループットを持った製造装置を実現することが可能となる。
【図面の簡単な説明】
【図1】薄膜トランジスタの製造方法を示した工程断面図。
【図2】レーザー結晶化時のライン状レーザービームを示す図。
【図3】レーザー結晶化時のライン状レーザービーム照射方法を示す図。
【図4】本発明のレーザー結晶化時の基板位置検出機構を示す図。
【図5】本発明のレーザー結晶化時の基板位置検出機構を用いた場合に得られる信号を示す図。
【図6】本発明の半導体製造装置を用いて特性箇所にレーザー照射をおこなう方法を示す図。
【図7】本発明の半導体製造装置を示す図。
【図8】本発明のレーザー結晶化時の基板位置検出機構を用いた場合に得られる信号を示す図。
【符号の説明】
101...基板
102...下地絶縁膜
103...半導体膜
104...絶縁膜
106...石英窓
107...レーザー光
110...結晶化半導体膜
111...酸素ガスまたは酸素ラジカル
109...排気管
113...ゲート絶縁膜
114...ゲート電極
115...ソース、ドレイン領域
116...層間絶縁膜
117...ソース、ドレイン電極

Claims (2)

  1. 基板と光の相対位置を変化させながら前記基板上の半導体に光を照射する半導体製造装置において、
    前記基板の位置検出をおこなうためのプローブレーザー光およびその反射光センサーを具備し、
    前記基板は薄膜トランジスタ基板であり、
    前記位置検出のパターンとして前記基板上のゲート配線を利用し、
    前記位置検出の信号に基づいて、光照射位置と前記基板の相対的な位置を決定し、
    前記基板上のTFTシリコンパターンのみに光を照射する機能を具備することを特徴とする半導体製造装置。
  2. 前記プローブレーザー光の基板上への照射光と基板からの反射光は共に同一レンズを通過することを特徴とする請求項1記載の半導体製造装置。
JP08477599A 1999-03-26 1999-03-26 半導体製造装置 Expired - Fee Related JP4032553B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP08477599A JP4032553B2 (ja) 1999-03-26 1999-03-26 半導体製造装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP08477599A JP4032553B2 (ja) 1999-03-26 1999-03-26 半導体製造装置

Publications (2)

Publication Number Publication Date
JP2000277451A JP2000277451A (ja) 2000-10-06
JP4032553B2 true JP4032553B2 (ja) 2008-01-16

Family

ID=13840064

Family Applications (1)

Application Number Title Priority Date Filing Date
JP08477599A Expired - Fee Related JP4032553B2 (ja) 1999-03-26 1999-03-26 半導体製造装置

Country Status (1)

Country Link
JP (1) JP4032553B2 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004103628A (ja) * 2002-09-05 2004-04-02 Hitachi Ltd レーザアニール装置及びtft基板のレーザアニール方法
JP5041669B2 (ja) * 2004-03-25 2012-10-03 株式会社半導体エネルギー研究所 レーザ照射装置および当該レーザ照射装置を用いた半導体装置の作製方法
JP5227499B2 (ja) * 2005-03-29 2013-07-03 株式会社半導体エネルギー研究所 レーザ照射装置
WO2006104219A1 (en) 2005-03-29 2006-10-05 Semiconductor Energy Laboratory Co., Ltd. Laser irradiation apparatus and method for manufacturing semiconductor device
JP2007035812A (ja) * 2005-07-26 2007-02-08 Mitsubishi Electric Corp 多結晶シリコン膜の製造方法および薄膜トランジスタ
JPWO2008117355A1 (ja) * 2007-03-22 2010-07-08 パイオニア株式会社 半導体基板製造装置、半導体基板製造方法及び半導体基板

Also Published As

Publication number Publication date
JP2000277451A (ja) 2000-10-06

Similar Documents

Publication Publication Date Title
JP4026182B2 (ja) 半導体装置の製造方法、および電子機器の製造方法
JP4211967B2 (ja) マスクを利用したシリコンの結晶化方法
KR100709651B1 (ko) 반도체 박막의 제조 방법 및 반도체 박막 제조 장치
EP1049144A1 (en) Semiconductor thin film, method of producing the same, apparatus for producing the same, semiconductor device and method of producing the same
US7153359B2 (en) Crystalline semiconductor film and production method thereof, and semiconductor device and production method thereof
JP2000068520A (ja) 半導体薄膜、その製造方法、および製造装置、ならびに半導体素子、およびその製造方法
JP2001127003A (ja) レーザ照射装置
US7560365B2 (en) Method of semiconductor thin film crystallization and semiconductor device fabrication
JP2002261015A (ja) 半導体薄膜、その製造方法、および製造装置、ならびに半導体素子、およびその製造方法
JP4032553B2 (ja) 半導体製造装置
JP4472066B2 (ja) 結晶性半導体膜の製造方法、結晶化装置及びtftの製造方法
JP2603418B2 (ja) 多結晶半導体薄膜の製造方法
JP2000260709A (ja) 半導体薄膜の結晶化方法及びそれを用いた半導体装置
JP4354015B2 (ja) 半導体装置の製造方法
JPH0917729A (ja) 半導体装置の製造方法
JP2844342B2 (ja) 薄膜トランジスタの作製方法
WO2006075569A1 (ja) 半導体薄膜の製造方法および半導体薄膜の製造装置
JP2002217103A (ja) レーザアニール方法
JPH0955509A (ja) 半導体装置の製造方法
JPH09293872A (ja) 薄膜トランジスタの製造方法
JP4016525B2 (ja) 半導体の製造方法
KR101493600B1 (ko) 비정질 실리콘 박막의 다결정 결정화 방법
JP3797229B2 (ja) 薄膜半導体の製造装置
JP4066564B2 (ja) 薄膜半導体製造装置および薄膜半導体の製造方法
RU2807779C1 (ru) Способ формирования поликристаллического кремния

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20041119

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070410

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070607

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070717

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070906

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20071002

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20071015

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101102

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101102

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111102

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111102

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121102

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121102

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131102

Year of fee payment: 6

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees