JP2007067405A - シリコン薄膜の製造方法 - Google Patents
シリコン薄膜の製造方法 Download PDFInfo
- Publication number
- JP2007067405A JP2007067405A JP2006231007A JP2006231007A JP2007067405A JP 2007067405 A JP2007067405 A JP 2007067405A JP 2006231007 A JP2006231007 A JP 2006231007A JP 2006231007 A JP2006231007 A JP 2006231007A JP 2007067405 A JP2007067405 A JP 2007067405A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- silicon thin
- sputtering
- silicon
- producing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02373—Group 14 semiconducting materials
- H01L21/02381—Silicon, silicon germanium, germanium
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
- C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
- C23C14/14—Metallic material, boron or silicon
- C23C14/16—Metallic material, boron or silicon on metallic substrates or on substrates of boron or silicon
- C23C14/165—Metallic material, boron or silicon on metallic substrates or on substrates of boron or silicon by cathodic sputtering
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
- C23C14/58—After-treatment
- C23C14/5806—Thermal treatment
- C23C14/5813—Thermal treatment using lasers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02439—Materials
- H01L21/02488—Insulating materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Physics & Mathematics (AREA)
- Materials Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Metallurgy (AREA)
- Mechanical Engineering (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Organic Chemistry (AREA)
- Optics & Photonics (AREA)
- Thermal Sciences (AREA)
- Physical Vapour Deposition (AREA)
- Recrystallisation Techniques (AREA)
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
- Thin Film Transistor (AREA)
Abstract
【課題】シリコン薄膜の製造方法を提供する。
【解決手段】RF出力により発生したXeイオンをSiターゲットに衝突させ、当該SiターゲットからSiパーティクルを発生させ、当該Siパーティクルを所定の基板上に堆積させる方法において、工程圧力を0.67Pa(5mTorr)以下、前記RF出力を200W以上にするシリコン薄膜の製造方法である。
【選択図】図1
【解決手段】RF出力により発生したXeイオンをSiターゲットに衝突させ、当該SiターゲットからSiパーティクルを発生させ、当該Siパーティクルを所定の基板上に堆積させる方法において、工程圧力を0.67Pa(5mTorr)以下、前記RF出力を200W以上にするシリコン薄膜の製造方法である。
【選択図】図1
Description
本発明は、シリコン薄膜の製造方法に係り、さらに詳細には、スパッタリングガスの捕獲量を減少させることによって良質のシリコン薄膜を製造する方法に関する。
多結晶シリコン(poly−Si)は、非晶質シリコン(a−Si)に比べて電子移動度が高く、かつ良好な光安定性を有することから、幅広い応用分野で利用されており、特に、薄膜トランジスタ(TFT)やメモリ素子に多用されている。poly−Si TFTは、例えば、ディスプレイのスイッチング素子として利用されている。TFTのような能動素子を利用するディスプレイ素子には、TFT−LCD(Liquid Crystal Display)、TFT−OLED(Organic Light Emitting Diode)などがある。
TFT−LCDやTFT−OLEDは、X−Yマトリックス上に配列された各画素にTFTが配置された構造を有する。かように、多数のTFTが配列されているLCD、OLEDなどの性能は、TFT自体の電気的特性に大きく依存する。TFTの重要な特性のうちの一つに、Si活性層の電子移動度が挙げられる。Si活性層の電子移動度を上げるために、シリコンの結晶化が必須である。結晶シリコンに対する研究は、単結晶に近接するpoly−Siの開発に主に集中しており、良質のシリコン結晶を製造する方法などが知られている(例えば、特許文献1)。このように、シリコンの結晶化についての研究が多く進展し、特筆すべきことには、単結晶に近接するほどのシリコン結晶を得ることができるようになった。
一方、ガラスなどからなる丈夫かつ耐熱性の高い基板以外に、プラスチックのような耐熱性は低いが、弾力性がありかつ柔軟な材料よりなる基板を使用するLCDの開発が進められている。かかるプラスチック基板の利用は、LCDを廉価にすると共に、当該プラスチック基板は、次世代開発モデルであるペーパー型ディスプレイに必須である。
しかし、プラスチックの短所は、耐熱性が低いということであり、従って、プラスチックをLCDに適用するためには、低温工程が必須である。そうしたなか、シリコンチャンネルをプラスチック基板に形成する工程において、プラスチックの損傷を防止する方法が開示されている(例えば、特許文献2)
一般的に、非晶質シリコン薄膜は、化学気相蒸着(CVD)法を用いて蒸着される。しかしながら、10〜20%の水素が結晶中に存在することを考慮すると、良質のpoly−Siを得るためには、Arを利用したスパッタリング法が好適である。Arを利用したスパッタリング法によれば、Ar捕獲率は1〜3%ほどと低い。poly−Siの品質は、スパッタリングガス捕獲率が低いほど向上し、このためシリコン薄膜形成時に用いるスパッタリングガスの捕獲率を低くすることが可能な方法の開発が課題とされている。
米国特許第6,322,625号明細書
米国特許第5,817,550号明細書
一般的に、非晶質シリコン薄膜は、化学気相蒸着(CVD)法を用いて蒸着される。しかしながら、10〜20%の水素が結晶中に存在することを考慮すると、良質のpoly−Siを得るためには、Arを利用したスパッタリング法が好適である。Arを利用したスパッタリング法によれば、Ar捕獲率は1〜3%ほどと低い。poly−Siの品質は、スパッタリングガス捕獲率が低いほど向上し、このためシリコン薄膜形成時に用いるスパッタリングガスの捕獲率を低くすることが可能な方法の開発が課題とされている。
本発明の技術的課題は、シリコン薄膜の製造時に、スパッタリングガスの捕獲を効果的に低減させることができるシリコン薄膜の製造方法を提供することである。
本発明によるシリコン薄膜の製造方法は、Xeをスパッタリングガスとして利用するRF(Radio−Frequency)スパッタリング法により基板上にシリコン薄膜を形成する方法において、工程圧力が0.67Pa(5mTorr)以下、かつRF出力が200W以上であることを特徴とする。
望ましい実施態様によれば、本発明のシリコン薄膜の製造方法は、Siパーティクルの堆積により形成されるシリコン薄膜を、所定温度でアニーリングする工程をさらに含む。
また、望ましい他の実施態様によれば、本発明のシリコン薄膜の製造方法は、前記Siパーティクルの堆積により形成された前記シリコン薄膜をエキシマレーザでアニーリングする工程をさらに含む。
本発明は、スパッタリング対象であるSiに比べて質量の大きい不活性元素であるXeをスパッタリングガスとして利用する。かかる質量差により、Siターゲットから飛び出したSiパーティクルと中性Xeとの衝突時、Xeの反発運動速度が遅く、かかる低運動速度により、Si物質が堆着(deposit)する基板へのXeの移動量を減少させ、従って、堆積されたSi中にXeの捕獲量が減少する。
本発明によるシリコン薄膜の製造方法は、スパッタリングガスとしてXeを利用し、適切な工程圧力及びRF出力を利用する点に特徴がある。かかる本発明によれば、a−Siの結晶化時に加えられる熱エネルギーにより欠陥が生じないpoly−Siを得ることができる。かかる本発明は、質量の大きいXeガスを利用することにより、ターゲット物質であるSiの衝突によっても基板にXeが捕獲されることを減少させる。かかる本発明は、シリコンウェーハのみならず、ガラス基板またはプラスチック基板等の上に良質の多結晶シリコン薄膜を形成することができる。
以下、添付した図面を参照しつつ、本発明の好ましい実施態様について詳細に説明する。
図1は、本発明の理解を助けるための、スパッタリング時にSi堆積と共にスパッタリングガスが捕獲される過程を説明する図面である。
図1を参照すれば、RF出力により、Xeがイオン化されれば、Xe+は、Siターゲットに衝突する。Xe+の衝突により、SiターゲットからSiパーティクルがえぐり出され、このSiパーティクルは、基板に堆積する。このとき、Siパーティクルの一部が確率的に中性Xeに衝突する。Siパーティクルにより衝撃を受けた当該中性Xeは、反発運動を行う。しかし、Siに比べてXeは大きい質量を有するので、Xeの運動は弱く起こる。従って、たとえSiパーティクルによりXeが反発運動を行うとしても、このXeは、シリコン薄膜中に捕獲される量が少ない。しかし、Xeに比べて質量の小さいArがスパッタリングガスとして利用される場合、Xeに比べて高比率(1〜3%)でシリコン薄膜中に捕獲される。Xeのシリコン薄膜中への捕獲量が減少するということは実験的に確認されており、これについては後述する。
本発明の方法の増進した効果を把握するために、図2に図示したような試験片を製作した。便宜上、基板としてプラスチックではないバルクSi(Siウェーハ)を利用し、この上に500nmのSiO2薄膜を形成し、その上に室温でのRFスパッタリングにより、100nmの厚さを有する非結晶シリコン薄膜を形成した。比較実験のために、スパッタリングガスとして、Ar(従来技術)及びXe(本発明)をそれぞれ利用して2枚の試験片を製作し、当該試料中におけるスパッタリングガスの捕獲量を、ラザフォード後方散乱分光法(RBS)及びX線光電子分光法(XPS)により測定した。
図3A及び図4Aは、Arスパッタリング及びXeスパッタリングによりそれぞれ得られたシリコン薄膜のRBSデータを示し、図3B及び図4Bは、図3A及び図4AでのAr領域及びXe領域を拡大したグラフである。
図3Aないし図4Bで、ギザギザ模様の波形を示す線は実験値であり、滑らかな線は理論値をそれぞれ示している。
図3A及び図3Bに示されているように、従来方法、すなわちArスパッタリングによるシリコン薄膜では、300〜350間のチャンネルでArのデータが現れており、その量は、1.1%であった。
図4A及び図4Bに示されているように、本発明の方法、すなわちXeスパッタリングによるシリコン薄膜では、400〜450間のチャンネルでXeのデータが現れており、その量は、0.39%であった。
図3Aないし図4Bの結果より、本発明のXeスパッタリングによるシリコン薄膜製造方法がシリコン薄膜に捕獲されるスパッタリンスガスの量を大きく減らすことができることが分かる。
図5及び図6は、Ar及びXeをそれぞれを用いたスパッタリングによるシリコン薄膜のXPSデータを示すグラフである。図5に示されているように、Arスパッタリングによれば、Arの含有量は0.5%であり、図6に示されているように、Xeスパッタリングによれば、Xeの含有量は0.1%である。かようなXPSデータによっても、Xeスパッタリングによれば、スパッタリングガス含有量の少ないシリコン薄膜を形成できることが分かる。
Arスパッタリングによるシリコン薄膜及びXeスパッタリングによるシリコン薄膜の試験片(アニーリングなし)に対するエキシマレーザ照射の回数、及びエネルギー密度別のシリコン薄膜でのガス噴出による欠陥の存在の有無を、欠陥なし:○、欠陥あり:×として評価した結果を以下の表1に示す。各試験片としては、ガラス基板上に200nm厚のSiO2薄膜を形成し、その上に50nm厚のa−Siを形成したものを用いた。このときのスパッタリング条件は、工程圧力は0.67Pa(5mTorr)、RF出力は200Wであり、室温でスパッタリングを行った。
上記表1より、Arスパッタリングによるシリコン薄膜の場合、エキシマレーザのエネルギー密度が200mJ/cm2であるとき、ただ1回のエキシマレーザ照射の場合にも、欠陥が発生し、またエネルギー密度が100〜150mJ/cm2である場合、10回の照射時に欠陥が発生した。
一方、Xeスパッタリングによるシリコン薄膜の場合、エネルギー密度が100mJ/cm2である場合、20回の照射によっても欠陥が発生せず、30回で欠陥が発生した。150mJ/cm2の場合は、10回の照射により欠陥が発生した。
以上の結果より、Xeスパッタリングによるシリコン薄膜がArスパッタリングによるシリコン薄膜に比べ、比較的熱的に安定しているということが分かる。
次に、上記表1で用いたものと同様の各試験片を、500℃でアニーリングし、上記と同一条件でエキシマレーザを照射した後のELA(Excimer Laser Annealing)の結果を以下の表2に示す。評価基準は上記の通り。
上記表2より、Arスパッタリングによるシリコン薄膜は、300mJ/cm2で、ただ1回のレーザ照射によっても欠陥が発生したのに比べ、Xeスパッタリングによるシリコン薄膜は、250mJ/cm2のエネルギー密度で5回以上照射した場合においても欠陥が発生しなかった。200mJ/cm2以下のエネルギー密度では、5〜30回の照射によっても、欠陥が発生しなかった。
以上の結果より、Xeスパッタリングによるシリコン薄膜がArスパッタリングによるシリコン薄膜に比べ、比較的熱的に安定しているということをさらに確認することができる。
図7A及び図7Bは、従来方法であるArスパッタリングにより得られたシリコン薄膜のELA後の結晶構造を示し、図8A及び図8Bは、本発明の方法、すなわち、Xeスパッタリングにより得られたシリコン薄膜のELA後の結晶構造を示す。
図7A及び図8Aは、それぞれAr及びXeスパッタリングにより得られたシリコン薄膜を示す走査型電子顕微鏡(SEM)写真であり、Xeスパッタリングにより得られたシリコン薄膜の結晶の境界がより明確であり、かつ均一に形成されていることが分かる。
図7B及び図8Bは、それぞれArスパッタリングにより得られたシリコン薄膜(上段)及びXeスパッタリングにより得られたシリコン薄膜(上段)に対する500℃での熱的アニーリング及びELA後の結晶粒のサイズ変化を示すSEM写真である。図8Bに図示したとおり、Arスパッタリングにより形成されたシリコン薄膜に比べ、Xeスパッタリングにより得られたシリコン薄膜は、アニーリング後に相対的に大きい結晶粒を有する。
一方、前記のような本発明によってa−Siを形成するにあたり、特定工程条件でさらに効果的なa−Siの形成が可能である。
図9A及び図9Bは、酸化シリコン(SiO2)が形成されたプラスチック基板上に、工程条件が異なるXeスパッタリングにより得られたa−Siを形成した後、550mJ/cm2のエネルギーでELA処理した後のSEM写真である。
図9Aは、工程圧力が1.1Pa(8mTorr)、RF出力が200Wの工程条件で蒸着したa−Siを示し、図9Bは、工程圧力が0.67Pa(5mTorr)、RF出力が400Wの工程条件で蒸着したa−Siを示す。そして、熱処理は、ELAにより行い、そのときのエネルギーは、共に550mJ/cm2であった。
図9Aの場合には、a−Siが熱処理後に集塊(agglomeration)を生じ、図9Bの場合には、a−Siが熱処理により効果的に均一に多結晶シリコンとして結晶化した。
このように、工程条件の差異によるシリコン薄膜の品質差を検討した結果、シリコン中の酸素含有量の差によってシリコン薄膜の品質が変わるということが分かった。特に、工程条件の違いによるシリコン薄膜の品質の差は、基板がプラスチックである場合に顕著である。
図10は、図9Aの不良なサンプルと図9Bの良好なサンプルとに対する二次イオン質量分析(SIMS)結果であり、酸素(O2)の含有量を示すグラフである。図10のグラフにおいて、縦軸の強度は、酸素含有量の指標である。
図10から分かるように、良質なサンプルと不良なサンプルでは、酸素の含有量において違いを示し、良質なサンプルは、不良なサンプルに比べて酸素含有量が少ない。スパッタリング初期に、良質なサンプルの酸素含有量が多いのは、サンプル表面に形成された自然酸化膜が存在するためである。スパッタリング末期(400秒以後)に酸素含有量の変化を示すのは、スパッタリングによりシリコンがいずれも除去され、その下部のSiO2膜がスパッタリングされるためである。図10から分かるように、不良なサンプルの場合には、シリコン表面やその内部に関係なく、等しい酸素含有量を示していることが分かる。
図11は、酸素の含有量差とシリコン集塊発生との関係を検討するために、良質なサンプル及び不良なサンプルのそれぞれを局所的に互いに異なるエネルギーで熱処理した後の各サンプルの熱処理エネルギー差による紫外線反射率の変化を示す。図11から分かるように、酸素含有量の多い不良なサンプルは、全般的に低い紫外線反射率を示したのに対し、良質なサンプルは種々のエネルギーレベルの熱処理でも同様の条件で熱処理可能であった。紫外線の反射率は、結晶化された多結晶シリコンの表面の平滑度に対する指標である。
結論として、シリコン中の酸素含有量を減少させることにより、良質な多結晶シリコンを得ることができる。シリコン中の酸素含有量を減らすために、種々の工程条件によりシリコン薄膜を製造した結果、工程圧力は0.67Pa(5mTorr)以下、かつRF出力は、少なくとも200W以上が有効であるという結果を得た。
図12は、互いに異なる工程条件のXeスパッタリングにより得られたシリコンサンプル1〜5(♯1〜♯5)のSEM写真であり、以下の表は、前記サンプルに対応する工程圧力及びRF出力条件を示す。
図12で、中央のサンプル1の多結晶シリコンは、かなり良質であるというわけではないが、使用できる程度のものである。そして、サンプル2及び5は、優れた品質の多結晶シリコンである。そして、サンプル4は、使用し難い品質を有する。すなわち、図13で、サンプル1、2、及び5は使用可能であり、サンプル3及び4は品質が不良であり使用できるものではない。かかる結果に照らし、Xeスパッタリングでa−Siにした後、良質な多結晶シリコンを得るためには、Xeスパッタリング時に、工程圧力が0.67Pa(5mTorr)以下、かつRF出力が少なくとも200W以上であることが有効であることが分かる。
図13Aは、前記サンプル4、1、及び5の酸素及びXeの含有量を測定した結果を示すグラフである。図13Aのグラフで、X軸は、スパッタリング時のRF出力であり、Y軸は、検出された不純物の濃度を表す。ここで、酸素の検出は、X線光電子分光法(XPS)、Xeの検出は、ラザフォード後方散乱分光法(RBS)により行った。図13Aに示されているように、使用できないと判明したサンプル4は、サンプル1及び5に比べて酸素含有量が多く、スパッタリングガスとして使われたXeの含有量は、いずれのサンプルにおいても非常に低い値を示している。
図13Bは、サンプル1、2、及び3に対する不純物の検出結果を示すグラフである。図13Bで、X軸はスパッタリング時の工程圧力であり、Y軸は不純物濃度である。図13Bから分かるように、良質なサンプル1及び2は、低い酸素濃度を示したが、サンプル3は、比較的高い酸素濃度を示した。
図14は、それぞれ異なる酸素含有量を有するサンプル1〜5(♯1〜♯5)の200nm紫外線に対する反射度及びレーザ熱処理エネルギーの差を示すグラフである。
図14に示されているように、良質なサンプル1、2、及び5は、高い紫外線反射率を示した。また、熱処理エネルギーが大きいほど、良質なシリコンが得られることも分かる。
なお、本発明において使用するプラスチック基板を構成する高分子材料としては、本発明の趣旨を損なわない限りにおいて特に制限はなく、例えば、ポリエーテルスルホン、ポリアクリレート、ポリエーテルイミド、ポリエチレンナフタレート、ポリエチレンテレフタレート、ポリフェニレンスルフィド、ポリアリレート、ポリイミド、ポリカーボネート、セルローストリアセテート、セルロースアセテートプロピオネートからなる群から選択される少なくとも1種等が挙げられる。
以上、本発明につき、実施例を挙げ図面等を用いて具体的に説明したが、本発明はこれらの実施例等に何ら制限されるものではない。
本発明のシリコン薄膜の製造方法は、a−Siからpoly−Siを得るためのpoly−Siの製造方法として有用であり、特に、poly−Siの使われる製品、例えば、メモリ、平板ディスプレイなどのTFTの製造関連の技術分野に好適に使用可能である。
Claims (4)
- RF出力により発生したXeイオンをSiターゲットに衝突させ、当該SiターゲットからSiパーティクルを発生させ、当該Siパーティクルを所定の基板上に堆積させる方法において、工程圧力を0.67Pa(5mTorr)以下、前記RF出力を200W以上にするシリコン薄膜の製造方法。
- 前記堆積させたSiパーティクルを、所定温度でアニーリングする請求項1に記載のシリコン薄膜の製造方法。
- 前記堆積させたSiパーティクルをエキシマレーザでアニーリングする請求項1または2に記載のシリコン薄膜の製造方法。
- 前記基板が、ガラス基板またはプラスチック基板である請求項1〜3のいずれか1項に記載のシリコン薄膜の形成方法。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020050078881A KR20070024196A (ko) | 2005-08-26 | 2005-08-26 | 실리콘 박막 형성방법 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007067405A true JP2007067405A (ja) | 2007-03-15 |
Family
ID=37804809
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006231007A Pending JP2007067405A (ja) | 2005-08-26 | 2006-08-28 | シリコン薄膜の製造方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US20070048983A1 (ja) |
JP (1) | JP2007067405A (ja) |
KR (1) | KR20070024196A (ja) |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6022458A (en) * | 1992-12-07 | 2000-02-08 | Canon Kabushiki Kaisha | Method of production of a semiconductor substrate |
JPH08220304A (ja) * | 1995-02-13 | 1996-08-30 | Tadahiro Omi | 光学物品及びそれを用いた露光装置又は光学系並びにその製造方法 |
US5817550A (en) * | 1996-03-05 | 1998-10-06 | Regents Of The University Of California | Method for formation of thin film transistors on plastic substrates |
WO1997045827A1 (en) * | 1996-05-28 | 1997-12-04 | The Trustees Of Columbia University In The City Of New York | Crystallization processing of semiconductor film regions on a substrate, and devices made therewith |
US6559036B1 (en) * | 1998-08-07 | 2003-05-06 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of manufacturing the same |
US7503975B2 (en) * | 2000-06-27 | 2009-03-17 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and fabrication method therefor |
JP5072157B2 (ja) * | 2001-09-27 | 2012-11-14 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
EP2348555B9 (en) * | 2004-07-22 | 2013-05-08 | Nippon Telegraph And Telephone Corporation | Method for manufacturing a metal oxide thin film |
US7608335B2 (en) * | 2004-11-30 | 2009-10-27 | Los Alamos National Security, Llc | Near single-crystalline, high-carrier-mobility silicon thin film on a polycrystalline/amorphous substrate |
-
2005
- 2005-08-26 KR KR1020050078881A patent/KR20070024196A/ko not_active Application Discontinuation
-
2006
- 2006-08-03 US US11/498,693 patent/US20070048983A1/en not_active Abandoned
- 2006-08-28 JP JP2006231007A patent/JP2007067405A/ja active Pending
Also Published As
Publication number | Publication date |
---|---|
KR20070024196A (ko) | 2007-03-02 |
US20070048983A1 (en) | 2007-03-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6670638B2 (en) | Liquid crystal display element and method of manufacturing the same | |
WO2006068204A1 (ja) | 透明導電膜付き基板とそのパターニング方法 | |
TWI523075B (zh) | 使矽層結晶之方法及使用該方法形成薄膜電晶體之方法 | |
JP2005202398A (ja) | フレキシブルディスプレイおよびその製造方法 | |
JP2004235180A (ja) | 半導体装置及びその製造方法 | |
JP2002053954A (ja) | 物理蒸着真空チャンバ、物理蒸着方法、薄膜デバイスおよび液晶ディスプレイ | |
JPH0228322A (ja) | 半導体基板の前処理方法 | |
US20060009014A1 (en) | Method of fabricating a poly-crystalline silicon thin film and method of fabricating a semiconductor device using the same | |
JP3041177B2 (ja) | 半導体装置の製造方法 | |
JP4472066B2 (ja) | 結晶性半導体膜の製造方法、結晶化装置及びtftの製造方法 | |
US20060019473A1 (en) | Method of crystallizing amorphous Si film | |
CN104282546A (zh) | 一种提高多晶硅层均匀性的方法 | |
JP4939037B2 (ja) | シリコン薄膜の製造方法 | |
TWI484559B (zh) | 一種半導體元件製程 | |
JP2002252181A (ja) | 多結晶半導体層の製造方法及びレーザアニール装置 | |
JP2009206348A (ja) | カルコパイライト型太陽電池の製造方法 | |
JP2007067405A (ja) | シリコン薄膜の製造方法 | |
JP2005340827A (ja) | 多結晶シリコン薄膜構造体及びその製造方法、並びにそれを用いるtftの製造方法 | |
JP2007123076A (ja) | 電子回路装置とその製造方法 | |
KR100712176B1 (ko) | 유기 전계 발광 소자 및 그 제조 방법 | |
US7745314B2 (en) | Method of degassing thin layer and method of manufacturing silicon thin film | |
KR20050072943A (ko) | 실리콘 박막 형성방법 | |
JP4827324B2 (ja) | 半導体装置の作製方法 | |
TWI384534B (zh) | A Method for Improving the Properties of Lateral Crystalline Layer by Using Metal to Improve Metal | |
KR100738659B1 (ko) | 니켈 할로겐 화합물 분위기를 이용한 다결정 규소박막의제조방법 |