JPH05315361A - 半導体薄膜の製造方法及び半導体素子 - Google Patents
半導体薄膜の製造方法及び半導体素子Info
- Publication number
- JPH05315361A JPH05315361A JP14625292A JP14625292A JPH05315361A JP H05315361 A JPH05315361 A JP H05315361A JP 14625292 A JP14625292 A JP 14625292A JP 14625292 A JP14625292 A JP 14625292A JP H05315361 A JPH05315361 A JP H05315361A
- Authority
- JP
- Japan
- Prior art keywords
- film
- insulating film
- thin film
- semiconductor thin
- amorphous material
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】
【目的】 ＣＡＰ材を用いることのないアニール条件
で、かつゲート絶縁膜としてもそのまま使用できる半導
体薄膜を得る。 【構成】 プラスチックフィルム１上に形成された非晶
質材料２の上に、更に絶縁膜３を形成する。レーザアニ
ールする場合、前記非晶質材料２が表面から溶融、再結
晶化する時の温度が、フィルム１上にダメージとして係
わらないようにする。絶縁膜３にはＳｉＯ2、Ｔａ2Ｏ5
を用いる。また、エキシマレーザを用い、前記非晶質材
料２を照射して結晶化層４を得る。その後、エッチング
してゲート絶縁膜５を形成し、最後に、ゲート電極及び
ソース・ドレイン電極を設ける。
で、かつゲート絶縁膜としてもそのまま使用できる半導
体薄膜を得る。 【構成】 プラスチックフィルム１上に形成された非晶
質材料２の上に、更に絶縁膜３を形成する。レーザアニ
ールする場合、前記非晶質材料２が表面から溶融、再結
晶化する時の温度が、フィルム１上にダメージとして係
わらないようにする。絶縁膜３にはＳｉＯ2、Ｔａ2Ｏ5
を用いる。また、エキシマレーザを用い、前記非晶質材
料２を照射して結晶化層４を得る。その後、エッチング
してゲート絶縁膜５を形成し、最後に、ゲート電極及び
ソース・ドレイン電極を設ける。
Description
【０００１】
【技術分野】本発明は、半導体薄膜の製造方法及び半導
体素子に関し、より詳細には、薄膜トランジスタ（Thin
Film Transistor）の製造方法に関する。例えば、ＴＦ
Ｔを用いた液晶ディスプレイや壁かけテレビに適用され
るものである。
体素子に関し、より詳細には、薄膜トランジスタ（Thin
Film Transistor）の製造方法に関する。例えば、ＴＦ
Ｔを用いた液晶ディスプレイや壁かけテレビに適用され
るものである。
【０００２】
【従来技術】本発明に係る従来技術を記載した公知文献
としては以下のものがある。例えば、特開平２−１７７
４４３号公報のものは基板を全て絶縁性基板（特にガラ
ス、ＳｉＯ2付Ｓｉ基板）としたものである。しかしな
がら、ガラスあるいはＳｉＯ2等の絶縁体がついたＳｉ
基板上に、非晶質材料を形成後レーザアニールを行なっ
ている。これらの基板には、flexibilityがないため、
その用途が限られてしまうという欠点がある。又、これ
らの基板は、厚くかつ重量があるため、軽量化を必要と
するディスプレイ、デバイス、壁かけテレビ、プロジェ
クターに使用するには限界があった。
としては以下のものがある。例えば、特開平２−１７７
４４３号公報のものは基板を全て絶縁性基板（特にガラ
ス、ＳｉＯ2付Ｓｉ基板）としたものである。しかしな
がら、ガラスあるいはＳｉＯ2等の絶縁体がついたＳｉ
基板上に、非晶質材料を形成後レーザアニールを行なっ
ている。これらの基板には、flexibilityがないため、
その用途が限られてしまうという欠点がある。又、これ
らの基板は、厚くかつ重量があるため、軽量化を必要と
するディスプレイ、デバイス、壁かけテレビ、プロジェ
クターに使用するには限界があった。
【０００３】また、特開昭６４−７７１２号公報のもの
は、レーザアニールする際、非晶質材料上にＣＡＰ材と
してＳｉＯ2等の絶縁物を形成し、その上からレーザア
ニール後、ＣＡＰ材を除去後、ゲート絶縁膜を新たに形
成している。しかしながら、レーザアニール時に非晶質
材料が飛散しないようにＣＡＰ材を設け、さらにアニー
ル終了後、ＣＡＰ材を除去し再度ゲート絶縁膜を形成し
ている。この方法は、工程が増えるため、コストアップ
や歩留り低下につながっている。
は、レーザアニールする際、非晶質材料上にＣＡＰ材と
してＳｉＯ2等の絶縁物を形成し、その上からレーザア
ニール後、ＣＡＰ材を除去後、ゲート絶縁膜を新たに形
成している。しかしながら、レーザアニール時に非晶質
材料が飛散しないようにＣＡＰ材を設け、さらにアニー
ル終了後、ＣＡＰ材を除去し再度ゲート絶縁膜を形成し
ている。この方法は、工程が増えるため、コストアップ
や歩留り低下につながっている。
【０００４】
【目的】本発明は、上述のごとき実情に鑑みてなされた
もので、ＣＡＰ材を用いることのないアニール条件でか
つゲート絶縁膜としてもそのまま使用できる半導体薄膜
の製造方法及び半導体素子を提供することを目的として
なされたものである。
もので、ＣＡＰ材を用いることのないアニール条件でか
つゲート絶縁膜としてもそのまま使用できる半導体薄膜
の製造方法及び半導体素子を提供することを目的として
なされたものである。
【０００５】
【構成】本発明は、上記目的を達成するために、（１）
プラスチックフィルム上に非晶質材料を有し、さらに該
非晶質材料の上に酸化物絶縁膜を有し、レーザアニール
すること、更には、（２）前記酸化物絶縁膜は少なくと
もＳｉＯ2かＴａ2Ｏ5であること、更には、（３）レー
ザアニールにはエキシマレーザを用いていること、更に
は、（４）前記非晶質材料にはアモルファスシリコンを
用いていること、更には、（５）前記非晶質材料の厚さ
は、レーザ光の吸収深さの５倍以上の厚さを有している
こと、或いは、（６）プラスチックフィルムと、該プラ
スチックフィルム上に設けられた非晶質材料と、該非晶
質材料上に設けられた酸化物絶縁膜とから成り、レーザ
アニールすることで得られた半導体薄膜において、前記
酸化物絶縁膜をゲート絶縁膜として用いることを特徴と
したものである。以下、本発明の実施例に基づいて説明
する。
プラスチックフィルム上に非晶質材料を有し、さらに該
非晶質材料の上に酸化物絶縁膜を有し、レーザアニール
すること、更には、（２）前記酸化物絶縁膜は少なくと
もＳｉＯ2かＴａ2Ｏ5であること、更には、（３）レー
ザアニールにはエキシマレーザを用いていること、更に
は、（４）前記非晶質材料にはアモルファスシリコンを
用いていること、更には、（５）前記非晶質材料の厚さ
は、レーザ光の吸収深さの５倍以上の厚さを有している
こと、或いは、（６）プラスチックフィルムと、該プラ
スチックフィルム上に設けられた非晶質材料と、該非晶
質材料上に設けられた酸化物絶縁膜とから成り、レーザ
アニールすることで得られた半導体薄膜において、前記
酸化物絶縁膜をゲート絶縁膜として用いることを特徴と
したものである。以下、本発明の実施例に基づいて説明
する。
【０００６】図１（ａ）〜（ｄ）は、本発明による半導
体薄膜の製造方法の一実施例を説明するための工程図
で、図中、１はプラスチックフィルム、２は非晶質材
料、３は絶縁膜、４は結晶化層、５はゲート絶縁膜、６
はＳｉ膜である。図（ａ）において、プラスチックフィ
ルム１上に形成した非晶質材料２とその上に形成した絶
縁膜３は、プラスチックフィルム１の耐熱性が、２００
℃以下ということもあり、低温での形成がまず必要とさ
れる。さらに、それをレーザアニールする場合、非晶質
材料２が表面から溶融、再結晶化する時の温度が、下地
のプラスチックフィルム１上にダメージとして伝わらな
いことが重要となる。トランジスタ特性としてみた時、
非晶質材料２が溶融、再結晶化するのは、絶縁膜３との
界面からであり、その界面での半導体層が結晶化してい
れば、トランジスタ特性は大きな問題とはならない。
体薄膜の製造方法の一実施例を説明するための工程図
で、図中、１はプラスチックフィルム、２は非晶質材
料、３は絶縁膜、４は結晶化層、５はゲート絶縁膜、６
はＳｉ膜である。図（ａ）において、プラスチックフィ
ルム１上に形成した非晶質材料２とその上に形成した絶
縁膜３は、プラスチックフィルム１の耐熱性が、２００
℃以下ということもあり、低温での形成がまず必要とさ
れる。さらに、それをレーザアニールする場合、非晶質
材料２が表面から溶融、再結晶化する時の温度が、下地
のプラスチックフィルム１上にダメージとして伝わらな
いことが重要となる。トランジスタ特性としてみた時、
非晶質材料２が溶融、再結晶化するのは、絶縁膜３との
界面からであり、その界面での半導体層が結晶化してい
れば、トランジスタ特性は大きな問題とはならない。
【０００７】そこで、レーザアニールの条件は、短波長
の高エネルギー光が出せるエキシマレーザが重要とな
る。レーザ波長は０.２〜０.４μmであり、このとき非
晶質材料２の吸収係数は１０5〜１０6cm-1である。この
ことは、吸収の深さが１００〜１０００Åと非常に浅い
ことを意味しており、そのためレーザアニールによる溶
融、結晶化が絶縁膜界面でのみおこり（絶縁膜自体はレ
ーザ光がほぼ透過してしまう）、下地基板への温度ダメ
ージが小さい。特に、非晶質材料２の膜厚は、溶融深さ
の５倍以上あれば、ほとんど下地へのダメージがないこ
とがわかっている。又、絶縁膜３には、ＳｉＯ2、Ｔａ2
Ｏ5を用いることが重要である。この材料は、絶縁性に
優れるだけでなく、熱伝導率が、０.５〜１.０ｗ／ｍ・
ｋと比較的小さいため、アニール時に融けた層がゆっく
り冷えるため、粒径の大きい層ができ、トランジスタ特
性を決める移動度を大きくできるメリットがある。
の高エネルギー光が出せるエキシマレーザが重要とな
る。レーザ波長は０.２〜０.４μmであり、このとき非
晶質材料２の吸収係数は１０5〜１０6cm-1である。この
ことは、吸収の深さが１００〜１０００Åと非常に浅い
ことを意味しており、そのためレーザアニールによる溶
融、結晶化が絶縁膜界面でのみおこり（絶縁膜自体はレ
ーザ光がほぼ透過してしまう）、下地基板への温度ダメ
ージが小さい。特に、非晶質材料２の膜厚は、溶融深さ
の５倍以上あれば、ほとんど下地へのダメージがないこ
とがわかっている。又、絶縁膜３には、ＳｉＯ2、Ｔａ2
Ｏ5を用いることが重要である。この材料は、絶縁性に
優れるだけでなく、熱伝導率が、０.５〜１.０ｗ／ｍ・
ｋと比較的小さいため、アニール時に融けた層がゆっく
り冷えるため、粒径の大きい層ができ、トランジスタ特
性を決める移動度を大きくできるメリットがある。
【０００８】図（ｂ）において、プラスチックフィルム
１にはＰＥＳ（ポリエチレンスルホン）やＰＥＴ（ポリ
エチレンテレフタレート）等を用い、その上に非晶質材
料としては、薄膜トランジスタ用によく用いられるアモ
ルファスシリコンをもち、蒸着法あるいは、ＥＣＲ（El
ectron Cycrotron Resonance）法等の低温プラズマＣＶ
Ｄ（Chemical Vapor Deposition）法により形成され
る。さらにゲート絶縁膜としてはＥＣＲ法により１００
℃以下の低温でＳｉＯ2あるいはＴａ2Ｏ5が形成され
る。特にＳｉＯ2は、通常の熱酸化（プロセス温度１０
０℃）と同じレベルの膜質が得られている。レーザ照射
による結晶化は半導体層である非晶質材料が急激な溶融
状態になるのをある程度制御できる条件であることが必
要であり、本発明ではエキシマレーザを用い、エネルギ
ー１００ｍＪ／ｃｍ2〜１Ｊ／ｃｍ2でｓｈｏｔ数１〜１
００の間で制御することで、良好な結晶化層４を得るこ
とができる。レーザ照射後、２００℃以下で、アニール
することによっても界面を安定にできている。
１にはＰＥＳ（ポリエチレンスルホン）やＰＥＴ（ポリ
エチレンテレフタレート）等を用い、その上に非晶質材
料としては、薄膜トランジスタ用によく用いられるアモ
ルファスシリコンをもち、蒸着法あるいは、ＥＣＲ（El
ectron Cycrotron Resonance）法等の低温プラズマＣＶ
Ｄ（Chemical Vapor Deposition）法により形成され
る。さらにゲート絶縁膜としてはＥＣＲ法により１００
℃以下の低温でＳｉＯ2あるいはＴａ2Ｏ5が形成され
る。特にＳｉＯ2は、通常の熱酸化（プロセス温度１０
０℃）と同じレベルの膜質が得られている。レーザ照射
による結晶化は半導体層である非晶質材料が急激な溶融
状態になるのをある程度制御できる条件であることが必
要であり、本発明ではエキシマレーザを用い、エネルギ
ー１００ｍＪ／ｃｍ2〜１Ｊ／ｃｍ2でｓｈｏｔ数１〜１
００の間で制御することで、良好な結晶化層４を得るこ
とができる。レーザ照射後、２００℃以下で、アニール
することによっても界面を安定にできている。
【０００９】図（ｃ）において、レーザアニール後、所
定形成にエッチングしてゲート絶縁膜５を形成してい
る。図（ｄ）において、ゲート電極及びソース・ドレイ
ン電極用にＣＶＤ法によりdoped Ｓｉ膜６を形成して
いる。なお、ソース・ドレインの低抵抗化に際してはdo
ped Ｓｉ形成後、再びレーザアニールによって不純物
を結晶化層に拡散してやっても良い。
定形成にエッチングしてゲート絶縁膜５を形成してい
る。図（ｄ）において、ゲート電極及びソース・ドレイ
ン電極用にＣＶＤ法によりdoped Ｓｉ膜６を形成して
いる。なお、ソース・ドレインの低抵抗化に際してはdo
ped Ｓｉ形成後、再びレーザアニールによって不純物
を結晶化層に拡散してやっても良い。
【００１０】以下に、具体的な実施例について説明す
る。ＰＥＴフィルム上にＥＣＲ法で、ａ−Ｓｉ膜を５０
００Å堆積させる。このとき、ＳｉＨ4／Ｈ2＝８／４sc
cmマイクロ波パワー４００Ｗ、基板温度ｒ．ｔで、製膜
した。ＥＣＲ製膜前の到達圧力は１０-6torr以下とし
た。ゲート絶縁膜は同じくＥＣＲ法にてＳｉＨ4／Ｏ2＝
１０／２０sccm、マイクロ波パワー及び基板温度はａ−
Ｓｉ製膜と同じとした。製膜時圧力は５×１０-4torrで
行っている。レーザはＫｒＦ（λ＝２４８ｎｍ）エキシ
マレーザを用い、エネルギー１００ｍＪ／ｃｍ2で１〜
５ｓｈｏｔを加えて結晶化を行なった。これにより表面
から２００Åまでの結晶化が確認されている。さらに、
ゲート絶縁膜を所定のパターンにエッチングする場合に
は、ＣＨＦ3／Ｏ2＝７６／４sccm、パワー５００Ｗ、圧
力０.１torrで行なった。ドライエッチング後、ＨＦで
残りのＳｉＯ2をライトエッチングして除去している。
る。ＰＥＴフィルム上にＥＣＲ法で、ａ−Ｓｉ膜を５０
００Å堆積させる。このとき、ＳｉＨ4／Ｈ2＝８／４sc
cmマイクロ波パワー４００Ｗ、基板温度ｒ．ｔで、製膜
した。ＥＣＲ製膜前の到達圧力は１０-6torr以下とし
た。ゲート絶縁膜は同じくＥＣＲ法にてＳｉＨ4／Ｏ2＝
１０／２０sccm、マイクロ波パワー及び基板温度はａ−
Ｓｉ製膜と同じとした。製膜時圧力は５×１０-4torrで
行っている。レーザはＫｒＦ（λ＝２４８ｎｍ）エキシ
マレーザを用い、エネルギー１００ｍＪ／ｃｍ2で１〜
５ｓｈｏｔを加えて結晶化を行なった。これにより表面
から２００Åまでの結晶化が確認されている。さらに、
ゲート絶縁膜を所定のパターンにエッチングする場合に
は、ＣＨＦ3／Ｏ2＝７６／４sccm、パワー５００Ｗ、圧
力０.１torrで行なった。ドライエッチング後、ＨＦで
残りのＳｉＯ2をライトエッチングして除去している。
【００１１】
【効果】以上の説明から明らかなように、本発明による
と、以下のような効果がある。 （１）請求項１において、プラスチックフィルム上に良
好な半導体薄膜を形成することができる。 （２）請求項２において、低温でゲート絶縁膜が形成可
能となり、プラスチックフィルム上での半導体薄膜の形
成が可能となる。熱伝導率の低い材料を採用すること
で、粒径の大きい、移動度の大きいトランジスタをプラ
スチックフィルム上に形成できる。 （３）請求項３において、結晶性にすぐれた膜が下地の
温度ダメージなしで実現できる。さらに、性能のすぐれ
たトランジスタが実現できる。 （４）請求項４において、最も半導体薄膜としてすぐれ
るアモルファスシリコンを低温で形成でき、プラスチッ
ク上のトランジスタが実現できる。 （５）請求項５において、下地の温度ダメージをなくす
ることができ、特性の安定したトランジスタが実現でき
る。 （６）請求項６において、酸化物絶縁膜をゲート絶縁膜
として半導体素子（トランジスタ）を形成したので、工
程の短縮化が図れ、歩留りの向上が図れる。
と、以下のような効果がある。 （１）請求項１において、プラスチックフィルム上に良
好な半導体薄膜を形成することができる。 （２）請求項２において、低温でゲート絶縁膜が形成可
能となり、プラスチックフィルム上での半導体薄膜の形
成が可能となる。熱伝導率の低い材料を採用すること
で、粒径の大きい、移動度の大きいトランジスタをプラ
スチックフィルム上に形成できる。 （３）請求項３において、結晶性にすぐれた膜が下地の
温度ダメージなしで実現できる。さらに、性能のすぐれ
たトランジスタが実現できる。 （４）請求項４において、最も半導体薄膜としてすぐれ
るアモルファスシリコンを低温で形成でき、プラスチッ
ク上のトランジスタが実現できる。 （５）請求項５において、下地の温度ダメージをなくす
ることができ、特性の安定したトランジスタが実現でき
る。 （６）請求項６において、酸化物絶縁膜をゲート絶縁膜
として半導体素子（トランジスタ）を形成したので、工
程の短縮化が図れ、歩留りの向上が図れる。
【図１】 本発明による半導体薄膜の製造方法の一実施
例を説明するための工程図である。
例を説明するための工程図である。
１…プラスチックフィルム、２…非晶質材料、３…絶縁
膜、４…結晶化層、５…ゲート絶縁膜、６…Ｓｉ膜。
膜、４…結晶化層、５…ゲート絶縁膜、６…Ｓｉ膜。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 27/12 Ｒ
Claims (6)
- 【請求項１】 プラスチックフィルム上に非晶質材料を
有し、さらに該非晶質材料の上に酸化物絶縁膜を有し、
レーザアニールすることを特徴とする半導体薄膜の製造
方法。 - 【請求項２】 前記酸化物絶縁膜は少なくともＳｉＯ2
かＴａ2Ｏ5であることを特徴とする請求項１記載の半導
体薄膜の製造方法。 - 【請求項３】 レーザアニールにはエキシマレーザを用
いていることを特徴とする請求項１記載の半導体薄膜の
製造方法。 - 【請求項４】 前記非晶質材料にはアモルファスシリコ
ンを用いていることを特徴とする請求項１記載の半導体
薄膜の製造方法。 - 【請求項５】 前記非晶質材料の厚さは、レーザ光の吸
収深さの５倍以上の厚さを有していることを特徴とする
請求項１記載の半導体薄膜の製造方法。 - 【請求項６】 プラスチックフィルムと、該プラスチッ
クフィルム上に設けられた非晶質材料と、該非晶質材料
上に設けられた酸化物絶縁膜とから成り、レーザアニー
ルすることで得られた半導体薄膜において、前記酸化物
絶縁膜をゲート絶縁膜として用いることを特徴とする半
導体素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14625292A JPH05315361A (ja) | 1992-05-12 | 1992-05-12 | 半導体薄膜の製造方法及び半導体素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14625292A JPH05315361A (ja) | 1992-05-12 | 1992-05-12 | 半導体薄膜の製造方法及び半導体素子 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05315361A true JPH05315361A (ja) | 1993-11-26 |
Family
ID=15403542
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14625292A Pending JPH05315361A (ja) | 1992-05-12 | 1992-05-12 | 半導体薄膜の製造方法及び半導体素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05315361A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1997033307A1 (en) * | 1996-03-05 | 1997-09-12 | The Regents Of The University Of California | Method for formation of thin film transistors on plastic substrates |
| US5776803A (en) * | 1995-10-25 | 1998-07-07 | U.S. Philips Corporation | Manufacture of electronic devices comprising thin-film circuitry on a polymer substrate |
| US6680242B2 (en) | 2001-03-19 | 2004-01-20 | Fuji Xerox Co., Ltd. | Method of forming crystalline semiconductor thin film on base substrate, lamination formed with crystalline semiconductor thin film and color filter |
| US6783811B2 (en) | 2001-06-28 | 2004-08-31 | Fuji Xerox Co., Ltd. | Method of reducing resistance for conductive film formed on base material |
| US6793980B2 (en) | 2001-06-28 | 2004-09-21 | Fuji Xerox Co., Ltd. | Method of forming photo-catalytic film made of titanium oxide on base material and laminated material thereof |
| WO2011141948A1 (ja) * | 2010-05-10 | 2011-11-17 | パナソニック株式会社 | 薄膜トランジスタ装置及び薄膜トランジスタ装置の製造方法 |
-
1992
- 1992-05-12 JP JP14625292A patent/JPH05315361A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5776803A (en) * | 1995-10-25 | 1998-07-07 | U.S. Philips Corporation | Manufacture of electronic devices comprising thin-film circuitry on a polymer substrate |
| WO1997033307A1 (en) * | 1996-03-05 | 1997-09-12 | The Regents Of The University Of California | Method for formation of thin film transistors on plastic substrates |
| US5817550A (en) * | 1996-03-05 | 1998-10-06 | Regents Of The University Of California | Method for formation of thin film transistors on plastic substrates |
| US6680242B2 (en) | 2001-03-19 | 2004-01-20 | Fuji Xerox Co., Ltd. | Method of forming crystalline semiconductor thin film on base substrate, lamination formed with crystalline semiconductor thin film and color filter |
| US6783811B2 (en) | 2001-06-28 | 2004-08-31 | Fuji Xerox Co., Ltd. | Method of reducing resistance for conductive film formed on base material |
| US6793980B2 (en) | 2001-06-28 | 2004-09-21 | Fuji Xerox Co., Ltd. | Method of forming photo-catalytic film made of titanium oxide on base material and laminated material thereof |
| WO2011141948A1 (ja) * | 2010-05-10 | 2011-11-17 | パナソニック株式会社 | 薄膜トランジスタ装置及び薄膜トランジスタ装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6916690B2 (en) | Method of fabricating polysilicon film | |
| US6794673B2 (en) | Plastic substrate for a semiconductor thin film | |
| JPH1140501A (ja) | 半導体装置の製造方法及び半導体装置 | |
| CN100419952C (zh) | 制造半导体器件的方法和由此方法制造的半导体器件 | |
| JP2700277B2 (ja) | 薄膜トランジスタの作製方法 | |
| JP2002313721A (ja) | 半導体積層体の製造方法、積層体の製造方法、半導体素子、および電子機器 | |
| JPH05206468A (ja) | 薄膜トランジスタおよびその製造方法 | |
| JP2002164283A (ja) | 多結晶半導体膜の形成方法 | |
| JPH05315361A (ja) | 半導体薄膜の製造方法及び半導体素子 | |
| US20060088961A1 (en) | Method of fabricating poly crystalline silicon TFT | |
| Helen et al. | Single shot excimer laser crystallization and LPCVD silicon TFTs | |
| JP4286692B2 (ja) | ポリシリコン結晶化の制御方法 | |
| JP2809152B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP3361670B2 (ja) | 半導体装置およびその製造方法 | |
| KR100271493B1 (ko) | 박막트랜지스터의 제조방법 | |
| JPH05190451A (ja) | 半導体素子の製造方法 | |
| JPH08139331A (ja) | 薄膜トランジスタの製造方法 | |
| JPH06181178A (ja) | 薄膜トランジスタの製造方法 | |
| JP4514908B2 (ja) | 半導体装置の製造方法 | |
| JPH10163112A (ja) | 半導体装置の製造方法 | |
| KR100271492B1 (ko) | 박막트랜지스터의 제조방법 | |
| JPH05283431A (ja) | 半導体装置の製造方法 | |
| JPH0845837A (ja) | 多結晶半導体膜の製造方法 | |
| JPH07122752A (ja) | 薄膜トランジスタの製造方法 | |
| JPH0626966A (ja) | 半導体薄膜の製造方法 |