WO2022013991A1 - 電力用半導体装置 - Google Patents

電力用半導体装置 Download PDF

Info

Publication number
WO2022013991A1
WO2022013991A1 PCT/JP2020/027586 JP2020027586W WO2022013991A1 WO 2022013991 A1 WO2022013991 A1 WO 2022013991A1 JP 2020027586 W JP2020027586 W JP 2020027586W WO 2022013991 A1 WO2022013991 A1 WO 2022013991A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
silicon substrate
semiconductor region
electrode
insulating film
Prior art date
Application number
PCT/JP2020/027586
Other languages
English (en)
French (fr)
Inventor
俊樹 深澤
智人 工藤
秀樹 春口
Original Assignee
三菱電機株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 三菱電機株式会社 filed Critical 三菱電機株式会社
Priority to PCT/JP2020/027586 priority Critical patent/WO2022013991A1/ja
Priority to CN202080104927.3A priority patent/CN116157924A/zh
Priority to US17/999,359 priority patent/US20230207707A1/en
Priority to JP2022536055A priority patent/JP7353496B2/ja
Priority to DE112020007446.3T priority patent/DE112020007446T5/de
Publication of WO2022013991A1 publication Critical patent/WO2022013991A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H01L29/8725—Schottky diodes of the trench MOS barrier type [TMBS]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47—Schottky barrier electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66143—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon

Definitions

  • the present disclosure relates to a power semiconductor device, and more particularly to a power semiconductor device having a silicon substrate.
  • RC-IGBT Reverse Conducting IGBT
  • IGBT Insulated Gate Bipolar Transistor
  • freewheeling diode on one chip
  • the RC-IGBT is used, for example, as a switching element for an inverter.
  • the semiconductor device is made of a metal collector / cathode electrode formed on the lower surface of the silicon substrate and a metal formed on the upper surface of the silicon substrate. It has an emitter / anode electrode of.
  • the collector / cathode electrodes are ohmic-bonded to a silicon substrate.
  • the emitter / anode electrode has a portion ohmic-bonded to the silicon substrate and a portion Schottky-bonded to the silicon substrate.
  • Al spikes are likely to occur in the silicon substrate due to the diffusion of Al atoms from the pure Al layer.
  • an Al—Si layer an alloy layer having an Al element as a main component and a Si element as an element added thereto
  • Si nodules are likely to be generated by precipitating Si atoms diffused from the Al—Si layer on the silicon substrate. Both Al spikes and Si nodules can adversely affect the electrical properties of power semiconductor devices.
  • the generation of Al spikes and Si nodules is prevented by inserting a barrier metal layer in which Al atoms and Si atoms are difficult to diffuse between the electrode and the silicon substrate.
  • the bonding between such a barrier metal layer and a silicon substrate tends to be ohmic contact rather than Schottky bonding.
  • TiSi which is silicide
  • the bonding between the two becomes ohmic. Therefore, if the generation of Al spikes and Si nodules is prevented by simply providing a barrier metal layer, all the junctions are ohmic. Therefore, a Schottky barrier diode cannot be used as the freewheeling diode of the RC-IGBT.
  • the present disclosure has been made to solve the above problems, and the purpose of the present disclosure is to integrate an IGBT element and a Schottky barrier diode element while suppressing the generation of Al spikes and Si nodules. It is to provide a semiconductor device for power generation.
  • the power semiconductor device has a silicon substrate, a gate insulating film, a gate electrode, a first electrode, a barrier metal layer, and a second electrode.
  • the silicon substrate has a first surface and a second surface that is opposite to the first surface and has a first portion and a second portion.
  • the silicon substrate has a first semiconductor region having a first conductive type, a second semiconductor region having a second conductive type different from the first conductive type, and a first semiconductor by a second semiconductor region. It includes a third semiconductor region separated from the region and having a first conductive type, and a fourth semiconductor region separated from a second semiconductor region by a third semiconductor region and having a second conductive type. ..
  • the gate insulating film extends between the first semiconductor region and the third semiconductor region and faces the second semiconductor region.
  • the gate electrode faces the second semiconductor region via the gate insulating film.
  • the first electrode is provided on the first surface of the silicon substrate and is in contact with the third semiconductor region and the fourth semiconductor region.
  • the barrier metal layer is provided on the first portion of the second surface of the silicon substrate.
  • the second electrode is provided on the second surface of the silicon substrate and is separated from the first portion of the second surface of the silicon substrate by a barrier metal layer.
  • the second electrode includes an Al—Si layer in contact with the second portion of the second surface of the silicon substrate and an Al layer separated from the second portion of the second surface of the silicon substrate by the Al—Si layer. ,including.
  • the power semiconductor device of another aspect according to the present disclosure includes a silicon substrate, a gate insulating film, a gate electrode, a first electrode, a barrier metal layer, a second electrode, a polysilicon layer, and the like. have.
  • the silicon substrate has a first surface and a second surface that is opposite to the first surface and has a first portion and a second portion.
  • the silicon substrate has a first semiconductor region having a first conductive type, a second semiconductor region having a second conductive type different from the first conductive type, and a first semiconductor by a second semiconductor region. It includes a third semiconductor region separated from the region and having a first conductive type, and a fourth semiconductor region separated from a second semiconductor region by a third semiconductor region and having a second conductive type. ..
  • the gate insulating film extends between the first semiconductor region and the third semiconductor region and faces the second semiconductor region.
  • the gate electrode faces the second semiconductor region via the gate insulating film.
  • the first electrode is provided on the first surface of the silicon substrate and is in contact with the third semiconductor region and the fourth semiconductor region.
  • the barrier metal layer is provided on the first portion of the second surface of the silicon substrate.
  • the second electrode is provided on the second surface of the silicon substrate and is separated from the first portion of the second surface of the silicon substrate by a barrier metal layer.
  • the second electrode includes an Al—Si layer in contact with the second portion of the second surface of the silicon substrate.
  • the polycrystalline silicon layer is in contact with the second electrode away from the second surface of the silicon substrate.
  • the second electrode is ohmic-bonded to the first portion of the second surface of the silicon substrate via the barrier metal layer, and the silicon substrate is formed.
  • a Schottky bond is made to the second portion of the second surface using an Al—Si layer.
  • the second electrode can function as an ohmic electrode for the IGBT element on the first portion of the second surface of the silicon substrate, and on the second portion of the second surface of the silicon substrate.
  • the barrier metal layer can suppress the generation of Si nodules and Al spikes in the first portion of the second surface of the silicon substrate.
  • the Al layer is separated from the second portion of the second surface of the silicon substrate by the Al—Si layer, the generation of Al spikes in the second portion of the second surface of the silicon substrate is suppressed. be able to.
  • the second electrode contains the Al layer, the second electrode of the Al-based material (material containing Al as a main component) is the second electrode as compared with the case where the second electrode is composed of only the Al—Si layer. Since the Si content of the silicon substrate can be suppressed, the generation of Si nodules in the second portion of the second surface of the silicon substrate can be suppressed. From the above, it is possible to suppress the generation of Al spikes and Si nodules in a power semiconductor device in which an IGBT element and a Schottky barrier diode element are integrated.
  • the second electrode is ohmic-bonded to the first portion of the second surface of the silicon substrate via the barrier metal layer, and the silicon substrate is formed.
  • a Schottky bond is made to the second portion of the second surface using an Al—Si layer.
  • the second electrode can function as an ohmic electrode for the IGBT element on the first portion of the second surface of the silicon substrate, and on the second portion of the second surface of the silicon substrate.
  • the barrier metal layer can suppress the generation of Si nodules in the first portion of the second surface of the silicon substrate.
  • a polycrystalline silicon layer is provided that is in contact with the second electrode away from the second surface of the silicon substrate. This causes at least a portion of the Si atoms diffused from the Al—Si layer to generate Si nodules on the surface of the polysilicon layer instead of generating them on the surface of the silicon substrate. This makes it possible to suppress the generation of Si nodules.
  • FIG. 3 is a partial cross-sectional view schematically showing a configuration of a power semiconductor device according to a second embodiment in a field of view corresponding to FIG.
  • FIG. 3 is a partial cross-sectional view schematically showing a configuration of a power semiconductor device according to a third embodiment in a field of view corresponding to FIG.
  • FIG. 3 is a partial cross-sectional view schematically showing a configuration of a power semiconductor device according to a fourth embodiment in a field of view corresponding to FIG.
  • FIG. 3 is a partial cross-sectional view schematically showing a configuration of a power semiconductor device according to a fifth embodiment in a field of view corresponding to FIG.
  • FIG. 1 is a circuit diagram and a cross-sectional view schematically showing the configuration of RC-IGBT101 (power semiconductor device) according to the first embodiment.
  • the RC-IGBT 101 is a power semiconductor device in which an IGBT element 201 and a Schottky barrier diode element 202 are integrated on one chip.
  • the Schottky barrier diode element 202 has a function as a freewheeling diode by being connected to the IGBT element 201 in antiparallel.
  • the RC-IGBT 101 has a gate electrode 51, a first electrode 60, and a second electrode 70.
  • the first electrode 60 has a function as a collector electrode of the IGBT element 201 and a function as a cathode electrode of the Schottky barrier diode element 202.
  • the second electrode 70 has a function as an emitter electrode of the IGBT element 201 and a function as an anode electrode of the Schottky barrier diode element 202.
  • the freewheeling diode of RC-IGBT101 does not have to be composed of only the Schottky barrier diode element 202, and other diode elements may be combined.
  • FIG. 2 is a circuit diagram and a cross-sectional view schematically showing the configuration of RC-IGBT101.
  • the RC-IGBT 101 has a silicon substrate 10, a gate insulating film 41, a gate electrode 51, a barrier metal layer 20, and an interlayer insulating film 43.
  • the silicon substrate 10 has a lower surface F1 (first surface) and an upper surface F2 (second surface opposite to the first surface).
  • the lower surface F1 has an IGBT lower surface portion F1a and a diode lower surface portion F1b.
  • the upper surface F2 has an IGBT upper surface portion F2a (first portion) and a diode upper surface portion F2b (second portion). Note that FIG.
  • the silicon substrate 10 includes a first semiconductor region 11 having an n-type (first conductive type), a second semiconductor region 12 having a p-type (a second conductive type different from the first conductive type), and a second semiconductor region 12. It has a third semiconductor region 13 having an n-type, a fourth semiconductor region 14 having a p-type, and a p + contact region 19 having a p-type.
  • the third semiconductor region 13 is separated from the first semiconductor region 11 by the second semiconductor region 12.
  • the fourth semiconductor region 14 is separated from the second semiconductor region 12 by the third semiconductor region 13.
  • the first semiconductor region 11 is an n-emitter region of the IGBT element 201, and forms a part of the IGBT upper surface portion F2a.
  • the second semiconductor region 12 is the p-body region of the IGBT element 201.
  • the third semiconductor region 13 includes an n - drift layer 13D, an n-buffer layer 13B, an n-Schottky junction layer 13S of the Schottky barrier diode element 202, and n + contact layer 13C of the Schottky barrier diode element 202.
  • the fourth semiconductor region 14 is the p + collector region of the IGBT element 201, and forms the lower surface portion F1a of the IGBT.
  • the p + contact region 19 extends from the upper surface portion F2a of the IGBT and reaches the second semiconductor region (p body region).
  • the impurity concentration in the p + contact region 19 is higher than the impurity concentration in the second semiconductor region (p body region).
  • a trench TR is provided in each of the IGBT upper surface portion F2a and the diode upper surface portion F2b of the silicon substrate 10. Further, an interlayer insulating film 43 covering the trench TR is provided on the IGBT upper surface portion F2a and the diode upper surface portion F2b of the silicon substrate 10 in a cross-sectional view (viewing view of FIG. 2).
  • the interlayer insulating film 43 may be an oxide film, for example, a silicon oxide film.
  • a gate electrode 51 is arranged in the trench TR of the upper surface portion F2a of the IGBT via the gate insulating film 41. The gate electrode 51 is insulated from the laminate of the barrier metal layer 20 and the second electrode 70 by an interlayer insulating film 43.
  • a dummy electrode 52 is arranged in the trench TR of the diode upper surface portion F2b via the dummy insulating film 42.
  • a structure (not shown) is provided in which the dummy electrode 52 and the second electrode 70 are electrically connected (typically short-circuited) to each other.
  • the gate insulating film 41 extends between the first semiconductor region 11 (n emitter region) and the third semiconductor region 13 (n - drift layer 13D), and extends from the second semiconductor region 12 (p body region). ) Facing.
  • the gate electrode 51 faces the second semiconductor region 12 (p body region) via the gate insulating film 41.
  • the first electrode 60 is provided on the lower surface F1 of the silicon substrate 10. Further, the first electrode 60 is in contact with the n + contact layer 13C of the third semiconductor region 13 and the fourth semiconductor region 14 (p + collector region), whereby the first electrode 60 is the first electrode 60. It is ohmically bonded to each of the n + contact layer 13SC of the semiconductor region 13 of 3 and the fourth semiconductor region 14 (p + collector region).
  • the barrier metal layer 20 is provided on the IGBT upper surface portion F2a of the silicon substrate 10.
  • the barrier metal layer 20 is made of a material suitable for suppressing the diffusion of Al atoms and Si atoms.
  • the material is, for example, titanium (Ti), titanium nitride (TiN), titanium silicide (TiSi), titanium tungsten (TiW), or a composite material using two or more of these materials.
  • the barrier metal layer 20 is ohmically bonded to each of the first semiconductor region 11 (n emitter region) and the p + contact region 19 on the upper surface portion F2a of the IGBT. The reason why this bonding is ohmic is that a silicide is formed between the barrier metal layer 20 and the silicon substrate 10.
  • the second electrode 70 is provided on the upper surface F2 of the silicon substrate 10 and is separated from the IGBT upper surface portion F2a by the barrier metal layer 20.
  • the second electrode 70 includes an Al—Si layer 71 and an Al layer 72.
  • the Al—Si layer 71 is in contact with the diode upper surface portion F2b of the silicon substrate 10.
  • the Al layer 72 is separated from the diode upper surface portion F2b of the silicon substrate 10 by the Al—Si layer 71.
  • the second electrode 70 has a laminated structure of the Al—Si layer 71 and the Al layer 72 at least on the diode upper surface portion F2b of the silicon substrate 10. As shown in FIG. 2, the second electrode 70 also has a laminated structure of the Al—Si layer 71 and the Al layer 72 on the IGBT upper surface portion F2a of the silicon substrate 10, and in that case, Al—Si.
  • the layer 71 and the Al layer 72 may have a common pattern in the in-plane direction.
  • the laminated structure of the Al—Si layer 71 and the Al layer 72 is made of an Al-based material and therefore has high cushioning characteristics (stress relaxation characteristics).
  • the thickness of this laminated structure that is, the total thickness of the Al—Si layer 71 and the Al layer 72 is preferably 3 ⁇ m or more. This thickness may be usually 7 ⁇ m or less.
  • the Al—Si layer is defined as a layer made of an alloy in which 0.5 wt% or more and 3 wt% or less of Si is added to Al as a main component.
  • the Al—Si layer it is preferable that no element other than Si is substantially added to Al as the main component, in which case the Al—Si layer is made of a binary alloy of Al and Si.
  • the Al layer is defined as a layer containing Al as a main component and having a Si content of 0.3 wt% or less. If Al containing only 0.3 wt% or less of an impurity element is defined as pure Al, the Al layer may be a pure Al layer.
  • a region having an intermediate composition between the composition of the Al—Si layer and the composition of the Al layer is formed between the Al—Si layer and the Al layer. It may be formed due to atomic diffusion or the like.
  • FIG. 3 is a partial cross-sectional view showing region III of FIG.
  • the Al—Si layer 71 has a contact portion 71C which is arranged in the opening OP of the interlayer insulating film 43 in the in-plane direction (horizontal direction in FIG. 3) and is in direct contact with the diode upper surface portion F2b of the silicon substrate 10.
  • the contact portion 71C is a portion of the Al—Si layer 71 located above the interface FS between the Al—Si layer 71 and the silicon substrate 10 in the thickness direction.
  • the Al layer 72 has a portion arranged on the contact portion 71C of the Al—Si layer 71. In other words, the Al layer 72 has a portion laminated on the contact portion 71C of the Al—Si layer 71 in the thickness direction (vertical direction in FIG. 3).
  • FIG. 4 is a partial cross-sectional view showing the RC-IGBT100S in the first comparative example in the field of view corresponding to FIG.
  • the entire second electrode 70S is composed of an Al—Si layer.
  • the Al—Si layer is typically formed by sputter film formation. It is preferable that this sputtering film formation is performed while heating the silicon substrate 10. In addition, heat treatment may be performed after the Al—Si layer is formed. In either case, the Al—Si layer undergoes a temperature change that drops from high temperature to room temperature. During this temperature drop, Si in the Al—Si layer precipitates on the interface FS with the silicon substrate 10 (see the broken line arrow in the figure), so that Si nodule SN is generated.
  • the Si content of the second electrode 70S is high, and therefore Si nodule SN is likely to occur.
  • the thickness of the Si nodule SN (vertical dimension in FIG. 4) reaches, for example, about 1 ⁇ m.
  • the Si nozure SN is made of an Al-based material when an external force is applied due to thermal expansion / contraction due to a temperature change in the usage environment or a bonding process on the second electrode 70S. Since it is harder than the second electrode 70S, stress concentration is likely to occur in the portion of the diode upper surface portion F2b of the silicon substrate 10 where the Si nodule SN is formed. As a result of this stress concentration, firstly, local deterioration of crystallinity (local fluctuation of the distance between Si atoms in the silicon substrate 10) may occur. The Schottky characteristics fluctuate due to the fluctuation of the band structure due to the deterioration of crystallinity.
  • the rectification property of the Schottky barrier diode element deteriorates. Specifically, the forward voltage drop or the reverse withstand voltage leak current increases. Secondly, the flatness of the IGBT upper surface portion F2a of the silicon substrate 10 may be deteriorated, in other words, it may be scratched. When the IGBT element in the off state holds a high voltage, the electric field tends to concentrate in the place where the flatness is deteriorated. As a result, the withstand voltage leak current increases. As described above, when the entire second electrode 70S is composed of the Al—Si layer, the electrical characteristics of the RC-IGBT101 tend to deteriorate.
  • FIG. 5 is a partial cross-sectional view showing the RC-IGBT100A in the second comparative example in the field of view corresponding to FIG.
  • the entire second electrode 70A is composed of an Al layer. Therefore, an alloying reaction between the Si atom of the silicon substrate 10 and the Al atom of the Al layer is likely to occur at a high temperature. As a result, Al spike AS is likely to occur at the interface FS. Al spike AS also deteriorates the electrical characteristics of RC-IGBT101, similar to Si nodule SN (FIG. 4).
  • the thickness of the Al—Si layer 71 is not excessive in order to prevent the occurrence of Si nodule SN (FIG. 4), and in order to prevent the occurrence of Al spike AS (FIG. 5). Should not be underestimated.
  • the thickness of the Al—Si layer 71 is preferably 0.5 ⁇ m or more and 2 ⁇ m or less.
  • the thickness of the Al layer 72 is preferably 1 ⁇ m or more. The thickness of the Al layer 72 may be usually 5 ⁇ m or less.
  • a silicon substrate 10 having an upper surface F2 provided with an interlayer insulating film 43 is prepared.
  • doping to the silicon substrate 10 and formation of the trench TR may be completed.
  • the pattern shape may be imparted to the interlayer insulating film 43 by a lift-off method, or by a photolithography method and an etching method.
  • the barrier metal layer 20 is formed on the IGBT upper surface portion F2a of the upper surface F2. As shown in FIG. 2, the pattern of the barrier metal layer 20 is arranged on the upper surface portion F2a of the IGBT and is separated from at least a part of the upper surface portion F2b of the diode.
  • the imparting of such a pattern shape to the barrier metal layer 20 can be performed by a lift-off method, or by a photolithography method and an etching method.
  • the Al—Si layer 71 and the Al layer 72 are formed on the upper surface F2 by the sputtering method. As a result, the second electrode 70 is formed.
  • the second electrode 70 (FIG. 2) is ohmic-bonded to the IGBT upper surface portion F2a of the silicon substrate 10 via the barrier metal layer 20 and to the diode upper surface portion F2b of the silicon substrate 10. Schottky junction is performed using an Al—Si layer.
  • the second electrode 70 can function as an ohmic electrode for the IGBT element 201 on the IGBT upper surface portion F2a of the silicon substrate 10, and the Schottky barrier diode element on the diode upper surface portion F2b of the silicon substrate 10. It can function as a Schottky electrode for 202.
  • the barrier metal layer 20 can suppress the generation of Si nodules and Al spikes in the IGBT upper surface portion F2a of the silicon substrate 10.
  • the Al layer 72 is separated from the diode upper surface portion F2b of the silicon substrate 10 by the Al—Si layer, it is possible to suppress the generation of Al spike AS (FIG. 5) in the diode upper surface portion F2b of the silicon substrate 10. can.
  • the second electrode 70 includes the Al layer 72, the Si content of the second electrode 70 is increased as compared with the case where the second electrode 70 of the Al-based material is composed of only the Al—Si layer. Since it can be suppressed, the generation of Si nodules SN (FIG.
  • the second electrode 70 is an Al—Si layer which is a layer substantially containing Si atoms and an Al layer 72 which is a layer substantially free of Al atoms on at least the diode upper surface portion F2b of the silicon substrate 10. It has a laminated structure with. As a result, the Si content in the second electrode 70 can be suppressed while ensuring the thickness of the second electrode 70 of the Al-based material. Therefore, the generation of Si nodules can be suppressed.
  • the portion where the interlayer insulating film 43 (FIG. 2) is arranged does not serve as a diffusion source for Si atoms. Therefore, the generation of Si nodules can be further suppressed.
  • the Al layer 72 has a portion arranged on the contact portion 71C (FIG. 3) of the Al—Si layer. As a result, the portion of the second electrode 70 on the contact portion 71C does not substantially serve as a diffusion source for Si atoms. Therefore, the generation of Si nodules can be further suppressed.
  • Each of the IGBT upper surface portion F2a and the diode upper surface portion F2b of the silicon substrate 10 is provided with a trench TR (FIG. 2) covered with an interlayer insulating film 43 in a cross-sectional view.
  • the interlayer insulating film 43 can be used not only as a configuration for suppressing the generation of Si nodules but also as a configuration for insulating the trench TR.
  • another diode element may also function as a freewheeling diode.
  • a pn junction is formed by a third semiconductor region 13 having an n-type, a second semiconductor region 12 having a p-type, and a contact region 19, and the n-type is formed.
  • the first electrode 60 and the barrier metal layer 20 are ohmic-connected to each of the third semiconductor region and the p-type contact region 19.
  • a pn junction diode element connected in antiparallel to the IGBT element 201 is configured between the first electrode 60 and the second electrode 70.
  • This pn junction diode element may function as a freewheeling diode together with the Schottky barrier diode element 202.
  • the trench TR is formed not only in the upper surface portion F2a of the IGBT but also in the upper surface portion F2b of the diode, but the trench TR of the upper surface portion F2b of the diode may be omitted. In that case, the dummy insulating film 42 and the dummy electrode 52 may also be omitted.
  • FIG. 6 is a partial cross-sectional view schematically showing the configuration of the RC-IGBT102 (power semiconductor device) in the second embodiment in the field of view corresponding to the third embodiment (first embodiment).
  • the Al layer 72 is directly arranged on the interlayer insulating film 43.
  • the Al layer 72 is directly arranged on the entire upper surface of the interlayer insulating film 43.
  • the Al layer 72 is a portion arranged on the contact portion 71C of the Al—Si layer 71 (the contact portion 71C of the Al—Si layer 71). It does not have a portion located above in the thickness direction).
  • the Al layer 72 is arranged outside the region above the interface FS between the Al—Si layer 71 and the silicon substrate 10.
  • the Al layer 72 is arranged only outside the region surrounded by the upper end (the end away from the silicon substrate 10) of the side wall around the opening OP of the interlayer insulating film 43 in the in-plane direction. ing.
  • FIG. 6 only the portion of the second electrode 70 on the diode upper surface portion F2b is shown.
  • the configuration of the portion of the second electrode 70 on the upper surface portion F2a (see FIG. 2) of the IGBT is arbitrary, and may be, for example, the same configuration as that shown in FIG.
  • the barrier metal layer 20 is formed on the IGBT upper surface portion F2a of the upper surface F2 of the silicon substrate 10.
  • the Al—Si layer 71 is formed by forming a film on the entire upper surface F2 by a sputtering method and patterning the layer formed by this film formation by a photolithography method and an etching method.
  • the Al layer 72 is formed by forming an Al layer by a sputtering method and then removing an unnecessary portion of the Al layer by a chemical mechanical polishing (CMP) method. As a result, the second electrode 70 is formed.
  • CMP chemical mechanical polishing
  • At least a part of the Al layer 72 is directly arranged on the interlayer insulating film 43.
  • the Si content of the portion of the second electrode 70 directly arranged on the interlayer insulating film 43 is suppressed. Therefore, it is possible to avoid the generation of Si nodules due to the diffusion of Si atoms from the portion.
  • FIG. 7 is a partial cross-sectional view schematically showing the configuration of the RC-IGBT103 (power semiconductor device) according to the third embodiment in the field of view corresponding to FIG.
  • the Al layer 72 has a portion directly arranged on the interlayer insulating film 43. Further, the Al layer 72 has a portion arranged on the Al—Si layer 71, and particularly has a portion arranged on the contact portion 71C.
  • the Al—Si layer 71 is arranged only inside the opening OP of the interlayer insulating film 43 in the thickness direction.
  • the Al—Si layer 71 is arranged only in the region surrounded by the upper end (the end away from the silicon substrate 10) of the side wall around the opening OP of the interlayer insulating film 43 in the in-plane direction, and the opening. It has a thickness equal to or less than the thickness of the interlayer insulating film 43 in the OP.
  • the Al—Si layer 71 is separated from other adjacent Al—Si layers (not shown in FIG. 7) in a cross-sectional view (FIG. 7).
  • the edge of the opening OP of the interlayer insulating film 43 has a closed shape, in which case the Al—Si layer 71 is the other adjacent Al—Si. Separated from the layer. In other words, the Al—Si layer 71 has a plurality of portions separated from each other.
  • FIG. 7 only the portion of the second electrode 70 on the diode upper surface portion F2b is shown.
  • the configuration of the portion of the second electrode 70 on the upper surface portion F2a (see FIG. 2) of the IGBT is arbitrary, and may be, for example, the same configuration as that shown in FIG. 7.
  • the barrier metal layer 20 is formed on the IGBT upper surface portion F2a of the upper surface F2 of the silicon substrate 10.
  • the Al—Si layer 71 is formed by forming a film on the entire upper surface F2 by a sputtering method and patterning the layer formed by this film formation by a photolithography method and an etching method.
  • the Al layer 72 is formed by the sputtering method. As a result, the second electrode 70 is formed.
  • the second method of forming the second electrode 70 in the third embodiment will be briefly described.
  • the barrier metal layer 20 is formed on the IGBT upper surface portion F2a of the upper surface F2 of the silicon substrate 10.
  • a resist film having an opening corresponding to the opening OP of the interlayer insulating film 43 is formed.
  • the Al—Si layer 71 is formed by forming a film on the entire upper surface F2 by a sputtering method and patterning the layer formed by this film formation by a lift-off method (in other words, patterning by removing a resist film). Will be done.
  • the Al layer 72 is formed by the sputtering method. As a result, the second electrode 70 is formed.
  • a part of the Al layer 72 is directly arranged on the interlayer insulating film 43.
  • the portion of the second electrode 70 directly arranged on the interlayer insulating film 43 does not substantially serve as a diffusion source for Si atoms. Therefore, the generation of Si nodules can be further suppressed.
  • the Al—Si layer is arranged only inside the opening OP of the interlayer insulating film 43 in the thickness direction. This makes it possible to avoid the generation of Si nodules due to the diffusion of Si atoms from the outside of the opening OP.
  • FIG. 8 is a partial cross-sectional view schematically showing the configuration of the RC-IGBT104 (power semiconductor device) according to the fourth embodiment in the field of view corresponding to FIG.
  • the RC-IGBT 105 differs from the RC-IGBT 101 (FIG. 2) in that it has a second electrode 70S (FIG. 8) and a polycrystalline silicon layer 80 in place of the second electrode 70 (FIGS. 2 and 3). is doing. Since the other configurations of the RC-IGBT105 are almost the same as the configurations of the first embodiment described above, the description thereof will not be repeated.
  • the second electrode 70S is provided on the upper surface F2 of the silicon substrate 10 like the second electrode 70 (FIG. 2), and is separated from the IGBT upper surface portion F2a of the silicon substrate 10 by the barrier metal layer 20. There is.
  • the second electrode 70S unlike the second electrode 70 (FIG. 2), the second electrode 70S includes an Al—Si layer in contact with the diode upper surface portion F2b of the silicon substrate 10, and in the configuration shown in FIG. 8, the second electrode 70S includes an Al—Si layer.
  • the second electrode 70S is an Al—Si layer.
  • the polycrystalline silicon layer 80 (FIG. 8) is separated from the upper surface F2 (see FIG. 2) of the silicon substrate 10 and is in contact with the second electrode 70S.
  • the polycrystalline silicon layer 80 is arranged on the upper surface of the interlayer insulating film 43 (the surface opposite to the surface facing the silicon substrate 10), and serves as the second electrode 70S. It is covered with an Al—Si layer.
  • the RC-IGBT 104 may have a Si nodule SN formed by precipitating Si from the Al—Si layer of the second electrode 70S on the interface with the polycrystalline silicon layer 80.
  • the photoresist silicon layer 80 opens the interlayer insulating film 43 in the in-plane direction (horizontal direction in FIG. 8). It may be arranged backward by the distance RT from the part OP. This distance RT may usually be 1 ⁇ m or less.
  • FIG. 8 only the portion on the diode upper surface portion F2b of the second electrode 70S is shown.
  • the configuration of the portion of the second electrode 70S on the upper surface portion F2a (see FIG. 2) of the IGBT is arbitrary, and may be, for example, the same configuration as that shown in FIG.
  • a silicon substrate 10 provided with an interlayer insulating film 43 is prepared.
  • doping to the silicon substrate 10 and formation of the trench TR may be completed.
  • the pattern shape may be imparted to the interlayer insulating film 43 by a lift-off method, or by a photolithography method and an etching method.
  • the polycrystalline silicon layer 80 is formed by forming a film on the entire upper surface F2 and patterning the layer formed by this film formation by a photolithography method and an etching method.
  • the barrier metal layer 20 is formed on the IGBT upper surface portion F2a of the upper surface F2 in the same manner as in the above-described first embodiment.
  • an Al—Si layer as a second electrode 70S is formed on the upper surface F2 by a sputtering method. As a result, the polycrystalline silicon layer 80 and the second electrode 70S are formed.
  • the second electrode 70S is the IGBT element 201 (see FIGS. 1 and 2) on the IGBT upper surface portion F2a (see FIG. 2) of the upper surface F2 of the silicon substrate 10. It can function as an ohmic electrode for (see FIG. 2) and also functions as a Schottky electrode for the Schottky barrier diode element 202 (see FIGS. 1 and 2) on the diode upper surface portion F2b of the silicon substrate 10. Can be done. Further, as in the first embodiment, the barrier metal layer 20 (FIG. 2) can suppress the generation of Si nodules in the IGBT upper surface portion F2a (FIG. 2) of the silicon substrate 10.
  • the polycrystalline silicon layer 80 is provided in contact with the second electrode 70 away from the upper surface F2 of the silicon substrate 10.
  • the Si atoms diffused from the Al—Si layer 71 causes Si nodules to be generated on the surface of the polysilicon layer 80 instead of being generated on the surface of the silicon substrate 10. This makes it possible to suppress the generation of Si nodules on the surface of the silicon substrate 10.
  • FIG. 9 is a partial cross-sectional view schematically showing the configuration of the RC-IGBT105 (power semiconductor device) according to the fifth embodiment in the field of view corresponding to FIG.
  • the RC-IGBT 105 has a polycrystalline silicon layer 80 in addition to the configuration of the RC-IGBT 101 (FIGS. 2 and 3: Embodiment 1).
  • the polycrystalline silicon layer 80 is separated from the upper surface F2 (see FIG. 2) of the silicon substrate 10. Further, the polycrystalline silicon layer 80 is in contact with the second electrode 70.
  • the polysilicon layer 80 is in contact with the Al—Si layer 71 included in the second electrode 70, and in the example shown in FIG. 9, the photoresist silicon layer 80 is an interlayer insulating film. It is arranged on the upper surface of 43 (the surface opposite to the surface facing the silicon substrate 10) and is covered with the Al—Si layer 71.
  • the configuration of the portion of the second electrode 70 on the upper surface portion F2a of the IGBT is arbitrary, and may be, for example, the same configuration as that shown in FIG. Further, the polycrystalline silicon layer may be provided or omitted on the upper surface portion F2a of the IGBT.
  • the step of forming the Al—Si layer is performed by the same method as in the fourth embodiment described above, and in the present embodiment, this layer becomes the Al—Si layer 71.
  • the Al layer 72 is formed on the upper surface F2 by the sputtering method. As a result, the second electrode 70 is formed.
  • the thickness of the Al—Si layer 71 is the Al—Si layer (that is, the second electrode 70S) in the fourth embodiment. It may be smaller than that of.
  • the polycrystalline silicon layer 80 is further provided.
  • the Si atoms diffused from the Al—Si layer 71 causes Si nodules to be generated on the surface of the polysilicon layer 80 instead of being generated on the surface of the silicon substrate 10.
  • the generation of Si nodules on the surface of the silicon substrate 10 can be further suppressed.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

シリコン基板（１０）は第１～第４の半導体領域（１１～１４）を有している。第３の半導体領域（１３）は第２の導電型の第２の半導体領域（１２）によって第１の導電型の第１の半導体領域（１１）から隔てられている。第２の導電型の第４の半導体領域（１４）は第３の半導体領域（１３）によって第２の半導体領域（１２）から隔てられている。第１の電極（６０）は第１の面（Ｆ１）上に設けられている。バリアメタル層（２０）は第２の面（Ｆ２）の第１の部分（Ｆ２ａ）上に設けられている。第２の電極（７０）は、第２の面（Ｆ２）上に設けられており、バリアメタル層（２０）によって第２の面（Ｆ２）の第１の部分（Ｆ２ａ）から隔てられている。第２の電極（７０）は、第２の面（Ｆ２）の第２の部分（Ｆ２ｂ）に接するＡｌ－Ｓｉ層（７１）と、Ａｌ－Ｓｉ層（７１）によって第２の面（Ｆ２）の第２の部分（Ｆ２ｂ）から隔てられたＡｌ層（７２）とを含む。

Description

電力用半導体装置
　本開示は、電力用半導体装置に関し、特に、シリコン基板を有する電力用半導体装置に関するものである。
　ＩＧＢＴ（絶縁ゲートバイポーラトランジスタ：Ｉｎｓｕｌａｔｅｄ　Ｇａｔｅ　Ｂｉｐｏｌａｒ　Ｔｒａｎｓｉｓｔｏｒ）と還流ダイオードとを１チップに集積化しているＲＣ－ＩＧＢＴ（逆導通ＩＧＢＴ：Ｒｅｖｅｒｓｅ　Ｃｏｎｄｕｃｔｉｎｇ　ＩＧＢＴ）が、電力用半導体装置の一種として知られている。ＲＣ－ＩＧＢＴは、たとえば、インバータ用のスイッチング素子として用いられている。
　特開２０１３－４８２３０号公報（特許文献１）によれば、半導体装置は、シリコン基板の下側表面に形成された金属製のコレクタ／カソード電極と、シリコン基板の上側表面に形成された金属製のエミッタ／アノード電極とを有している。コレクタ／カソード電極はシリコン基板にオーミック接合されている。エミッタ／アノード電極は、シリコン基板にオーミック接合された部分と、シリコン基板にショットキー接合された部分とを有している。
特開２０１３－４８２３０号公報
　シリコン基板に純Ａｌ層が接合されると、純Ａｌ層からのＡｌ原子の拡散に起因してシリコン基板中にＡｌスパイクが発生しやすい。Ａｌスパイクの発生を防止する代表的な方法として、純Ａｌ層に代わって、Ａｌ－Ｓｉ層（主成分としてのＡｌ元素と、それに添加される元素としてのＳｉ元素とを有する合金層）を用いる方法がある。しかしながらその場合は、Ａｌ－Ｓｉ層から拡散したＳｉ原子がシリコン基板上に析出することによってＳｉノジュールが発生しやすい。ＡｌスパイクおよびＳｉノジュールは、いずれも電力用半導体装置の電気的特性に悪影響を及ぼし得る。ＡｌスパイクおよびＳｉノジュールの発生は、Ａｌ原子およびＳｉ原子が拡散しにくいバリアメタル層を電極とシリコン基板との間に挿入することによって防止される。このようなバリアメタル層と、シリコン基板との接合は、ショットキー接合ではなくオーミック接合となりやすい。たとえば、典型的なバリアメタル層であるＴｉ層とシリコン基板との間には、シリサイドであるＴｉＳｉが形成され、その結果、両者の接合はオーミックとなる。よって、単純にバリアメタル層を設けることのみに頼ってＡｌスパイクおよびＳｉノジュールの発生を防止する場合、接合がすべてオーミックとなる。よって、ＲＣ－ＩＧＢＴの還流ダイオードとしてショットキーバリアダイオードを用いることができない。
　本開示は以上のような課題を解決するためになされたものであり、その目的は、ＩＧＢＴ素子とショットキーバリアダイオード素子とを集積化しつつＡｌスパイクおよびＳｉノジュールの発生を抑制することができる電力用半導体装置を提供することである。
　本開示に係る一の態様の電力用半導体装置は、シリコン基板と、ゲート絶縁膜と、ゲート電極と、第１の電極と、バリアメタル層と、第２の電極と、を有している。シリコン基板は、第１の面と、第１の面と反対であって第１の部分および第２の部分を有する第２の面と、を有している。シリコン基板は、第１の導電型を有する第１の半導体領域と、第１の導電型とは異なる第２の導電型を有する第２の半導体領域と、第２の半導体領域によって第１の半導体領域から隔てられ、第１の導電型を有する第３の半導体領域と、第３の半導体領域によって第２の半導体領域から隔てられ、第２の導電型を有する第４の半導体領域と、を含む。ゲート絶縁膜は、第１の半導体領域と第３の半導体領域との間を延びており第２の半導体領域に面している。ゲート電極は、ゲート絶縁膜を介して第２の半導体領域に面している。第１の電極は、シリコン基板の第１の面上に設けられており、第３の半導体領域および第４の半導体領域に接している。バリアメタル層はシリコン基板の第２の面の第１の部分上に設けられている。第２の電極は、シリコン基板の第２の面上に設けられており、バリアメタル層によってシリコン基板の第２の面の第１の部分から隔てられている。第２の電極は、シリコン基板の第２の面の第２の部分に接するＡｌ－Ｓｉ層と、Ａｌ－Ｓｉ層によってシリコン基板の第２の面の第２の部分から隔てられたＡｌ層と、を含む。
　本開示に係る他の態様の電力用半導体装置は、シリコン基板と、ゲート絶縁膜と、ゲート電極と、第１の電極と、バリアメタル層と、第２の電極と、多結晶シリコン層と、を有している。シリコン基板は、第１の面と、第１の面と反対であって第１の部分および第２の部分を有する第２の面と、を有している。シリコン基板は、第１の導電型を有する第１の半導体領域と、第１の導電型とは異なる第２の導電型を有する第２の半導体領域と、第２の半導体領域によって第１の半導体領域から隔てられ、第１の導電型を有する第３の半導体領域と、第３の半導体領域によって第２の半導体領域から隔てられ、第２の導電型を有する第４の半導体領域と、を含む。ゲート絶縁膜は、第１の半導体領域と第３の半導体領域との間を延びており第２の半導体領域に面している。ゲート電極は、ゲート絶縁膜を介して第２の半導体領域に面している。第１の電極は、シリコン基板の第１の面上に設けられており、第３の半導体領域および第４の半導体領域に接している。バリアメタル層はシリコン基板の第２の面の第１の部分上に設けられている。第２の電極は、シリコン基板の第２の面上に設けられており、バリアメタル層によってシリコン基板の第２の面の第１の部分から隔てられている。第２の電極は、シリコン基板の第２の面の第２の部分に接するＡｌ－Ｓｉ層を含む。多結晶シリコン層は、シリコン基板の第２の面から離れて第２の電極に接している。
　本開示に係る一の態様の電力用半導体装置によれば、第２の電極は、シリコン基板の第２の面の第１の部分にバリアメタル層を介してオーミック接合され、かつ、シリコン基板の第２の面の第２の部分にＡｌ－Ｓｉ層を用いてショットキー接合される。これにより第２の電極は、シリコン基板の第２の面の第１の部分上においてＩＧＢＴ素子用のオーミック電極として機能することができ、かつ、シリコン基板の第２の面の第２の部分上においてショットキーバリアダイオード素子用のショットキー電極として機能することができる。さらに、バリアメタル層によって、シリコン基板の第２の面の第１の部分におけるＳｉノジュールおよびＡｌスパイクの発生を抑制することができる。また、Ａｌ層がシリコン基板の第２の面の第２の部分からＡｌ－Ｓｉ層によって隔てられていることによって、シリコン基板の第２の面の第２の部分におけるＡｌスパイクの発生を抑制することができる。また、第２の電極がＡｌ層を含むことによって、Ａｌ系材料（Ａｌを主成分とする材料）の第２の電極がＡｌ－Ｓｉ層のみによって構成される場合に比して第２の電極のＳｉ含有量を抑制することができるので、シリコン基板の第２の面の第２の部分におけるＳｉノジュールの発生を抑制することができる。以上から、ＩＧＢＴ素子とショットキーバリアダイオード素子とが集積化された電力用半導体装置において、ＡｌスパイクおよびＳｉノジュールの発生を抑制することができる。
　本開示に係る他の態様の電力用半導体装置によれば、第２の電極は、シリコン基板の第２の面の第１の部分にバリアメタル層を介してオーミック接合され、かつ、シリコン基板の第２の面の第２の部分にＡｌ－Ｓｉ層を用いてショットキー接合される。これにより第２の電極は、シリコン基板の第２の面の第１の部分上においてＩＧＢＴ素子用のオーミック電極として機能することができ、かつ、シリコン基板の第２の面の第２の部分上においてショットキーバリアダイオード素子用のショットキー電極として機能することができる。さらに、バリアメタル層によって、シリコン基板の第２の面の第１の部分におけるＳｉノジュールの発生を抑制することができる。さらに、シリコン基板の第２の面から離れて第２の電極に接する多結晶シリコン層が設けられる。これにより、Ａｌ－Ｓｉ層から拡散したＳｉ原子の少なくとも一部が、Ｓｉノジュールを、シリコン基板の表面上で発生させる代わりに、多結晶シリコン層の表面上で発生させる。これにより、Ｓｉノジュールの発生を抑制することができる。
　本開示の目的、特徴、局面、および利点は、以下の詳細な説明と添付図面とによって、より明白となる。
実施の形態１における電力用半導体装置の構成を概略的に示す回路図である。 実施の形態１における電力用半導体装置の構成を概略的に示す断面図である。 図２の領域ＩＩＩを示す部分断面図である。 第１の比較例を、図３に対応する視野で示す部分断面図である。 第２の比較例を、図３に対応する視野で示す部分断面図である。 実施の形態２における電力用半導体装置の構成を、図３に対応する視野で概略的に示す部分断面図である。 実施の形態３における電力用半導体装置の構成を、図３に対応する視野で概略的に示す部分断面図である。 実施の形態４における電力用半導体装置の構成を、図３に対応する視野で概略的に示す部分断面図である。 実施の形態５における電力用半導体装置の構成を、図３に対応する視野で概略的に示す部分断面図である。
　以下、図面に基づいて実施の形態について説明する。なお、以下の図面において同一または相当する部分には同一の参照番号を付しその説明は繰返さない。
　＜実施の形態１＞
　図１は、実施の形態１におけるＲＣ－ＩＧＢＴ１０１（電力用半導体装置）の構成を概略的に示す回路図および断面図である。ＲＣ－ＩＧＢＴ１０１は、ＩＧＢＴ素子２０１およびショットキーバリアダイオード素子２０２が１チップに集積化された電力用半導体装置である。ショットキーバリアダイオード素子２０２は、ＩＧＢＴ素子２０１に逆並列に接続されることによって還流ダイオードとしての機能を有している。ＲＣ－ＩＧＢＴ１０１は、ゲート電極５１と、第１の電極６０と、第２の電極７０とを有している。第１の電極６０は、ＩＧＢＴ素子２０１のコレクタ電極としての機能と、ショットキーバリアダイオード素子２０２のカソード電極としての機能とを有している。第２の電極７０は、ＩＧＢＴ素子２０１のエミッタ電極としての機能と、ショットキーバリアダイオード素子２０２のアノード電極としての機能とを有している。なお詳しくは後述するが、ＲＣ－ＩＧＢＴ１０１の還流ダイオードは、ショットキーバリアダイオード素子２０２のみによって構成される必要はなく、他のダイオード素子が組み合わされてよい。
　図２は、ＲＣ－ＩＧＢＴ１０１の構成を概略的に示す回路図および断面図である。ＲＣ－ＩＧＢＴ１０１は、シリコン基板１０と、ゲート絶縁膜４１と、ゲート電極５１と、バリアメタル層２０と、層間絶縁膜４３とを有している。シリコン基板１０は、下面Ｆ１（第１の面）と、上面Ｆ２（第１の面と反対である第２の面）とを有している。下面Ｆ１は、ＩＧＢＴ下面部分Ｆ１ａと、ダイオード下面部分Ｆ１ｂとを有している。上面Ｆ２は、ＩＧＢＴ上面部分Ｆ２ａ（第１の部分）と、ダイオード上面部分Ｆ２ｂ（第２の部分）とを有している。なお図２は、ＩＧＢＴ下面部分Ｆ１ａとＩＧＢＴ上面部分Ｆ２ａとの境界と、ダイオード下面部分Ｆ１ｂとダイオード上面部分Ｆ２ｂとの境界とが面内方向において一致している構成を示しているが、変形例として、これら境界が互いにずれていてもよい。
　シリコン基板１０は、ｎ型（第１の導電型）を有する第１の半導体領域１１と、ｐ型（第１の導電型と異なる第２の導電型）を有する第２の半導体領域１２と、ｎ型を有する第３の半導体領域１３と、ｐ型を有する第４の半導体領域１４と、ｐ型を有するｐ＋コンタクト領域１９とを有している。第３の半導体領域１３は、第２の半導体領域１２によって第１の半導体領域１１から隔てられている。第４の半導体領域１４は、第３の半導体領域１３によって第２の半導体領域１２から隔てられている。
　第１の半導体領域１１は、ＩＧＢＴ素子２０１のｎエミッタ領域であり、ＩＧＢＴ上面部分Ｆ２ａの一部をなしている。第２の半導体領域１２は、ＩＧＢＴ素子２０１のｐボディ領域である。第３の半導体領域１３は、ｎ－ドリフト層１３Ｄと、ｎバッファ層１３Ｂと、ショットキーバリアダイオード素子２０２のｎショットキー接合層１３Ｓと、ショットキーバリアダイオード素子２０２のｎ＋コンタクト層１３Ｃとを有している。第４の半導体領域１４は、ＩＧＢＴ素子２０１のｐ＋コレクタ領域であり、ＩＧＢＴ下面部分Ｆ１ａをなしている。ｐ＋コンタクト領域１９は、ＩＧＢＴ上面部分Ｆ２ａから延びて第２の半導体領域（ｐボディ領域）に達している。ｐ＋コンタクト領域１９の不純物濃度は第２の半導体領域（ｐボディ領域）の不純物濃度よりも高い。
　シリコン基板１０のＩＧＢＴ上面部分Ｆ２ａおよびダイオード上面部分Ｆ２ｂの各々にはトレンチＴＲが設けられている。また、シリコン基板１０のＩＧＢＴ上面部分Ｆ２ａ上およびダイオード上面部分Ｆ２ｂ上には、断面視（図２の視野）においてトレンチＴＲを覆う層間絶縁膜４３が設けられている。層間絶縁膜４３は、酸化膜であってよく、たとえばシリコン酸化膜である。ＩＧＢＴ上面部分Ｆ２ａのトレンチＴＲには、ゲート絶縁膜４１を介してゲート電極５１が配置されている。ゲート電極５１はバリアメタル層２０および第２の電極７０の積層体から層間絶縁膜４３によって絶縁されている。ダイオード上面部分Ｆ２ｂのトレンチＴＲには、ダミー絶縁膜４２を介してダミー電極５２が配置されている。好ましくは、ダミー電極５２と第２の電極７０とを互いに電気的に接続する（典型的には短絡する）構造（図示せず）が設けられている。ゲート絶縁膜４１は、第１の半導体領域１１（ｎエミッタ領域）と、第３の半導体領域１３（ｎ－ドリフト層１３Ｄ）との間を延びており、第２の半導体領域１２（ｐボディ領域）に面している。ゲート電極５１は、ゲート絶縁膜４１を介して第２の半導体領域１２（ｐボディ領域）に面している。
　第１の電極６０は、シリコン基板１０の下面Ｆ１上に設けられている。また第１の電極６０は、第３の半導体領域１３のｎ＋コンタクト層１３Ｃと、第４の半導体領域１４（ｐ＋コレクタ領域）とに接しており、これにより第１の電極６０は、第３の半導体領域１３のｎ＋コンタクト層１３ＳＣと、第４の半導体領域１４（ｐ＋コレクタ領域）との各々にオーミックに接合されている。
　バリアメタル層２０はシリコン基板１０のＩＧＢＴ上面部分Ｆ２ａ上に設けられている。バリアメタル層２０は、Ａｌ原子およびＳｉ原子の拡散を抑制するのに適した材料からなる。当該材料は、たとえば、チタン（Ｔｉ）、チタン窒化物（ＴｉＮ）、チタンシリサイド（ＴｉＳｉ）、チタンタングステン（ＴｉＷ）、またはこれらのうち２つ以上の材料を用いた複合材料である。バリアメタル層２０はＩＧＢＴ上面部分Ｆ２ａ上において第１の半導体領域１１（ｎエミッタ領域）およびｐ＋コンタクト領域１９の各々にオーミックに接合されている。この接合がオーミックである理由は、バリアメタル層２０とシリコン基板１０との間にシリサイドが形成されることによる。
　第２の電極７０は、シリコン基板１０の上面Ｆ２上に設けられており、バリアメタル層２０によってＩＧＢＴ上面部分Ｆ２ａから隔てられている。第２の電極７０は、Ａｌ－Ｓｉ層７１と、Ａｌ層７２とを含む。Ａｌ－Ｓｉ層７１は、シリコン基板１０のダイオード上面部分Ｆ２ｂに接している。Ａｌ層７２は、Ａｌ－Ｓｉ層７１によってシリコン基板１０のダイオード上面部分Ｆ２ｂから隔てられている。
　第２の電極７０は、少なくともシリコン基板１０のダイオード上面部分Ｆ２ｂ上において、Ａｌ－Ｓｉ層７１とＡｌ層７２との積層構造を有している。第２の電極７０は、図２に示すように、Ａｌ－Ｓｉ層７１とＡｌ層７２との積層構造をシリコン基板１０のＩＧＢＴ上面部分Ｆ２ａ上においても有しており、その場合においてＡｌ－Ｓｉ層７１およびＡｌ層７２が面内方向における共通のパターンを有していてよい。Ａｌ－Ｓｉ層７１およびＡｌ層７２の積層構造は、Ａｌ系材料からなり、したがって、高いクッション特性（応力緩和特性）を有している。よってこの積層構造の厚みを十分なものとすることによって、第２の電極７０上でのボンディングなどに起因して生じる応力を緩和するために求められるクッション特性を、十分に確保することができる。この観点で、積層構造の厚み、すなわちＡｌ－Ｓｉ層７１とＡｌ層７２との総厚み、は、３μｍ以上であることが好ましい。なおこの厚みは、通常、７μｍ以下であってよい。
　ここで、Ａｌ－Ｓｉ層は、主成分としてのＡｌへ、０．５ｗｔ％以上３ｗｔ％以下のＳｉが添加された合金からなる層のことと定義される。Ａｌ－Ｓｉ層において、主成分としてのＡｌに対してＳｉ以外の元素は実質的に添加されていないことが好ましく、その場合、Ａｌ－Ｓｉ層は、ＡｌおよびＳｉの二元合金からなる。また、Ａｌ層は、主成分としてＡｌを含有し、Ｓｉ含有量が０．３ｗｔ％以下である層のことと定義される。０．３ｗｔ％以下の不純物元素しか含有しないＡｌを純Ａｌと定義すると、Ａｌ層は純Ａｌ層であってよい。なお、Ａｌ－Ｓｉ層とＡｌ層との積層構造においてＡｌ－Ｓｉ層とＡｌ層との間に、Ａｌ－Ｓｉ層の組成とＡｌ層の組成との間の中間的な組成を有する領域が、原子拡散等に起因して形成されていてよい。
　図３は、図２の領域ＩＩＩを示す部分断面図である。Ａｌ－Ｓｉ層７１は、面内方向（図３における横方向）において層間絶縁膜４３の開口部ＯＰ内に配置されシリコン基板１０のダイオード上面部分Ｆ２ｂに直接接する接触部７１Ｃを有している。接触部７１Ｃは、Ａｌ－Ｓｉ層７１のうち、Ａｌ－Ｓｉ層７１とシリコン基板１０との界面ＦＳの、厚み方向における上方に位置する部分である。Ａｌ層７２は、Ａｌ－Ｓｉ層７１の接触部７１Ｃ上に配置された部分を有している。言い換えれば、Ａｌ層７２は、Ａｌ－Ｓｉ層７１の接触部７１Ｃに厚み方向（図３における縦方向）において積層された部分を有している。
　図４は、第１の比較例におけるＲＣ－ＩＧＢＴ１００Ｓを、図３に対応する視野で示す部分断面図である。本比較例においては、第２の電極７０Ｓの全体がＡｌ－Ｓｉ層によって構成されている。Ａｌ－Ｓｉ層は、典型的には、スパッタ成膜によって形成される。このスパッタ成膜はシリコン基板１０を加熱しながら行われることが好ましい。また、Ａｌ－Ｓｉ層が成膜された後に熱処理が行われることがある。いずれの場合においても、Ａｌ－Ｓｉ層は、高温から室温へと降下する温度変化を受ける。この温度降下の際、Ａｌ－Ｓｉ層中のＳｉがシリコン基板１０との界面ＦＳ上に析出することによって（図中、破線矢印参照）、ＳｉノジュールＳＮが発生する。本比較例では、第２の電極７０Ｓの全体がＡｌ－Ｓｉ層であることから、第２の電極７０ＳのＳｉ含有量が高く、よってＳｉノジュールＳＮが発生しやすい。ＳｉノジュールＳＮの厚み（図４における縦方向の寸法）は、たとえば１μｍ程度に達する。
　使用環境の温度変化などに起因しての熱膨張収縮、または、第２の電極７０Ｓ上でのボンディング工程などに起因しての外力が加わった際に、ＳｉノジュールＳＮは、Ａｌ系材料からなる第２の電極７０Ｓに比して硬いので、シリコン基板１０のダイオード上面部分Ｆ２ｂのうちＳｉノジュールＳＮが形成された箇所に応力集中が生じやすい。この応力集中の結果、第１に、局所的な結晶性の悪化（シリコン基板１０中のＳｉ原子間距離の局所的な変動）が生じることがある。結晶性の悪化によりバンド構造が変動することによって、ショットキー特性が変動する。その結果、ショットキーバリアダイオード素子の整流性が悪化する。具体的には、順方向電圧降下または逆耐圧リーク電流が増加する。第２に、シリコン基板１０のＩＧＢＴ上面部分Ｆ２ａの平坦性が悪化すること、言い換えれば傷がつくこと、がある。平坦性が悪化した箇所には、オフ状態のＩＧＢＴ素子が高電圧を保持している際に、電界が集中しやすい。その結果、耐圧リーク電流が増大する。以上のように、第２の電極７０Ｓの全体がＡｌ－Ｓｉ層によって構成されていると、ＲＣ－ＩＧＢＴ１０１の電気特性が悪化しやすい。
　図５は、第２の比較例におけるＲＣ－ＩＧＢＴ１００Ａを、図３に対応する視野で示す部分断面図である。本比較例においては、第２の電極７０Ａの全体がＡｌ層によって構成されている。よって、高温下においてシリコン基板１０のＳｉ原子と、Ａｌ層のＡｌ原子との間の合金化反応が起こりやすい。その結果、界面ＦＳにＡｌスパイクＡＳが発生しやすい。ＡｌスパイクＡＳも、ＳｉノジュールＳＮ（図４）と同様、ＲＣ－ＩＧＢＴ１０１の電気特性を悪化させる。
　本実施の形態のＲＣ－ＩＧＢＴ１０１において、Ａｌ－Ｓｉ層７１の厚みは、ＳｉノジュールＳＮ（図４）の発生を防ぐためには過大でないことが望ましく、ＡｌスパイクＡＳ（図５）の発生を防ぐためには過小でないことが望ましい。この観点で、Ａｌ－Ｓｉ層７１の厚みは、０．５μｍ以上２μｍ以下であることが好ましい。一方で、０．５μｍ以上２μｍ以下の厚みのＡｌ－Ｓｉ層７１だけでは十分なクッション性を確保しにくく、それを補うために、Ａｌ層７２の厚みは１μｍ以上であることが好ましい。なおＡｌ層７２の厚みは、通常、５μｍ以下であってよい。
　次に、本実施の形態１における第２の電極７０を形成する方法の例について簡単に説明する。まず、層間絶縁膜４３が設けられた上面Ｆ２を有するシリコン基板１０が準備される。この時点で、シリコン基板１０へのドーピング、およびトレンチＴＲの形成が完了されていてよい。層間絶縁膜４３へのパターン形状の付与は、リフトオフ法によって、または、フォトリソグラフィ法およびエッチング法によって行われてよい。次に、上面Ｆ２のＩＧＢＴ上面部分Ｆ２ａ上に、バリアメタル層２０が形成される。バリアメタル層２０のパターンは、図２に示されているように、ＩＧＢＴ上面部分Ｆ２ａ上に配置され、かつ、ダイオード上面部分Ｆ２ｂの少なくとも一部からは外れている。バリアメタル層２０へのこのようなパターン形状の付与は、リフトオフ法によって、または、フォトリソグラフィ法およびエッチング法によって、行うことができる。次に、スパッタ法により上面Ｆ２上にＡｌ－Ｓｉ層７１およびＡｌ層７２が形成される。以上により第２の電極７０が形成される。
　本実施の形態によれば、第２の電極７０（図２）は、シリコン基板１０のＩＧＢＴ上面部分Ｆ２ａにバリアメタル層２０を介してオーミック接合され、かつ、シリコン基板１０のダイオード上面部分Ｆ２ｂにＡｌ－Ｓｉ層を用いてショットキー接合される。これにより第２の電極７０は、シリコン基板１０のＩＧＢＴ上面部分Ｆ２ａ上においてＩＧＢＴ素子２０１用のオーミック電極として機能することができ、かつ、シリコン基板１０のダイオード上面部分Ｆ２ｂ上においてショットキーバリアダイオード素子２０２用のショットキー電極として機能することができる。さらに、バリアメタル層２０によって、シリコン基板１０のＩＧＢＴ上面部分Ｆ２ａにおけるＳｉノジュールおよびＡｌスパイクの発生を抑制することができる。また、Ａｌ層７２がシリコン基板１０のダイオード上面部分Ｆ２ｂからＡｌ－Ｓｉ層によって隔てられていることによって、シリコン基板１０のダイオード上面部分Ｆ２ｂにおけるＡｌスパイクＡＳ（図５）の発生を抑制することができる。また、第２の電極７０がＡｌ層７２を含むことによって、Ａｌ系材料の第２の電極７０がＡｌ－Ｓｉ層のみによって構成される場合に比して第２の電極７０のＳｉ含有量を抑制することができるので、シリコン基板１０のダイオード上面部分Ｆ２ｂにおけるＳｉノジュールＳＮ（図４）の発生を抑制することができる。以上から、ＩＧＢＴ素子２０１とショットキーバリアダイオード素子２０２とが集積化された電力用半導体装置において、ＡｌスパイクおよびＳｉノジュールの発生を抑制することができる。
　第２の電極７０は、少なくともシリコン基板１０のダイオード上面部分Ｆ２ｂ上において、実質的にＳｉ原子を含有する層であるＡｌ－Ｓｉ層と、実質的にＡｌ原子を含有しない層であるＡｌ層７２との積層構造を有している。これにより、Ａｌ系材料の第２の電極７０の厚みを確保しつつ、第２の電極７０中のＳｉ含有量を抑制することができる。よって、Ｓｉノジュールの発生を抑制することができる。
　シリコン基板１０のダイオード上面部分Ｆ２ｂ上の領域のうち層間絶縁膜４３（図２）が配置された部分は、Ｓｉ原子の拡散源とならない。よって、Ｓｉノジュールの発生を、より抑制することができる。
　Ａｌ層７２は、Ａｌ－Ｓｉ層の接触部７１Ｃ（図３）上に配置された部分を有している。これにより、第２の電極７０における接触部７１Ｃ上の部分は、実質的に、Ｓｉ原子の拡散源とならない。よって、Ｓｉノジュールの発生を、より抑制することができる。
　シリコン基板１０のＩＧＢＴ上面部分Ｆ２ａおよびダイオード上面部分Ｆ２ｂの各々には、断面視において層間絶縁膜４３に覆われたトレンチＴＲ（図２）が設けられている。これにより、層間絶縁膜４３を、Ｓｉノジュールの発生を抑制するための構成としてだけでなく、トレンチＴＲを絶縁するための構成としても用いることができる。
　なお、ＲＣ－ＩＧＢＴ１０１において、ショットキーバリアダイオード素子２０２に加えて他のダイオード素子も還流ダイオードとして機能してよい。たとえば、ＲＣ－ＩＧＢＴ１０１においては、ｎ型を有する第３の半導体領域１３と、ｐ型を有する第２の半導体領域１２およびコンタクト領域１９と、によって、ｐｎ接合が形成されており、かつｎ型の第３の半導体領域およびｐ型のコンタクト領域１９のそれぞれに第１の電極６０およびバリアメタル層２０がオーミック接続されている。これにより、第１の電極６０と第２の電極７０との間において、ＩＧＢＴ素子２０１に逆並列に接続されたｐｎ接合ダイオード素子が構成されている。このｐｎ接合ダイオード素子が、ショットキーバリアダイオード素子２０２と共に還流ダイオードとして機能してよい。
　またＲＣ－ＩＧＢＴ１０１においては、ＩＧＢＴ上面部分Ｆ２ａだけでなくダイオード上面部分Ｆ２ｂにもトレンチＴＲが形成されているが、ダイオード上面部分Ｆ２ｂのトレンチＴＲは省略されてよい。その場合、ダミー絶縁膜４２およびダミー電極５２も省略されてよい。
　＜実施の形態２＞
　図６は、実施の形態２におけるＲＣ－ＩＧＢＴ１０２（電力用半導体装置）の構成を図３（実施の形態１）に対応する視野で概略的に示す部分断面図である。本実施の形態２においては、Ａｌ層７２の少なくとも一部は層間絶縁膜４３上に直接配置されている。図６に示された例においては、Ａｌ層７２が層間絶縁膜４３の上面全体の上に直接配置されている。また本実施の形態２においては、前述した実施の形態１とは異なり、Ａｌ層７２は、Ａｌ－Ｓｉ層７１の接触部７１Ｃ上に配置された部分（Ａｌ－Ｓｉ層７１の接触部７１Ｃの厚み方向における上方に配置された部分）を有していない。言い換えれば、Ａｌ層７２は、Ａｌ－Ｓｉ層７１とシリコン基板１０との界面ＦＳの上方の領域から外れて配置されている。図６に示された例においては、Ａｌ層７２は、面内方向において、層間絶縁膜４３の開口部ＯＰ周りの側壁の上端（シリコン基板１０から離れた端）が囲む領域外にのみ配置されている。
　なお、図６においては第２の電極７０のうちダイオード上面部分Ｆ２ｂ上の部分のみ示されている。第２の電極７０のうちＩＧＢＴ上面部分Ｆ２ａ（図２参照）上の部分の構成は任意であり、たとえば、図６に示された構成と同様の構成であってよい。
　上記以外の構成については、上述した実施の形態１の構成とほぼ同じであるため、同一または対応する要素について同一の符号を付し、その説明を繰り返さない。
　次に、本実施の形態２における第２の電極７０を形成する方法の例について簡単に説明する。まず、実施の形態１と同様に、シリコン基板１０の上面Ｆ２のＩＧＢＴ上面部分Ｆ２ａ上にバリアメタル層２０が形成される。次に、スパッタ法による上面Ｆ２全体への成膜と、この成膜によって形成された層へのフォトリソグラフィ法およびエッチング法によるパターニングとによって、Ａｌ－Ｓｉ層７１が形成される。次に、スパッタ法によりＡｌ層を形成し、続いてこのＡｌ層のうち不要な部分を化学機械研磨（ＣＭＰ：Ｃｈｅｍｉｃａｌ　Ｍｅｃｈａｎｉｃａｌ　Ｐｏｌｉｓｈｉｎｇ）法によって除去することによって、Ａｌ層７２が形成される。以上により第２の電極７０が形成される。
　Ａｌ層７２の少なくとも一部は層間絶縁膜４３上に直接配置されている。これにより、第２の電極７０の、層間絶縁膜４３上に直接配置された部分のＳｉ含有量が抑制される。よって当該部分からのＳｉ原子拡散に起因してのＳｉノジュールの発生を避けることができる。
　＜実施の形態３＞
　図７は、実施の形態３におけるＲＣ－ＩＧＢＴ１０３（電力用半導体装置）の構成を、図３に対応する視野で概略的に示す部分断面図である。
　本実施の形態においては、Ａｌ層７２は、層間絶縁膜４３上に直接配置されている部分を有している。さらに、Ａｌ層７２は、Ａｌ－Ｓｉ層７１上に配置されている部分を有しており、特に、接触部７１Ｃ上に配置された部分を有している。
　Ａｌ－Ｓｉ層７１は、厚み方向において層間絶縁膜４３の開口部ＯＰの内部にのみ配置されている。言い換えれば、Ａｌ－Ｓｉ層７１は、面内方向において、層間絶縁膜４３の開口部ＯＰ周りの側壁の上端（シリコン基板１０から離れた端）が囲む領域内にのみ配置され、かつ、開口部ＯＰにおける層間絶縁膜４３の厚み以下の厚みを有している。Ａｌ－Ｓｉ層７１は、断面視（図７）において、隣り合う他のＡｌ－Ｓｉ層（図７において図示せず）から分離されている。また平面レイアウト（図示せず）において、層間絶縁膜４３の開口部ＯＰの縁は閉じた形状を有していることが好ましく、その場合、Ａｌ－Ｓｉ層７１は、隣り合う他のＡｌ－Ｓｉ層から分離されている。言い換えれば、Ａｌ－Ｓｉ層７１は、互いに分離された複数の部分を有している。
　なお、図７においては第２の電極７０のうちダイオード上面部分Ｆ２ｂ上の部分のみ示されている。第２の電極７０のうちＩＧＢＴ上面部分Ｆ２ａ（図２参照）上の部分の構成は任意であり、たとえば、図７に示された構成と同様の構成であってよい。
　上記以外の構成については、上述した実施の形態２の構成とほぼ同じであるため、同一または対応する要素について同一の符号を付し、その説明を繰り返さない。
　次に、本実施の形態３における第２の電極７０を形成する第１の方法について簡単に説明する。まず、実施の形態１と同様に、シリコン基板１０の上面Ｆ２のＩＧＢＴ上面部分Ｆ２ａ上にバリアメタル層２０が形成される。次に、スパッタ法による上面Ｆ２全体への成膜と、この成膜によって形成された層へのフォトリソグラフィ法およびエッチング法によるパターニングとによって、Ａｌ－Ｓｉ層７１が形成される。次に、スパッタ法によりＡｌ層７２が形成される。以上により第２の電極７０が形成される。
　次に、本実施の形態３における第２の電極７０を形成する第２の方法について簡単に説明する。まず、上記第１の方法と同様に、シリコン基板１０の上面Ｆ２のＩＧＢＴ上面部分Ｆ２ａ上にバリアメタル層２０が形成される。次に、層間絶縁膜４３の開口部ＯＰに対応した開口部を有するレジスト膜が形成される。次に、スパッタ法による上面Ｆ２全体への成膜と、この成膜によって形成された層へのリフトオフ法によるパターニング（言い換えれば、レジスト膜の除去によるパターニング）とによって、Ａｌ－Ｓｉ層７１が形成される。次に、スパッタ法によりＡｌ層７２が形成される。以上により第２の電極７０が形成される。
　本実施の形態によれば、Ａｌ層７２の一部は層間絶縁膜４３上に直接配置されている。これにより、第２の電極７０の、層間絶縁膜４３上に直接配置された部分は、実質的に、Ｓｉ原子の拡散源とならない。よって、Ｓｉノジュールの発生を、より抑制することができる。
　Ａｌ－Ｓｉ層は、厚み方向において層間絶縁膜４３の開口部ＯＰの内部にのみ配置されている。これにより、開口部ＯＰの外部からのＳｉ原子拡散に起因してのＳｉノジュールの発生を避けることができる。
　＜実施の形態４＞
　図８は、実施の形態４におけるＲＣ－ＩＧＢＴ１０４（電力用半導体装置）の構成を、図３に対応する視野で概略的に示す部分断面図である。ＲＣ－ＩＧＢＴ１０５は、ＲＣ－ＩＧＢＴ１０１（図２）との相違として、第２の電極７０（図２および図３）に代わって、第２の電極７０Ｓ（図８）および多結晶シリコン層８０を有している。ＲＣ－ＩＧＢＴ１０５のこれ以外の構成については、上述した実施の形態１の構成とほぼ同じであるため、その説明を繰り返さない。
　第２の電極７０Ｓは、第２の電極７０（図２）と同様に、シリコン基板１０の上面Ｆ２上に設けられており、バリアメタル層２０によってシリコン基板１０のＩＧＢＴ上面部分Ｆ２ａから隔てられている。一方で、第２の電極７０Ｓは、第２の電極７０（図２）とは異なり、シリコン基板１０のダイオード上面部分Ｆ２ｂに接するＡｌ－Ｓｉ層を含み、図８に示された構成においては、第２の電極７０ＳはＡｌ－Ｓｉ層である。
　多結晶シリコン層８０（図８）は、シリコン基板１０の上面Ｆ２（図２参照）から離れており、第２の電極７０Ｓに接している。図８に示された例においては、多結晶シリコン層８０は、層間絶縁膜４３の上面（シリコン基板１０に面する面と反対の面）上に配置されており、第２の電極７０ＳとしてのＡｌ－Ｓｉ層に覆われている。
　ＲＣ－ＩＧＢＴ１０４は、第２の電極７０ＳのＡｌ－Ｓｉ層からのＳｉが多結晶シリコン層８０との界面上に析出することによって形成されたＳｉノジュールＳＮを有していてよい。多結晶シリコン層８０に形成されるＳｉノジュールＳＮによって開口部ＯＰが閉塞されることを避けるために、面内方向（図８における横方向）において、多結晶シリコン層８０は層間絶縁膜４３の開口部ＯＰから距離ＲＴほど後退して配置されていてよい。この距離ＲＴは、通常、１μｍ以下であってよい。
　なお、図８においては第２の電極７０Ｓのうちダイオード上面部分Ｆ２ｂ上の部分のみ示されている。第２の電極７０ＳのうちＩＧＢＴ上面部分Ｆ２ａ（図２参照）上の部分の構成は任意であり、たとえば、図８に示された構成と同様の構成であってよい。
　次に、本実施の形態４における多結晶シリコン層８０および第２の電極７０Ｓを形成する方法の例について簡単に説明する。まず、層間絶縁膜４３が設けられたシリコン基板１０が準備される。この時点で、シリコン基板１０へのドーピング、およびトレンチＴＲの形成が完了されていてよい。層間絶縁膜４３へのパターン形状の付与は、リフトオフ法によって、または、フォトリソグラフィ法およびエッチング法によって行われてよい。次に、上面Ｆ２全体への成膜と、この成膜によって形成された層へのフォトリソグラフィ法およびエッチング法によるパターニングとによって、多結晶シリコン層８０が形成される。次に、上面Ｆ２のＩＧＢＴ上面部分Ｆ２ａ上に、バリアメタル層２０が、前述した実施の形態１と同様に形成される。次に、スパッタ法により上面Ｆ２上に第２の電極７０ＳとしてのＡｌ－Ｓｉ層が形成される。以上により多結晶シリコン層８０および第２の電極７０Ｓが形成される。
　なお、距離ＲＴを制御する必要がない場合は、層間絶縁膜４３となる部分を含む層の成膜と、多結晶シリコン層８０となる部分を含む層の成膜とが行われた後、これら両層が一括してパターニングされてよい。これにより製造方法が簡素化される。
　本実施の形態４においても、実施の形態１と同様の理由で、第２の電極７０Ｓは、シリコン基板１０の上面Ｆ２のＩＧＢＴ上面部分Ｆ２ａ（図２参照）上においてＩＧＢＴ素子２０１（図１および図２参照）用のオーミック電極として機能することができ、かつ、シリコン基板１０のダイオード上面部分Ｆ２ｂ上においてショットキーバリアダイオード素子２０２（図１および図２参照）用のショットキー電極として機能することができる。さらに、実施の形態１と同様、バリアメタル層２０（図２）によって、シリコン基板１０のＩＧＢＴ上面部分Ｆ２ａ（図２）におけるＳｉノジュールの発生を抑制することができる。
　さらに、本実施の形態４によれば、シリコン基板１０の上面Ｆ２から離れて第２の電極７０に接する多結晶シリコン層８０が設けられる。これにより、Ａｌ－Ｓｉ層７１から拡散したＳｉ原子の少なくとも一部が、Ｓｉノジュールを、シリコン基板１０の表面上で発生させる代わりに、多結晶シリコン層８０の表面上で発生させる。これにより、シリコン基板１０の表面上でのＳｉノジュールの発生を抑制することができる。
　＜実施の形態５＞
　図９は、実施の形態５におけるＲＣ－ＩＧＢＴ１０５（電力用半導体装置）の構成を、図３に対応する視野で概略的に示す部分断面図である。ＲＣ－ＩＧＢＴ１０５は、ＲＣ－ＩＧＢＴ１０１（図２および図３：実施の形態１）の構成に加えて、多結晶シリコン層８０を有している。多結晶シリコン層８０は、シリコン基板１０の上面Ｆ２（図２参照）から離れている。また多結晶シリコン層８０は、第２の電極７０に接している。具体的には、多結晶シリコン層８０は、第２の電極７０に含まれるＡｌ－Ｓｉ層７１に接しており、図９に示された例においては、多結晶シリコン層８０は、層間絶縁膜４３の上面（シリコン基板１０に面する面と反対の面）上に配置されており、Ａｌ－Ｓｉ層７１に覆われている。
　なお、図９においては第２の電極７０のうちダイオード上面部分Ｆ２ｂ上の部分のみ示されている。第２の電極７０のうちＩＧＢＴ上面部分Ｆ２ａ上の部分の構成は任意であり、たとえば、図９に示された構成と同様の構成であってよい。またＩＧＢＴ上面部分Ｆ２ａ上においては、多結晶シリコン層は、設けられていてもよいし、省略されていてもよい。
　次に、本実施の形態５における多結晶シリコン層８０および第２の電極７０Ｓを形成する方法の例について簡単に説明する。まず、前述した実施の形態４と同様の方法によりＡｌ－Ｓｉ層を形成する工程までが行われ、本実施の形態においてはこの層がＡｌ－Ｓｉ層７１となる。次に、スパッタ法により上面Ｆ２上にＡｌ層７２が形成される。以上により第２の電極７０が形成される。なお本実施の形態５においては、実施の形態４と異なりＡｌ層７２が形成されるので、Ａｌ－Ｓｉ層７１の厚みは、実施の形態４におけるＡｌ－Ｓｉ層（すなわち第２の電極７０Ｓ）に比して小さくてよい。
　本実施の形態５によっても、実施の形態１と同様の効果が得られる。そして本実施の形態によれば、実施の形態１における構成に加えてさらに、多結晶シリコン層８０が設けられる。これにより、Ａｌ－Ｓｉ層７１から拡散したＳｉ原子の少なくとも一部が、Ｓｉノジュールを、シリコン基板１０の表面上で発生させる代わりに、多結晶シリコン層８０の表面上で発生させる。これにより、シリコン基板１０の表面上でのＳｉノジュールの発生を、より抑制することができる。
　なお、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略したりすることが可能である。本開示は詳細に説明されたが、上記した説明は、すべての態様において、例示であって、それに限定するものではない。例示されていない無数の変形例が、本開示から想定され得るものと解される。
　１０　シリコン基板、１１　第１の半導体領域、１２　第２の半導体領域、１３　第３の半導体領域、１４　第４の半導体領域、２０　バリアメタル層、４１　ゲート絶縁膜、４２　ダミー絶縁膜、４３　層間絶縁膜、５１　ゲート電極、５２　ダミー電極、６０　第１の電極、７０　第２の電極、７０Ｓ　第２の電極、７１　Ａｌ－Ｓｉ層、７１Ｃ　接触部、７２　Ａｌ層、８０　多結晶シリコン層、１０１～１０５　ＲＣ－ＩＧＢＴ（電力用半導体装置）、２０１　ＩＧＢＴ素子、２０２　ショットキーバリアダイオード素子、ＡＳ　Ａｌスパイク、Ｆ１　下面（第１の面）、Ｆ２　上面（第２の面）、ＯＰ　開口部、ＳＮ　Ｓｉノジュール、ＴＲ　トレンチ。

Claims (9)

  1. 　電力用半導体装置であって、
    　第１の面と、前記第１の面と反対であって第１の部分および第２の部分を有する第２の面と、を有するシリコン基板を備え、前記シリコン基板は、
    　　第１の導電型を有する第１の半導体領域と、
    　　前記第１の導電型とは異なる第２の導電型を有する第２の半導体領域と、
    　　前記第２の半導体領域によって前記第１の半導体領域から隔てられ、前記第１の導電型を有する第３の半導体領域と、
    　　前記第３の半導体領域によって前記第２の半導体領域から隔てられ、前記第２の導電型を有する第４の半導体領域と、
    を含み、前記電力用半導体装置はさらに、
    　前記第１の半導体領域と前記第３の半導体領域との間を延びて前記第２の半導体領域に面するゲート絶縁膜と、
    　前記ゲート絶縁膜を介して前記第２の半導体領域に面するゲート電極と、
    　前記シリコン基板の前記第１の面上に設けられ、前記第３の半導体領域および前記第４の半導体領域に接する第１の電極と、
    　前記シリコン基板の前記第２の面の前記第１の部分上に設けられたバリアメタル層と、
    　前記シリコン基板の前記第２の面上に設けられ、前記バリアメタル層によって前記シリコン基板の前記第２の面の前記第１の部分から隔てられた第２の電極と、を備え、前記第２の電極は、
    　　前記シリコン基板の前記第２の面の前記第２の部分に接するＡｌ－Ｓｉ層と、
    　　前記Ａｌ－Ｓｉ層によって前記シリコン基板の前記第２の面の前記第２の部分から隔てられたＡｌ層と、
    を含む、電力用半導体装置。
  2. 　前記第２の電極は、少なくとも前記シリコン基板の前記第２の面の前記第２の部分上において、前記Ａｌ－Ｓｉ層と前記Ａｌ層との積層構造を有している、請求項１に記載の電力用半導体装置。
  3. 　前記シリコン基板の前記第２の面の前記第２の部分上に配置され開口部を有する層間絶縁膜をさらに備え、前記Ａｌ－Ｓｉ層は、面内方向において前記層間絶縁膜の前記開口部内に配置され前記シリコン基板の前記第２の面の前記第２の部分に直接接する接触部を有している、請求項１または２に記載の電力用半導体装置。
  4. 　前記Ａｌ層の少なくとも一部は前記層間絶縁膜上に直接配置されている、請求項３に記載の電力用半導体装置。
  5. 　前記Ａｌ層は、前記Ａｌ－Ｓｉ層の前記接触部上に配置された部分を有している、請求項３または４に記載の電力用半導体装置。
  6. 　前記Ａｌ－Ｓｉ層は、厚み方向において前記層間絶縁膜の前記開口部の内部にのみ配置されている、請求項５に記載の電力用半導体装置。
  7. 　前記シリコン基板の前記第２の面の前記第１の部分および前記第２の部分の各々には、断面視において前記層間絶縁膜に覆われたトレンチが設けられている、請求項３から６のいずれか１項に記載の電力用半導体装置。
  8. 　前記シリコン基板の前記第２の面から離れて前記第２の電極に接する多結晶シリコン層をさらに備える、請求項１から７のいずれか１項に記載の電力用半導体装置。
  9. 　電力用半導体装置であって、
    　第１の面と、前記第１の面と反対であって第１の部分および第２の部分を有する第２の面と、を有するシリコン基板を備え、前記シリコン基板は、
    　　第１の導電型を有する第１の半導体領域と、
    　　前記第１の導電型とは異なる第２の導電型を有する第２の半導体領域と、
    　　前記第２の半導体領域によって前記第１の半導体領域から隔てられ、前記第１の導電型を有する第３の半導体領域と、
    　　前記第３の半導体領域によって前記第２の半導体領域から隔てられ、前記第２の導電型を有する第４の半導体領域と、
    を含み、前記電力用半導体装置はさらに、
    　前記第１の半導体領域と前記第３の半導体領域との間を延びて前記第２の半導体領域に面するゲート絶縁膜と、
    　前記ゲート絶縁膜を介して前記第２の半導体領域に面するゲート電極と、
    　前記シリコン基板の前記第１の面上に設けられ、前記第３の半導体領域および前記第４の半導体領域に接する第１の電極と、
    　前記シリコン基板の前記第２の面の前記第１の部分上に設けられたバリアメタル層と、
    　前記シリコン基板の前記第２の面上に設けられ、前記バリアメタル層によって前記シリコン基板の前記第２の面の前記第１の部分から隔てられた第２の電極と、を備え、前記第２の電極は、前記シリコン基板の前記第２の面の前記第２の部分に接するＡｌ－Ｓｉ層を含み、前記電力用半導体装置はさらに、
    　前記シリコン基板の前記第２の面から離れて前記第２の電極に接する多結晶シリコン層を備える、電力用半導体装置。
PCT/JP2020/027586 2020-07-16 2020-07-16 電力用半導体装置 WO2022013991A1 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
PCT/JP2020/027586 WO2022013991A1 (ja) 2020-07-16 2020-07-16 電力用半導体装置
CN202080104927.3A CN116157924A (zh) 2020-07-16 2020-07-16 电力用半导体装置
US17/999,359 US20230207707A1 (en) 2020-07-16 2020-07-16 Power semiconductor device
JP2022536055A JP7353496B2 (ja) 2020-07-16 2020-07-16 電力用半導体装置
DE112020007446.3T DE112020007446T5 (de) 2020-07-16 2020-07-16 Leistungs-Halbleitervorrichtung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2020/027586 WO2022013991A1 (ja) 2020-07-16 2020-07-16 電力用半導体装置

Publications (1)

Publication Number Publication Date
WO2022013991A1 true WO2022013991A1 (ja) 2022-01-20

Family

ID=79554600

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2020/027586 WO2022013991A1 (ja) 2020-07-16 2020-07-16 電力用半導体装置

Country Status (5)

Country Link
US (1) US20230207707A1 (ja)
JP (1) JP7353496B2 (ja)
CN (1) CN116157924A (ja)
DE (1) DE112020007446T5 (ja)
WO (1) WO2022013991A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115117152A (zh) * 2022-08-26 2022-09-27 深圳芯能半导体技术有限公司 一种逆导型igbt器件及制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010278164A (ja) * 2009-05-27 2010-12-09 Toyota Motor Corp 半導体装置とその製造方法
JP2017011129A (ja) * 2015-06-23 2017-01-12 三菱電機株式会社 半導体装置
JP2018181949A (ja) * 2017-04-06 2018-11-15 三菱電機株式会社 半導体装置、半導体装置の製造方法、および電力変換装置
JP2019129250A (ja) * 2018-01-25 2019-08-01 トヨタ自動車株式会社 半導体装置及びその製造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103890955B (zh) 2011-07-27 2017-06-13 丰田自动车株式会社 半导体器件

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010278164A (ja) * 2009-05-27 2010-12-09 Toyota Motor Corp 半導体装置とその製造方法
JP2017011129A (ja) * 2015-06-23 2017-01-12 三菱電機株式会社 半導体装置
JP2018181949A (ja) * 2017-04-06 2018-11-15 三菱電機株式会社 半導体装置、半導体装置の製造方法、および電力変換装置
JP2019129250A (ja) * 2018-01-25 2019-08-01 トヨタ自動車株式会社 半導体装置及びその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115117152A (zh) * 2022-08-26 2022-09-27 深圳芯能半导体技术有限公司 一种逆导型igbt器件及制备方法

Also Published As

Publication number Publication date
JPWO2022013991A1 (ja) 2022-01-20
US20230207707A1 (en) 2023-06-29
JP7353496B2 (ja) 2023-09-29
CN116157924A (zh) 2023-05-23
DE112020007446T5 (de) 2023-05-25

Similar Documents

Publication Publication Date Title
JP6566068B2 (ja) トレンチゲート型半導体装置の製造方法
JP6801324B2 (ja) 半導体装置
JP4492735B2 (ja) 半導体装置及び半導体装置の製造方法
JP4600936B2 (ja) 半導体装置およびその製造方法
JP5321377B2 (ja) 電力用半導体装置
JP7250473B2 (ja) 半導体装置
JP2019106507A (ja) 炭化シリコン半導体装置及びその製造方法
JP7000971B2 (ja) 半導体装置
JP2019192743A (ja) 半導体装置および半導体装置の製造方法
JP2006303145A (ja) 半導体装置
WO2022013991A1 (ja) 電力用半導体装置
JP2015126080A (ja) 半導体装置
JP4719472B2 (ja) シリコンカーバイド静電誘導トランジスタ
US11569225B2 (en) Semiconductor device
WO2020202430A1 (ja) 半導体装置
JP2020129624A (ja) 半導体装置および半導体装置の製造方法
JP6617546B2 (ja) 半導体装置および半導体装置の製造方法
JP2019140169A (ja) 炭化珪素半導体装置
JP7243173B2 (ja) 半導体装置および半導体装置の製造方法
CN113497114A (zh) 半导体装置
JP2020150137A (ja) 半導体装置
JP7170894B2 (ja) 半導体装置
US20110012171A1 (en) Semiconductor device
JP7158317B2 (ja) 半導体装置
JP2004273647A (ja) 半導体素子及びその製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 20945159

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2022536055

Country of ref document: JP

Kind code of ref document: A

122 Ep: pct application non-entry in european phase

Ref document number: 20945159

Country of ref document: EP

Kind code of ref document: A1