KR20140044879A - 코팅 후 그라인딩 전 다이싱 - Google Patents
코팅 후 그라인딩 전 다이싱 Download PDFInfo
- Publication number
- KR20140044879A KR20140044879A KR1020147002214A KR20147002214A KR20140044879A KR 20140044879 A KR20140044879 A KR 20140044879A KR 1020147002214 A KR1020147002214 A KR 1020147002214A KR 20147002214 A KR20147002214 A KR 20147002214A KR 20140044879 A KR20140044879 A KR 20140044879A
- Authority
- KR
- South Korea
- Prior art keywords
- wafer
- dicing
- underfill
- metallic
- bumps
- Prior art date
Links
- 239000011248 coating agent Substances 0.000 title claims abstract description 7
- 238000000576 coating method Methods 0.000 title claims abstract description 7
- 238000000227 grinding Methods 0.000 title description 21
- 239000004065 semiconductor Substances 0.000 claims abstract description 31
- 239000000463 material Substances 0.000 claims abstract description 20
- 238000000034 method Methods 0.000 abstract description 28
- 235000012431 wafers Nutrition 0.000 description 57
- 239000000758 substrate Substances 0.000 description 6
- 239000008393 encapsulating agent Substances 0.000 description 5
- 238000005520 cutting process Methods 0.000 description 4
- 239000010410 layer Substances 0.000 description 4
- 239000004642 Polyimide Substances 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 239000000853 adhesive Substances 0.000 description 3
- 230000001070 adhesive effect Effects 0.000 description 3
- 229920001721 polyimide Polymers 0.000 description 3
- 229920000098 polyolefin Polymers 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 239000012790 adhesive layer Substances 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 238000010276 construction Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000004806 packaging method and process Methods 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000155 melt Substances 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 238000005507 spraying Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/568—Temporary substrate used as encapsulation process aid
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/27—Manufacturing methods
- H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
- H01L2224/2743—Manufacturing methods by blanket deposition of the material of the layer connector in solid form
- H01L2224/27436—Lamination of a preform, e.g. foil, sheet or layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/731—Location prior to the connecting process
- H01L2224/73101—Location prior to the connecting process on the same surface
- H01L2224/73103—Bump and layer connectors
- H01L2224/73104—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
- Dicing (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
본 발명은, 상부 표면이 금속성 예비접속부로 범핑되어 있고 금속성 예비접속부 범프의 위 및 주위에 배치된 언더필 코팅을 갖는 반도체 웨이퍼를 개개의 반도체 다이로 개별화하는 방법이다. 그 방법은 (A) 상부 표면에 금속성 예비접속부 범프의 어레이, 및 금속성 예비접속부 범프의 위 및 주위에 배치된 언더필 코팅을 갖는 반도체 웨이퍼를 제공하고; (B) 금속성 예비접속부 범프들 사이에서 언더필을 관통하여 최종 목적 웨이퍼 두께까지 반도체 웨이퍼의 상부 표면 내로 다이싱하여 다이싱 라인을 생성하고; (C) 웨이퍼 물질을 웨이퍼의 배면으로부터 적어도 다이싱 라인의 깊이까지 제거함으로써 웨이퍼로부터 생성되는 다이를 개별화시키는 것을 포함한다.
Description
<관련 출원 상호참조>
본 출원은 2011년 7월 29일자 출원된 미국 특허 출원 61/513,146을 우선권 주장하며, 이 출원은 전문이 본원에 원용된다.
본 발명은 언더필 캡슐화제가 도포되어 있는 반도체 웨이퍼의 구성 방법에 관한 것이다.
전기 및 전자 장치의 초소형화 및 슬림화는 보다 얇은 반도체 소자 및 보다 얇은 반도체 패키징 둘 다를 필요로 하게 되었다.
보다 얇은 반도체 다이를 생산하는 방법은 개개의 다이가 다이싱(dicing)되어 나오는 반도체 웨이퍼의 배면으로부터 과량의 물질을 제거하는 것이다. 과량의 웨이퍼의 제거는, 통상적으로 배면 그라인딩(grinding)이라 불리우는 그라인딩 공정 중에 일어나는 것이 전형적이다. 웨이퍼가 박화되기 전에 개별 반도체 회로로 다이싱되는 경우, 그러한 공정을 "그라인딩전 다이싱" 또는 DBG라 한다.
보다 작고 효율적인 반도체 패키지를 생산하는 방법은 패키지의 활성 표면에 금속성 범프 어레이(array of bump)가 부착되어 있는 패키지를 사용하는 것이다. 금속성 범프는 기판 상의 본딩 패드(bonding pad)와 정합되도록 배치된다. 금속성 범프가 용융물로 재유동화될 때, 범프는 본딩 패드와 연결되어 전기적 및 기계적 접속부를 형성한다.
웨이퍼 물질, 금속성 범프 및 기판 사이에는 열적 부조화가 존재하여, 열 사이클이 반복되면 금속 상호접속부가 응력을 받는다. 이에 의해 불량이 발생할 수 있다. 이를 상쇄하기 위하여, 언더필(underfill)이라 불리우는 캡슐화제가 갭에 배치되어 웨이퍼와 기판 사이에서 금속성 범프를 둘러싸고 지지한다.
반도체 패키징 구성 분야에서 현재의 경향은 가능한 한 많은 공정 단계를 웨이퍼 수준에서 완료함으로써 다중 집적 회로가 동시에 가공되도록 하는 것으로서, 이는 다이 개별화 이후에 개별적으로 수행되는 것과는 다르다. 웨이퍼를 개별 반도체 다이로 다이싱하기 전에 금속성 범프와 웨이퍼 회로부의 어레이 상에 언더필 캡슐화제를 도포하는 것은 웨이퍼 수준에서 수행되는 공정 중의 하나이다.
전형적인 방법에서, 금속성 예비접속부로 범핑된 반도체 웨이퍼는 금속성 범프 위에 언더필 물질로 코팅된다. 배면 그라인딩용 테이프로 불리우는 지지 테이프가 웨이퍼 상면의 언더필 물질 위에 라미네이팅된다. 웨이퍼 물질은 그라인딩 또는 다른 수단에 의해 웨이퍼 배면으로부터 제거된다. 배면 그라인딩용 테이프가 웨이퍼 상면의 언더필로부터 제거된다. 이어지는 다이싱 공정 중 웨이퍼를 지지하기 위하여 웨이퍼의 배면에 다이싱 테이프가 부착된다. 다이싱은 고가인 레이저에 의해 수행되거나, 다이싱 블레이드에 의해 기계적으로 수행될 수 있다. 박화된 웨이퍼는 특히 부서지기 쉽기 때문에, 다이싱 블레이드를 사용하는 것은 비록 덜 고가이기는 하지만, 웨이퍼, 회로부 및 언더필에 손상을 줄 수 있다.
따라서, 언더필이 미리 도포될 수 있으나, 기계적 다이싱 공정이 범핑된 웨이퍼 및 언더필에 손상을 주지 않으면서 반도체 웨이퍼를 개개의 반도체 다이로 개별화하는 방법에 대한 요구가 있다.
<발명의 개요>
본 발명은 상부 표면이 금속성 예비접속부로 범핑되어 있고 금속성 예비접속부 범프의 위 및 주위에 배치된 언더필 코팅을 갖는 반도체 웨이퍼를 개개의 반도체 다이로 개별화하는 방법이다.
본 발명의 방법은, (A) 상부 표면에 금속성 예비접속부 범프의 어레이, 및 금속성 예비접속부 범프의 위 및 주위에 배치된 언더필 코팅을 갖는 반도체 웨이퍼를 제공하고; (B) 금속성 예비접속부 범프들 사이에서 언더필을 관통하여 최종 목적 웨이퍼 두께까지 반도체 웨이퍼의 상부 표면 내로 다이싱하여 다이싱 라인을 생성하고; (C) 웨이퍼 물질을 웨이퍼의 배면으로부터 다이싱 라인의 깊이까지 제거함으로써 웨이퍼로부터 생성되는 다이를 개별화시키는 것을 포함한다.
<도면의 간단한 설명>
도 1은 언더필 물질이 미리 도포되어 있는 웨이퍼를 개별화하는 선행 기술 방법의 개략도이다.
도 2는 언더필 물질이 미리 도포되어 있는 웨이퍼를 개별화하는 본 발명 방법의 개략도이다.
<본 발명의 상세한 설명>
반도체 웨이퍼는 반도체 물질, 전형적으로는 규소, 갈륨 아르세나이드, 게르마늄 또는 유사 화합물 반도체 물질로 제조된다. 웨이퍼의 상면 위의 활성 회로부 및 금속성 범프는 당업계에 문헌으로 잘 확립되어 있는 반도체 및 금속부 구성 방법에 따라 형성된다.
다이싱 테이프는 전형적으로는 다이싱 공정 중에 웨이퍼를 지지하기 위하여 사용된다. 다이싱 테이프는 다수의 제조원으로부터 시판되고 있으며, 캐리어 상의 감열성, 감압성 또는 UV 감수성 접착제 형태일 수 있다. 캐리어는 전형적으로는 폴리올레핀 또는 폴리이미드로 된 가요성 기판이다. 열, 당기는 응력, 또는 UV가 각각 가해질 때, 접착성이 감소한다. 통상적으로, 박리 라이너가 접착제 층을 덮고 있으며, 다이싱 테이프를 사용하기 직전에 쉽게 제거될 수 있다. DBG 공정에서, 다이싱 테이프는 웨이퍼의 배면에 부착되며, 다이싱 그루브(groove)는 웨이퍼 상면의 회로들 사이에서 배면 그라인딩이 수행될 높이에 이르거나 그를 통과하는 깊이까지 절단하여 생성된다.
배면 그라인딩용 테이프는 웨이퍼 박화 공정 중 금속성 범프와 웨이퍼 상부 표면을 보호하고 지지하기 위해 사용된다. 배면 그라인딩용 테이프는 다수의 제조원으로부터 시판되고 있으며, 캐리어 상의 감열성, 감압성 또는 UV 감수성 접착제의 한 형태일 수 있다. 캐리어는 전형적으로는 폴리올레핀 또는 폴리이미드로 된 가요성 기판이다. 열, 당기는 응력, 또는 UV가 각각 가해질 때, 접착성이 감소한다. 통상적으로, 박리 라이너가 접착제 층을 덮고 있으며, 배면 그라인딩용 테이프를 사용하기 직전에 쉽게 제거될 수 있다. 배면 그라인딩 공정은 기계적 그라인딩 또는 에칭에 의해 수행될 수 있다. 웨이퍼 배면 상의 물질은 다이싱 그루브에 이르거나 그를 넘어설 때까지 제거됨으로써, 다이가 개별화된다.
언더필 캡슐화제는 전형적으로는 페이스트 또는 필름 형태로 도포된다. 페이스트는 분무, 스핀 코팅, 스텐실, 또는 당업계에서 사용되는 어떠한 방법으로나 도포될 수 있다. 필름 형태의 언더필은 보다 덜 번잡스럽고 균일한 두께로 부착하기가 쉽기 때문에 종종 바람직하다. 필름 형태로 사용될 수 있는 언더필 화합물로서 적절한 접착제 및 캡슐화제는 필름 그 자체를 제조하는 방법과 같이 공지되어 있다. 언더필 물질의 두께는 라미네이션 후에 금속성 범프가 완전히 또는 단지 부분적으로 덮혀질 수 있도록 조절될 수 있다. 어느 경우에나, 언더필 물질은 반도체 및 기판 사이의 공간을 완전히 채우도록 공급된다.
한 실시양태에서, 언더필 물질은 캐리어 상에 제공되며, 박리 라이너로 보호되어 있다. 따라서, 언더필 물질의 한 형태는 3층 형태로 제공되며, 여기서, 순서대로 제1층은 가요성 폴리올레핀 또는 폴리이미드 테이프와 같은 캐리어이고, 제2층은 언더필 물질이며, 제3층은 박리 라이너이다. 사용 직전에, 박리 라이너가 제거되고, 언더필은 전형적으로는 캐리어에 여전히 부착되어 있는 상태에서 부착된다. 언더필이 웨이퍼에 도포된 후에, 캐리어가 제거된다.
본 발명이 도면을 참조하여 더욱 상세히 설명된다. 도 1은 한 표면 상에 활성 회로부 (12) 및 금속성 범프 어레이 (13)를 갖는 규소 웨이퍼 (11)를 다이싱하는 선행 기술의 방법을 도시하고 있다. 활성 회로부 및 금속성 범프 어레이를 먼저 언더필 물질 (14)로 캡슐화한다. 웨이퍼를 지지하고 언더필을 보호하도록 배면 그라인딩용 테이프 (15)를 언더필 (14)에 라미네이트시키며, 이후 웨이퍼 배면의 두께를 그라인딩 블레이드 (16) 또는 기술자에 의해 선택된 다른 적절한 방법으로 감소시킨다.
배면 그라인딩 후에, 웨이퍼를 지지하고, 다이싱 도중 및 다이싱이 일어난 후에 다이를 제 위치에 유지시키기 위하여 다이싱 테이프 (18)를 웨이퍼의 배면에 부착시킨다. 배면 그라인딩용 테이프 (15)를 웨이퍼로부터 제거하고, 다이싱 블레이드 (19)를 사용하여 다이싱 라인이라고도 불리우는 다이싱 트렌치(trench)를, 언더필을 관통하여 웨이퍼의 활성 회로부 주위 공간 내로 절단하여 들어가서 회로부를 개개의 다이로 개별화한다. 요소 (17)는 다이싱 라인을 나타내며, 궁극적으로는 다이싱 및 개별화 후 개개의 반도체 사이의 공간으로 된다. 웨이퍼가 배면 그라인딩 도중 박화될 때 매우 부서지기 쉬운 상태로 되며, 활성 회로부는 다이싱 공정 중에 절단 블레이드의 기계적 응력으로 인해 손상받을 수 있다. 이를 상쇄하기 위하여, 절단 속도를 감소시킨다. 활성 회로부에 대한 손상 및 절단 속도의 감소는 처리량을 감소시키고, 비용을 증가시킨다.
본 발명은 다이싱이 언더필 캡슐화 후 그라인딩 전에 이루어지는 방법으로서, 도 2에 도시되어 있다. 활성 회로부 (12) 및 금속성 범프 어레이 (13)를 갖는 규소 웨이퍼 (11)를 제공하며; 활성 회로부 및 금속성 범프 어레이를 언더필 물질 (14)로 캡슐화한다. 웨이퍼를 그의 배면이 다이싱 테이프 (18)와 접촉하도록 다이싱 테이프 위에 장착한다. 다이싱 블레이드 (19)가 언더필을 관통하여 웨이퍼의 활성 회로부 주위 공간 내로 절단하여 들어가서 다이싱 라인 (17)을 생성한다. 개별화 후, 요소 (17)는 개개 반도체 사이의 공간을 나타낸다. 다이싱 라인은 웨이퍼 내로 웨이퍼의 최종 두께에 요구되는 깊이 또는 그를 넘어 절단해 들어간다. 배면 그라인딩용 테이프 (15)를 웨이퍼 상면의 언더필에 라미네이팅시키고, 웨이퍼의 배면으로부터 다이싱 테이프 (18)를 제거한다. 이어서 웨이퍼 배면의 두께를 그라인딩 블레이드 (19)로 그라인딩하거나 기술자에 의해 선택되는 다른 적절한 방법으로 감소시킨다. 두께 감소는 적어도 다이싱 라인의 깊이까지 이루어지며, 요구되는 웨이퍼의 최종 두께까지 더욱 진행될 수 있다. 웨이퍼의 배면에서 적어도 다이싱 라인의 깊이까지 두께를 덜어냄으로써 웨이퍼는 개개의 다이로 개별화된다.
Claims (1)
- (A) 상부 표면에 금속성 예비접속부 범프의 어레이, 및 금속성 예비접속부 범프의 위 및 주위에 배치된 언더필 코팅을 갖는 반도체 웨이퍼를 제공하고;
(B) 금속성 예비접속부 범프들 사이에서 언더필을 관통하여 최종 목적 웨이퍼 두께까지 반도체 웨이퍼의 상부 표면 내로 다이싱하여 다이싱 라인을 생성하고;
(C) 웨이퍼 물질을 웨이퍼의 배면으로부터 적어도 다이싱 라인의 깊이까지 제거함으로써 웨이퍼로부터 생성되는 다이를 개별화시키는 것
을 포함하는, 상부 표면이 금속성 예비접속부로 범핑되어 있고 금속성 예비접속부 범프의 위 및 주위에 배치된 언더필 코팅을 갖는 반도체 웨이퍼를 개개의 반도체 다이로 개별화하는 방법.
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US201161513146P | 2011-07-29 | 2011-07-29 | |
US61/513,146 | 2011-07-29 | ||
PCT/US2012/048111 WO2013019499A2 (en) | 2011-07-29 | 2012-07-25 | Dicing before grinding after coating |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20140044879A true KR20140044879A (ko) | 2014-04-15 |
KR101504461B1 KR101504461B1 (ko) | 2015-03-24 |
Family
ID=47629846
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020147002214A KR101504461B1 (ko) | 2011-07-29 | 2012-07-25 | 반도체 웨이퍼를 개개의 반도체 다이로 개별화하는 방법 |
Country Status (7)
Country | Link |
---|---|
US (1) | US20140057411A1 (ko) |
EP (1) | EP2737522A4 (ko) |
JP (1) | JP2014529182A (ko) |
KR (1) | KR101504461B1 (ko) |
CN (1) | CN103999203A (ko) |
TW (1) | TW201314757A (ko) |
WO (1) | WO2013019499A2 (ko) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9748187B2 (en) | 2014-12-19 | 2017-08-29 | Taiwan Semiconductor Manufacturing Co., Ltd. | Wafer structure and method for wafer dicing |
Families Citing this family (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103797569A (zh) * | 2011-07-06 | 2014-05-14 | 弗莱克斯电子有限责任公司 | 金属凸块的焊料沉积系统和方法 |
US9202754B2 (en) * | 2012-04-23 | 2015-12-01 | Seagate Technology Llc | Laser submounts formed using etching process |
US9232630B1 (en) | 2012-05-18 | 2016-01-05 | Flextronics Ap, Llc | Method of making an inlay PCB with embedded coin |
US9136173B2 (en) * | 2012-11-07 | 2015-09-15 | Semiconductor Components Industries, Llc | Singulation method for semiconductor die having a layer of material along one major surface |
US9484260B2 (en) * | 2012-11-07 | 2016-11-01 | Semiconductor Components Industries, Llc | Heated carrier substrate semiconductor die singulation method |
US9219011B2 (en) | 2013-08-29 | 2015-12-22 | Infineon Technologies Ag | Separation of chips on a substrate |
US10153180B2 (en) | 2013-10-02 | 2018-12-11 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor bonding structures and methods |
CN104037132B (zh) * | 2014-06-25 | 2017-02-15 | 山东华芯半导体有限公司 | 一种封装方法 |
JP2018502018A (ja) | 2014-11-14 | 2018-01-25 | ガラ・インダストリーズ・インコーポレイテッドGala Industries, Inc. | 粘着性物質包装用フィルム |
DE102014117594A1 (de) * | 2014-12-01 | 2016-06-02 | Infineon Technologies Ag | Halbleiter-Package und Verfahren zu seiner Herstellung |
US9570419B2 (en) | 2015-01-27 | 2017-02-14 | Infineon Technologies Ag | Method of thinning and packaging a semiconductor chip |
DE102016215473B4 (de) | 2015-09-10 | 2023-10-26 | Disco Corporation | Verfahren zum Bearbeiten eines Substrats |
US9673275B2 (en) | 2015-10-22 | 2017-06-06 | Qualcomm Incorporated | Isolated complementary metal-oxide semiconductor (CMOS) devices for radio-frequency (RF) circuits |
EP3389085B1 (en) | 2017-04-12 | 2019-11-06 | Nxp B.V. | Method of making a plurality of packaged semiconductor devices |
CN107116706B (zh) * | 2017-04-20 | 2019-08-16 | 赛维Ldk太阳能高科技(新余)有限公司 | 一种晶体硅的粘胶方法 |
US10373869B2 (en) | 2017-05-24 | 2019-08-06 | Semiconductor Components Industries, Llc | Method of separating a back layer on a substrate using exposure to reduced temperature and related apparatus |
US10535608B1 (en) * | 2018-07-24 | 2020-01-14 | International Business Machines Corporation | Multi-chip package structure having chip interconnection bridge which provides power connections between chip and package substrate |
US11164817B2 (en) | 2019-11-01 | 2021-11-02 | International Business Machines Corporation | Multi-chip package structures with discrete redistribution layers |
US11094637B2 (en) | 2019-11-06 | 2021-08-17 | International Business Machines Corporation | Multi-chip package structures having embedded chip interconnect bridges and fan-out redistribution layers |
DE102021125045A1 (de) | 2021-09-28 | 2023-03-30 | Rolls-Royce Deutschland Ltd & Co Kg | Triebwerk mit Zentrifugalverdichter, Ringbrennkammer und einer unterschiedliche Leitkanalelemente aufweisenden Leitkanalanordnung |
JP7495383B2 (ja) * | 2021-09-30 | 2024-06-04 | 古河電気工業株式会社 | 半導体加工用テープ、及びこれを用いた半導体加工方法 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002100588A (ja) * | 2000-09-22 | 2002-04-05 | Shinkawa Ltd | 半導体装置の製造方法 |
US6506681B2 (en) * | 2000-12-06 | 2003-01-14 | Micron Technology, Inc. | Thin flip—chip method |
JP4330821B2 (ja) * | 2001-07-04 | 2009-09-16 | 株式会社東芝 | 半導体装置の製造方法 |
US6908784B1 (en) * | 2002-03-06 | 2005-06-21 | Micron Technology, Inc. | Method for fabricating encapsulated semiconductor components |
JP2004119468A (ja) * | 2002-09-24 | 2004-04-15 | Disco Abrasive Syst Ltd | ウエーハレベルパッケージの分割方法 |
JP2006253402A (ja) * | 2005-03-10 | 2006-09-21 | Nec Electronics Corp | 半導体装置の製造方法 |
JP2007158212A (ja) * | 2005-12-08 | 2007-06-21 | Matsushita Electric Ind Co Ltd | 電子部品とその切断方法 |
JP2008066653A (ja) * | 2006-09-11 | 2008-03-21 | Tokyo Seimitsu Co Ltd | ウェーハ処理方法およびウェーハ処理装置 |
JP2008135446A (ja) * | 2006-11-27 | 2008-06-12 | Philtech Inc | Rfパウダーの製造方法 |
JP5032231B2 (ja) * | 2007-07-23 | 2012-09-26 | リンテック株式会社 | 半導体装置の製造方法 |
US8283742B2 (en) * | 2010-08-31 | 2012-10-09 | Infineon Technologies, A.G. | Thin-wafer current sensors |
-
2012
- 2012-07-25 WO PCT/US2012/048111 patent/WO2013019499A2/en active Application Filing
- 2012-07-25 EP EP20120820834 patent/EP2737522A4/en not_active Withdrawn
- 2012-07-25 CN CN201280038320.5A patent/CN103999203A/zh active Pending
- 2012-07-25 TW TW101126862A patent/TW201314757A/zh unknown
- 2012-07-25 JP JP2014522964A patent/JP2014529182A/ja active Pending
- 2012-07-25 KR KR1020147002214A patent/KR101504461B1/ko active IP Right Grant
-
2013
- 2013-10-31 US US14/068,339 patent/US20140057411A1/en not_active Abandoned
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9748187B2 (en) | 2014-12-19 | 2017-08-29 | Taiwan Semiconductor Manufacturing Co., Ltd. | Wafer structure and method for wafer dicing |
US10014269B2 (en) | 2014-12-19 | 2018-07-03 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method for wafer dicing |
Also Published As
Publication number | Publication date |
---|---|
KR101504461B1 (ko) | 2015-03-24 |
CN103999203A (zh) | 2014-08-20 |
US20140057411A1 (en) | 2014-02-27 |
EP2737522A2 (en) | 2014-06-04 |
WO2013019499A3 (en) | 2013-03-28 |
EP2737522A4 (en) | 2015-03-18 |
JP2014529182A (ja) | 2014-10-30 |
WO2013019499A2 (en) | 2013-02-07 |
TW201314757A (zh) | 2013-04-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101504461B1 (ko) | 반도체 웨이퍼를 개개의 반도체 다이로 개별화하는 방법 | |
TWI502724B (zh) | 形成積體電路結構的方法與積體電路結構 | |
US9281182B2 (en) | Pre-cut wafer applied underfill film | |
US9362105B2 (en) | Pre-cut wafer applied underfill film on dicing tape | |
EP3610501B1 (en) | Method of die to wafer bonding of dissimilar thickness die | |
US9202753B2 (en) | Semiconductor devices and methods of producing these | |
WO2001015223A1 (fr) | Dispositif semi-conducteur et son procede de fabrication | |
US20140353772A1 (en) | Microelectronic packages including patterned die attach material and methods for the fabrication thereof | |
CN108428662A (zh) | 在芯片制造期间处置薄晶片 | |
TWI601218B (zh) | 具有高溫塗層之晶片封裝構造之製造方法 | |
US8652939B2 (en) | Method and apparatus for die assembly | |
US10658240B1 (en) | Semiconductor die singulation | |
US9209047B1 (en) | Method of producing encapsulated IC devices on a wafer | |
WO2012135243A1 (en) | Pre-grooving for wafer applied underfill film | |
EP3258488A1 (en) | Semiconductor device with protected sidewalls | |
US20220344231A1 (en) | Flip chip package unit and associated packaging method | |
US20150279812A1 (en) | Prevention of warping during handling of chip-on-wafer | |
CN103460361B (zh) | 在切割胶带上施加有底部填料膜的预切割的晶片 | |
CN110854070A (zh) | 半导体器件及其封装方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
A302 | Request for accelerated examination | ||
E902 | Notification of reason for refusal | ||
N231 | Notification of change of applicant | ||
E90F | Notification of reason for final refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20180302 Year of fee payment: 4 |