JP2014529182A - コーティング後グラインディング前のダイシング - Google Patents

コーティング後グラインディング前のダイシング Download PDF

Info

Publication number
JP2014529182A
JP2014529182A JP2014522964A JP2014522964A JP2014529182A JP 2014529182 A JP2014529182 A JP 2014529182A JP 2014522964 A JP2014522964 A JP 2014522964A JP 2014522964 A JP2014522964 A JP 2014522964A JP 2014529182 A JP2014529182 A JP 2014529182A
Authority
JP
Japan
Prior art keywords
wafer
dicing
metal
underfill
preconnection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2014522964A
Other languages
English (en)
Inventor
ジーナ ホアン、
ジーナ ホアン、
ユンサン キム、
ユンサン キム、
ロゼット グイノ、
ロゼット グイノ、
チャオホン フアン、
チャオホン フアン、
Original Assignee
ヘンケル アイピー アンド ホールディング ゲゼルシャフト ミット ベシュレンクテル ハフツング
ヘンケル アイピー アンド ホールディング ゲゼルシャフト ミット ベシュレンクテル ハフツング
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ヘンケル アイピー アンド ホールディング ゲゼルシャフト ミット ベシュレンクテル ハフツング, ヘンケル アイピー アンド ホールディング ゲゼルシャフト ミット ベシュレンクテル ハフツング filed Critical ヘンケル アイピー アンド ホールディング ゲゼルシャフト ミット ベシュレンクテル ハフツング
Publication of JP2014529182A publication Critical patent/JP2014529182A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H01L2224/2743—Manufacturing methods by blanket deposition of the material of the layer connector in solid form
    • H01L2224/27436—Lamination of a preform, e.g. foil, sheet or layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/731—Location prior to the connecting process
    • H01L2224/73101—Location prior to the connecting process on the same surface
    • H01L2224/73103—Bump and layer connectors
    • H01L2224/73104—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Dicing (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

本発明は、半導体ウェハを個々の半導体ダイへと個片化するための方法であって、半導体ウェハの上面は、金属プレコネクションでバンプを形成され、金属プレコネクションバンプを覆いかつその周りに配置されたアンダーフィルのコーティングを有する。本方法は、（Ａ）金属プレコネクションバンプのアレイおよび金属プレコネクションバンプを覆いかつその周りに配置されたアンダーフィルのコーティングを有する上面を有する半導体ウェハを用意するステップと、（Ｂ）金属プレコネクションバンプ間でアンダーフィルを貫通し、最終的な所望のウェハ厚さまで半導体ウェハの上面中へとダイシングして、ダイシングラインを作るステップと、（Ｃ）少なくともダイシングラインの深さまでウェハの裏面からウェハ材料を除去し、このようにしてウェハから得られるダイを個片化するステップとを含む。

Description

関連出願の相互参照
本出願は、２０１１年７月２９日に出願された米国特許出願第６１／５１３，１４６号の優先権を主張し、その内容は、参照により本明細書中に組み込まれる。
本発明は、アンダーフィル封止材を有する半導体ウェハを製造する方法に関する。
電気装置および電子装置の小型化およびスリム化は、より薄い半導体デバイスおよびより薄い半導体パッケージングの両者についての必要性をもたらしている。
より薄い半導体ダイを製造する方法は、個々のダイがダイシングされる半導体ウェハの裏面から余分な材料を除去することである。余分なウェハの除去は、典型的には、一般に裏面グラインディングと呼ばれるグラインディングプロセスで行われる。ウェハを薄くする前にウェハが個々の半導体回路へとダイシングされるとき、そのプロセスは、「グラインディング前ダイシング」すなわちＤＢＧと呼ばれる。
より小さくかつより効率的な半導体パッケージを製造する方法は、パッケージの能動面に取り付けられた金属バンプのアレイを有するパッケージを利用することである。金属バンプは、基板上にボンディングパッドと位置が合うように配置される。金属バンプが溶融物へとリフローすると、バンプはボンディングパッドと接続して、電気的接続および機械的接続の両方を形成する。
熱的なミスマッチが、ウェハ材料、金属バンプ、および基板の間に存在し、熱サイクルを繰り返すことで金属相互接続に応力を生じさせる。これが、潜在的に故障の原因になることがある。これを相殺するために、アンダーフィルと呼ばれる封止材料が、金属バンプを囲みかつ支持するギャップ内で、ウェハと基板との間に配置される。
ダイの個片化後に行うような個々にというより複数の集積回路を同時に処理することを可能にするため、半導体パッケージ製造における現在の傾向はウェハレベルで可能な限り多くのプロセスステップを終わらせることを好む。ウェハを個々の半導体ダイへとダイシングする前に金属バンプのアレイおよびウェハ回路を覆ってアンダーフィル封止材を付けることは、ウェハレベルで実行される作業の１つである。
典型的なプロセスでは、金属プレコネクションでバンプを形成した半導体ウェハは、金属バンプを覆ってアンダーフィル材料でコーティングされる。バックグラインディングテープと呼ばれる支持テープを、ウェハの上面上にアンダーフィル材料を覆って積層する。ウェハの裏面からウェハ材料を、グラインディングまたは別の手段によって除去する。バックグラインディングテープはウェハの上面上のアンダーフィルから除去される。ダイシングテープは、ウェハの裏面に付けられ、後に続くダイシング中にウェハを支持する。ダイシングは費用がかかるレーザにより行うか、ダイシングブレードにより機械的に行うことができる。薄くしたウェハが特に脆いために、費用がかからないとはいえ、ダイシングブレードの使用は、ウェハ、回路、およびアンダーフィルを損傷させることがある。
これにより、機械的なダイシング作業がバンプを形成したウェハおよびアンダーフィルに損傷を与えずに、アンダーフィルを事前に付けることができる半導体ウェハを個々の半導体ダイへと個片化するプロセスが必要とされている。
本発明は、半導体ウェハを個々の半導体ダイへと個片化するための方法であって、半導体ウェハの上面は、金属プレコネクションでバンプを形成され、金属プレコネクションバンプを覆いかつその周りに配置されたアンダーフィルのコーティングを有する。
本方法は、（Ａ）金属プレコネクションバンプのアレイおよび金属プレコネクションバンプを覆いかつその周りに配置されたアンダーフィルのコーティングを有する上面を有する半導体ウェハを用意するステップと、（Ｂ）金属プレコネクションバンプ間でアンダーフィルを貫通し、最終的な所望のウェハ厚さまで半導体ウェハの上面中へとダイシングして、ダイシングラインを作るステップと、（Ｃ）ダイシングラインの深さまでウェハの裏面からウェハ材料を除去し、このようにしてウェハから得られるダイを個片化するステップとを含む。
事前に付けられたアンダーフィル材料を有するウェハを個片化するための従来技術プロセスの概略図である。 事前に付けられたアンダーフィル材料を有するウェハを個片化するための本発明のプロセスの概略図である。
半導体ウェハを、半導体材料、典型的には、シリコン、ガリウムヒ素、ゲルマニウム、または類似の化合物半導体材料から製造する。ウェハの上面上に能動回路および金属バンプを、業界文献に良く文書化された半導体および金属製造方法にしたがって作る。
ダイシング作業中にウェハを支持するために、ダイシングテープを典型的には使用する。ダイシングテープは、多数の供給元から市販されており、キャリア上の感熱性接着剤、感圧性接着剤、または感ＵＶ性接着剤の形態とすることができる。キャリアは、典型的にはポリオレフィンまたはポリイミドの可撓性基板である。熱、引張り応力、またはＵＶがそれぞれ加えられると、接着性は低下する。通常は、リリースライナが、接着層を覆い、ダイシングテープの使用の直前に容易に除去され得る。ＤＢＧプロセスでは、ダイシングテープを、ウェハの裏面に付け、ダイシング溝を、裏面グラインディングが行われるレベルを満足するまでまたは通過する深さまでウェハの上面の回路の間を切り込む。
ウェハ薄膜化プロセス中に金属バンプおよびウェハの上面を保護し支持するために、バックグラインディングテープを使用する。バックグラインディングテープは、多数の供給元から市販されており、キャリア上の感熱性接着剤、感圧性接着剤、または感ＵＶ性接着剤からなる一形態である。キャリアは、典型的にはポリオレフィンまたはポリイミドの可撓性基板である。熱、引張り応力、またはＵＶがそれぞれ加えられると、接着性は低下する。通常は、リリースライナが、接着層を覆い、バックグラインディングテープの使用の直前に容易に除去され得る。バックグラインディング作業を、機械的グラインディングまたはエッチングによって実行することができる。ダイを個片化するダイシング溝に達するまたは超えるまで、ウェハの裏面上の材料を除去する。
アンダーフィル封止材は、典型的にはペーストまたは膜の形態で付けられる。スプレイ、スピンコーティング、スクリーン印刷、または業界において使用される方法のいずれかによって、ペーストを付けることができる。一様な厚さに付けることが面倒でなく容易であるために、膜の形態のアンダーフィルがしばしば好まれる。アンダーフィルの化学的性質として適しており、膜の形態とすることができる接着剤および封止材は、膜自体を作る方法と同様に知られている。アンダーフィル材料の厚さは調節することができ、その結果、金属バンプを積層化の後で完全にも部分的だけにも覆うことができる。いずれのケースにおいても、アンダーフィル材料が半導体と目的とする基板との間の空間を完全に満たすように、アンダーフィル材料は供給される。
一実施形態では、アンダーフィル材料は、キャリア上に供給され、リリースライナで保護される。したがって、１つの仕様のアンダーフィル材料は、第１の層が可撓性ポリオレフィンまたはポリイミドテープなどのキャリアであり、第２の層がアンダーフィル材料であり、そして第３の層がリリースライナである、この順番の３層の形態で設けられる。使用の直前に、リリースライナを除去し、まだキャリアに付けられているときに、アンダーフィルを典型的には付ける。ウェハにアンダーフィルを付けた後で、キャリアを除去する。
図を参照して、本発明をさらに説明する。図１は、一上面上に能動回路１２および金属バンプのアレイ１３を有するシリコンウェハ１１をダイシングする従来技術の方法を示す。能動回路および金属バンプを、アンダーフィル材料１４ではじめに封止する。ウェハを支持しかつアンダーフィルを保護するために、バックグラインディングテープ１５を、アンダーフィル１４に積層し、その後で、グラインディングブレード１６または実施者によって選択される任意の別の適切な方法によって、ウェハの裏面は厚さを薄くされる。
バックグラインディングの後で、ダイシング中およびダイシングが行われた後でウェハを支持しかつ所定の位置にダイを保つために、ダイシングテープ１８をウェハの裏面に付ける。バックグラインディングテープ１５をウェハから除去し、個々のダイへと回路を個片化するために、アンダーフィルを貫通しかつ能動回路の周りの空間内のウェハ中へとダイシングトレンチ（ダイシングラインとも呼ばれる）を、ダイシングブレード１９を使用して切り込む。要素１７は、ダイシングライン、そして最終的にはダイシングおよび個片化の後の個々の半導体間の空間を表す。バックグラインディング中にウェハを薄くすると、ウェハは非常に脆くなり、切断ブレードの機械的な応力によってダイシング作業中に能動回路が損傷を受けることがある。これを補うために、切断速度を低下させる。能動回路への損傷および切断速度の低下は、製造量を低下させ、費用を増加させる。
アンダーフィル封止の後で、かつグラインディングの前にダイシングを行う本発明の方法を、図２に描く。能動回路１２および金属バンプのアレイ１３を有するシリコンウェハ１１を用意し、能動回路および金属バンプを、アンダーフィル材料１４で封止する。ウェハの裏面がダイシングテープと接触する状態で、ウェハをダイシングテープ１８上に設置する。ダイシングブレード１９は、アンダーフィルを貫通しかつ能動回路の周りの空間内のウェハ中へと切り込み、ダイシングライン１７を作る。個片化の後で、要素１７は、個々の半導体間の空間を表す。ウェハの最終的な厚さのために望まれる深さまでまたはそれを超える深さまで、ダイシングラインをウェハ中へと切り込む。ウェハの上面上のアンダーフィルに、バックグラインディングテープ１５を積層し、ダイシングテープ１８をウェハの裏面から除去する。次に、グラインディングブレード１９を用いたグラインディング、または実施者によって選択される任意の別の適切な方法などによって、ウェハの裏面は厚さを薄くされる。厚さを薄くすることを、少なくともダイシングラインの深さまで行い、あらゆる所望なウェハの最終の厚さまで、さらに行うことができる。少なくともダイシングラインの深さまでウェハの裏面を薄くすることによって、ウェハを、個々のダイへと個片化する。

Claims (1)

  1. 個々の半導体ダイへと半導体ウェハを個片化するための方法であって、半導体ウェハの上面が金属プレコネクションでバンプを形成され、金属プレコネクションバンプを覆いかつその周りに配置されたアンダーフィルのコーティングを有する方法において、
    （Ａ）金属プレコネクションバンプのアレイおよび金属プレコネクションバンプを覆いかつその周りに配置されたアンダーフィルのコーティングを有する上面を有する半導体ウェハを用意するステップと、
    （Ｂ）金属プレコネクションバンプ間でアンダーフィルを貫通し、最終的な所望のウェハ厚さまで半導体ウェハの上面中へとダイシングして、ダイシングラインを作るステップと、
    （Ｃ）少なくともダイシングラインの深さまでウェハの裏面からウェハ材料を除去し、これによってウェハから得られるダイを個片化するステップと
    を含む方法。
JP2014522964A 2011-07-29 2012-07-25 コーティング後グラインディング前のダイシング Pending JP2014529182A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201161513146P 2011-07-29 2011-07-29
US61/513,146 2011-07-29
PCT/US2012/048111 WO2013019499A2 (en) 2011-07-29 2012-07-25 Dicing before grinding after coating

Publications (1)

Publication Number Publication Date
JP2014529182A true JP2014529182A (ja) 2014-10-30

Family

ID=47629846

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014522964A Pending JP2014529182A (ja) 2011-07-29 2012-07-25 コーティング後グラインディング前のダイシング

Country Status (7)

Country Link
US (1) US20140057411A1 (ja)
EP (1) EP2737522A4 (ja)
JP (1) JP2014529182A (ja)
KR (1) KR101504461B1 (ja)
CN (1) CN103999203A (ja)
TW (1) TW201314757A (ja)
WO (1) WO2013019499A2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9570419B2 (en) 2015-01-27 2017-02-14 Infineon Technologies Ag Method of thinning and packaging a semiconductor chip
JP7495383B2 (ja) 2021-09-30 2024-06-04 古河電気工業株式会社 半導体加工用テープ、及びこれを用いた半導体加工方法

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013006814A2 (en) * 2011-07-06 2013-01-10 Flextronics Ap, Llc Solder desposition system and method for metal bumps
US9202754B2 (en) 2012-04-23 2015-12-01 Seagate Technology Llc Laser submounts formed using etching process
US9232630B1 (en) 2012-05-18 2016-01-05 Flextronics Ap, Llc Method of making an inlay PCB with embedded coin
US9136173B2 (en) 2012-11-07 2015-09-15 Semiconductor Components Industries, Llc Singulation method for semiconductor die having a layer of material along one major surface
US9484260B2 (en) 2012-11-07 2016-11-01 Semiconductor Components Industries, Llc Heated carrier substrate semiconductor die singulation method
US9219011B2 (en) 2013-08-29 2015-12-22 Infineon Technologies Ag Separation of chips on a substrate
US10153180B2 (en) 2013-10-02 2018-12-11 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor bonding structures and methods
CN104037132B (zh) * 2014-06-25 2017-02-15 山东华芯半导体有限公司 一种封装方法
WO2016077536A1 (en) 2014-11-14 2016-05-19 Gala Industries, Inc. Film for bagging tacky materials
DE102014117594A1 (de) * 2014-12-01 2016-06-02 Infineon Technologies Ag Halbleiter-Package und Verfahren zu seiner Herstellung
US9748187B2 (en) 2014-12-19 2017-08-29 Taiwan Semiconductor Manufacturing Co., Ltd. Wafer structure and method for wafer dicing
DE102016215473B4 (de) 2015-09-10 2023-10-26 Disco Corporation Verfahren zum Bearbeiten eines Substrats
US9673275B2 (en) * 2015-10-22 2017-06-06 Qualcomm Incorporated Isolated complementary metal-oxide semiconductor (CMOS) devices for radio-frequency (RF) circuits
EP3389085B1 (en) 2017-04-12 2019-11-06 Nxp B.V. Method of making a plurality of packaged semiconductor devices
CN107116706B (zh) * 2017-04-20 2019-08-16 赛维Ldk太阳能高科技(新余)有限公司 一种晶体硅的粘胶方法
US10373869B2 (en) 2017-05-24 2019-08-06 Semiconductor Components Industries, Llc Method of separating a back layer on a substrate using exposure to reduced temperature and related apparatus
US10535608B1 (en) * 2018-07-24 2020-01-14 International Business Machines Corporation Multi-chip package structure having chip interconnection bridge which provides power connections between chip and package substrate
US11164817B2 (en) 2019-11-01 2021-11-02 International Business Machines Corporation Multi-chip package structures with discrete redistribution layers
US11094637B2 (en) 2019-11-06 2021-08-17 International Business Machines Corporation Multi-chip package structures having embedded chip interconnect bridges and fan-out redistribution layers
DE102021125045A1 (de) 2021-09-28 2023-03-30 Rolls-Royce Deutschland Ltd & Co Kg Triebwerk mit Zentrifugalverdichter, Ringbrennkammer und einer unterschiedliche Leitkanalelemente aufweisenden Leitkanalanordnung
US20230174372A1 (en) * 2021-12-02 2023-06-08 Minyoung Koo Method for manufacturing implantable electrodes and electrodes made by such methods

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050181540A1 (en) * 2002-03-06 2005-08-18 Farnworth Warren M. Semiconductor component and system having thinned, encapsulated dice
WO2009014087A1 (ja) * 2007-07-23 2009-01-29 Lintec Corporation 半導体装置の製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002100588A (ja) * 2000-09-22 2002-04-05 Shinkawa Ltd 半導体装置の製造方法
US6506681B2 (en) * 2000-12-06 2003-01-14 Micron Technology, Inc. Thin flip—chip method
JP4330821B2 (ja) * 2001-07-04 2009-09-16 株式会社東芝 半導体装置の製造方法
JP2004119468A (ja) * 2002-09-24 2004-04-15 Disco Abrasive Syst Ltd ウエーハレベルパッケージの分割方法
JP2006253402A (ja) * 2005-03-10 2006-09-21 Nec Electronics Corp 半導体装置の製造方法
JP2007158212A (ja) * 2005-12-08 2007-06-21 Matsushita Electric Ind Co Ltd 電子部品とその切断方法
JP2008066653A (ja) * 2006-09-11 2008-03-21 Tokyo Seimitsu Co Ltd ウェーハ処理方法およびウェーハ処理装置
JP2008135446A (ja) * 2006-11-27 2008-06-12 Philtech Inc Ｒｆパウダーの製造方法
US8283742B2 (en) * 2010-08-31 2012-10-09 Infineon Technologies, A.G. Thin-wafer current sensors

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050181540A1 (en) * 2002-03-06 2005-08-18 Farnworth Warren M. Semiconductor component and system having thinned, encapsulated dice
WO2009014087A1 (ja) * 2007-07-23 2009-01-29 Lintec Corporation 半導体装置の製造方法
JP2009027054A (ja) * 2007-07-23 2009-02-05 Lintec Corp 半導体装置の製造方法
KR20100035160A (ko) * 2007-07-23 2010-04-02 린텍 코포레이션 반도체 장치의 제조방법
US20100190293A1 (en) * 2007-07-23 2010-07-29 Lintec Corporation Manufacturing Method of Semiconductor Device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9570419B2 (en) 2015-01-27 2017-02-14 Infineon Technologies Ag Method of thinning and packaging a semiconductor chip
JP7495383B2 (ja) 2021-09-30 2024-06-04 古河電気工業株式会社 半導体加工用テープ、及びこれを用いた半導体加工方法

Also Published As

Publication number Publication date
EP2737522A4 (en) 2015-03-18
TW201314757A (zh) 2013-04-01
WO2013019499A3 (en) 2013-03-28
EP2737522A2 (en) 2014-06-04
US20140057411A1 (en) 2014-02-27
CN103999203A (zh) 2014-08-20
KR101504461B1 (ko) 2015-03-24
KR20140044879A (ko) 2014-04-15
WO2013019499A2 (en) 2013-02-07

Similar Documents

Publication Publication Date Title
JP2014529182A (ja) コーティング後グラインディング前のダイシング
TWI502724B (zh) 形成積體電路結構的方法與積體電路結構
EP3610501B1 (en) Method of die to wafer bonding of dissimilar thickness die
JP2017041638A (ja) プレカットされウェハに塗布されるアンダーフィル膜
US9202753B2 (en) Semiconductor devices and methods of producing these
TW201546954A (zh) 半導體裝置的結構及其製造方法
TWI741197B (zh) 半導體封裝件及半導體封裝件之製造方法
US9362105B2 (en) Pre-cut wafer applied underfill film on dicing tape
US20120299128A1 (en) Method of bonding semiconductor substrate and mems device
US10658240B1 (en) Semiconductor die singulation
TWI740350B (zh) 半導體裝置之製造方法
WO2012135243A1 (en) Pre-grooving for wafer applied underfill film
EP3258488A1 (en) Semiconductor device with protected sidewalls
US20150279812A1 (en) Prevention of warping during handling of chip-on-wafer
CN103460361B (zh) 在切割胶带上施加有底部填料膜的预切割的晶片

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150724

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20150724

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20150929

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20151006

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20160322