CN113078126A - 半导体封装及其制造方法 - Google Patents

半导体封装及其制造方法 Download PDF

Info

Publication number
CN113078126A
CN113078126A CN202110314109.2A CN202110314109A CN113078126A CN 113078126 A CN113078126 A CN 113078126A CN 202110314109 A CN202110314109 A CN 202110314109A CN 113078126 A CN113078126 A CN 113078126A
Authority
CN
China
Prior art keywords
interposer
semiconductor
molding compound
semiconductor package
cut
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110314109.2A
Other languages
English (en)
Inventor
黄启铭
黄炳刚
邱绍玲
侯上勇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN113078126A publication Critical patent/CN113078126A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49861—Lead-frames fixed on or encapsulated in insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/147—Semiconductor insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68359—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68368—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving at least two transfer steps, i.e. including an intermediate handle substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本公开提供一种半导体封装及其制造方法。半导体封装包括至少一个半导体管芯、中介层、模制化合物及连接件。中介层具有第一表面、与第一表面相对的第二表面及连接第一表面与第二表面的侧壁。所述至少一个半导体管芯设置在中介层的第一表面上且与中介层电连接。模制化合物设置在中介层之上且在侧向上包封所述至少一个半导体管芯。模制化合物在侧向上包绕在中介层周围且模制化合物至少与中介层的侧壁的一部分进行实体接触。连接件设置在中介层的第二表面上，且通过中介层而与所述至少一个半导体管芯电连接。

Description

半导体封装及其制造方法
技术领域
本发明实施例涉及一种半导体封装及其制造方法。
背景技术
对于多管芯封装，相对于经封装的半导体管芯而言封装材料的选择及布置已变成封装技术的重要问题且影响封装产品的可靠性。
发明内容
本发明实施例提供一种半导体封装，包括：中介层、至少一个半导体管芯、模制化合物以及连接件。中介层具有第一表面、与所述第一表面相对的第二表面及连接所述第一表面与所述第二表面的侧壁。至少一个半导体管芯设置在所述中介层的所述第一表面上且与所述中介层电连接。模制化合物设置在所述中介层之上且在侧向上包封所述至少一个半导体管芯，其中所述模制化合物在侧向上包绕在所述中介层周围且所述模制化合物至少与所述中介层的所述侧壁的一部分进行实体接触。连接件设置在所述中介层的所述第二表面上，且通过所述中介层而与所述至少一个半导体管芯电连接。
本发明实施例提供一种半导体封装，包括：中介层、半导体管芯、模制化合物、电路衬底以及连接件。中介层具有第一表面、与所述第一表面相对的第二表面及连接所述第一表面与所述第二表面的侧壁。半导体管芯设置在所述中介层的所述第一表面上且与所述中介层电连接。模制化合物设置在所述中介层之上且在侧向上包封所述半导体管芯，其中所述模制化合物在侧向上包绕在所述中介层周围且所述模制化合物的一部分与所述中介层的所述侧壁进行实体接触。电路衬底设置在所述中介层下方且与所述至少一个管芯电连接。连接件设置在所述中介层的所述第二表面与所述电路衬底之间。
本发明实施例提供一种半导体封装的制造方法，包括：提供中介层；提供半导体管芯且将所述半导体管芯结合到所述中介层的安装表面；在所述中介层中形成预切割道；在所述中介层之上形成模制化合物以包封所述半导体管芯，从而形成模制结构；以及通过经由所述预切割道切穿所述模制化合物来对所述模制结构执行单体化工艺，以形成各别的半导体封装。
附图说明
本文包括附图以提供对本公开的进一步理解，且所述附图被并入本说明书中并构成本说明书的一部分。图式例示出本公开的示例性实施例，且与本说明一起用于阐释本公开的原理。
图1到图8是例示根据本公开一些实施例的在半导体封装的制造方法中各个阶段形成的结构的示意性剖视图。
图9是根据本公开一些实施例的半导体封装的示意性仰视图。
图10是例示根据本公开一些实施例的连接到电路衬底的半导体封装的示意性剖视图。
图11到图15是例示根据本公开一些实施例的一些半导体封装的部分的示意性剖视图。
图16是根据本公开一些实施例的半导体封装的示意性仰视图。
图17到图22是例示根据本公开一些实施例的在半导体封装的制造方法中各个阶段形成的结构的示意性剖视图。
图23到图24是例示在根据本公开一些实施例的半导体封装的另一种制造方法之后形成的结构的示意性剖视图。
具体实施方式
以下公开内容提供用于实施所提供主题的不同特征的许多不同的实施例或实例。以下阐述组件及布置的具体实例以简化本公开。当然，这些仅为实例而非旨在进行限制。举例来说，以下说明中将第一特征形成在第二特征之上或第二特征上可包括其中第一特征与第二特征被形成为直接接触的实施例，且也可包括其中第一特征与第二特征之间可形成有附加特征从而使得所述第一特征与所述第二特征可不直接接触的实施例。另外，本公开可能在各种实例中重复使用参考编号和/或字母。这种重复使用是出于简洁及清晰的目的，而不是自身指示所论述的各种实施例和/或配置之间的关系。
此外，为易于说明，本文中可能使用例如“在...之下(beneath)”、“在...下方(below)”、“下部的(lower)”、“在...上方(above)”、“上部的(upper)”等空间相对性用语来阐述图中所例示的一个元件或特征与另一(其他)元件或特征的关系。所述空间相对性用语旨在除图中所绘示的取向外还囊括器件在使用或操作中的不同取向。设备可具有其他取向(旋转90度或处于其他取向)，且本文中所使用的空间相对性描述语可同样相应地进行解释。
本公开也可包括其他特征及工艺。举例来说，可包括测试结构，以帮助对三维(three-dimensional，3D)封装或三维集成电路(three-dimensional integratedcircuit，3DIC)器件进行验证测试。所述测试结构可包括例如在重布线层中或在衬底上形成的测试焊盘，以使得能够对3D封装或3DIC器件进行测试、对探针和/或探针卡(probecard)进行使用等。可对中间结构以及最终结构执行验证测试。另外，本文中所公开的结构及方法可与包括对已知良好管芯(known good die)进行中间验证的测试方法一起使用，以提高良率并降低成本。
图1到图8是例示根据本公开一些实施例的在半导体封装的制造方法中各个阶段形成的结构的示意性剖视图。
参照图1，在一些实施例中，提供中介层140且提供半导体管芯110、120、130并将半导体管芯110、120、130安装到中介层140。举例来说，半导体管芯110、120、130可独立地为或包括逻辑管芯，例如中央处理单元(central processing unit，CPU)管芯、图形处理单元(graphic processing unit，GPU)管芯、微控制单元(micro control unit，MCU)管芯、输入-输出(input-output，I/O)管芯、基带(baseband，BB)管芯或应用处理器(applicationprocessor，AP)管芯。在一些实施例中，半导体管芯110、120、130可独立地为或包括存储器管芯，例如高带宽存储器(high bandwidth memory，HBM)管芯。在一些实施例中，半导体管芯110、120、130可为相同类型的管芯或者执行相同的功能。在一些实施例中，半导体管芯110、120、130可为不同类型的管芯或者执行不同的功能。在某些实施例中，半导体管芯110可包括逻辑管芯，且半导体管芯120及130包括存储器管芯。
参照图1，在一些实施例中，半导体管芯110包括半导体衬底112、多个接触端子114及钝化层116。接触端子114可形成在由钝化层116覆盖的半导体衬底112上且被钝化层116暴露出。在一些实施例中，半导体管芯110的接触端子114通过管芯连接件118连接到中介层。在一些实施例中，暴露出接触端子114的半导体管芯110的表面被称为有效面110a。
在一些实施例中，半导体衬底112可由半导体材料(例如周期表中的第III-V族的半导体材料)制成。在一些实施例中，半导体衬底112包含元素半导体材料(例如硅或锗)、化合物半导体材料(例如碳化硅、砷化镓、砷化铟或磷化铟)、或者合金半导体材料(例如硅锗、碳化硅锗、磷化镓砷或磷化镓铟)。在一些实施例中，半导体衬底112可包含绝缘体上硅(silicon on insulator，SOI)或绝缘体上硅锗(silicon-germanium on insulator，SGOI)。在一些实施例中，半导体衬底112包括其中形成有有源组件(例如，晶体管等)及可选的无源组件(例如，电阻器、电容器、电感器等)。在某些实施例中，接触端子114包括铝焊盘、铜柱或其他合适的金属焊盘。在一些实施例中，钝化层116可为单层或多层结构，单层或多层结构包括氧化硅层、氮化硅层、氮氧化硅层、由其他合适的介电材料形成的介电层、或它们的组合。在一些实施例中，管芯连接件118包含铜、铜合金、焊料材料或其他导电材料，且可通过沉积、镀覆或其他合适的技术形成。在一些实施例中，管芯连接件118包括金属柱、微凸块、或上面具有焊料材料的金属柱等。在一些实施例中，在正在形成的半导体封装80的其他半导体管芯中(例如，在图1中所示的半导体管芯120、130中)，可发现与刚才针对半导体管芯110论述的结构特征类似的结构特征。
在一些实施例中，参照图1，半导体管芯120及130是包括堆叠在控制器芯片的顶部并通过连接件124、134电连接的多个存储器芯片122、132的存储器管芯。在一些实施例中，半导体管芯120、130包括管芯连接件128、138以与其他组件或器件电连接。
在一些实施例中，参照图1，中介层140可为半导体晶片(例如硅晶片)。中介层140可由半导体材料制成，类似于先前参照半导体衬底112所论述。中介层140可被认为是具有连结在一起的多个中介层单元的中介层衬底且应在稍后执行的单体化工艺之后被切割成多个单元。在一些实施例中，中介层140包括形成在半导体材料块状衬底141内的导通孔142及形成在块状衬底141上的重布线结构144。在图1中，导通孔142嵌置在块状衬底141内且与重布线结构144连接。
在一些实施例中，半导体管芯110、120、130通过连接件118、128、138结合到重布线结构144的金属图案且与在块状衬底141内形成的导通孔142电连接。中介层140具有顶表面140t、底表面140b以及连接顶表面与底表面的侧表面(即侧壁)140s。根据一些实施例，半导体管芯110、120、130设置有面向中介层140的安装表面140t的有效面110a、120a、130a。在一些实施例中，如图1中所例示，导通孔142可从块状衬底141的顶表面141t延伸，且在中介层140的厚度方向Z上延伸而不出现在中介层140的底表面140b上。根据一些实施例，导通孔142可穿透到块状衬底141中达长度T1，长度T1仅是中介层140的整个厚度T(在厚度方向Z上从中介层140的顶表面140t到其底表面140b测量)的一部分。也就是说，导通孔142的长度T1小于中介层140的厚度T。在一些实施例中，导通孔142的材料包括金属材料，例如铜、钛、钨、铝、其组合、其合金等。在一些实施例中，重布线结构144可为可选的且焊盘(未示出)可形成在导通孔142上且钝化层(未示出)可形成在中介层140的具有暴露出焊盘及导通孔142的开口表面上。
在一些实施例中，半导体管芯110、120、130通过结合工艺结合到中介层140，且导通孔142及重布线结构144与半导体管芯110、120、130电连接。在一个实施例中，结合工艺包括执行加热工艺或回焊工艺。在将半导体管芯110、120、130结合到中介层140之后，可在半导体管芯110、120、130与中介层140之间提供并填充底部填充胶150以保护管芯连接件118、128、138免受热应力或物理应力并确保半导体管芯110、120、130与中介层140的电连接。在一些实施例中，底部填充胶150是通过毛细底部填充胶填充(capillary underfillfilling，CUF)形成。在一些实施例中，可执行固化工艺来巩固底部填充胶150。在一些实施例中，如图1中所示，底部填充胶150不仅填充满管芯连接件118、128、138之间的缝隙以固定连接件118、128、138，而且还填充到半导体管芯110、120、130之间的间隙。在一些替代实施例中，根据中介层140之上的半导体管芯110、120、130的间隔及相对位置而定，底部填充胶150可溢出并延伸超过半导体管芯110、120、130。
应理解，为了简洁起见，在图1中的中介层140上仅示出三个半导体管芯110、120、130，但本公开并不限于此。在一些实施例中，半导体封装可包括更多或更少的半导体管芯，以及其他组件(例如，无源组件、内连结构、支撑结构等)。此外，尽管当前例示出用于衬底上晶片上芯片(Chip-on-Wafer-on-Substrate，CoWoS)封装的工艺，但本公开并不限于图式中所示的封装结构，且其他类型的晶片级封装也意味着将被本公开覆盖且落于所附权利要求书的范围内。
参照图2，沿着切割道CL对中介层140执行预切割工艺(pre-cutting process)，以在中介层140中形成预切割道PL。在某些实施例中，切割道CL的宽度W大于位于切割道CL的跨度内的预切割道PL的宽度W1。在一个实施例中，预切割道PL可成形为环绕管芯并沿着待形成的封装单元的周边区的正方形或矩形环。在一些实施例中，预切割工艺包括用旋转刀片执行划切工艺。在一些实施例中，预切割工艺包括使用激光束执行激光切割工艺。在一些实施例中，预切割道PL被切割到中介层140的块状衬底141中达深度D1。在一些实施例中，深度D1是从中介层140的顶表面140t到预切割道PL的底部测量的，且预切割道PL不穿透中介层140的整个厚度T(即，不切穿块状衬底141)。在一些实施例中，预切割道PL的深度D1大于导通孔142的长度T1但小于中介层140的厚度T，且预切割道PL的底部低于导通孔142的底端。在一些实施例中，预切割道PL的深度D1实质上等于导通孔142的长度T1但小于中介层140的厚度T。
在图2及图3中，将中介层140与半导体管芯110、120、130一起放置在上面形成有模具M1的载体C1上。接着，在模具M1内在载体C1之上形成包封中介层140且包绕半导体管芯110、120、130及底部填充胶150的模制化合物160。在一些实施例中，通过以下方式形成模制化合物160：向模具M1中供应完全覆盖半导体管芯110、120、130、底部填充胶150及中介层140的包封材料(未示出)；填充预切割道PL；以及接着执行固化工艺。在一些实施例中，通过包覆模制(over-molding)形成模制化合物160且将模制化合物160形成为覆盖半导体管芯110、120、130的顶表面110t、120t、130t，填充预切割道PL且覆盖中介层140的侧表面140s。在一些实施例中，模制化合物160的包封材料包括树脂，例如环氧树脂、酚醛树脂或热固性树脂材料。在形成模制化合物160之后，移除载体C1及模具M1，且形成模制结构30，其中模制化合物160包封半导体管芯110、120、130且在侧向上包绕中介层140(其底表面140b被暴露出)。
参照图3及图4，对模制结构30执行修整工艺及平坦化工艺。在一些实施例中，修整工艺移除模制结构30的边缘部分，尤其是模制化合物160的比中介层140的侧表面140s靠外且位于中介层140的侧表面140s外侧的最外环部分，直到暴露出中介层140的侧表面140s为止。举例来说，对模制结构30执行平坦化工艺直到暴露出半导体管芯110、120、130的顶表面110t、120t、130t。在一些实施例中，平坦化工艺包括执行机械研磨工艺或化学机械抛光(chemical mechanical polishing，CMP)工艺。
在一些实施例中，在图4中，倒置模制结构30以使得模制结构30的背侧面朝上。接着，将模制结构30转移到上面形成有剥离层DB的临时载体C2上。在一些实施例中，对模制结构30的背侧(即，中介层140的底表面140b)执行薄化工艺，移除块状衬底141及模制化合物160的部分，直到暴露出导通孔142为止。在一些实施例中，薄化工艺包括执行机械研磨工艺、刻蚀工艺(即硅刻蚀工艺)或化学机械抛光(CMP)工艺。在一些实施例中，导通孔142的端部142a从变薄的中介层140的块状衬底141的表面141b暴露出。在一个实施例中，延伸穿过变薄的中介层140的导通孔142是半导体穿孔(through semiconductor via，TSV)。在一些实施例中，在薄化工艺期间，被填充在预切割道PL中的模制化合物160从变薄的中介层140的背侧暴露出(从块状衬底141的表面141b暴露出)。在一个实施例中，被填充在预切割道PL中的暴露出的模制化合物160可被称为切割道部分160c。也就是说，导通孔142的端部142a与块状衬底141的表面141b及切割道部分160c的顶表面共齐平(co-levelled)且共面。由于预切割道PL的深度D1等于或大于导通孔142的长度T1，因此中介层140的比预切割道PL靠外且位于预切割道PL外侧的部分通过模制化合物160的切割道部分160c而与中介层140的剩余部分分离。
在替代实施例中，预切割道PL的深度D1小于导通孔142的长度T1，且在形成预切割道PL之后，中介层140保持为一体件(integral piece)。
在一些实施例中，临时载体C2是玻璃衬底、金属板、塑料支撑板等。在一些实施例中，剥离层DB包括光热转换(light-to-heat conversion，LTHC)释放层，当制造工艺需要时，其有助于将临时载体与半导体封装分离。
参照图5，在暴露出的导通孔142上形成连接件170以提供与其他组件的电连接。举例来说，连接件170可包括受控塌陷芯片连接(controlled collapse chip connection，C4)凸块、微凸块、具有焊料材料的金属柱、其组合等。在一些实施例中，在提供连接件170之前，可在暴露出的导通孔142上形成凸块下金属层(under-bump metallurgies)(未示出)。在一些实施例中，一些连接件170通过中介层140的导通孔142与半导体管芯110、120、130电连接。包括暴露出导通孔142的开口的钝化层172可在薄化工艺之后以及在形成连接件170之前可选地形成在底表面140b上。
参照图6，从临时载体C2剥离模制结构30并将模制结构30转移到另一载体C3上。
在图1到图6中，为了简洁起见，仅示出单个封装单元，然而，本公开并不限于此。在一些实施例中，在中介层140上同时形成多个封装单元。换句话说，可在重构晶片级处执行示例性工艺，以使得以模制结构或重构晶片的形式处理多个封装单元。在一些实施例中，模制结构30包括多个封装单元PU。根据一些实施例，封装单元PU类似于半导体封装80(如图8中所示)。
在一些实施例中，如图6中所示，对模制结构30执行单体化工艺，以例如通过沿着预切割道PL切穿模制结构30来分离各别的封装单元PU。在一些实施例中，单体化工艺包括用旋转刀片执行晶片划切工艺或晶片锯切工艺。在一些实施例中，单体化工艺包括执行激光切割工艺。在一些实施例中，向模制化合物160的切割道部分160c中执行划切或切割工艺，划切或切割工艺切穿模制化合物160并切割到载体C3中以形成划线道SL并分离封装单元PU。通过形成划线道SL，对封装单元PU进行单体化，并且切断模制化合物160的一部分且将模制化合物160的所述一部分与模制化合物160的剩余部分分离。
在替代实施例中，单体化工艺包括执行斜面切割工艺(bevel cutting process)，斜面切割工艺切割出中介层140的隅角部分及部分160c，且接着执行切穿模制化合物160的垂直切割工艺，从而形成具有切割边缘的划线道SL(参见图13)。
图7是示出切割道CL、预切割道PL及划线道SL的相对大小及布置的放大剖视图。在一些实施例中，划线道SL的宽度W2仅是预切割道的宽度W1的一部分且小于预切割道的宽度W1。根据单体化工艺期间的切割深度而定，可分两个阶段执行划切或切割工艺。举例来说，利用第一刀片的第一阶段切割工艺产生具有约为45微米的宽度W2的第一划线道SL1，以及利用第二刀片的第二阶段切割工艺产生具有约为35微米的宽度W3的第二划线道SL2，且第一阶段切割工艺比第二阶段切割工艺的切割深度比率可为约1:5。作为另外一种选择，如果切割深度不是非常大，则使用一个阶段的切割工艺。
参照图6及图7，划线道SL位于预切割道PL的跨度内。在一个实施例中，划线道SL位于预切割道PL的中间。在一些实施例中，切割道CL具有约为180微米的宽度W，预切割道PL具有约为160微米的宽度W1，且划线道SL具有约为45微米的宽度W2。可修改或调整划线道SL的位置以确保切割道部分160c的剩余部分161(位于划线道SL的旁边及内部)的宽度Wm大于零且至少等于或大于约50微米。以约160微米的预切割道PL的宽度W1为例，切割道部分160c的剩余部分161(位于划线道SL的旁边及内部)的宽度Wm介于从约50微米到约70微米的范围内。
参照图8，在移除载体C3之后，获得各别的半导体封装80。在图8中，模制化合物160包封半导体管芯110、120、130，在侧向上包封中介层140且覆盖中介层140的侧表面140s。在一些实施例中，如参见图8中所示，模制化合物160的剩余部分161具有与中介层140的表面141b齐平且共面的底表面161b。在一些实施例中，中介层的整个侧表面140s被模制化合物160保护。以矩形形状的封装单元为例，模制化合物160的环形剩余部分161完全覆盖并保护中介层140的所有所述四个侧表面140s。如前面段落中所述，位于中介层140的侧壁140s上的剩余部分161具有约为50微米或大于约50微米的宽度Wm，以很好地保护中介层140的侧表面140s，从而减轻隅角应力并防止中介层140的隅角处的分层及破裂。因此，封装结构的可靠性显著提高且破裂风险降低约50％。
图9是图8中的半导体封装80的实例的示意性仰视图。图10是例示根据本公开一些实施例的连接到电路衬底的半导体封装的示意性剖视图。根据本公开的一些实施例，通过图1到图8中所例示的步骤来提供半导体封装80(图8中所示)。
在一些实施例中，如图9中所例示，从半导体封装80的仰视图可看到模制化合物160的剩余部分161环绕中介层140，且中介层140的底表面141b被暴露出。在图9中，为了例示目的，省略层172，且剩余部分161被视为具有宽度Wm且环绕中介层140的四个侧面的矩形环形形状。
参照图10，半导体封装80通过连接件170结合到电路衬底200的顶表面200t。在一些实施例中，电路衬底200包括印刷电路板、层压板或可挠层压板。在一些实施例中，电路衬底200包括一个或多个有源组件、无源组件、或其组合。在一些实施例中，电路衬底200还可包括金属化层(未示出)、穿孔(未示出)以及连接到金属化层及通孔的结合焊盘(未示出)，以提供例如双侧电连接。金属化层可形成在有源组件及无源组件之上且可被设计成连接各种组件以形成功能电路系统。在实施例中，在电路衬底200的底表面200b上形成导电球210以用于进一步的电连接。
在一些实施例中，可提供另一种底部填充胶180并将所述底部填充胶180填充到连接件170之间以及半导体封装80与电路衬底200之间的间隙中。在一些实施例中，底部填充胶180的材料及制造方法可类似于针对底部填充胶料150阐述的材料及制造方法，且在本文中省略其详细说明。在一些实施例中，参照图10，可可选地在电路衬底200上设置结构190，且结构190可为支撑结构、散热器或分隔构件。
图11到图15是例示根据本公开一些实施例的一些半导体封装的部分的示意性剖视图。图16是图13的半导体封装的实例的示意性仰视图。
参照图11，半导体封装11可按照从图1到图8阐述的工艺来生产。在一些实施例中，模制化合物160包封半导体管芯120且在侧向上包绕中介层140，且模制化合物160完全覆盖中介层140的所有侧表面140s。在一些实施例中，剩余部分161是指模制化合物160的位于中介层140的侧表面(即侧壁)140s上的部分，且剩余部分161的底表面161b与中介层140的表面141b齐平且共面。
参照图12，除了中介层140A具有台阶形侧壁140As之外，半导体封装12的结构类似于半导体封装11。也就是说，中介层140A的侧表面形成台阶形侧壁140As。以矩形形状的封装单元为例，中介层140A的所述四个侧壁中的至少一个侧壁包括台阶形侧壁。在一些实施例中，中介层140A的所有侧壁包括台阶形侧壁。在一些实施例中，台阶形侧壁140As具有从中介层140A的底表面141b延伸到剩余部分161A的底表面161b的垂直侧壁140s1以及从剩余部分161A的底表面161b延伸到中介层140A的顶表面的垂直侧壁140s2。表面140s3是连接垂直侧壁140s1与垂直侧壁140s2的水平表面。在一些实施例中，剩余部分161A是指模制化合物160A的与中介层140A的表面140s3及侧壁140s2进行接触的部分。在图12中，剩余部分161A的底表面161b高于中介层140A的表面141b。换句话说，中介层140A具有延伸的凸缘部分140A1(具有垂直侧壁140s1及表面140s3)，凸缘部分140A1突出超过垂直侧壁140s2且突出于垂直侧壁140s2的外侧。在图12中，凸缘部分140A1的侧壁140s1未被模制化合物160覆盖。在一些实施例中，半导体封装12的结构可按照从图1到图8阐述的类似工艺来生产，但预切割道PL形成有小于导通孔142的长度的深度。
参照图13，除了中介层140B具有局部倾斜侧壁140Bs之外，半导体封装13的结构类似于半导体封装11。在一些实施例中，局部倾斜侧壁140Bs具有从中介层140B的底表面141b延伸到剩余部分161B的底表面161b的斜的侧壁140s4，以及从剩余部分161B的底表面161b延伸到中介层140B的顶表面的垂直侧壁140s5。在图13中，剩余部分161B具有斜的底表面161b(向内倾斜)。在一些实施例中，剩余部分161B的底表面161b与斜的侧壁140s4共面，因为除了单体化工艺包括执行斜面切割工艺以切断模制化合物160B的边缘部分及中介层140B的边缘之外，半导体封装12的结构可按照图1到图8阐述的类似工艺来生产。从图13及图16的仰视图可看出，形成了环形倾斜侧壁(表面161b+侧壁140s4)，且剩余部分161B覆盖垂直侧壁140s5并保护垂直侧壁140s5与斜的侧壁140s4之间的边界或边缘。
参照图14，除了中介层140C具有倒台阶形侧壁140之外，半导体封装14的结构类似于半导体封装11。在一些实施例中，倒台阶形侧壁140Cs具有从中介层140C的底表面141b延伸到剩余部分161C的顶表面161t的垂直侧壁140s6以及从剩余部分161C的顶表面161t延伸到中介层140C的顶表面的垂直侧壁140s7。表面140s8是连接垂直侧壁140s6与垂直侧壁140s7的连接水平表面。在图14中，剩余部分161C的底表面161b与中介层140C的表面141b共面。换句话说，中介层140C具有延伸的凸缘部分140C1(具有垂直侧壁140s7及表面140s8)，凸缘部分140C1突出超过垂直侧壁140s6且突出于垂直侧壁140s6的外侧。
参照图15，除了模制化合物160D的部分161D不仅覆盖侧壁140Ds，而且进一步在中介层140D的底表面141b之上延伸并覆盖中介层140D的底表面141b之外，半导体封装15的结构类似于半导体封装14。
图17到图22是例示根据本公开一些实施例的在半导体封装的制造方法中各个阶段形成的结构的示意性剖视图。图23到图24是例示根据本公开一些实施例的在半导体封装的另一制造方法之后形成的结构的示意性剖视图。
参照图17，形成模制结构17。在一些实施例中，除了跳过在中介层140’中形成预切割道之外，模制结构17可类似于图3的模制结构，且模制结构17可按照图1到图3所绘示的工艺形成。为了简化起见，将省略相同或相似部件的说明。
参照图18，对模制结构17执行修整工艺及平坦化工艺。在一些实施例中，修整工艺移除模制结构17的边缘部分，使得暴露出中介层140’的侧表面140s。在一些实施例中，对模制结构17执行平坦化工艺以移除半导体管芯110、120、130上方的额外的模制化合物160。在一些实施例中，翻转模制结构17且将模制结构17转移到上面形成有剥离层DB的临时载体C5上。在一些实施例中，对中介层140’的背侧执行薄化工艺，直到暴露出导通孔142的端部142a为止。在一些实施例中，导通孔142的端部142a从变薄的中介层140’的块状衬底141的表面141b暴露出。也就是说，导通孔142的端部142a与块状衬底141的表面141b共齐平且共面。
参照图19，在中介层140’的块状衬底141中形成预切割道PL。类似地，沿着切割道CL(未示出)对中介层140’执行预切割工艺，以在中介层140’中形成预切割道PL。在一些实施例中，预切割道PL被切割到中介层140’的块状衬底141中达深度D1。在一些实施例中，预切割道PL不穿透整个块状衬底141。在一些实施例中，连接件170形成在暴露出的导通孔142上且与暴露出的导通孔142连接。
参照图20，在预切割道PL中填充填充材料165。在一些实施例中，填充材料165填充满预切割道PL且填充材料165的顶表面165a与块状衬底141的表面141b共面且齐平。在一个实施例中，填充材料165的材料不同于模制化合物160的材料。在一个实施例中，填充材料165的材料与模制化合物160的材料相同。在一些实施例中，当填充材料165与模制化合物160的材料实质上相同时，填充材料165可被认为是模制化合物的部分但是在稍后的制造工艺中形成。
参照图21，在一些实施例中，将模制结构17转移到另一载体C6且对模制结构17执行单体化工艺，以例如通过沿着预切割道PL切穿模制结构17的填充材料165来分离各别的封装单元PU。在一些实施例中，单体化工艺包括用旋转刀片执行晶片划切工艺。在一些实施例中，单体化工艺包括执行激光切割工艺。在一些实施例中，执行切穿填充材料165、切穿模制化合物160且切割到载体C6中的划切或切割工艺，以形成划线道SL并分离封装单元PU。通过形成划线道SL，对封装单元PU进行单体化，且将填充材料165的一部分切断且将填充材料165的所述一部分与填充材料165的剩余部分165d分离。
参照图22，在移除载体C6之后，获得各别的半导体封装220。在图22中，模制化合物160包封半导体管芯110、120、130，且暴露出中介层140’的侧壁140s的上部部分。在一些实施例中，填充材料165的剩余部分165d覆盖并保护中介层140’的侧壁140s的下部部分。如前面段落中所述，半导体封装220类似于图14的半导体封装14，位于中介层140’的侧壁140s的下部部分上的剩余部分165d具有约为50微米或大于约50微米的宽度Wm，以很好地保护中介层140’的边缘或隅角，从而减轻隅角应力并防止中介层140’的隅角处的分层及破裂。因此，封装结构的可靠性显著提高，且破裂风险降低约50％。
在替代实施例中，如图23中所示，填充材料165不仅填充满预切割道，而且还覆盖中介层140”的块状衬底141的表面141b。也就是说，填充材料165的顶表面165a高于块状衬底141的表面141b。
参照图23及图24，沿着预切割道PL切穿模制结构的填充材料165来执行单体化工艺。如前面段落中所述，半导体封装240类似于图15的半导体封装15，且剩余的填充材料165’不仅覆盖侧壁140s的下部部分，而且还覆盖中介层140”的底表面141b。
基于以上所述，根据本公开的一种半导体封装可包括设置在中介层上的一个或多个半导体管芯以及包封半导体管芯的模制化合物。在一些实施例中，模制化合物覆盖并保护中介层的一部分或整个侧壁。在一些实施例中，半导体封装还包括填充材料，所述填充材料覆盖并保护中介层的一部分或整个侧壁。
在本公开的一些实施例中，提供一种半导体封装。所述半导体封装包括至少一个半导体管芯、中介层、模制化合物及连接件。中介层具有第一表面、与所述第一表面相对的第二表面及连接所述第一表面与所述第二表面的侧壁。所述至少一个半导体管芯设置在中介层的第一表面上且与中介层电连接。模制化合物设置在所述中介层之上且在侧向上包封所述至少一个半导体管芯。所述模制化合物在侧向上包绕在所述中介层周围且所述模制化合物至少与所述中介层的所述侧壁的一部分进行实体接触。连接件设置在所述中介层的所述第二表面上，且通过所述中介层而与所述至少一个半导体管芯电连接。
在上述半导体封装中，其中所述模制化合物覆盖所述中介层的整个所述侧壁。
在上述半导体封装中，其中覆盖所述中介层的整个所述侧壁的所述模制化合物具有与所述中介层的所述第二表面齐平且共面的底表面。
在上述半导体封装中，其中所述中介层的所述侧壁中的至少一个侧壁是台阶形侧壁，且所述模制化合物与所述台阶形侧壁的上部部分进行实体接触。
在上述半导体封装中，其中与所述台阶形侧壁的所述上部部分进行实体接触的所述模制化合物具有比所述中介层的所述第二表面高的底表面。
在上述半导体封装中，其中所述中介层的所述侧壁中的至少一个侧壁是局部倾斜侧壁，且所述局部倾斜侧壁由从所述中介层的所述第一表面延伸的垂直侧壁和与所述垂直侧壁进行连接并延伸到所述中介层的所述第二表面的斜的侧壁组成。
在上述半导体封装中，其中与所述垂直侧壁进行实体接触的所述模制化合物具有与所述斜的侧壁共面的斜的底表面。
在上述半导体封装中，其中所述中介层的所述侧壁中的至少一个侧壁是倒台阶形侧壁，且所述模制化合物与所述倒台阶形侧壁的下部部分进行实体接触。
在上述半导体封装中，其中所述模制化合物还覆盖所述中介层的所述第二表面。
在上述半导体封装中，还包括填充在所述至少一个半导体管芯与所述中介层的所述第一表面之间的底部填充胶。
在本公开的一些实施例中，提供一种半导体封装。所述半导体封装包括半导体管芯、中介层、模制化合物、连接件及电路衬底。中介层具有第一表面、与所述第一表面相对的第二表面及连接所述第一表面与所述第二表面的侧壁。半导体管芯设置在所述中介层的所述第一表面上且与所述中介层电连接。模制化合物设置在所述中介层之上且在侧向上包封所述半导体管芯。所述模制化合物在侧向上包绕在所述中介层周围且所述模制化合物的一部分与所述中介层的所述侧壁进行实体接触。电路衬底设置在所述中介层下方且与所述至少一个管芯电连接。连接件设置在所述中介层的所述第二表面与所述电路衬底之间。
在上述半导体封装中，其中所述模制化合物的所述一部分与所述中介层的整个所述侧壁进行实体接触，且所述一部分的底表面与所述中介层的所述第二表面齐平。
在上述半导体封装中，其中所述中介层具有凸缘部分，所述模制化合物的所述一部分直接位于所述凸缘部分上且与所述中介层的所述侧壁的上部部分进行实体接触而不覆盖所述凸缘部分的侧壁，并且所述一部分的底表面高于所述中介层的所述第二表面。
在上述半导体封装中，其中所述中介层具有凸缘部分，所述模制化合物的所述一部分直接位于所述凸缘部分上且与所述中介层的所述侧壁的下部部分进行实体接触而不覆盖所述凸缘部分的侧壁，并且所述一部分的底表面与所述中介层的所述第二表面齐平。
在上述半导体封装中，其中所述中介层具有凸缘部分，所述模制化合物的所述一部分与所述中介层的所述侧壁的下部部分及所述中介层的所述第二表面进行实体接触。
在本公开的一些实施例中，提供一种半导体封装的制造方法。所述制造方法包括以下步骤。提供中介层且提供半导体管芯。将所述半导体管芯结合到所述中介层的安装表面。在所述中介层中形成预切割道。在所述中介层之上形成模制化合物以包封所述半导体管芯，从而形成模制结构。通过经由所述预切割道切穿所述模制化合物来对所述模制结构执行单体化工艺，以形成各别的半导体封装。
在上述制造方法中，其中所述预切割道是通过在形成所述模制化合物之前对所述中介层的所述安装表面执行预切割工艺形成的。
在上述制造方法中，其中所述预切割道是通过在形成所述模制化合物之后对所述中介层的与所述安装表面相对的表面执行预切割工艺形成的，且所述预切割道以比所述中介层的厚度小的深度形成在所述中介层中。
在上述制造方法中，还包括形成被填充在所述预切割道中的填充材料，且所述单体化工艺切穿被填充在所述预切割道中的所述填充材料。
在上述制造方法中，还包括形成填充满所述预切割道且覆盖所述中介层的与所述安装表面相对的表面的填充材料，且所述单体化工艺切穿被填充在所述预切割道中的所述填充材料。
对于所属领域中的技术人员来说将显而易见的是，在不背离本公开的范围或精神的条件下，可对所公开的实施例作出各种修改及变化。综上所述，本公开旨在涵盖所提供的修改及变化，只要其落于随附权利要求书及其等效范围的范围内即可。

Claims (1)

1.一种半导体封装，包括：
中介层，具有第一表面、与所述第一表面相对的第二表面及连接所述第一表面与所述第二表面的侧壁；
至少一个半导体管芯，设置在所述中介层的所述第一表面上且与所述中介层电连接；
模制化合物，设置在所述中介层之上且在侧向上包封所述至少一个半导体管芯，其中所述模制化合物在侧向上包绕在所述中介层周围且所述模制化合物至少与所述中介层的所述侧壁的一部分进行实体接触；以及
连接件，设置在所述中介层的所述第二表面上，且通过所述中介层而与所述至少一个半导体管芯电连接。
CN202110314109.2A 2020-03-26 2021-03-24 半导体封装及其制造方法 Pending CN113078126A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/830,284 US11373946B2 (en) 2020-03-26 2020-03-26 Semiconductor package and manufacturing method thereof
US16/830,284 2020-03-26

Publications (1)

Publication Number Publication Date
CN113078126A true CN113078126A (zh) 2021-07-06

Family

ID=76613727

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110314109.2A Pending CN113078126A (zh) 2020-03-26 2021-03-24 半导体封装及其制造方法

Country Status (3)

Country Link
US (3) US11373946B2 (zh)
CN (1) CN113078126A (zh)
TW (1) TW202137349A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023050093A1 (zh) * 2021-09-28 2023-04-06 华为技术有限公司 芯片封装结构及其封装方法、通信装置

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11270956B2 (en) * 2020-03-27 2022-03-08 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure and fabricating method thereof
FR3109466B1 (fr) * 2020-04-16 2024-05-17 St Microelectronics Grenoble 2 Dispositif de support d’une puce électronique et procédé de fabrication correspondant
KR20220042705A (ko) * 2020-09-28 2022-04-05 삼성전자주식회사 반도체 패키지 및 반도체 패키지의 제조 방법
US20230061843A1 (en) * 2021-08-27 2023-03-02 Advanced Semiconductor Engineering, Inc. Electronic package
TWI776710B (zh) * 2021-10-18 2022-09-01 創意電子股份有限公司 中介層及半導體封裝

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10261410B4 (de) * 2002-12-30 2008-09-04 Qimonda Ag Verfahren zur Verbindung einer integrierten Schaltung mit einem Substrat und entsprechende Schaltungsanordnung
US8518752B2 (en) * 2009-12-02 2013-08-27 Stats Chippac Ltd. Integrated circuit packaging system with stackable package and method of manufacture thereof
US8797057B2 (en) 2011-02-11 2014-08-05 Taiwan Semiconductor Manufacturing Company, Ltd. Testing of semiconductor chips with microbumps
US9443783B2 (en) 2012-06-27 2016-09-13 Taiwan Semiconductor Manufacturing Company, Ltd. 3DIC stacking device and method of manufacture
US9299649B2 (en) 2013-02-08 2016-03-29 Taiwan Semiconductor Manufacturing Company, Ltd. 3D packages and methods for forming the same
US8993380B2 (en) 2013-03-08 2015-03-31 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method for 3D IC package
US9281254B2 (en) 2014-02-13 2016-03-08 Taiwan Semiconductor Manufacturing Company, Ltd. Methods of forming integrated circuit package
US9425126B2 (en) 2014-05-29 2016-08-23 Taiwan Semiconductor Manufacturing Company, Ltd. Dummy structure for chip-on-wafer-on-substrate
US9496189B2 (en) 2014-06-13 2016-11-15 Taiwan Semiconductor Manufacturing Company, Ltd. Stacked semiconductor devices and methods of forming same
US9461018B1 (en) 2015-04-17 2016-10-04 Taiwan Semiconductor Manufacturing Company, Ltd. Fan-out PoP structure with inconsecutive polymer layer
US9666502B2 (en) 2015-04-17 2017-05-30 Taiwan Semiconductor Manufacturing Company, Ltd. Discrete polymer in fan-out packages
US9735131B2 (en) 2015-11-10 2017-08-15 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-stack package-on-package structures
US9941248B2 (en) * 2016-05-30 2018-04-10 Taiwan Semiconductor Manufacturing Co., Ltd. Package structures, pop devices and methods of forming the same
US10636715B2 (en) * 2017-11-06 2020-04-28 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor package and method of fabricating the same
US10593630B2 (en) * 2018-05-11 2020-03-17 Advanced Semiconductor Engineering, Inc. Semiconductor package and method for manufacturing the same
US11508692B2 (en) * 2019-12-25 2022-11-22 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure and method of fabricating the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023050093A1 (zh) * 2021-09-28 2023-04-06 华为技术有限公司 芯片封装结构及其封装方法、通信装置

Also Published As

Publication number Publication date
US11916009B2 (en) 2024-02-27
US20220293508A1 (en) 2022-09-15
TW202137349A (zh) 2021-10-01
US20240153861A1 (en) 2024-05-09
US20210305145A1 (en) 2021-09-30
US11373946B2 (en) 2022-06-28

Similar Documents

Publication Publication Date Title
TWI736791B (zh) 半導體結構及其形成方法
KR101712255B1 (ko) 박형 웨이퍼 크랙을 막기 위한 구조물 및 방법
US11916009B2 (en) Semiconductor package and manufacturing method thereof
US8426256B2 (en) Method of forming stacked-die packages
US20210057332A1 (en) Semiconductor structure and manufacturing method thereof
CN111952251B (zh) 集成电路的封装件及其形成方法
US20210066151A1 (en) Package structure and method of fabricating the same
US11380653B2 (en) Die stack structure and manufacturing method thereof
KR20130098685A (ko) 반도체 패키지
US11410897B2 (en) Semiconductor structure having a dielectric layer edge covering circuit carrier
US11508692B2 (en) Package structure and method of fabricating the same
KR102622314B1 (ko) 집적 회로 패키지 및 방법
US11164824B2 (en) Package structure and method of fabricating the same
US11450654B2 (en) Package structure and method of fabricating the same
US20220139882A1 (en) Package structure and method of manufacturing the same
US11855060B2 (en) Package structure and method of fabricating the same
US10497690B2 (en) Semiconductor package, method for forming semiconductor package, and method for forming semiconductor assembly
US20230032291A1 (en) Package structure
US11990351B2 (en) Semiconductor package and manufacturing method thereof
US20220367366A1 (en) Semiconductor packages and method of manufacturing the same
US20220359476A1 (en) Package structure and method of fabricating the same

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20210706

WD01 Invention patent application deemed withdrawn after publication