CN107342234A - 指纹识别芯片与驱动芯片的封装方法及结构 - Google Patents

指纹识别芯片与驱动芯片的封装方法及结构 Download PDF

Info

Publication number
CN107342234A
CN107342234A CN201710551619.5A CN201710551619A CN107342234A CN 107342234 A CN107342234 A CN 107342234A CN 201710551619 A CN201710551619 A CN 201710551619A CN 107342234 A CN107342234 A CN 107342234A
Authority
CN
China
Prior art keywords
weld pad
fingerprint recognition
wiring layer
chip
hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710551619.5A
Other languages
English (en)
Inventor
王之奇
谢国梁
胡汉青
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
China Wafer Level CSP Co Ltd
Original Assignee
China Wafer Level CSP Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by China Wafer Level CSP Co Ltd filed Critical China Wafer Level CSP Co Ltd
Priority to CN201710551619.5A priority Critical patent/CN107342234A/zh
Publication of CN107342234A publication Critical patent/CN107342234A/zh
Priority to US16/028,545 priority patent/US20190013302A1/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/83005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06558—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices having passive surfaces facing each other, i.e. in a back-to-back arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06568—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices decreasing in size, e.g. pyramidical stack
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提供了一种指纹识别芯片与驱动芯片的封装方法及结构，为晶圆级的封装方法，从指纹识别芯片的晶圆的背面形成盲孔，在盲孔中固定驱动芯片，进而晶圆的切割，获得封装结构。这样，在晶圆级的指纹识别芯片的背面中实现了与驱动芯片的封装，降低封装工艺的复杂度，同时，封装后的尺寸与单个指纹识别芯片的尺寸相当，大大缩小了封装结构尺寸，提高封装结构的集成度。

Description

指纹识别芯片与驱动芯片的封装方法及结构
技术领域
本发明涉及半导体技术领域，尤其涉及一种指纹识别芯片与驱动芯片的封装方法及结构。
背景技术
随着科学技术的不断发展，个人身份是被以及个人信息安全逐步受到人们的关注。由于人体指纹具有唯一性和不变形，使得指纹识别技术具有安全性好、可靠性高且使用简单方便的特点，使得指纹识别技术被广泛应用于个人信息保护及验证的各个领域。
指纹识别器件的感测方式主要包括电容式和电感式，通过多个电容或电感的感应电极进行指纹感测。由于用户手指的表皮或皮下层具有凸起的脊和凹陷的谷，在当用户的手指触摸到感测电极的表面时，脊与谷到指感测电极表面的距离不同，手指不同区域与感应电极之间的电容值或电感值产生不同的变化，通过驱动电路对各感应电极施加驱动信号后，将这种变化转化为相应的电信号输出，通过这些电信号来获取用户的指纹信息。
目前指纹识别器件的一种实现方法是，将感应电极制作在指纹识别芯片上，将驱动电路制作在驱动芯片上，而后将指纹识别芯片与驱动芯片封装在一起。随着对器件尺寸要求的不断提高，需要提供一种封装尺寸小、集成度高的指纹识别芯片与驱动芯片的封装方法及结构。
发明内容
有鉴于此，本发明的第一方面提供了一种指纹识别芯片与驱动芯片的封装方法，缩小封装结构尺寸，提高封装结构的集成度。
为解决上述问题，本发明实施例提供了一种指纹识别芯片与驱动芯片的封装方法，包括：
提供晶圆以及驱动芯片，所述晶圆具有第一表面和与其相对的第二表面，所述晶圆的第一表面上形成有指纹识别芯片；所述驱动芯片具有第一表面和与其相对的第二表面，所述驱动芯片的第一表面具有驱动电路和第二焊垫；
在所述晶圆的第二表面上形成盲孔；
在所述盲孔中固定驱动芯片，所述驱动芯片的第一表面与所述晶圆的第二表面齐平；
进行所述晶圆的切割。
可选的，所述指纹识别芯片包括感应区和感应区周围的第一焊垫，所述盲孔对应于所述指纹识别芯片的感应区的区域。
可选的，在所述盲孔中固定驱动芯片之后，进行所述晶圆的切割之前，还包括：
从所述指纹识别芯片的第二表面形成贯通至第一焊垫的通孔；
通过所述通孔在所述指纹识别芯片的第二表面上形成与第一焊垫电连接的再布线层；
形成与再布线层电连接的焊接凸起，以及与第二焊垫电连接的焊接凸起。
可选的，通过所述通孔在所述指纹识别芯片的第二表面上形成与第一焊垫电连接的再布线层，包括：
形成绝缘层，所述绝缘层覆盖所述通孔的侧壁以及所述指纹识别芯片的第二表面、所述驱动芯片的第一表面，且所述绝缘层上具有第一开口，所述第一开口暴露第二焊垫；
在所述通孔中形成与第一焊垫电连接的再布线层，以及在所述第一开口中形成与第二焊垫电连接的电连线层，所述再布线层覆盖通孔内壁且延伸至所述晶圆的第二表面。
可选的，通过所述通孔在所述指纹识别芯片的第二表面上形成与第一焊垫电连接的再布线层，包括：
形成绝缘层，所述绝缘层覆盖所述通孔的侧壁以及所述指纹识别芯片的第二表面、所述驱动芯片的第一表面；
填充所述通孔，以在所述第一焊垫上形成与第一焊垫电连接的金属插塞；
在所述金属插塞上形成与金属插塞电连接的再布线层，以及在所述第二焊垫上形成与第二焊垫电连接的电连线层。
可选的，所述通孔为阶梯孔，从所述指纹识别芯片的第二表面形成贯通至第一焊垫的通孔，包括：
从指纹识别芯片的第二表面形成沟槽，所述沟槽位于第一焊垫上方；
在所述沟槽中形成贯通至第一焊垫的过孔，以形成阶梯孔，每一过孔对应一个第一焊垫；
通过所述通孔在所述指纹识别芯片的第二表面上形成与第一焊垫电连接的再布线层，包括：
形成绝缘层，所述绝缘层覆盖所述阶梯孔的侧壁以及所述指纹识别芯片的第二表面、所述驱动芯片的第一表面，且所述绝缘层上具有第一开口，所述第一开口暴露第二焊垫；
在阶梯孔中形成与第一焊垫电连接的再布线层，以及在所述第一开口上形成与第二焊垫电连接的电连线层，所述再布线层覆盖所述阶梯孔内壁且延伸至所述晶圆的第二表面。
可选的，形成与再布线层电连接的焊接凸起，以及与第二焊垫电连接的焊接凸起，包括：
形成覆盖所述晶圆的第二表面的阻焊层，所述阻焊层上形成有第二开口，所述第二开口暴露再布线层以及电连线层；在所述第二开口中形成焊接凸起。
可选的，形成第一焊垫的再布线层的步骤中，还包括：形成电连接第一焊垫和第二焊垫的互连线层。
可选的，在提供晶圆之后、在所述晶圆的第二表面上形成盲孔之前，还包括：提供支撑基板；在所述晶圆的第一表面上形成第一粘合层，通过所述第一粘合层将支撑基板与所述晶圆对位压合。
可选的，通过所述第一粘合层将支撑基板与所述晶圆对位压合之后，形成盲孔之前，还包括：从所述晶圆的第二表面将所述晶圆进行减薄。
可选的，在所述盲孔中固定驱动芯片，包括：在所述盲孔的内表面上形成第二粘合层；将所述驱动芯片的第二表面朝向所述第二粘合层，通过所述第二粘合层将所述驱动芯片固定于盲孔中。
可选的，进行所述晶圆的切割，包括：将所述支撑基板去除，而后进行所述晶圆的切割，以获得指纹识别芯片与驱动芯片的封装结构。
可选的，进行所述晶圆的切割，包括：进行所述晶圆的切割，而后将所述支撑基板去除，以获得指纹识别芯片与驱动芯片的封装结构。
一种指纹识别芯片与驱动芯片的封装结构，包括：
指纹识别芯片，其具有第一表面和与第一表面相对的第二表面；
驱动芯片，其具有第一表面和与其相对的第二表面，所述驱动芯片的第一表面具有驱动电路和第二焊垫；
设置于所述指纹识别芯片的第二表面上的盲孔，所述驱动芯片固定于所述盲孔中，所述驱动芯片的第一表面与所述指纹识别芯片的第二表面齐平。
可选的，所述指纹识别芯片包括感应区和感应区周围的第一焊垫，所述盲孔对应于所述指纹识别芯片的感应区的区域。
可选的，还包括：
从所述指纹识别芯片的第二表面贯穿至第一焊垫的通孔；
通过所述通孔设置于所述指纹识别芯片的第二表面且与第一焊垫电连接的再布线层；
设置于所述再布线层上与所述再布线层电连接的焊接凸起，以及设置于所述第二焊垫上与所述第二焊垫电连接的焊接凸起。
可选的，所述再布线层形成于所述通孔中且与第一焊垫电连接，还包括：绝缘层和与第二焊垫电连接的电连线层；其中，
所述绝缘层覆盖所述通孔的侧壁以及所述指纹识别芯片的第二表面、所述驱动芯片的第一表面，且所述绝缘层上具有第一开口，所述第一开口暴露第二焊垫；所述再布线层覆盖通孔内壁且延伸至所述指纹识别芯片的第二表面；
所述电连线层设置于所述第一开口上。
可选的，还包括：绝缘层、与第一焊垫电连接的金属插塞和与第二焊垫电连接的电连线层；其中，
所述绝缘层覆盖所述通孔的侧壁以及所述指纹识别芯片的第二表面、所述驱动芯片的第一表面；
所述金属插塞设置于第一焊垫之上且填满所述通孔；
所述再布线层设置于所述金属插塞之上；
所述电连线层设置于所述第二焊垫之上。
可选的，所述通孔为阶梯孔，所述阶梯孔包括位于第一焊垫上方的沟槽，以及设置于沟槽中且贯通至第一焊垫的过孔，且每一过孔对应一个第一焊垫；所述再布线层形成于所述阶梯孔中且与第一焊垫电连接，还包括：绝缘层和与第二焊垫电连接的电连线层；其中，
所述绝缘层设置于所述阶梯孔的侧壁以及所述指纹识别芯片的第二表面、所述驱动芯片的第一表面，且所述绝缘层上具有第一开口，所述第一开口暴露第二焊垫；所述再布线层设置于所述阶梯孔的内壁上且延伸至所述指纹识别芯片的第二表面；
所述电连线层设置于所述第一开口上。
可选的，还包括：电连接第一焊垫和第二焊垫的互连线层。
可选的，还包括：设置于所述盲孔内壁与所述驱动芯片之间的粘合层，通过所述第二粘合层将所述驱动芯片固定于盲孔中。
本发明实施例提供的指纹识别芯片与驱动芯片的封装方法及结构，为晶圆级的封装方法，从指纹识别芯片的晶圆的背面形成盲孔，在盲孔中固定驱动芯片，实现指纹识别芯片与驱动芯片的封装。这样，在晶圆级的指纹识别芯片的背面中实现了与驱动芯片的封装，降低封装工艺的复杂度，同时，封装后的尺寸与单个指纹识别芯片的尺寸相当，大大缩小了封装结构尺寸，提高封装结构的集成度。
附图说明
图1A-图10示出了根据本发明实施例一的指纹识别芯片与驱动芯片的封装方法中所形成的中间结构的结构示意图，其中图1A为俯视图，图1、图3-图10为图1A中AA1方向的剖视结构示意图；
图11-图14示出了根据本发明实施例二的指纹识别芯片与驱动芯片的封装方法中所形成的中间结构的剖视结构示意图；
图15-图19示出了根据本发明实施例三的指纹识别芯片与驱动芯片的封装方法中所形成的中间结构的剖视结构示意图；
图20示出了根据本发明实施例的指纹识别芯片与驱动芯片的封装结构的俯视图；
图21示出了根据本发明实施例一的指纹识别芯片与驱动芯片的封装结构的剖视结构示意图；
图22示出了根据本发明实施例二的指纹识别芯片与驱动芯片的封装结构的剖视结构示意图；
图23示出了根据本发明实施例三的指纹识别芯片与驱动芯片的封装结构的剖视结构示意图。
具体实施方式
在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是本发明还可以采用其他不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广，因此本发明不受下面公开的具体实施例的限制。
其次，本发明结合示意图进行详细描述，在详述本发明实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本发明保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。另外，以下描述的第一特征在第二特征之“上”的结构可以包括第一和第二特征形成为直接接触的实施例，也可以包括另外的特征形成在第一和第二特征之间的实施例，这样第一和第二特征可能不是直接接触。
为了减小指纹识别芯片与驱动芯片的封装尺寸，提高封装集成度，本发明提供了一种指纹识别芯片与驱动芯片的封装方法，包括：提供晶圆以及驱动芯片，所述晶圆具有第一表面和与其相对的第二表面，所述晶圆的第一表面上形成有指纹识别芯片；所述驱动芯片具有第一表面和与其相对的第二表面，所述驱动芯片的第一表面具有驱动电路和第二焊垫；在所述晶圆的第二表面上形成盲孔；在所述盲孔中固定驱动芯片，所述驱动芯片的第一表面与所述晶圆的第二表面齐平；进行所述晶圆的切割。
在该方法中，在晶圆级的指纹识别芯片的背面中实现了与驱动芯片的封装，降低封装工艺的复杂度，同时，封装后的尺寸与单个指纹识别芯片的尺寸相当，大大缩小了封装结构尺寸，提高封装结构的集成度。
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。
在步骤S01，提供晶圆1000以及驱动芯片200，所述晶圆1000具有第一表面1002和与其相对的第二表面1002，所述晶圆1000的第一表面1002上形成有指纹识别芯片100，所述指纹识别芯片100包括感应区102和感应区102周围的第一焊垫104；所述驱动芯片200具有第一表面2002和与其相对的第二表面2004，所述驱动芯片200的第一表面2002具有驱动电路202和第二焊垫204，参考图1、图1A和图2所示。
本发明实施例的封装方法，是基于晶圆级的封装，是在形成有指纹识别芯片100的晶圆1000上进行的。如图1A所示，所述晶圆1000上形成有指纹识别芯片100，指纹识别芯片100呈阵列排布，在相邻的指纹识别芯片100之间设置有切割道区域1100，用于后续工艺中对晶圆1000进行切割，从而形成独立的指纹识别芯片的封装结构。
在本发明实施例中，指纹识别芯片100用于检测识别手指的指纹信息，产生电信号。驱动芯片200用于向指纹识别芯片100提供驱动信号。驱动芯片200可以为ASIC(Application Specific Integrated Circuit，专用集成电路)芯片，相对于指纹识别芯片100具有更小的面积。
在本发明实施例中，参考图1所示，指纹识别芯片100包括感应区102和位于感应区102周围的第一焊垫104，感应区102以及第一焊垫104位于第一表面1002，感应区102用于感应手指的指纹，产生电信号，感应区102可以包括不同的感应电极，例如可以为电感式或电容式的感应电极；第一焊垫104用于与外部的芯片或电路进行电信号传递的电连接点。在指纹识别芯片100中还形成有关联电路(图未示出)，关联电路将感应区102与第一焊垫104电连接，感应区102产生的电信号可以通过关联电路传输到第一焊垫104。
参考图2所示，驱动芯片200为已经从晶圆进行切割后的独立芯片，其具有驱动电路202和第二焊垫204，驱动电路202和第二焊垫204位于驱动芯片200的第一表面2002，驱动电路202用于向指纹识别芯片100提供驱动信号，第二焊垫204用于与外部的芯片或电路进行电信号传递的电连接点。驱动芯片200中还形成有关联电路(图未示出)，关联电路将驱动电路与第二焊垫电连接。
在一些实施例中，感应区102包括电容式的感应电极，在进行指纹识别时，由于脊与谷到指感测电极表面的距离不同，手指不同区域与感应区之间的电容值产生不同的变化，感应区102检测出电容值，通过驱动芯片200对各感应电极施加驱动信号后，将电容值转换为电信号，外部电路根据该电信号可以获取指纹信息，进行身份识别。
以上指纹识别芯片100的晶圆1000以及驱动芯片200可以采用合适的工艺形成，本发明对此不作限定。
在步骤S02，提供支撑基板300，在所述晶圆1000的第一表面1002上形成支撑基板300，参考图3所示。
在本发明优选的实施例中，在晶圆1000的第一表面1002上还形成有支撑基板300，支撑基板用于后续工艺中对晶圆1000的支撑和保护，支撑基板300为临时基板，在形成单个封装体时，要将该支撑基板300去除。
该支撑基板300可以为任意合适材料的基板，可以与指纹识别芯片100粘合起来，起到支撑和保护指纹识别芯片100的作用。在一些实施例中，支撑基板300例如可以PCB基板、玻璃基板、金属基板、半导体衬底以及聚合物柔性基板等。
为了便于后续去除支撑基板，本实施例中，可以通过第一粘合层302将支撑基板300粘合在指纹识别芯片100晶圆1000的第一表面1002上。第一粘合层302的材料可以为硅胶、环氧树脂、苯并环丁烯、聚酰亚胺胶或聚苯并恶唑胶或其他高分子粘接材料。
具体的，通过第一粘合层302将支撑基板300粘合在指纹识别芯片100晶圆1000的第一表面1002上的过程包括：可以通过贴膜工艺、印胶工艺或滚胶工艺在晶圆1000的第一表面1002上形成第一粘合层302；而后，将支撑基板300朝向第一粘合层302，再将二者对位压合，从而，通过所述第一粘合层302将支撑基板300与所述晶圆1000对位压合，参考图3所示。
进一步地，在步骤S03，从所述晶圆1000的第二表面1004将所述晶圆1000进行减薄，参考图4所示。
在晶圆1000的厚度较厚时，为了便于后续的通孔刻蚀，首先，可以从第二表面1002对晶圆1000进行减薄，可以采用机械化学研磨、化学机械研磨工艺或二者的结合进行减薄。
在步骤S04，在所述晶圆1000的第二表面1004上形成盲孔110，所述盲孔110对应于所述指纹识别芯片100的感应区102的区域，参考图5所示。
在减薄之后，继续从晶圆1000的第二表面1002来形成盲孔110，可以根据具体的需要来设置盲孔110的位置和深度，盲孔的大小为至少能够容置驱动芯片。
在优选的实施例中，如图5所示，盲孔110的形成区域对应于指纹识别芯片100的感应区102，在感应区102下方的区域中来形成盲孔，可以理解的是，该盲孔110未穿通感应区102。盲孔110的尺寸根据驱动芯片200的尺寸来确定，可以略大于驱动芯片200的尺寸，以便于容纳并固定住驱动芯片200。更优地，盲孔110的深度根据驱动芯片200的深度来确定，盲孔110的深度可以略大于驱动芯片200的厚度，在固定驱动芯片200之后，以使得驱动芯片200的第一表面2002与晶圆1000的第二表面1004齐平。
在形成盲孔时，根据晶圆1000的材料，选择合适的刻蚀方法来形成该盲孔110，在一个具体的实施例中，所述晶圆1000的衬底为硅衬底，可以利用硅刻蚀技术，如反应离子刻蚀或感应耦等离子体刻蚀等，从晶圆1000的第二表面1004进行刻蚀，来形成盲孔110，如图5所示。
在步骤S05，在所述盲孔110中固定驱动芯片200，所述驱动芯片200的第一表面2002与所述晶圆1000的第二表面1004齐平，参考图6所示。
可以通过合适的方法将驱动芯片200固定在盲孔110中，在优选的实施例中，通过第二粘合层112来固定驱动芯片200，第二粘合层112的材料可以为硅胶、环氧树脂、苯并环丁烯、聚酰亚胺胶或聚苯并恶唑胶或其他高分子粘接材料。该方法工艺简单易行，且可以使得驱动芯片200与指纹识别芯片100之间具有一定的缓冲。
具体的，通过第二粘合层112将驱动芯片200固定于盲孔110中的过程可以包括：首先，可以通过贴膜工艺、印胶工艺或滚胶工艺在晶圆的第二表面1004上形成第二粘合材料层，通过曝光和显影工艺对粘合材料层进行图形化，仅在盲孔110的内壁上形成第二粘合层112。
而后，将所述驱动芯片200的第二表面2004朝向所述第二粘合层112，将二者压合，从而，通过所述第二粘合层112将所述驱动芯片200固定于盲孔110中，且使得所述驱动芯片的第一表面与所述晶圆的第二表面齐平。
根据驱动芯片200的厚度，通过合理设置盲孔110的深度和第二粘合胶112的厚度，可以使得驱动芯片200固定在盲孔110之后，使得驱动芯片200的第一表面2002与指纹识别芯片100的第二表面1004齐平，此处的齐平是指驱动芯片200的第一表面2002与指纹识别芯片100的第二表面1004基本在同一个水平面上。
在该具体的实施例中，在形成盲孔110时，盲孔110的深度可以为驱动芯片200的厚度与第二粘合胶112的厚度之和，盲孔110的长和宽可以分别为驱动芯片200的长和宽与第二粘合胶的厚度之和。
在将驱动芯片200固定于指纹识别芯片100的第二表面1004中之后，还可以进一步从晶圆的第二表面1004进行焊垫的外引线的引出工艺以及焊接凸起工艺。从指纹识别芯片100的背面形成引出第一焊垫和第二焊垫，使得封装的集成度进一步提高，
在优选实施例中，通过步骤S06-S08进行第一焊垫104、第二焊垫204的外引线以及焊接凸起工艺。具体包括：
在步骤S06，从所述指纹识别芯片100的第二表面1004形成贯通至第一焊垫104的通孔120，参考图7所示。
在该步骤中，在指纹识别芯片200的第二表面1004形成的通孔120，进而通过通孔120来实现指纹识别芯片200中的第一焊垫104的外引连线。
具体的，如图7所示，通孔120即TSV(Though Silicon Vias)孔，从指纹识别芯片200的第二表面1004形成贯通至第一焊垫104的通孔120的方法包括：可以通过刻蚀技术，如反应离子刻蚀或感应耦等离子体刻蚀等，对晶圆1000进行刻蚀，直至暴露出第一焊垫104，也可以进一步对第一焊垫104进行过刻蚀，即刻蚀掉部分厚度的焊垫，从而，形成暴露出第一焊垫104的通孔105。
在步骤S07，通过所述通孔120在所述指纹识别芯片的第二表面1004上形成与第一焊垫104电连接的再布线层130，参考图8-9。
在步骤S08，在所述第一焊垫104的再布线层130以及所述第二焊垫204上形成焊接凸起134，如图10所示。
在一些优选的实施例中，如图8-10所示，通过在通孔120的内壁以及所述指纹识别芯片的第二表面1004上形成与第一焊垫104电连接的再布线层130，进而形成焊接凸起134。具体的形成方法如下：
首先，在步骤S1801，形成绝缘层122，如图8所示，所述绝缘层122覆盖所述通孔120的侧壁以及所述指纹识别芯片100的第二表面1004、所述驱动芯片200的第一表面2002，且所述绝缘层122上具有第一开口124、所述第一开口124暴露第二焊垫204。
所述绝缘层122用于将再布线层130与指纹识别芯片的其他部分电绝缘。绝缘层122可以为氧化物或氮化物的介质材料，如氧化硅、氮化硅或氮氧化硅或他们的叠层等。
具体的，可以采用化学气相沉积的方法进行沉积绝缘材料，而后，进行掩膜工艺，在掩膜的掩蔽下进行刻蚀，将第一焊垫104、第二焊垫204之上的绝缘材料去除，从而，仅在第一焊垫104和第二焊垫204之外的区域的表面上形成绝缘层122，如图8所示。
接着，在步骤S1082，在所述通孔120中形成与第一焊垫104电连接的再布线层130，以及在所述第一开口124上形成与第二焊垫204电连接的电连线层131，参考图9所示。
参考图9和图20所示，再布线层130形成在所述通孔120的内壁之上，底部与第一焊垫104的表面接触，以形成电连接，同时，再布线层130朝向指纹识别芯片的感应区的区域延伸，以便形成焊接凸起134。
在该优选的实施例中，所述再布线层130和所述电连线层131可以同时形成，他们的材料为导电材料，可以为金属材料薄膜，例如Al、Au和Cu等。
具体的，可以通过RDL(重布线层)技术来形成或其他合适的沉积工艺，来同时形成该再布线层130和电连线层131。一个具体的示例中，以采用RDL技术进行Cu的电镀，并溅射Ti进行打底，形成第一焊垫104的再布线层130和第二焊垫204电连线层131。RDL技术使得焊区位置重新布局，可以更好地满足焊区对焊接凸起最小间距的要求。在这些实施例中，在形成第一焊垫的再布线层的同时，形成了第二焊垫的电连线层，工艺集成度高。
而后，在步骤S1083，在所述第一焊垫104的再布线层130上形成与再布线层电连接的焊接凸起134，以及所述电连线层131上形成与电连线层131电连接的焊接凸起134，如图10所示。
具体的，先形成阻焊层132。阻焊层132在焊接凸起工艺中对其他层起到绝缘保护层的作用，阻焊层132例如可以为防焊感光油墨、有机高分子光刻胶等。
接着，在第一焊垫104的再布线层130以及第二焊垫204的电连线层131之上形成第二开口(图未示出)，第二开口暴露出再布线层130和电连线层131，以用于形成焊接凸起。在一个具体的实施例中，阻焊层为防焊感光油墨，旋涂防焊感光油墨，通过曝光显影工艺形成开口。
而后，形成焊接凸起134，如图9所示。具体的实施例中，首先，可以先形成UBM(Under Bump Metal,球下金属层)，而后进行植球工艺，通过掩膜版将焊料球放置于UBM上，而后采用回流焊工艺，在开孔中形成焊接凸起134，焊接凸起可以为焊球、金属柱等连接结构，材料可以为铜、铝、金、锡或铅等金属材料或他们的合金材料。
在另一些优选的实施例中，如图11-14所示，可以通过填充通孔120形成金属插塞，而后在金属插塞上形成再布线层，进而形成焊接凸起134。具体的形成方法如下：
首先，在步骤S2081，形成绝缘层122，如图11所示，所述绝缘层122覆盖所述通孔120的侧壁以及所述指纹识别芯片100的第二表面1004、所述驱动芯片200的第一表面2002。
同步骤S1081，所述绝缘层将再布线层130与指纹识别芯片的其他部分电绝缘。绝缘层122可以为氧化物或氮化物的介质材料，如氧化硅、氮化硅或氮氧化硅或他们的叠层等。具体的，可以采用化学气相沉积的方法进行沉积绝缘材料，而后，进行掩膜工艺，在掩膜的掩蔽下进行刻蚀，将第一焊垫104之上的绝缘材料去除，从而，仅去除第一焊垫104上的绝缘层，如图11所示。
接着，在步骤S2082，填充所述通孔，以在所述第一焊垫104上形成与第一焊垫104电连接的金属插塞123，如图12所示。
在这些实施例中，在通孔120中填满了金属材料，金属材料例如可以为W、Cu等。具体的，可以采用W栓塞工艺或者Cu电镀工艺，进行所述通孔的填充，来在第一衬底104上形成金属插塞123。
而后，在步骤S2083，在所述金属插塞123上形成再布线层130，以及在所述第二焊垫204上形成电连线层131，参考图13所示。
根据具体的需要，可以通过互连工艺，通过一层或多层金属互连层，来形成所述再布线层130和所述电连线层131，金属互连层的材料可以为Al、Au和Cu等金属材料。在一个具体的示例中，可以先形成介质层104，而后，通过Cu的大马士革镶嵌工艺，分别在金属插塞123上形成在布线层130，以及在第二焊垫204上形成电连线层131，如图13所示。
而后，在步骤S2084，在所述第一焊垫104的再布线层130上形成与再布线层130电连接的焊接凸起134，以及所述电连线层131上形成与电连线层131电连接的焊接凸起134，如图14所示。
具体的，先形成阻焊层132。阻焊层132在焊接凸起工艺中对其他层起到绝缘保护层的作用，阻焊层132例如可以为防焊感光油墨、有机高分子光刻胶等。
接着，在第一焊垫104的再布线层130以及第二焊垫204的电连线层131之上形成第二开口(图未示出)，第二开口暴露出再布线层130和电连线层131，以用于形成焊接凸起。在一个具体的实施例中，阻焊层为防焊感光油墨，旋涂防焊感光油墨，通过曝光显影工艺形成开口。
而后，形成焊接凸起134，如图14所示。具体的实施例中，首先，可以先形成UBM(Under Bump Metal,球下金属层)，而后进行植球工艺，通过掩膜版将焊料球放置于UBM上，而后采用回流焊工艺，在开孔中形成焊接凸起134，焊接凸起可以为焊球、金属柱等连接结构，材料可以为铜、铝、金、锡或铅等金属材料或他们的合金材料。
在又一些优选的实施例中，如图15-19所示，该通孔120为阶梯孔。具体的，阶梯孔的形成方法如下：
首先，在步骤S3601，从指纹识别芯片100的第二表面1004形成沟槽1201，所述沟槽1201位于第一焊垫104上方。
可以通过刻蚀技术，如反应离子刻蚀或感应耦等离子体刻蚀等，对晶圆1000进行刻蚀，在第一焊垫104的上方先形成沟槽1201，如图15所示。
而后，在所述沟槽1201中形成贯通至第一焊垫104的过孔1202，以形成阶梯孔，其中，每一过孔1202对应一个第一焊垫104。
可以通过刻蚀技术，如反应离子刻蚀或感应耦等离子体刻蚀等，在沟槽中继续对晶圆1000进行刻蚀，直至暴露出第一焊垫104，形成过孔1202，这样就形成了阶梯孔，如图16所示。
在形成阶梯孔(1201、1202)之后，在阶梯孔中形成与第一焊垫电连接的再布线层130，该再布线层延伸至所述指纹识别芯片的第二表面1004，进而在再布线层130上形成焊接凸起134。
具体的形成方法如下：
首先，在步骤S3081，形成绝缘层122，如图17所示，所述绝缘层122覆盖所述阶梯孔1201、1202的侧壁以及所述指纹识别芯片100的第二表面1004、所述驱动芯片200的第一表面2002,且所述绝缘层122上具有第一开口124、所述第一开口124暴露第二焊垫204。
所述绝缘层122用于将再布线层130与指纹识别芯片的其他部分电绝缘。绝缘层122可以为氧化物或氮化物的介质材料，如氧化硅、氮化硅或氮氧化硅或他们的叠层等。
具体的，可以采用化学气相沉积的方法进行沉积绝缘材料，而后，进行掩膜工艺，在掩膜的掩蔽下进行刻蚀，将第一焊垫104、第二焊垫204之上的绝缘材料去除，从而，仅在第一焊垫104和第二焊垫204之外的区域的表面上形成绝缘层122，如图17所示。
接着，在步骤S3082，在所述阶梯孔上形成与第一焊垫104电连接的再布线层130，以及在所述第一开口124上形成第二焊垫204的电连线层131，参考图18所示。
参考图19和图20所示，再布线层130形成在所述阶梯孔的内壁之上，底部与第一焊垫104的表面接触，以形成电连接，同时，再布线层130朝向指纹识别芯片的感应区的区域延伸，以便形成焊接凸起134。
在该优选的实施例中，所述再布线层130和所述电连线层131可以同时形成，他们的材料为导电材料，可以为金属材料薄膜，例如Al、Au和Cu等。
具体的，可以通过RDL(重布线层)技术来形成或其他合适的沉积工艺，来同时形成该再布线层130和电连线层131，如图18所示。一个具体的示例中，以采用RDL技术进行Cu的电镀，并溅射Ti进行打底，形成第一焊垫104的再布线层130和第二焊垫204电连线层131。RDL技术使得焊区位置重新布局，可以更好地满足焊区对焊接凸起最小间距的要求。在这些实施例中，在形成第一焊垫的再布线层的同时，形成了第二焊垫的电连线层，工艺集成度高。
而后，在步骤S3083，在所述第一焊垫104的再布线层130上形成与再布线层130电连接的焊接凸起134，以及电连线层131上形成与电连线层131电连接的焊接凸起134，如图19所示。
具体的，先形成阻焊层132。阻焊层132在焊接凸起工艺中对其他层起到绝缘保护层的作用，阻焊层132例如可以为防焊感光油墨、有机高分子光刻胶等。
接着，在第一焊垫104的再布线层130以及第二焊垫204的电连线层131之上形成第二开口(图未示出)，第二开口暴露出再布线层130和电连线层131，以用于形成焊接凸起。在一个具体的实施例中，阻焊层为防焊感光油墨，旋涂防焊感光油墨，通过曝光显影工艺形成开口。
而后，形成焊接凸起134，如图19所示。具体的实施例中，首先，可以先形成UBM(Under Bump Metal,球下金属层)，而后进行植球工艺，通过掩膜版将焊料球放置于UBM上，而后采用回流焊工艺，在开孔中形成焊接凸起134，焊接凸起可以为焊球、金属柱等连接结构，材料可以为铜、铝、金、锡或铅等金属材料或他们的合金材料。
在以上实施例中，在形成再布线层130的同时，根据具体的需要，还可以形成用于电连接第一焊垫104和第二焊垫204的互连线层(图未示出)，进一步地，该互连线层可以在形成再布线层130的同时形成，在所需要的再布线层130和电连线层131之间形成互连线层，从而实现与再布线层电连接的第一焊垫104和与电连线层电连接的第二焊垫204的电连接。
在步骤09，进行所述晶圆1000的切割，以获得指纹识别芯片100与驱动芯片200的封装结构，参考图20-23所示。
在该步骤中，参考图21-23所示，可以先将所述支撑基板300去除，而后进行所述晶圆1000的切割，以获得指纹识别芯片100与驱动芯片200的封装结构。也可以先进行所述晶圆1000的切割，而后将所述支撑基板3000去除，以获得指纹识别芯片100与驱动芯片200的封装结构。
在切割时，沿晶圆1000的切割道区域1100，对晶圆1000进行切割，将上述晶圆的封装结构切割为单个独立的芯片，从而获得指纹识别芯片100与驱动芯片200的封装结构。
参考图20所示，为朝向指纹识别芯片100的第二表面1004的俯视图，可以看到，驱动芯片200封装到了晶圆1000中的指纹识别芯片100的第二表面1004中，并在指纹识别芯片100的第二表面1004的所在平面上形成了两个芯片的焊接凸起134，实现两个芯片的电信号的引出，可以有效地缩小芯片的尺寸，大大缩小了封装结构尺寸，提高封装结构的集成度。
以上完成了本发明实施例的指纹识别芯片与驱动芯片的封装方法，此外，本发明还提供了由上述方法形成的指纹识别芯片与驱动芯片的封装结构，参考图20-23所示，所述指纹识别芯片与驱动芯片的封装结构包括：
指纹识别芯片100，其具有第一表面1002和与第一表面相对的第二表面1004；
驱动芯片200，其具有第一表面2002和与其相对的第二表面2004，所述驱动芯片200的第一表面2002具有驱动电路202和第二焊垫204；
设置于所述指纹识别芯片100的第二表面1004上的盲孔110，所述驱动芯片200固定于所述盲孔110中，所述驱动芯片200的第一表面2002与所述指纹识别芯片100的第二表面1004齐平。
在本发明实施例中，指纹识别芯片100具有感应区102和位于感应区102周围的第一焊垫104，感应区102以及第一焊垫104位于第一表面1002，感应区102用于指纹信号的检测，第一焊垫104用于与外部电路电连接。感应区102可以包括不同感测方式的识别器件，例如可以为电感式或电容式，在一些实施例中，感应区102包括电感式识别器件，在进行指纹识别时，感应区102检测电容值，将电容值转换为电信号，外部电路根据该电信号可以获取指纹信息，进行身份识别。
驱动芯片200具有驱动电路202和第二焊垫204，驱动电路202和第二焊垫204位于驱动芯片200的第一表面2002，驱动电路202用于向指纹识别芯片100提供驱动信号，第二焊垫204用于与外部电路电连接。驱动芯片200可以为ASIC(Application SpecificIntegrated Circuit，专用集成电路)芯片，相对于指纹识别芯片100具有更小的面积。
在优选的实施例中，盲孔110的形成区域对应于指纹识别芯片100的感应区102，在感应区102下方的区域中来形成盲孔，可以理解的是，该盲孔110未穿通感应区102。盲孔110的尺寸根据驱动芯片200的尺寸来确定，可以略大于驱动芯片200的尺寸，以便于容纳并固定住驱动芯片200。进一步地，盲孔110的深度根据驱动芯片200的深度来确定，盲孔110的深度可以略大于驱动芯片200的厚度，在固定驱动芯片200之后，以使得驱动芯片200的第一表面2002与晶圆1000的第二表面1004齐平。此处的齐平是指驱动芯片200的第一表面2002与指纹识别芯片100的第二表面1004基本在同一个水平面上。
在一些实施例中，所述盲孔110与所述驱动芯片200之间设置有粘合层112，通过所述粘合层112将所述驱动芯片200固定于所述盲孔110中，盲孔110的深度可以为驱动芯片200的厚度与粘合层112的厚度之和，盲孔110的长和宽可以分别为驱动芯片200的长和宽与粘合层112的厚度之和。所述粘合层的材料可以为硅胶、环氧树脂、苯并环丁烯、聚酰亚胺胶或聚苯并恶唑胶等。
在本发明实施例中，可以通过通孔120将第一衬垫104电引出至指纹识别芯片100的第二表面1004上，具体的，进一步包括：
从所述指纹识别芯片100的第二表面1004贯穿至第一焊垫104的通孔120；
通过所述通孔120设置于所述指纹识别芯片100的第二表面1004且与第一焊垫电连接104的再布线层130；
设置于所述再布线层130上与所述再布线层130电连接的焊接凸起134，以及设置于所述第二焊垫204上与所述第二焊垫204电连接的焊接凸起134。
在一些优选的实施例中，如图21所示，通过在通孔120中形成再布线层实现第一衬垫104的电引出。所述再布线层130形成于所述通孔120中且与第一焊垫电104连接，还包括：绝缘层122和与第二焊垫电连接的电连线层131；其中，所述绝缘层122覆盖所述通孔的侧壁以及所述指纹识别芯片100的第二表面1004、所述驱动芯片100的第一表面2002，且所述绝缘层122上具有第一开口，所述第一开口暴露第二焊垫204；所述再布线层130覆盖通孔内壁且延伸至所述指纹识别芯片100的第二表面1004；所述电连线层131设置于所述第一开口上。
在另一些优选的实施例中，通过在通孔120中形成金属插塞123实现第一衬垫104的电引出。如图22所示，还包括：绝缘层122、与第一焊垫104电连接的金属插塞123123和与第二焊垫204电连接的电连线层131；其中，所述绝缘层122覆盖所述通孔的侧壁以及所述指纹识别芯片100的第二表面1004、所述驱动芯片200的第一表面2002；所述金属插塞123设置于第一焊垫104之上且填满所述通孔120；所述再布线层130设置于所述金属插塞123之上；所述电连线层131设置于所述第二焊垫204之上。
在又一些优选的实施例中，所述通孔为阶梯孔(1201、1202)，通过在阶梯孔中形成再布线层130实现第一衬垫104的电引出。如图23所示，所述阶梯孔包括位于第一焊垫上方的沟槽1201，以及设置于沟槽1201中且贯通至第一焊垫104的过孔1202，且每一过孔1202对应一个第一焊垫104；所述再布线层130形成于所述阶梯孔中且与第一焊垫电104连接，还包括：绝缘层122和第二焊垫204的电连线层131；其中，所述绝缘层122设置于所述阶梯孔的侧壁以及所述指纹识别芯片100的第二表面1004、所述驱动芯片200的第一表面2002，且所述绝缘层122上具有第一开口，所述第一开口暴露第二焊垫204；所述再布线层130设置于所述阶梯孔的内壁上且延伸至所述指纹识别芯片100的第二表面1004；所述电连线层131设置于所述第一开口上。
进一步地，还包括：电连接第一焊垫104和第二焊垫204的互连线层(图未示出)。
本发明实施例提供的指纹识别芯片与驱动芯片的封装结构，在指纹识别芯片的背面中实现了与驱动芯片的封装，降低封装工艺的复杂度，同时，封装后的尺寸与单个指纹识别芯片的尺寸相当，大大缩小了封装结构尺寸，提高封装结构的集成度。
本发明虽然已以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案的保护范围。

Claims (21)

1.一种指纹识别芯片与驱动芯片的封装方法，其特征在于，包括：
提供晶圆以及驱动芯片，所述晶圆具有第一表面和与其相对的第二表面，所述晶圆的第一表面上形成有指纹识别芯片；所述驱动芯片具有第一表面和与其相对的第二表面，所述驱动芯片的第一表面具有驱动电路和第二焊垫；
在所述晶圆的第二表面上形成盲孔；
在所述盲孔中固定驱动芯片，所述驱动芯片的第一表面与所述晶圆的第二表面齐平；
进行所述晶圆的切割。
2.根据权利要求1所述的封装方法，其特征在于，所述指纹识别芯片包括感应区和感应区周围的第一焊垫，所述盲孔对应于所述指纹识别芯片的感应区的区域。
3.根据权利要求1所述的封装方法，其特征在于，在所述盲孔中固定驱动芯片之后，进行所述晶圆的切割之前，还包括：
从所述指纹识别芯片的第二表面形成贯通至第一焊垫的通孔；
通过所述通孔在所述指纹识别芯片的第二表面上形成与第一焊垫电连接的再布线层；
形成与再布线层电连接的焊接凸起，以及与第二焊垫电连接的焊接凸起。
4.根据权利要求3所述的封装方法，其特征在于，通过所述通孔在所述指纹识别芯片的第二表面上形成与第一焊垫电连接的再布线层，包括：
形成绝缘层，所述绝缘层覆盖所述通孔的侧壁以及所述指纹识别芯片的第二表面、所述驱动芯片的第一表面，且所述绝缘层上具有第一开口，所述第一开口暴露第二焊垫；
在所述通孔中形成与第一焊垫电连接的再布线层，以及在所述第一开口中形成与第二焊垫电连接的电连线层，所述再布线层覆盖通孔内壁且延伸至所述晶圆的第二表面。
5.根据权利要求3所述的封装方法，其特征在于，通过所述通孔在所述指纹识别芯片的第二表面上形成与第一焊垫电连接的再布线层，包括：
形成绝缘层，所述绝缘层覆盖所述通孔的侧壁以及所述指纹识别芯片的第二表面、所述驱动芯片的第一表面；
填充所述通孔，以在所述第一焊垫上形成与第一焊垫电连接的金属插塞；
在所述金属插塞上形成与金属插塞电连接的再布线层，以及在所述第二焊垫上形成与第二焊垫电连接的电连线层。
6.根据权利要求3所述的封装方法，其特征在于，所述通孔为阶梯孔，从所述指纹识别芯片的第二表面形成贯通至第一焊垫的通孔，包括：
从指纹识别芯片的第二表面形成沟槽，所述沟槽位于第一焊垫上方；
在所述沟槽中形成贯通至第一焊垫的过孔，以形成阶梯孔，每一过孔对应一个第一焊垫；
通过所述通孔在所述指纹识别芯片的第二表面上形成与第一焊垫电连接的再布线层，包括：
形成绝缘层，所述绝缘层覆盖所述阶梯孔的侧壁以及所述指纹识别芯片的第二表面、所述驱动芯片的第一表面，且所述绝缘层上具有第一开口，所述第一开口暴露第二焊垫；
在阶梯孔中形成与第一焊垫电连接的再布线层，以及在所述第一开口上形成与第二焊垫电连接的电连线层，所述再布线层覆盖所述阶梯孔内壁且延伸至所述晶圆的第二表面。
7.根据权利要求4-6中任一项所述的封装方法，其特征在于，形成与再布线层电连接的焊接凸起，以及与第二焊垫电连接的焊接凸起，包括：
形成覆盖所述晶圆的第二表面的阻焊层，所述阻焊层上形成有第二开口，所述第二开口暴露再布线层以及电连线层；
在所述第二开口中形成焊接凸起。
8.根据权利要求4-6中任一项中任一项所述的封装方法，其特征在于，形成第一焊垫的再布线层的步骤中，还包括：
形成电连接第一焊垫和第二焊垫的互连线层。
9.根据权利要求1所述的封装方法，其特征在于，在提供晶圆之后、在所述晶圆的第二表面上形成盲孔之前，还包括：
提供支撑基板；
在所述晶圆的第一表面上形成第一粘合层，通过所述第一粘合层将支撑基板与所述晶圆对位压合。
10.根据权利要求9所述的封装方法，其特征在于，通过所述第一粘合层将支撑基板与所述晶圆对位压合之后，形成盲孔之前，还包括：
从所述晶圆的第二表面将所述晶圆进行减薄。
11.根据权利要求1所述的封装方法，其特征在于，在所述盲孔中固定驱动芯片，包括：
在所述盲孔的内表面上形成第二粘合层；
将所述驱动芯片的第二表面朝向所述第二粘合层，通过所述第二粘合层将所述驱动芯片固定于盲孔中。
12.根据权利要求9所述的封装方法，其特征在于，进行所述晶圆的切割，包括：
将所述支撑基板去除，而后进行所述晶圆的切割，以获得指纹识别芯片与驱动芯片的封装结构。
13.根据权利要求9所述的封装方法，其特征在于，进行所述晶圆的切割，包括：
进行所述晶圆的切割，而后将所述支撑基板去除，以获得指纹识别芯片与驱动芯片的封装结构。
14.一种指纹识别芯片与驱动芯片的封装结构，其特征在于，包括：
指纹识别芯片，其具有第一表面和与第一表面相对的第二表面；
驱动芯片，其具有第一表面和与其相对的第二表面，所述驱动芯片的第一表面具有驱动电路和第二焊垫；
设置于所述指纹识别芯片的第二表面上的盲孔，所述驱动芯片固定于所述盲孔中，所述驱动芯片的第一表面与所述指纹识别芯片的第二表面齐平。
15.根据权利要求14所述的封装结构，其特征在于，所述指纹识别芯片包括感应区和感应区周围的第一焊垫，所述盲孔对应于所述指纹识别芯片的感应区的区域。
16.根据权利要求14所述的封装结构，其特征在于，还包括：
从所述指纹识别芯片的第二表面贯穿至第一焊垫的通孔；
通过所述通孔设置于所述指纹识别芯片的第二表面且与第一焊垫电连接的再布线层；
设置于所述再布线层上与所述再布线层电连接的焊接凸起，以及设置于所述第二焊垫上与所述第二焊垫电连接的焊接凸起。
17.根据权利要求16所述的封装结构，其特征在于，所述再布线层形成于所述通孔中且与第一焊垫电连接，还包括：绝缘层和与第二焊垫电连接的电连线层；其中，
所述绝缘层覆盖所述通孔的侧壁以及所述指纹识别芯片的第二表面、所述驱动芯片的第一表面，且所述绝缘层上具有第一开口，所述第一开口暴露第二焊垫；所述再布线层覆盖通孔内壁且延伸至所述指纹识别芯片的第二表面；
所述电连线层设置于所述第一开口上。
18.根据权利要求16所述的封装结构，其特征在于，还包括：绝缘层、与第一焊垫电连接的金属插塞和与第二焊垫电连接的电连线层；其中，
所述绝缘层覆盖所述通孔的侧壁以及所述指纹识别芯片的第二表面、所述驱动芯片的第一表面；
所述金属插塞设置于第一焊垫之上且填满所述通孔；
所述再布线层设置于所述金属插塞之上；
所述电连线层设置于所述第二焊垫之上。
19.根据权利要求16所述的封装结构，其特征在于，所述通孔为阶梯孔，所述阶梯孔包括位于第一焊垫上方的沟槽，以及设置于沟槽中且贯通至第一焊垫的过孔，且每一过孔对应一个第一焊垫；所述再布线层形成于所述阶梯孔中且与第一焊垫电连接，还包括：绝缘层和与第二焊垫电连接的电连线层；其中，
所述绝缘层设置于所述阶梯孔的侧壁以及所述指纹识别芯片的第二表面、所述驱动芯片的第一表面，且所述绝缘层上具有第一开口，所述第一开口暴露第二焊垫；所述再布线层设置于所述阶梯孔的内壁上且延伸至所述指纹识别芯片的第二表面；
所述电连线层设置于所述第一开口上。
20.根据权利要求16-19中任一项所述的封装结构，其特征在于，还包括：
电连接第一焊垫和第二焊垫的互连线层。
21.根据权利要求14所述的封装结构，其特征在于，还包括：
设置于所述盲孔内壁与所述驱动芯片之间的粘合层，通过所述第二粘合层将所述驱动芯片固定于盲孔中。
CN201710551619.5A 2017-07-07 2017-07-07 指纹识别芯片与驱动芯片的封装方法及结构 Pending CN107342234A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201710551619.5A CN107342234A (zh) 2017-07-07 2017-07-07 指纹识别芯片与驱动芯片的封装方法及结构
US16/028,545 US20190013302A1 (en) 2017-07-07 2018-07-06 Packaging method and package structure for fingerprint recognition chip and drive chip

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710551619.5A CN107342234A (zh) 2017-07-07 2017-07-07 指纹识别芯片与驱动芯片的封装方法及结构

Publications (1)

Publication Number Publication Date
CN107342234A true CN107342234A (zh) 2017-11-10

Family

ID=60218515

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710551619.5A Pending CN107342234A (zh) 2017-07-07 2017-07-07 指纹识别芯片与驱动芯片的封装方法及结构

Country Status (1)

Country Link
CN (1) CN107342234A (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107910274A (zh) * 2017-12-18 2018-04-13 苏州晶方半导体科技股份有限公司 一种指纹芯片的封装方法以及封装结构
CN108511409A (zh) * 2018-04-19 2018-09-07 苏州晶方半导体科技股份有限公司 半导体芯片的晶圆级封装方法及其封装结构
CN110502071A (zh) * 2019-07-26 2019-11-26 维沃移动通信有限公司 屏幕组件及终端设备
CN111377392A (zh) * 2018-12-27 2020-07-07 中芯集成电路（宁波）有限公司上海分公司 Mems封装结构及其制作方法
WO2021103110A1 (zh) * 2019-11-28 2021-06-03 苏州晶方半导体科技股份有限公司 芯片封装结构以及封装方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104332452A (zh) * 2014-08-20 2015-02-04 深圳市汇顶科技股份有限公司 芯片封装模组
CN104538373A (zh) * 2014-12-30 2015-04-22 华天科技（昆山）电子有限公司 三维集成传感芯片封装结构及封装方法
CN104600058A (zh) * 2015-02-03 2015-05-06 华天科技（昆山）电子有限公司 多芯片半导体封装结构及制作方法
CN207250459U (zh) * 2017-07-07 2018-04-17 苏州晶方半导体科技股份有限公司 指纹识别芯片与驱动芯片的封装结构

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104332452A (zh) * 2014-08-20 2015-02-04 深圳市汇顶科技股份有限公司 芯片封装模组
CN104538373A (zh) * 2014-12-30 2015-04-22 华天科技（昆山）电子有限公司 三维集成传感芯片封装结构及封装方法
CN104600058A (zh) * 2015-02-03 2015-05-06 华天科技（昆山）电子有限公司 多芯片半导体封装结构及制作方法
CN207250459U (zh) * 2017-07-07 2018-04-17 苏州晶方半导体科技股份有限公司 指纹识别芯片与驱动芯片的封装结构

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107910274A (zh) * 2017-12-18 2018-04-13 苏州晶方半导体科技股份有限公司 一种指纹芯片的封装方法以及封装结构
CN108511409A (zh) * 2018-04-19 2018-09-07 苏州晶方半导体科技股份有限公司 半导体芯片的晶圆级封装方法及其封装结构
CN111377392A (zh) * 2018-12-27 2020-07-07 中芯集成电路（宁波）有限公司上海分公司 Mems封装结构及其制作方法
CN111377392B (zh) * 2018-12-27 2023-08-25 中芯集成电路（宁波）有限公司上海分公司 Mems封装结构及其制作方法
CN110502071A (zh) * 2019-07-26 2019-11-26 维沃移动通信有限公司 屏幕组件及终端设备
WO2021017829A1 (zh) * 2019-07-26 2021-02-04 维沃移动通信有限公司 屏幕组件及终端设备
WO2021103110A1 (zh) * 2019-11-28 2021-06-03 苏州晶方半导体科技股份有限公司 芯片封装结构以及封装方法

Similar Documents

Publication Publication Date Title
CN107342234A (zh) 指纹识别芯片与驱动芯片的封装方法及结构
JP5330863B2 (ja) 半導体装置の製造方法
CN103972191B (zh) 具有环绕封装通孔端部的开口的管芯封装件及层叠封装件
US9502334B2 (en) Method of making a semiconductor device package with dummy gate
CN104658989B (zh) 形成封装件衬底的机制
CN103187380B (zh) 具有穿基板通路的半导体装置
US8034713B2 (en) Method for stacking and interconnecting integrated circuits
CN105374839B (zh) 引线接合传感器封装及方法
CN107046008A (zh) 一种指纹识别芯片的封装结构以及封装方法
CN109841603A (zh) 封装结构及其制造方法
CN109755214A (zh) 半导体器件
CN107393865A (zh) 半导体器件
CN106356339A (zh) 晶片封装体及其制造方法
US9355895B2 (en) Method of providing a via hole and routing structure
TWI435428B (zh) 平板式引線框封裝方法及裝置
TW200847411A (en) Image sensing devices and method for fabricating the same
CN101740417B (zh) 可堆叠芯片的制造方法
CN105720040B (zh) 晶片封装体及其制造方法
TWI732269B (zh) 用於改善接合性的墊結構及其形成方法
CN108022904A (zh) 一种指纹识别芯片的封装结构以及封装方法
TW201707144A (zh) 一種感測晶片封裝體及其製造方法
CN106611715A (zh) 晶片封装体及其制造方法
TW202008539A (zh) 構裝結構、其接合方法及用於其的線路板
CN104495741A (zh) 表面传感芯片封装结构及制作方法
CN104538373B (zh) 三维集成传感芯片封装结构及封装方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20171110